KR20120045005A - 수직 필라 상호 접속 방법 및 구조체 - Google Patents

수직 필라 상호 접속 방법 및 구조체 Download PDF

Info

Publication number
KR20120045005A
KR20120045005A KR1020127002988A KR20127002988A KR20120045005A KR 20120045005 A KR20120045005 A KR 20120045005A KR 1020127002988 A KR1020127002988 A KR 1020127002988A KR 20127002988 A KR20127002988 A KR 20127002988A KR 20120045005 A KR20120045005 A KR 20120045005A
Authority
KR
South Korea
Prior art keywords
solder
pillar
forming
vertical
solder paste
Prior art date
Application number
KR1020127002988A
Other languages
English (en)
Inventor
가이 에프 버게스
안토니 커티스
마이클 이 존슨
진 스타우트
테오도어 지 테씨어
Original Assignee
플립칩 인터내셔날, 엘.엘.씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 플립칩 인터내셔날, 엘.엘.씨 filed Critical 플립칩 인터내셔날, 엘.엘.씨
Publication of KR20120045005A publication Critical patent/KR20120045005A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

웨이퍼 레벨 칩 스케일 패키징 및 플립-칩 패키징 및 조립체에서, 땜납 캡이 수직 필라 상에 형성된다. 일 실시예에서, 수직 필라는 반도체 기판 상위에 놓인다. 적어도 하나의 트레이스 요소로 도핑될 수 있는 땜납 페이스트가 필라 구조체의 상부면 상에 도포된다. 리플로우 프로세스가 땜납 페이스트를 도포한 후에 수행되어 땜납 캡을 제공한다.

Description

수직 필라 상호 접속 방법 및 구조체{METHODS AND STRUCTURES FOR A VERTICAL PILLAR INTERCONNECT}
관련 출원
본 출원은 본 명세서에 그대로 참조로서 포함되어 있는 2009년 7월 2일 출원된 이전의 미국 가출원 제61/222,839호[발명의 명칭: 구리 필라 상호 접속부를 구성하기 위한 방법(METHOD FOR BUILDING CU PILLAR INTERCONNECT)]의 우선권 및 이득을 청구한다.
기술 분야
본 발명은 전반적으로 반도체 소자용 구조, 장치, 시스템 및 방법에 관한 것으로서, 더 구체적으로는 전자 웨이퍼 레벨 칩-스케일 패키징(wafer-level chip-scale packaging) 및 플립-칩(flip-chip) 패키징 및 조립체용 구조, 장치, 시스템 및 방법에 관한 것이다.
수직 상호 접속 기술의 일 유형인 구리 필라 범프(bump)는 당 기술 분야의 숙련자들에게 공지되어 있는 구리 필라 범핑 기술을 통해 반도체 칩 또는 다른 마이크로전자 소자 접합 패드에 적용될 수 있다. 구리 필라 범프는 칩/소자가 여전히 이들의 웨이퍼 형태로 있는 동안 칩/소자 상에 배치된다. 모든 땜납-기반 플립-칩 및/또는 칩 스케일 패키지(CSP) 방식 상호 접속부(범프)는 웨이퍼/기판 금속화부와 땜납 범프 자체 사이의 접착층/확산 배리어로서 작용하도록 적합한 범핑 하지 금속(under bump metallurgy: UBM)을 필요로 한다. 필라 범프(구리, 금 또는 다른 금속/합금)는, 신뢰적인/제조 가능한 방법이 웨이퍼 상에 땜납 범프를 형성하는데 사용되면, 기능적 UBM으로서 사용될 잠재성을 갖는다.
구리 필라 범프는 통상의 땜납 범프 또는 CSP 상호 접속부에 비교할 때 강성 수직 구조를 제공한다. 소자와 그 관련 기판과 같은 2개의 표면 사이의 스탠드오프(standoff)의 제어가 요구되는 용례에서, 구리 필라 범프는 그 거리를 제어하기 위해 고정 스탠드오프로서 작용하고, 반면 땜납은 2개의 표면 사이의 조인트 접속을 수행한다. 이 스탠드오프의 제어는 전체 시스템 성능 및 신뢰성에 중요하다. 구리(Cu) 필라 범프 구조체는 또한 등가의 플립-칩 또는 CSP 땜납 범프 구조체에 비교하여 향상된 열전달 및 비저항을 제공한다.
구리(Cu) 필라 범프 구조체는 마이크로 전자 산업에서 특정 시장에 대한 비용 효율적이고 신뢰적인 상호 접속 옵션이 되는 잠재성을 갖는다. 그러나, 신뢰적인 저가의 제조 가능한 방법이 이들 다변성 고정된 스탠드오프 범프 구조체를 구성하기 위해 요구된다. 대부분의 필라 범프 제조 방법은 전해 도금된 땜납으로 이어지는 Cu 필라 구조체를 전해 도금하기 위해 감광성 마스크 재료를 사용한다. 땜납을 도금하는 것은 상당한 프로세스 제어를 필요로 하고 단금속 또는 2원 땜납 합금의 좁은 제공에 땜납을 엄격하게 제한하는 저속의 고가의 프로세스이다. 통상적으로, 필라 범프의 땜납부를 형성하기 위해 더 많은 2원 땜납을 전해 도금하는 것은 제조 환경에서 제어가 매우 어렵다. 그러나, 반도체 산업에서, 트레이스 요소로 도핑된 다양한 다중 원소 합금 또는 합금들의 사용이 목표된 용례 또는 최종 용도에 대해 상호 접속부의 신뢰성을 향상시키는데 바람직하다.
본 발명의 이들 및 다른 특징, 양태 및 장점은 유사한 도면 부호가 유사한 요소를 지시하고 있는 첨부 도면 및 이하의 상세한 설명과 관련하여 더 양호하게 이해될 수 있을 것이다.
도 1은 본 발명의 적어도 하나의 실시예에 따른 입력/출력(I/O) 접합 패드(104)를 갖는 웨이퍼 기판(102)의 부분의 단면도를 도시하고 있다. 이 도면은 패시베이션층(103) 및 유전층(105)을 도시하고 있다. 일 실시예에서, 유전층(105)은 폴리머층이다. 이 도면은 패터닝된 노광 및 현상 후의 증착된 도금 시드층(106) 및 이중 용도 포토레지스트 마스킹 재료(108)를 또한 도시하고 있다. 이는 이하에 설명되는 바와 같이 후속의 구리(또는 다른 금속) 도금 및 땜납 페이스트 인쇄 프로세스를 위한 필요한 구멍(110)을 형성한다.
도 2는 본 발명의 적어도 하나의 실시예에 따른, 구멍(110)의 상부 부분(204)이 땜납 페이스트 인쇄를 위해 보류되어 있는 필라(202)의 구리 도금 후의 단면도를 도시하고 있다.
도 3은 구멍 내로의 땜납 페이스트(300)의 인쇄 후의 단면도를 도시하고 있다. 이는 본 발명의 적어도 하나의 실시예에 따른, 땜납의 신뢰성을 향상시키기 위한 다양한 트레이스 요소의 옵션을 갖는 다중 원소 땜납 합금의 사용을 제공한다.
도 4는 본 발명의 적어도 하나의 실시예에 따른, 구리(Cu) 필라(202)의 상부에 땜납 페이스트가 반구형 땜납 범프(402)를 형성하고 있는 땜납 리플로우 후의 단면도를 도시하고 있다.
도 5는 본 발명의 적어도 하나의 실시예에 따른, 포토레지스트 재료의 박리 제거 및 시드층(106)의 비필라 도금부의 에칭 제거 후의 완성된 부분의 단면도를 도시하고 있다.
도 6은 본 발명의 적어도 하나의 실시예에 따른, 대응 보드(606) 또는 다른 기판을 갖는 조립된 구리(Cu) 필라 범프의 단면도를 도시하고 있다. 땜납 캡(402)은 보드 또는 기판(606) 상의 패드(604)로의 조립 후의 땜납 연결부(602)를 제공한다. 언더필 또는 오버몰딩(605)이 조립 중에 제공된다.
도 7은 본 발명의 적어도 하나의 실시예에 따른 원하는 필라 및 땜납 치수 파라미터를 성취하기 위해 기둥 구조체 및 땜납 체적 내에 편차를 생성하기 위해 다수의 층의 포토레지스트(108, 702) 및/또는 다른 레지스트형 재료를 사용하여 다수의 옵션 중 하나를 갖는 대안 실시예에 사용된 바와 같은 본 발명의 방법의 변형예를 도시하고 있다. 일 특정 실시예에서, 포토레지스트층(702)은 다수의 구멍을 갖고, 땜납 페이스트(300)의 부분의 치수를 형성하기 위한 각각의 구멍은 특정 필라(202) 상위에 놓인다. 각각의 필라(202)는 포토레지스트층(108) 내의 다수의 구멍 중 각각의 것에 의해 규정된 치수를 갖는다. 그 결과, 땜납 페이스트(300)는 필라(202)보다 큰 측방향 치수를 갖는다. 다른 실시예에서, 포토레지스트층(108, 702)의 각각의 높이 및 구멍 크기는 특정 상호 접속부 용례를 위해 요구될 수 있는 바와 같은 필라 금속 및 상위에 놓인 땜납 재료의 상대 체적을 조정하도록 변경될 수 있다.
본 명세서에 설명된 예는 특정 실시예를 예시하고 있고, 이러한 예는 임의의 방식으로 한정으로서 해석되도록 의도된 것은 아니다.
이하의 설명에서, 무수히 많은 상세가 더 철저한 설명을 제공하기 위해 설명된다. 그러나, 개시된 방법 및 구조는 이들 특정 상세 없이 실시될 수 있다는 것이 당 기술 분야의 숙련자에게 명백할 것이다. 다른 경우에, 공지의 특징은 설명을 불필요하게 불명료하게 하지 않기 위해 상세히 설명되지는 않는다.
본 명세서에 설명된 다양한 실시예에서, 본 발명은 가변 높이 범핑 하지 금속(UBM)을 갖는 향상된 땜납 기반 웨이퍼 범핑 기술을 제공하여, 이에 의해 2차원(2D) 및 3차원(3D) 패키징 해결책에서 사용을 위해 회로 보드 또는 다른 기판에 반도체 칩 또는 다른 마이크로 전자 소자를 접속하는데 사용될 수 있는 기능적 수직 상호 접속 구조체를 제공한다.
수직 필라(202) 상에 땜납 캡(402)을 형성하기 위한 신뢰적이고 제조 가능한 방법이 개시된다. 일 실시예에서, 적소의 스텐실 템플레이트에서 도금 몰드 및 후속의 땜납 페이스트의 모두로서 기능하는 이중 용도 포토레지스트 프로세스의 사용에 의해 제조 흐름을 상당히 간단화하고 수직 상호 접속 구조체를 제조하는 비용을 감소시키는 방식을 제공하기 위한 방법이 개시된다. 다른 실시예에서, 땜납 캡(02)을 형성하기 위해 수직 필라 구조체의 상부 상에 다양한 땜납 페이스트를 인쇄하고 이어서 후속의 리플로우를 위한 방법이 개시된다. 또 다른 실시예에서, 땜납 캡(402)의 신뢰성 또는 성능을 향상시킬 수 있는 땜납 페이스트 내의 다양한 다중 원소 합금 및 트레이스 요소를 사용하는 방법을 또한 포함하는 땜납 페이스트를 사용하기 위한 방법이 개시된다.
하나 이상의 실시예에서, 이들 방법은 이에 한정되는 것은 아니지만, 이하의 금속, 즉 구리 및 그 합금, 금 및 그 합금, 니켈 및 그 합금 및 은 및 그 합금을 사용하는 필라(202)의 형성을 포함하는 다양한 크기 및 형상의 구리 필라(202) 및 다른 수직 상호 접속 체계에 적용된다. 구리(Cu) 필라(202)는 이들에 한정되는 것은 아니지만, Ni, NiAu, NiPdAu, NiPd, Pd 및 NiSn을 포함하는 땜납 습윤 가능 캡 마감부(도시 생략)를 또한 포함할 수 있다.
몇몇 실시예에서, 이들 방법은 입력/출력(I/O) 본드 패드(104)에 부착된 구리(Cu) 필라 범프 구조체 또는 재분포된 본드 패드의 부착된 구조체로서 구성하는데 사용될 수 있다.
몇몇 실시예에서, 도금된 땜납을 사용하는 종래의 방법보다 훨씬 더 넓은 범위의 땜납 합금을 갖는 최종 제품을 허용하는 인쇄된 땜납 페이스트(300)가 사용된다. 하나 이상의 실시예에서, 땜납 페이스트(300)는 이하의 합금/금속, 즉 SnPb 합금, SnPbCu 합금, SnAgCu 합금, AuGe 합금, AuSn 합금, AuSi 합금, SnSb 합금, SnSbBi 합금, PbSnSb 합금, PbInSb 합금, PbIn 합금, PbSnAg 합금, SnAg 합금, PbSb 합금, SnInAg 합금, SnCu 합금, PbAg 합금, PbSbGa 합금, SnAs 합금, SnGe 합금, ZnAl 합금, CdAg 합금, GeAl 합금, AuIn 합금, AgAuGe 합금, AlSi 합금, AlSiCu 합금, AgCdZnCu 합금 및 AgCuZnSn 합금 중 하나이다. 다른 땜납 페이스트 재료가 사용될 수 있다.
몇몇 실시예에서, 이 방법은 Ag 소결 재료와 같은 "적소의" 구멍에 증착된 임의의 땜납 소결 합금을 또한 포함할 수 있다. 또한, 다양한 실시예는 인쇄된 땜납 페이스트(300)를 이용하고, 이는 이들에 한정되는 것은 아니지만, Bi, Ni, Sb, Fe, Al, In 및 Pb를 포함하는 땜납 내의 다양한 트레이스 요소를 갖는 최종 제품에 대한 옵션을 허용한다. 대안적인 실시예에서, 땜납 페이스트(300)는 단일 금속 땜납이다. 예를 들어, 땜납 페이스트는 Sn일 수 있다. 이 단일 금속 땜납은 땜납 합금에 대해 도핑이 본 명세서에 설명되어 있는 것과 유사하게 하나 이상의 트레이스 요소로 도핑될 수 있다.
이들 방법을 사용하는 최종적인 필라(202) 및 땜납 캡(402) 구조체는 예를 들어 5 내지 400 미크론(㎛)의 범위의 전체 높이 및 10 미크론(㎛) 정도의 피치를 가질 수 있다.
이들 방법을 사용하여 생성된 필라(202)의 x 및 y 치수 한계(즉, 수직 및 수평 한계)는 예를 들어 5 미크론(㎛) 정도, 최대 2.0 밀리미터(mm)의 크기의 필라(202)를 가질 수 있다. 다른 실시예에서, 이들 방법을 사용하여 생성된 필라(202)는 최대 5.0 밀리미터(mm)의 x 및 y 치수 한계를 가질 수 있다.
하나 이상의 실시예에서, 다양한 반복으로 수직 상호 접속 구조체 상에 땜납 페이스트를 사용하여 땜납 범프를 형성하기 위한 본 발명의 방법은 이하와 같다.
단계 1. 금속의 시드층(106)이 통상의 방법(즉, 스퍼터링, 증발, 무전해 도금 등)에 의해 증착되어 전기 화학 도금을 위한 연속적인 시드층(106)을 제공한다.
일 실시예에서, 유전층(105)(예를 들어, 폴리머층)은 패시베이션층(103) 상에 미리 형성되어 있다. 유전층(105)은 접합 패드(104)의 각각의 부분을 노출시키기 위한 개구를 형성하도록 미리 패터닝되어 있어, 시드층(106)의 부분이 각각의 접합 패드(104)의 상부면에 접촉할 수 있게 된다.
단계 2. 포토레지스트층(108) 또는 다른 레지스트형 재료가 웨이퍼/기판(102)의 전체 표면 상에 도포된다. 이는 건식 필름 적층, 또는 스핀 또는 스프레이 코팅 방법에 의해 성취될 수 있다.
다른 실시예에서, 포토레지스트층(108)은 공통 크기의 구멍(즉, 포토레지스트 스택의 구멍 크기)을 각각 갖는 2개 이상의 포토레지스트층의 도포에 의해 형성된 포토레지스트 스택일 수 있다. 일 실시예에서, 이들 2개 이상의 포토레지스트층은 동일한 처리 단계에서 현상된다. 대안 실시예에서, 각각의 포토레지스트층은 독립적으로 현상될 수 있다.
단계 3. 포토레지스트층(108)은 이 실시예에서 일반적으로 디자인에 기초하여 적절한 포토마스크를 통한 자외선(UV) 노광에 의해 형성되지만, 구멍의 생성은 UV 노광/현상에 한정되는 것은 아니고, 이들에 한정되는 것은 아니지만, 레이저 융삭, 건식 에칭 및/또는 리프트-오프(lift-off) 프로세스를 포함할 수 있다.
이 방법의 대안 실시예에서, 포토레지스트 재료 또는 다른 레지스트형 재료의 다수의 층이 도포될 수 있어 다양한 기둥 구조체 및 기둥 구조체의 상부 상에 인쇄된 다양한 땜납 체적을 용이하게 할 수 있는 동일한 레지스트 스택 내에 다양한 구멍 높이 및 구멍 크기를 형성한다.
단계 4. 시드층(106)을 덮는 포토레지스트층(들)(108)은 현상되거나 또는 다른 방식으로 개방되어, 필라(202)의 도금 및 후속의 땜납 페이스트 인쇄를 위한 개방된 "적소의" 구멍(110)을 형성한다.
단계 5. 필라(202)는 포토레지스트층(108) 내에 형성된 구멍(110) 내의 시드 금속층(106) 표면 상에 전해 도금된다.
단계 6. 땜납 페이스트(300)는 구리 필라(202)의 상부를 덮는 땜납 페이스트(300)를 갖는 포토레지스트 스텐실 내의 "적소의" 구멍의 상부 부분(204) 내에 인쇄된다. 인쇄된 땜납 페이스트(300)의 전체 깊이는 예를 들어, 2 내지 200 미크론(㎛)의 범위일 수 있다. 대안적으로, 금속 스텐실은 또한 땜납이 "적소의" 포토레지스트 재료 내 및 상부의 모두에서 필라 범프 구조체 상에 도포될 수 있는 영역을 더 형성하는데 사용될 수 있다.
단계 7. 인쇄된 땜납 페이스트(300)를 적소에 갖는 웨이퍼 또는 다른 기판(102)이 이어서 리플로우되고 냉각되어, 구리 필라(202)의 상부에 땜납 캡(402)을 형성한다.
단계 8. "적소의" 포토레지스트 스텐실 재료는 박리 제거되거나 또는 다른 방식으로 제거된다.
단계 9. 미도금 시드층(106)이 선택적으로 에칭 제거되어, 땜납으로 캡핑된 개별 필라(202)를 후방에 남겨둔다.
단계 10. 제2 리플로우가 웨이퍼 또는 다른 기판 상에 수행되어 범프 형상을 최적화할 수 있다. 또한, 코이닝(coining) 또는 평탄화 프로세스가 종래 기술의 부분으로서 개발된 구리(Cu) 필라 기술로 가능한 것을 넘어 범프간 분해능을 더 감소시키는데 사용될 수 있다.
단계 1 내지 10은 모두 포토-이미징, 도금 및 땜납 범핑 프로세스로 당 기술 분야의 숙련자들에게 공지되어 있는 처리 방법 및 도구 세트를 사용하여 수행된다. 대안 실시예에서, 상기 프로세스 단계는 유전층(105)의 사용 없이 수행될 수 있다. 더 구체적으로, 이들 대안 실시예에서 유전층(105)은 전혀 형성되지 않고 최종 구조체 내에 존재하지 않는다. 시드층(106)은 패시베이션층(103) 및 접합 패드(104) 상에 직접 형성된다(예를 들어, 증착에 의해).
도금이 땜납-오버-필라(solder-over-pillar) 상호 접속 구조체를 형성하기 위해 다른 것들에 의해 미리 사용되어 있다는 것이 주목된다. APS, Casio 및 RFMD가 소자 상의 상호 접속 패드 상에 구리 필라를 도금하고, 이어서 소자와 결합 기판 사이의 상호 접속 재료를 위해 사용될 필라의 상부에 전해 도금된 땜납의 캡을 도포한다. APS의 이전의 특허는 이하의 특허, US 6,732,913호, US 6,681,982호 및 US 6,592,019호를 포함한다. 또한, 플립칩 인터내셔널(FCI)은 미리 형성된 UBM(동일한 포토레지스트층에 의해 형성되지 않음) 상에 땜납 개구를 형성하기 위해 "적소의" 포토레지스트 재료를 미리 사용하고 있다. 그러나, 이들 종래의 방법 중 어느 것도 본 명세서에 설명된 바와 같이 땜납 페이스트를 도금하고 인쇄하기 위한 이중 용도 포토레지스트 프로세스를 사용하지 않는다.
본 발명의 몇몇 실시예는 바람직하게는 플립-칩 용례에서, 특히 최대 구성 요소 밀도 및 저충전(underfilling)을 위한 "접근 금지(keep-out)" 영역의 회피가 바람직한 시스템-인-패키지(System-in-Package) 용례에서, 일관적인 스탠드오프를 위해 고전력 용례 및 제어된 붕괴를 위한 상호 접속 해결책을 제공하는데 사용될 수 있다.
상기 개시 내용의 다양한 다른 실시예는 이하의 방법 및 구조체를 포함할 수 있다(이하의 번호는 단지 용이한 참조를 위한 것임).
1. 구리 필라를 형성하고 구체적으로 도핑된 땜납 페이스트로 구리 필라를 "토핑 오프(topping off)"하는 임의의 현존하는 또는 신규한 방법을 위해 땜납 합금 내의 임의의 다양한 트레이스 요소로 도핑된 땜납 페이스트를 사용하는 방법.
2. 땜납 캡을 형성하기 위해 구리 필라를 형성하고 구체적으로 땜납 페이스트로 구리 필라를 "토핑 오프"하는 임의의 현존하는 또는 신규한 방법을 위해 임의의 다양한 합금의 땜납 페이스트를 사용하는 방법.
3. 레지스트가 도금 몰드 및 후속의 땜납 페이스트 스텐실 템플레이트의 모두로서 기능하는 이중 용도 "적소의" 포토레지스트 프로세스 또는 다른 유형의 레지스트 재료의 사용에 기초하여 땜납 캡핑된 수직 필라 구조체를 형성하기 위한 방법.
4. 수직 필라 구조체의 상부에 땜납 페이스트 합금의 인쇄 및 이어서 후속의 리플로우 프로세스에 기초하여 땜납 캡핑된 수직 필라 구조체를 형성하기 위한 방법. 땜납 페이스트는 나노 입자를 포함하는 임의의 크기 범위의 땜납 입자로 구성될 수 있다.
5. 일 실시예에서, 땜납 페이스트 합금을 인쇄하는 것에 기초하는 땜납 캡핑된 수직 필라 구조체를 형성하기 위한 이 방법은 종래 기술에 열거된 바와 같은 도금 방법에 의해 용이하게 성취되지 않은 다중 원소 땜납 페이스트 합금의 사용에 의해 더 향상된다. 이들 다중 원소 땜납 페이스트는 수직 상호 접속부를 위한 땜납 및/또는 금속간 물질의 신뢰성 또는 성능을 향상시킬 수 있다.
6. 수직 필라 구조체의 상부에 땜납 합금(이들에 한정되는 것은 아니지만, Bi, Ni, Sb, Fe, Al, In 및 Pb와 같은) 내의 다양한 트레이스 요소로 도핑된 땜납 페이스트 합금의 인쇄에 이어서 후속의 리플로우 프로세스에 기초하여 땜납 캡핑된 수직 필라 구조체를 형성하기 위한 방법. 이들 도핑된 땜납 합금은 수직 상호 접속부를 위한 땜납 및/또는 금속간 물질의 신뢰성 또는 성능을 향상시킬 수 있다.
7. 이중 용도 포토레지스트 프로세스의 사용 및 필라 구조체의 상부에 땜납 페이스트의 인쇄의 방법은 땜납 인쇄 대 땜납 도금을 위해 필요한 더 빠른 프로세스 시간 및 감소된 프로세스 제어에 기인하여 통상의 도금된 땜납 방법보다 낮은 제조 비용을 제공한다.
8. 이중 용도 레지스트 방법의 대안 실시예는 다양한 기둥 구조체 및 기둥 구조체의 상부에 인쇄된 다양한 땜납 체적을 용이하게 할 수 있는 동일한 레지스트 스택 내에 다양한 구멍 높이 및 구멍 크기를 형성하도록 적용될 수 있는 레지스트 구멍을 개방하는 하나 이상의 포토 노광 또는 다른 방법으로 레지스트 재료의 다수의 층을 포함할 수 있다.
9. 이들 유형의 다양한 땜납 캡핑된 기둥 구조체는 가변 높이 Z-축 상호 접속부가 요구되는 3D 웨이퍼 레벨 패키징 용례에 합체될 수 있다.
일 실시예에서, 방법은 각각의 접합 패드의 상위에 각각 놓이는 제1 및 제2 수직 필라를 형성하는 것으로서, 각각의 접합 패드는 반도체 기판 상위에 놓이고, 제1 및 제2 필라는 각각 상이한 높이를 갖는 것인 제1 및 제2 수직 필라를 형성하는 것과, 제1 구멍 및 제2 구멍을 갖는 적어도 하나의 포토레지스트층을 형성하는 것과, 제1 및 제2 필라의 각각의 상부면 상에 땜납을 도포하는 것을 포함하고, 제1 필라 상의 땜납은 제1 구멍에 의해 형성되고 제2 필라 상의 땜납은 제2 구멍에 의해 형성된다.
10. 기둥형 필라 구조체의 상부에 땜납 페이스트를 인쇄하는 방법은 "적소의" 포토레지스트의 구멍 내에 사용될 수 있을 뿐만 아니라, 페이스트가 땜납 체적을 적용하기 위해 더 많은 다용성을 제공하는 "적소의" 포토레지스트 재료 내 및 상부에서 필라 범프 구조체 상에 도포되는 금속 스텐실의 사용에 의해 성취될 수 있다.
11. 필라 범프를 제조하기 위한 이중 용도 레지스트의 사용 방법은 종래 기술에 열거된 바와 같은 통상의 도금 방법에 비교하여 전체 필라/땜납 높이 균일성을 향상시킨다. 기판을 가로질러 높이 균일도 차이가 존재하기 때문에, 기판의 구리(Cu) 필라부의 도금 후에, 인쇄된 땜납은 "적소의" 구멍의 남아 있는 깊이를 충전함으로써 임의의 높이 편차를 평탄화하는 것을 돕고, 따라서 임의의 편차를 수용한다. 통상의 필라 범프 도금 방법에서, 필라의 도금된 땜납부는 웨이퍼 또는 다른 기판을 가로지르는 높이 균일성의 임의의 차이를 계속 확장시킬 것이다.
12. 최종적인 땜납 페이스트 충전을 위한 포토레지스트 재료 또는 다른 레지스트형 재료의 하나 이상의 층을 도포하는 프로세스 단계가 또한 수직 필라의 형성 후에 수행될 수 있다.
13. 최종적인 땜납 페이스트 충전을 위한 포토레지스트 재료 또는 다른 레지스트형 재료의 하나 이상의 층을 도포하고 또는 땜납 페이스트를 도포하기 위한 기계적 스텐실의 사용의 프로세스 단계는 수직 구조체 형성 및 구리(Cu) 필라 구조체의 후속의 기계적 또는 화학적 편평화 후에 수행될 수 있다. 이는 땜납 페이스트가 증착되기 전에 구리(Cu) 필라 또는 다른 금속 기둥 구조체를 평탄화할 수 있다.
14. 이들 방법은 이들에 한정되는 것은 아니지만, 이하의 금속, 즉 구리 및 그 합금, 금 및 그 합금, 니켈 및 그 합금 및 은 및 그 합금을 포함하는 다양한 크기 및 형상의 구리 필라 범프형 구조체 및 다른 수직 상호 접속 체계에 적용된다. 구리(Cu) 필라는 또한 이들에 한정되는 것은 아니지만, Ni, NiAu, NiPdAu, NiPd, Pd 및 NiSn을 포함하는 땜납 습윤 가능 캡 마감부를 포함할 수 있다.
15. 이들 방법은 이들에 한정되는 것은 아니지만, 원형, 직사각형, 8각형 등을 포함하는 다양한 형상의 수직 상호 접속부를 구성할 수 있다.
또 다른 실시예에서, 방법이 제공되고, 이 방법은 각각의 접합 패드의 상위에 각각 놓이는 제1 및 제2 수직 필라를 형성하는 것으로서, 각각의 접합 패드는 반도체 기판 상위에 놓이는 것인 제1 및 제2 수직 필라를 형성하는 것과, 제1 구멍 및 제2 구멍을 갖는 적어도 하나의 포토레지스트층을 형성하는 것과, 제1 및 제2 필라의 각각의 상부면 상에 땜납을 도포하는 것으로서, 제1 필라 상의 땜납은 제1 구멍에 의해 형성되고 제2 필라 상의 땜납은 제2 구멍에 의해 형성되는 것인 땜납을 도포하는 것과, 제1 필라 상에 제1 땜납 캡을, 제2 필라 상에 제2 땜납 캡을 형성하도록 리플로우를 수행하는 것을 포함하고, 제1 필라와 제1 땜납 캡의 조합된 높이는 제2 필라와 제2 땜납 캡의 조합된 높이보다 크다. 일 실시예에서, 적어도 하나의 포토레지스트층은 단일 포토레지스트층 또는 다층 포토레지스트 스택이다. 일 실시예에서, 제1 필라와 제1 땜납 캡의 조합된 높이는 제2 필라와 제2 땜납 캡의 조합된 높이보다 적어도 약 5 미크론만큼 크다.
특정 예시적인 실시예 및 방법이 본 명세서에 개시되었지만, 이러한 실시예 및 방법의 변형예 및 수정예가 본 발명의 진정한 사상 및 범주로부터 벗어나지 않고 이루어질 수 있다는 것이 상기 개시 내용으로부터 당 기술 분야의 숙련자들에게 명백하다.
102: 웨이퍼 기판 103: 패시베이션층
104: 접합 패드 105: 유전층
106: 시드층 108: 마스킹 재료
110: 구멍 202: 필라
204: 상부 부분 300: 땜납 페이스트
402: 땜납 범프 604: 패드
605: 오버몰딩 606: 기판

Claims (32)

  1. 접합 패드 상위에 놓이는 수직 필라를 형성하는 것으로서, 상기 접합 패드는 반도체 기판 상위에 놓이는 것인 수직 필라를 형성하는 것과,
    상기 필라의 상부면 상에 땜납 페이스트를 도포하는 것으로서, 상기 땜납 페이스트는 적어도 하나의 포토레지스트층에 의해 형성되는 것인 땜납 페이스트를 도포하는 것
    을 포함하는 방법.
  2. 제1항에 있어서, 상기 필라는 적어도 하나의 포토레지스트층에 의해 형성되는 것인 방법.
  3. 제1항에 있어서,
    상기 적어도 하나의 포토레지스트층은 땜납 페이스트를 형성하기 위한 제1 구멍을 갖고,
    상기 필라는 부가적인 포토레지스트층의 제2 구멍에 의해 형성되고,
    상기 적어도 하나의 포토레지스트층은 상기 부가적인 포토레지스트층 상위에 놓여 형성되고,
    상기 제1 구멍은 상기 제2 구멍보다 큰 측방향 치수를 갖는 것인 방법.
  4. 제1항에 있어서, 상기 땜납 페이스트는 땜납 합금 또는 단일 금속 땜납이고, 상기 땜납 페이스트는 적어도 하나의 트레이스 요소로 도핑되는 것인 방법.
  5. 제4항에 있어서, 상기 적어도 하나의 트레이스 요소는 Bi, Ni, Sb, Fe, Al, In 및 Pb 중 적어도 하나인 것인 방법.
  6. 제1항에 있어서, 상기 땜납 페이스트는 다중 원소 땜납 합금인 것인 방법.
  7. 제1항에 있어서, 상기 땜납 페이스트를 도포한 후에, 리플로우를 수행하여 땜납 캡이 수직 필라의 상부에 형성되게 하는 것을 더 포함하는 방법.
  8. 제1항에 있어서, 상기 수직 필라는 복수의 수직 필라 중 하나이고, 상기 땜납 페이스트를 도포하기 전에 상기 복수의 수직 필라를 평탄화하는 것을 더 포함하는 방법.
  9. 제1항에 있어서, 상기 수직 필라는 복수의 수직 필라 중 하나이고, 상기 복수의 수직 필라의 각각은 가변 높이 Z-축 상호 접속부에 대응하는 것인 방법.
  10. 제1항에 있어서, 상기 수직 필라는 구리인 것인 방법.
  11. 제10항에 있어서, 상기 수직 필라는 Ni, NiAu, NiPdAu, NiPd, Pd 및 NiSn 중 하나로 형성된 땜납 습윤 가능 캡 마감부를 포함하는 것인 방법.
  12. 제1항에 있어서, 상기 수직 필라는 구리, 구리 합금, 금, 금 합금, 니켈, 니켈 합금, 은 및 은 합금 중 하나인 것인 방법.
  13. 제1항에 있어서, 상기 수직 필라는 원형, 직사각형 및 8각형 중 하나로부터 선택된 형상을 갖는 것인 방법.
  14. 제1항에 있어서, 상기 땜납 페이스트는 땜납 합금 또는 단일 금속 땜납인 것인 방법.
  15. 제1항에 있어서, 상기 수직 필라를 형성하기 전에, 상기 접합 패드 상위에 놓이는 시드층을 형성하는 것을 더 포함하는 방법.
  16. 제15항에 있어서, 상기 수직 필라를 형성하기 전에, 상기 시드층 상위에 놓인 적어도 하나의 포토레지스트층을 형성하는 것을 더 포함하는 방법.
  17. 제1항에 있어서,
    상기 수직 필라를 형성하기 전에, 상기 접합 패드 상위에 놓인 유전층을 형성하고 상기 유전층 내에 개구를 제공하여 상기 접합 패드의 부분을 노출시키는 것과,
    상기 유전층 상위에 놓인 시드층을 형성하는 것을 더 포함하는 방법.
  18. 제17항에 있어서, 상기 유전층은 폴리머층인 것인 방법.
  19. 제1항에 있어서, 상기 땜납 페이스트의 부분이 적어도 하나의 포토레지스트층의 상부에서 상기 수직 필라 위에 도포되는 영역을 금속 스텐실을 사용하여 형성하는 것을 더 포함하는 방법.
  20. 제1항에 있어서, 상기 적어도 하나의 포토레지스트층은 공통 크기의 구멍을 각각 갖는 단일 포토레지스트층 및 복수의 포토레지스트층 중 하나인 것인 방법.
  21. 제1항에 있어서, 상기 땜납 페이스트를 도포하는 것은 땜납 페이스트를 인쇄하는 것을 포함하는 것인 방법.
  22. 제1항에 있어서, 상기 땜납 페이스트는 Sn인 것인 방법.
  23. 제2항에 있어서, 상기 땜납 페이스트를 도포한 후에, 리플로우를 수행하여 땜납 캡이 상기 수직 필라의 상부에 형성되게 하는 것을 더 포함하는 방법.
  24. 접합 패드 상위에 놓인 수직 구리 필라를 형성하는 것으로서, 상기 접합 패드는 반도체 기판 상위에 놓이는 것인 수직 구리 필라를 형성하는 것과,
    상기 구리 필라의 상부에 땜납 페이스트를 도포하는 것으로서, 상기 땜납 페이스트는 적어도 하나의 포토레지스트층에 의해 형성되고, 상기 땜납 페이스트는 적어도 하나의 트레이스 요소로 도핑되는 것인 땜납 페이스트를 도포하는 것과,
    리플로우를 수행하여 땜납 캡이 상기 땜납 페이스트로부터 형성되게 하는 것
    을 포함하는 방법.
    방법.
  25. 제24항에 있어서, 상기 수직 구리 필라는 Ni, NiAu, NiPdAu, NiPd, Pd 및 NiSn 중 하나로 형성된 땜납 습윤 가능 캡 마감부를 포함하는 것인 방법.
  26. 제24항에 있어서,
    상기 수직 구리 필라를 형성하기 전에, 상기 접합 패드 상위에 놓인 시드층을 형성하는 것과,
    상기 수직 구리 필라를 형성하기 전에, 상기 시드층 상위에 놓인 적어도 하나의 포토레지스트층을 형성하는 것을 더 포함하는 방법.
  27. 제24항에 있어서, 상기 땜납 페이스트는 Sn인 것인 방법.
  28. 제24항에 있어서,
    상기 수직 구리 필라를 형성하기 전에, 상기 접합 패드 상위에 놓인 유전층을 형성하고 상기 유전층 내에 개구를 제공하여 상기 접합 패드의 부분을 노출시키는 것과,
    상기 유전층 상위에 놓인 시드층을 형성하는 것을 더 포함하는 방법.
  29. 제24항에 있어서, 패시베이션층이 상기 반도체 기판 상위에 놓이고 상기 접합 패드를 노출시키기 위한 개구를 갖고, 상기 방법은 상기 수직 구리 필라를 형성하기 전에 상기 패시베이션층 및 상기 접합 패드 상에 직접 시드층을 증착하는 것을 더 포함하는 것인 방법.
  30. 각각의 접합 패드 상위에 각각 놓이는 제1 및 제2 수직 필라를 형성하는 것으로서, 상기 각각의 접합 패드는 반도체 기판 상위에 놓이는 것인 제1 및 제2 수직 필라를 형성하는 것과,
    제1 구멍 및 제2 구멍을 갖는 적어도 하나의 포토레지스트층을 형성하는 것과,
    상기 제1 및 제2 필라의 각각의 상부면 상에 땜납을 도포하는 것으로서, 상기 제1 필라 상의 땜납은 상기 제1 구멍에 의해 형성되고, 상기 제2 필라 상의 땜납은 상기 제2 구멍에 의해 형성되는 것인 땜납을 도포하는 것과,
    상기 제1 필라 상에 제1 땜납 캡을 형성하고 상기 제2 필라 상에 제2 땜납 캡을 형성하도록 리플로우를 수행하는 것으로서, 상기 제1 필라와 상기 제1 땜납 캡의 조합된 높이는 상기 제2 필라와 상기 제2 땜납 캡의 조합된 높이보다 큰 것인 리플로우를 수행하는 것
    을 포함하는 방법.
  31. 제30항에 있어서, 상기 적어도 하나의 포토레지스트층은 단일 포토레지스트층 또는 다층 포토레지스트 스택인 것인 방법.
  32. 제30항에 있어서, 상기 제1 필라와 상기 제1 땜납 캡의 조합된 높이는 상기 제2 필라와 상기 땜납 캡의 조합된 높이보다 적어도 약 5 미크론만큼 큰 것인 방법.
KR1020127002988A 2009-07-02 2010-06-29 수직 필라 상호 접속 방법 및 구조체 KR20120045005A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22283909P 2009-07-02 2009-07-02
US61/222,839 2009-07-02

Publications (1)

Publication Number Publication Date
KR20120045005A true KR20120045005A (ko) 2012-05-08

Family

ID=43411697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127002988A KR20120045005A (ko) 2009-07-02 2010-06-29 수직 필라 상호 접속 방법 및 구조체

Country Status (7)

Country Link
US (1) US20110003470A1 (ko)
EP (1) EP2449582A4 (ko)
JP (1) JP2012532459A (ko)
KR (1) KR20120045005A (ko)
CN (1) CN102484081A (ko)
TW (1) TW201108342A (ko)
WO (1) WO2011002778A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099019A (ko) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
KR20190096131A (ko) * 2018-02-08 2019-08-19 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8592995B2 (en) * 2009-07-02 2013-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
JP2012069903A (ja) * 2010-08-27 2012-04-05 Elpida Memory Inc 半導体装置及びその製造方法
KR101782503B1 (ko) * 2011-05-18 2017-09-28 삼성전자 주식회사 솔더 범프 붕괴를 억제하는 반도체 소자의 범프 형성방법
US9142743B2 (en) * 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US8431478B2 (en) * 2011-09-16 2013-04-30 Chipmos Technologies, Inc. Solder cap bump in semiconductor package and method of manufacturing the same
US8810020B2 (en) 2012-06-22 2014-08-19 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US20150072515A1 (en) * 2013-09-09 2015-03-12 Rajendra C. Dias Laser ablation method and recipe for sacrificial material patterning and removal
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
JP6004441B2 (ja) 2013-11-29 2016-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 基板接合方法、バンプ形成方法及び半導体装置
CN103779246A (zh) * 2014-02-21 2014-05-07 江阴长电先进封装有限公司 一种高可靠性的铜柱凸块封装方法及其封装结构
US20150276945A1 (en) * 2014-03-25 2015-10-01 Oy Ajat Ltd. Semiconductor bump-bonded x-ray imaging device
CN104008983B (zh) * 2014-05-04 2016-10-12 清华大学 一种金属凸点制造方法
US11101234B2 (en) 2014-08-29 2021-08-24 Nippon Micrometal Corporation Cu pillar cylindrical preform for semiconductor connection
JP6476823B2 (ja) * 2014-12-16 2019-03-06 三菱マテリアル株式会社 ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体
US9508671B2 (en) * 2015-04-20 2016-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US10340241B2 (en) 2015-06-11 2019-07-02 International Business Machines Corporation Chip-on-chip structure and methods of manufacture
TWI572257B (zh) * 2015-10-19 2017-02-21 欣興電子股份有限公司 柱狀結構及其製作方法
CN106057761A (zh) * 2016-08-14 2016-10-26 天津大学 用于超大规模集成电路芯片的桶形焊球重分布封装结构
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US9837341B1 (en) * 2016-09-15 2017-12-05 Intel Corporation Tin-zinc microbump structures
CN106653719B (zh) * 2016-12-30 2020-01-17 通富微电子股份有限公司 一种圆片级封装结构与封装方法
US10797012B2 (en) 2017-08-25 2020-10-06 Dialog Semiconductor (Uk) Limited Multi-pin-wafer-level-chip-scale-packaging solution for high power semiconductor devices
US11183615B2 (en) * 2018-02-01 2021-11-23 Nuvoton Technology Corporation Japan Semiconductor device
JP7228086B2 (ja) 2018-07-26 2023-02-24 Dic株式会社 導電性ペーストを用いた導電性ピラーの製造方法
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
US11127705B2 (en) * 2019-01-16 2021-09-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11235404B2 (en) * 2020-03-21 2022-02-01 International Business Machines Corporation Personalized copper block for selective solder removal
WO2024024901A1 (ja) 2022-07-29 2024-02-01 Ｕｂｅ株式会社 ポリイミド前駆体組成物、ポリイミドフィルムおよびポリイミドフィルム／基材積層体

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0655779A1 (en) * 1993-11-26 1995-05-31 Delco Electronics Corporation Method of forming solder bumps on an integrated circuit flip chip
JP3310499B2 (ja) * 1995-08-01 2002-08-05 富士通株式会社 半導体装置
US6578754B1 (en) * 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) * 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US6732913B2 (en) * 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6974659B2 (en) * 2002-01-16 2005-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a solder ball using a thermally stable resinous protective layer
US20040007779A1 (en) * 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
TW584936B (en) * 2003-03-20 2004-04-21 Advanced Semiconductor Eng Wafer bumping process
TWI240979B (en) * 2004-10-28 2005-10-01 Advanced Semiconductor Eng Bumping process
US20060094266A1 (en) * 2004-11-01 2006-05-04 Hon Hai Precision Ind Co., Ltd. Electrical connector having protecting device
TWI252546B (en) * 2004-11-03 2006-04-01 Advanced Semiconductor Eng Bumping process and structure thereof
KR20070036531A (ko) * 2005-09-29 2007-04-03 매그나칩 반도체 유한회사 반도체 칩 모듈 제작방법
US8741737B2 (en) * 2006-09-20 2014-06-03 Board Of Regents, The University Of Texas System Three-dimensional wafer stacking with vertical interconnects
KR101036388B1 (ko) * 2008-08-19 2011-05-23 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
US9627254B2 (en) * 2009-07-02 2017-04-18 Flipchip International, Llc Method for building vertical pillar interconnect

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099019A (ko) * 2016-02-22 2017-08-31 삼성디스플레이 주식회사 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
KR20190096131A (ko) * 2018-02-08 2019-08-19 삼성전자주식회사 평탄화된 보호막을 갖는 반도체 소자 및 그 제조방법
US11488894B2 (en) 2018-02-08 2022-11-01 Samsung Electronics Co., Ltd. Semiconductor device having planarized passivation layer and method of fabricating the same

Also Published As

Publication number Publication date
CN102484081A (zh) 2012-05-30
TW201108342A (en) 2011-03-01
EP2449582A2 (en) 2012-05-09
EP2449582A4 (en) 2013-06-12
JP2012532459A (ja) 2012-12-13
WO2011002778A2 (en) 2011-01-06
WO2011002778A3 (en) 2011-03-31
US20110003470A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
KR20120045005A (ko) 수직 필라 상호 접속 방법 및 구조체
US9627254B2 (en) Method for building vertical pillar interconnect
US11094641B2 (en) Fan-out package having a main die and a dummy die
US6743660B2 (en) Method of making a wafer level chip scale package
US9012266B2 (en) Copper post solder bumps on substrates
CN106558537B (zh) 集成多输出结构以及形成方法
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
US7829380B2 (en) Solder pillar bumping and a method of making the same
US6939789B2 (en) Method of wafer level chip scale packaging
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
CN115632042A (zh) 半导体装置
US11031256B2 (en) Semiconductor device with tiered pillar and manufacturing method thereof
Koh et al. Copper pillar bump technology progress overview
US9508594B2 (en) Fabricating pillar solder bump
TWI792089B (zh) 半導體裝置和製造其之方法
CN109979903B (zh) 具有凸块结构的半导体器件和制造半导体器件的方法
TWI669763B (zh) 用於在半導體晶圓上形成柱狀凸塊的方法
CN112687619A (zh) 形成半导体封装件的方法及半导体封装件
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102674882B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI842093B (zh) 半導體裝置及其製造方法
TWI844247B (zh) 半導體裝置和製造其之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application