KR20120036793A - 자기 메모리 소자 및 그 구동 방법 - Google Patents

자기 메모리 소자 및 그 구동 방법 Download PDF

Info

Publication number
KR20120036793A
KR20120036793A KR1020117017318A KR20117017318A KR20120036793A KR 20120036793 A KR20120036793 A KR 20120036793A KR 1020117017318 A KR1020117017318 A KR 1020117017318A KR 20117017318 A KR20117017318 A KR 20117017318A KR 20120036793 A KR20120036793 A KR 20120036793A
Authority
KR
South Korea
Prior art keywords
magnetization film
plane magnetization
magnetic
layer
temperature
Prior art date
Application number
KR1020117017318A
Other languages
English (en)
Other versions
KR101716515B1 (ko
Inventor
야스시 오기모토
Original Assignee
후지 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지 덴키 가부시키가이샤 filed Critical 후지 덴키 가부시키가이샤
Publication of KR20120036793A publication Critical patent/KR20120036793A/ko
Application granted granted Critical
Publication of KR101716515B1 publication Critical patent/KR101716515B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은, 판독 내성 및 유지 특성 등의 신뢰성을 손상시키지 않고, 스위칭 시의 전류밀도를 저감할 수 있는 자기 메모리 소자 및 그 구동방법을 제공한다.
수직 자화막으로 이루어지는 프리층(15) 및 핀층(13)과, 프리층(15)과 핀층(13)에 의해 끼워진 비자성층(14)을 구비하는 스핀밸브 구조의 자기터널 접합부(20) 및 면내 자화막(17)을 가지며, 전기 펄스를 인가함으로써 정보를 기록하는 자기 메모리 소자이다. 면내 자화막(17)은, 전기 펄스의 인가에 근거한 온도변화에 의해 반강자성(저온측)-강자성(고온측) 상 전이를 나타낸다. 자기 메모리 소자의 정보 기록?소거시에는, 면내 자화막(17)을 통하여 자기터널 접합부에 정보 기록?소거에 적응하는 극성의 전기 펄스를 인가하여, 면내 자화막(17)의 온도를 전이온도 이상으로 한다. 정보판독시에는, 정보판독에 적응하는 극성의 전기펄스를 인가하여, 면내 자화막(17)의 온도는 전이온도 이하이다.

Description

자기 메모리 소자 및 그 구동 방법{MAGNETIC MEMORY ELEMENT AND DRIVING METHOD THEREFOR}
본 발명은, 전기적 수단에 의해 정보를 기억 가능하게 하는 자기 메모리 소자 및 그 구동 방법에 관한 것이다.
최근, 플래시 메모리(flash memory)로 대표되는 불휘발성 반도체 기억장치(nonvolatile semiconductor storage)의 대용량화는 현저하며, 32G바이트분 용량을 가지는 제품의 출시가 발표되기에 이르고 있다. 불휘발성 반도체 기억장치는, 특히 USB메모리 및 휴대전화용의 스토리지(storage)로서의 상품가치가 증대되고 있다. 즉, 불휘발성 반도체 기억장치는, 내(耐)진동성, 고(高)신뢰성, 및 저(低)소비전력이라고 하는 고체소자 메모리 고유의 원리적인 우위성을 가지기 때문에, 상기의 음악용 및 화상용의 휴대형 혹은 가반형(transportable) 전자기기용 스토리지 디바이스로서 주류가 되고 있다.
한편, 상기의 스토리지와는 별도로, 정보기기의 메인메모리로서 현재 사용되고 있는 DRAM에 불휘발성을 부여함으로써, 사용시에는 순식간에 기동하고, 대기시에는 소비 전력을 무한정 0으로 하는 컴퓨터, 소위 「인스턴트?온 ?컴퓨터(instant-on computer)」의 실현을 향한 연구도 정력적으로 행해지고 있다. 이것을 실현하기 위해서는, DRAM으로서 요구되는 기술사양인, (1)스위칭 속도가 50ns 미만, (2)재기록 회수(overwrite cycles)가 1016을 초과한다,고 하는 요구를 만족하고, 게다가 불휘발성을 구비한 메모리가 필요하다고 할 수 있다.
이러한 차세대의 불휘발성 반도체 기억장치의 후보로서, 강유전체 메모리(ferroelectric memory, FeRAM), 자기 메모리(magnetic memory, MRAM), 상변화 메모리(phase-change memory, PRAM) 등의 각종의 원리에 근거하는 불휘발성 메모리 소자의 연구 개발이 행해지고 있다. 그중에서도, 상기의 DRAM을 대체하기 위한 기술사양을 충족시키는 후보로서, MRAM이 유망하다고 보여지고 있다. 한편, 상기 기술사양으로 예를 든 재기록 회수(>1016)는, 30ns로 10년간의 액세스를 계속할 경우의 액세스 회수에 근거해서 상정되어 있는 수치이다. 메모리가 불휘발성인 경우에는 리프레시 사이클(refresh cycle)이 불필요하기 때문에, 이 정도의 회수가 필요하지 않은 경우가 있다. MRAM은, 시작(試作) 레벨에 있지만, 1012이상의 재기록 회수를 달성하고 있으며, 그 스위칭 속도도 고속(<10ns)이기 때문에, 다른 불휘발성 반도체 기억장치의 후보가 되는 기술과 비교하여, 실현성이 특히 높다고 보여지고 있다.
이 MRAM의 문제점은, 셀 면적이 큰 것 및 이에 따르는 비트 가격(bit cost)이 높은 것이다. 현재 상품화되어 있는 소용량(4Mbit 정도)의 MRAM은, 전류자장 재기록형(current-induced magnetic field overwrite type)이다. 그 셀 면적은, 20?30F2(F는 제조 프로세스의 최소 가공치수) 이상으로 매우 지나치게 크기 때문에, DRAM의 치환 기술로서는 현실적이지 않다. 이에 대하여, 2개의 브레이크스루(breakthrough)가 되는 기술이 상황을 바꾸고 있다. 하나는 MgO 터널 절연막을 이용한 자기터널 접합(MTJ:Magnetic Tunneling Junction) 소자이며, 200% 이상의 자기저항을 용이하게 얻을 수 있는 기술이다(예컨대, 비특허문헌 1 참조). 또 하나는 전류주입 자화반전 방식(current-induced magnetization switching, STT 방식)이다. STT 방식은, 전류자장 재기록 방식에 있어서는 치명적이었던 미세(微細) 셀에서의 반전 자장(magnetic reversal field)이 증대한다고 하는 문제를 회피가능한 기술, 즉 스케일링(scaling)에 의한 기입 에너지(write energy)의 저감을 가능하게 하는 기술이다. 이러한 STT 방식에 의해, 이상적으로는 1트랜지스터-1MTJ가 가능하게 되기 때문에, 셀 면적은 6?8F2로 DRAM 수준이 된다고 상정된다(예컨대, 비특허문헌 2 참조).
STT 방식은, 전류의 극성에 의해 프리층의 자화를 반전시키는 방식이다. 프리층과 핀층의 자화가 평행하게 되기 위해서는, 프리층측으로부터 전류를 흘리는, 즉, 핀층측으로부터 비자성층을 거쳐 스핀편극(spin-polarized)된 전자를 프리층에 주입한다. 반대로, 반(反)평행으로 하기 위해서는, 핀층측으로부터 전류를 흘리는, 즉, 프리층측으로부터 비자성층을 거쳐 스핀편극된 전자를 핀층측에 주입한다. 이때, 핀층에 평행한 전자만 투과하고, 핀층에 평행하지 않은 스핀을 가지는 전자는 반사되며, 프리층에 축적된다. 그 결과, 프리층의 자화는, 핀층과 반평행 배치가 된다고 생각된다. 즉, 국재(局在, localized spin) 스핀을 포함한 각운동량(angular momentum)이 보존되도록 전자를 주입하는 방식이다.
상기의 STT 방식에 있어서는, 1G비트 이상의 고집적화에 있어서, 0.5MA/cm2까지 스위칭 시의 전류밀도를 저감할 필요가 있기 때문에, 여러 가지 연구가 행해지고 있다. 예를 들면, 프리층의 자화와 직교하는 용이자화축(easy axis of magnetization)을 가지는 자성층을, 프리층의 상부에 비자성 금속층을 사이에 두고 설치한 구조가 개시되어 있다(특허문헌 1 참조). 이것은 프리층의 자화와 직교하는 스핀류(spin current)를 프리층에 주입함으로써, 스위칭에 필요한 전류밀도의 저감을 목표로 한 것이다. 특히, 수직 자화막을 이용한 MTJ는, 면내 자화막을 이용한 소자와 비교하여, (1)전류밀도의 저감, (2)셀 면적의 저감,이라고 하는 이점이 기대되고 있기 때문에, 수직 자화막을 이용한 MTJ에 있어서 상기의 수법을 적용하는 것은 유망하다고 생각된다.
또한, 자기상의 전이(magnetic phase transitions), 즉, 반강자성으로부터 강자성으로의 전이 및 강자성으로부터 반강자성으로의 전이가 가능한 자기상 전이층을 프리층 위에 직접 형성하고, 상기 2 층을 교환 결합시킨 구조도 개시되어 있다. 이것은, 상기 2층을 자기적으로 결합시킴으로써, 수직 자화(perpendicular magnetization)로부터 면내 자화(in-plane magnetization)로의 자기상 전이층의 자화의 변화에 의해, 스위칭 시의 자화를 작게 하며, 스위칭 시의 전류밀도를 저감하는 효과를 목표로 한 것이다(특허문헌 2 참조).
[특허문헌 1] : 일본 특허공개공보 2008-28362호 공보
[특허문헌 2] : 일본 특허공개공보 2009-81215호 공보
[비특허문헌 1] : D.D. Djayaprawira 외, “230% room-temperature magnetoresistance in CoFeB/MgO/CoFeB magnetic tunnel junctions”, Applied Physics Letters, Vol. 86,092502, 2005년
[비특허문헌 2] : J. Hayakawa 외, “Current-induced magnetization switching in MgO barrier based magnetic tunnel junctions with CoFeB/Ru/CoFeB systhetic ferromagnetic free layer”, Japanese Journal of Applied Physics, vol. 45, L1057-L1060, 2006년
그러나, 처음에 인용한 구조(특허문헌 1)에서는, 스위칭 시의 전류밀도의 저감은 기대되지만, 이에 반해, 불휘발 메모리 소자로서의 신뢰성이 손상된다고 하는 문제가 있다. 즉, 판독 시에 있어서도, 프리층의 상부에 설치한 자성층으로부터 누설되는 자계가, 정보를 기억하고 있는 프리층의 자화에 작용하고 있기 때문에, 판독 디스터브(readout disturbance)의 문제가 유발되어, 유지 특성(retention characteristics)의 열화라고 하는 문제가 발생한다.
또한, 두 번째로 인용한 구조(특허문헌 2)에서는, 스위칭 특성이 자기상 전이층과 프리층간의 자기적 결합, 즉, 상기 교환 결합의 질에 의존한다고 하는 문제가 있다. 즉, 이 결합의 상태에 따라, 스위칭 특성의 편차(variation)라고 하는 문제가 우려된다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 그 목적은, 판독 내성 및 유지 특성 등의 신뢰성을 손상시키지 않고, 스위칭 시의 전류밀도를 저감할 수 있는 자기 메모리 소자 및 그 구동 방법을 제공하는 것에 있다.
본원의 발명자들은, 상기 과제를 감안한 결과, 이하에 나타내는 자기 메모리 소자 및 그 구동 방법을 발명하기에 이르렀다.
즉, 본 발명에 관한 자기 메모리 소자는, 수직 자화막으로 이루어지는 프리층(free layer)과, 수직 자화막으로 이루어지는 핀층(pinned layer)과, 상기 프리층과 상기 핀층에 의해 끼워진 비(非)자성층을 구비하는 스핀밸브 구조의 자기터널 접합부(magnetic tunnel junction portion)를 가지고, 상기 자기터널 접합부에 전기 펄스를 인가함으로써 정보를 기록하는 자기 메모리 소자로서, 상기 전기 펄스의 통로 중에 개재하는 형태로 상기 자기터널 접합부에 면내 자화막(in-plane magnetization film)을 설치하고, 상기 면내 자화막은, 상기 자기터널 접합부에 대한 상기 전기 펄스의 인가에 근거하는 온도변화에 의해 반강자성(antiferromagnetic)(저온측)-강자성(ferromagnetic)(고온측) 상전이(phase transitions)를 나타내도록 구성되어 있는 것을 특징으로 한다.
또한, 본 발명에 관한 자기 메모리 소자의 구동 방법은, 수직 자화막으로 이루어지는 프리층과, 수직 자화막으로 이루어지는 핀층과, 상기 프리층과 상기 핀층에 의해 끼워진 비자성층을 구비하는 스핀밸브 구조의 자기터널 접합부를 가지는 자기 메모리 소자의 구동 방법으로서, 온도에 따라서 반강자성(저온측)-강자성(고온측) 상전이를 나타내는 면내 자화막을 상기 자기터널 접합부에 설치하는 스텝과, 정보기록 소거시에 있어서, 상기 면내 자화막을 거쳐 상기 자기터널 접합부에 정보기록 소거에 적응하는 극성(極性)의 전기 펄스를 인가함으로써, 상기 면내 자화막의 온도를 상기 전이 온도(transition temperature) 이상으로 하는 스텝과, 정보 판독시에 있어서, 상기 면내 자화막을 거쳐 상기 자기터널 접합부에 정보 판독에 적응하는 극성의 전기 펄스를 인가함으로써, 상기 면내 자화막의 온도를 상기 전이 온도 이하로 하는 스텝을 포함하는 것을 특징으로 한다.
상기 구성에 의해, 스위칭 시의 전류밀도를 저감할 수 있고, 판독 또는 유지 상태에 있어서는 상전이 면내 자화막의 누설 자계가 발생하지 않기 때문에, 높은 신뢰성을 확보하는 것이 가능하게 된다.
여기서, 스핀밸브 구조는 자성층(핀층)/비자성층/자성층(프리층)으로 이루어지는 구조이다. 핀층의 자화배치는, 프리층의 자화배치보다도, 예를 들면 전류주입 자화반전에 의해, 반전하기 어렵게 구성되어 있다. 핀층의 자화배치를 반전하기 어렵게 하기 위해서는, 핀층에 근접하도록 반강자성층을 설치하고, 상기 핀층과 반강자성층의 사이에 있어서의 자화끼리의 교환 결합 상호작용에 의해, 핀층의 실효적인 보자력(保磁力)을 증대시키는 수법을 이용할 수 있다. 또한, 다른 양태로서, 핀층의 층 두께를 충분히 두껍게 하여 자화의 변화를 하기 어렵게도 할 수 있으며, 핀층의 자기적 성질을 프리층의 것과는 다르게 하여도 좋다. 어떠한 경우라도, 정보의 판독은, 프리층의 자화가 핀층의 자화에 대하여 이루는 각도에 따라서 상대적으로 변화한 경우의 자화의 조합에 대응하여 저항치가 변하는 현상, 즉 프리층의 자화와 핀층의 자화가 평행하게 되는 배치(평행 배치)의 경우에 가장 저항치가 낮고, 프리층의 자화와 핀층의 자화가 반(反)평행이 되는 배치(반평행 배치)의 경우에 가장 저항치가 높아지는 현상을 이용할 수 있다.
비자성층은, 자성층 간(핀층과 프리층의 사이)의 자기결합을 절단하는 역할을 맡고 있다. 금속이 이용된 경우에는, 거대 자기저항(GMR:Giant Magneto-Resistive) 소자로서, 절연체가 이용된 경우에는, 터널 자기저항(TMR:Tunneling Magneto-Resistive) 소자로서 각각 동작한다. 단, 전류로 스위칭을 행하는 경우에는, 핀층은 반드시 보자력(Hc) 또는 자기이방성(Ku)이 클 필요는 없다. 자화(Ms)가 충분히 크고, 스핀의 세차운동(spin precession movement)이 일어나기 어렵다는 것이 중요하다.
본 발명에 관한 자기 메모리 소자 및 그 구동 방법에 따르면, 판독 내성 및 유지 특성 등의 신뢰성을 손상하지 않고, 스위칭 시의 전류밀도를 저감할 수 있다.
도 1은, 본 발명의 실시 형태에 관한 자기 메모리 소자의 구성을 나타내는 단면도이다.
도 2는, 본 발명의 실시 형태에 관한 자기 메모리 소자의 판독 동작시(도 2(a))와 기록소거 동작시(도 2(b))에 있어서의 상전이 면내 자화막의 자화((a)는 반강자성, (b)는 강자성)을 나타내는 모식도이다.
도 3은, 도 3(a)는 판독 동작 및 기록소거 동작에 사용하는 전기 펄스의 전류밀도(JR, JW)를, 도 3(b)는, 전류밀도(JR, JW)의 전기 펄스를 인가하였을 때의 상전이 면내 자화막(17)의 온도(TR, TW)와, 상전이 면내 자화막(17)의 니일(Neel temperature) 온도(TN)를, 도 3(c)는 상전이 면내 자화막(17)에 있어서의 자화의 온도의존성을, 각각 나타내는 그래프이다.
도 4는, 본 발명의 실시 형태에 관한 자기 메모리 소자의, 도 4(a) 프리층 상부, 도 4(b) 핀층 하부에, 상전이 면내 자화막을 설치한 구조를 나타내는 모식도이다.
도 5는, 본 발명의 실시 형태에 관한 자기 메모리 소자의, 평행 배치로부터 반(反)평행 배치로의 스위칭 과정을 나타낸 모식도이다.
도 6은, 본 발명의 실시 형태에 관한 자기 메모리 소자의, 반평행 배치로부터 평행 배치로의 스위칭 과정을 나타낸 모식도이다.
도 7은, 본 발명의 실시 형태에 관한 자기 메모리 소자의 상전이 면내 자화막으로서 이용하는 FeRh막으로의 Ir, Pd 치환에 의한 TN의 변화를 나타내는 그래프이다.
이하, 본 발명에 관한 자기 메모리 소자 및 그 구동 방법의 실시 형태를 도면에 근거해서 설명한다.
도 1은, 본 발명에 관한 자기 메모리 소자에 이용하는 TMR(Tunneling Magneto-Resistive) 소자의 단면도이다. 이 TMR소자를 제작하는 경우에는, 기판(11) 위에 하부전극(12), 수직 자화막으로 이루어지는 핀층(13), 비자성층(14)으로서의 터널 절연막, 수직 자화막으로 이루어지는 프리층(15)이 순차 스퍼터법에 의해 형성되며, 그 상부에, 2nm 이하의 막두께를 가지는 비자성 금속층(16)과, 20nm의 막두께를 가지는 상전이 면내 자화막(17)이 형성된다.
본 실시 형태에서는, 상기 하부전극(12)을 Cu/Ta에 의해, 상기 핀층(13)을 FePt에 의해, 상기 비자성층(14)을 MgO에 의해, 상기 프리층(15)을 FePt/CoFe에 의해, 상기 비자성 금속층(16)을 Cu에 의해, 또한 상기 상전이 면내 자화막(17)을 FeRh에 의해, 각각 형성하고 있다.
핀층(13) 및 프리층(15)의 재료로서 FePt를 사용하고, 상전이 면내 자화막(17)의 재료로서 FeRh를 사용할 때는, 막형성 온도를 350?500℃로 설정하는 것이 바람직하다. 또한, 적층막을 일괄해서 제작한 후에, 램프 또는 레이저를 이용한 RTA(Rapid Thermal Annealing)에 의한 결정화 프로세스를 이용해도 좋다.
그 다음에, 이와 같이 하여 제작한 자성 다층막을 Ar 이온 밀링(ion milling) 등의 수법에 의해 200×100nm의 접합 사이즈로 가공하고, 그 후, 층간 절연막(18)(SiO2)을 형성한다. 그 후, 요소 13?15로 이루어지는 자기터널 접합부(20) 및 하부전극(12)을 사이에 두고 상부전극(19)(Cu/Ta)을 형성한다. 본 실시 형태에서는, 상기한 바와 같이, 핀층(13)의 재료로서, 거대한 자기이방성(Ku)을 가지는 FePt를 사용하고 있지만, 그 이유는 이하와 같다. 즉, 핀층(13)으로서 FePt를 채용하면, 상전이 면내 자화막(17)으로부터의 면내 성분 스핀류에 의해서도 수직 핀층(13)은 반전되지 않기 때문이다. 또한, 본 실시 형태에서는, 수직 프리층(15)으로서 FePt/CoFe의 2층 구조를 사용하지만, 그 이유는 이하와 같다. 즉, FePt는, 자화의 반전에 필요한 에너지가 크지만, CoFe은, 자화의 반전에 필요한 에너지가 작다. 따라서, 프리층(15)을 FePt만으로 형성하는 것보다, FePt에 CoFe를 부가한 재료로 형성하는 쪽이, 프리층(15)의 자화의 반전이 용이하게 되기 때문이다.
한편, 상기 비자성 금속층(16)으로서는, 상기 각 요소의 재료로서 이용되어 있는 FeRh(2.986Å), FePt(3.7Å), MgO(4.2Å)에 대하여 격자 부정합(lattice mismatch)이 작은 재료를 사용하는 것이 바람직하다. 구체적으로는, 면내의 격자가 FePt, MgO 등에 대하여 평행이 되는 배치를 취하는 것이 가능한 Ag(4.086Å), Al(4.049Å), 또는 FeRh와 같이, 45도 경사진 배치를 취하는 것이 가능한 Cr(2.884Å) 등이 바람직하다. 이들 재료에 따르면, 양호한 격자정수의 관계가 얻어지므로, 양호한 결정성을 가지는 자성 다층막을 제작하는 것이 가능하게 된다.
상기한 바와 같이, 프리층(15)은, 수직 자화막에 의해 형성되어 있다. 이 프리층(15)에 따르면, 형상 이방성을 부여하지 않고 안정한 스위칭이 가능하게 되기 때문에, 소자면적을 등방적으로(구체적으로는 원(圓) 또는 정방형으로) 할 수 있다. 즉, 집적도 향상의 점에서 유리하게 된다.
본 발명의 실시 형태에 관한 자기 메모리 소자는, 상기 TMR소자를 이용하여 구성된다. 도 2(a)는, 이 자기 메모리 소자의 판독 동작시에 있어서의 상전이 면내 자화막(17)의 자화의 형태(반강자성)를 나타내는 모식도이며, 또한 도 2(b)는, 상기 자기 메모리 소자의 기록소거 동작시에 있어서의 상전이 면내 자화막(17)의 자화의 형태(강자성)를 나타내는 모식도이다. 비(非)동작시 또는 판독 동작시에 있어서, 스핀밸브 구조를 가지는 MTJ(20)의 상부에 위치한 상전이 면내 자화막(17)의 온도는 상전이 면내 자화막(17)의 니일 온도(TN) 이하이다. 이 때문에, 상전이 면내 자화막(17)은 반강자성상이 되고, 누설 자계는 발생하지 않는다. 한편, 기록소거시에는, 전기 펄스가 미소한 자기터널 접합부(20)에 인가되며, 이에 따라, 상전이 면내 자화막(17)의 온도는 상승한다. 상전이 면내 자화막(17)의 온도는, 일반적으로는, 100℃ 이상까지 상승한다. 상전이 면내 자화막(17)의 TN을 기록소거시의 상승 온도 이하로 함으로써, 상기 막(17)에 강자성상이 발현된다. 이때, 본 실시 형태에서는, 상전이 면내 자화막(17)으로서 용이자화축이 면내에 있는 자성체를 사용하고 있으므로, 기록소거시의 전기 펄스에 따르는 전류에 의해, 면내 성분을 가진 스핀류가 프리층(15)에 주입되어, 그 결과, 프리층(15)의 자화반전(스위칭)이 용이해진다고 하는 효과를 얻을 수 있다.
도 3(a)는 판독 동작 및 기록소거 동작에 사용하는 전기 펄스의 전류밀도(JR, JW)를 나타내는 그래프이다. 도 3(b)는, 전류밀도(JR, JW)의 전기 펄스를 인가했을 때의 상전이 면내 자화막(17)의 온도(TR, TW)와, 상전이 면내 자화막(17)의 니일 온도(TN)를 나타내는 그래프이다. 또한, 도 3(c)는 상전이 면내 자화막(17)에 있어서의 자화의 온도의존성을 나타내는 그래프이다.
도 3(a)에 나타낸 바와 같이, 판독시의 전류밀도(JR)는 충분히 작은 값(예컨대, 50μA)을 사용하고, 기록소거시의 전류밀도(JW)는 충분히 큰 값(예컨대, 500μA)을 사용한다. 이때 자기터널 접합부(20)의 온도는, 도 3(b)에 나타낸 바와 같이, TR로부터 TW로, TN을 사이에 두고 변화된다. 그리고, 도 3(c)에 나타낸 바와 같이, 상전이 면내 자화막(17)에 있어서의 면내 자화막의 자화는 온도(T)에 의존한다. 즉, T=TR 일 때에는 반강자성상을 나타내고, T=TW 일 때에는 강자성상을 나타낸다. 이로부터, 도 2에 나타낸 바와 같이, 스핀밸브구조를 가지는 자기터널 접합부(20)의 상부에 형성한 상전이 면내 자화막(17)은, 판독 시에는 반강자성상이 되고, 기록소거시에는 강자성상이 된다.
도 4에 나타낸 바와 같이, 상기 상전이 면내 자화막(17)은, 프리층(15)의 상부에 형성하는 구조(도 4(a)) 이외에, 핀층(13)의 하부에 비자성 금속층(16)을 사이에 두고 형성해도 좋다(도 4(b)). 왜냐하면, 상전이 면내 자화막(17)으로부터 주입되는 면내 성분을 가진 스핀류는, 핀층(13)을 투과해서 프리층(15)에 작용하는 것이 가능하기 때문이다. 이때, 핀층(13)은 반전되지 않도록 설계할 필요가 있다. 이 핀층(13)의 반전은, 상기 층(13)의 막두께를 충분히 두껍게 하는, 자기이방성(Ku)이 큰 재료를 상기 층(13)의 재료로서 선택하는 등의 공지의 방법을 이용함으로써 회피할 수 있다.
그 다음에, 자기터널 접합부(20)에 있어서의 프리층(15)의 수직 자화막에 상전이 면내 자화막(17)에 있어서의 면내 성분의 스핀류를 주입했을 때에, 어떻게 스위칭이 일어나는지에 대해서 설명한다. 도 5는, 도 4(a)의 구성에 있어서의 평행 배치로부터 반평행 배치로의 스위칭 과정을 나타낸 모식도이다. 도 4에서는, 전자가, 자기터널 접합부(20)의 상방으로부터 하방을 향해서 흘러들어오는 배치로 하고 있다. 도 5(a)는 초기 상태를 나타낸다. 이 초기 상태에 있어서, 상전이 면내 자화막(17)은 반강자성상으로서의 형태를 가지며, 따라서 누설 자계는 발생하고 있지 않다. 도 5(b)는, 기록소거 동작에 대응한 전기 펄스(JW)를 인가했을 때의 모식도이다. 이때, 상전이 면내 자화막(17)의 온도가 상승하고, 상전이 면내 자화막(17)은 강자성상이 되기 때문에, 면내 자화가 발생한다. 이로써, 면내 성분을 가진 스핀류가 프리층(15)에 주입되어, 프리층(15)의 수직 자화는 경사지며, 반전 또는 세차운동(precession movement)이 유발된다. 그 결과, 수직방향의 성분은 반전된다(도 5(c)). 전기 펄스의 인가 후에는, 상전이 면내 자화막(17)의 온도는 TN 이하로 저하하기 때문에, 스핀류의 면내 성분은 소실하고, 프리층(15)의 자화는 반전을 완료한다(도 5(d)).
도 6은, 반평행 배치로부터 평행 배치로의 스위칭 과정을 나타낸 모식도이다. 여기서는, 전류의 극성이 반전되므로, 전자는, 자기터널 접합부(20)의 하방으로부터 상방을 향해서 흘러들어온다. 도 6(a)는 초기 상태를 나타낸다. 도 5에 나타내는 평행 배치로부터 반평행 배치로의 스위칭과 다른 점은, 전자가 핀층(13)측으로부터 주입되기 때문에, 프리층(15)에 작용하는 면내 성분의 스핀류가, 일단 상전이 면내 자화막(17)에서 반사되어, 상전이 면내 자화막(17)의 자화와 반대 방향의 면내 성분을 가지는 것이다. 그러나, 반전 및 세차운동의 용이성은, 면내 방향의 성분의 방향에는 의존하지 않는다. 따라서, 도 5의 경우와 같이, 프리층(15)의 수직 자화는 경사지고, 반전 또는 세차운동이 유기(誘起)되어(도 6(b)), 그것에 의해 수직방향의 성분은 반전되며(도 6(c)), 전기 펄스의 인가 후에 프리층(15)의 자화는 반전을 완료한다(도 6(d)).
이러한 반강자성-강자성 상전이를 나타내는 상전이 면내 자화막(17)의 면내 자화막으로서는, FeRh 합금을 이용하는 것이 유용하다. FeRh은, 실온 이상(약 70℃)의 니일 온도(TN)에서 반강자성-강자성 상전이를 하고, 퀴리 온도는 약 400℃로 충분히 높다. 또한, FeRh는 bcc(Body Centered Cubic) 구조를 취하고, 350 ?500℃의 프로세스 온도로 결정성이 우수한 막을 제작하는 것이 가능하다. 그 때문에, 예를 들면 같은 bcc 구조를 가지는 Cr, 혹은 fcc(Face Centered Cubic) 구조이지만 격자 부정합이 작은 Al, Ag 등의 비자성 금속층(16)을 사이에 두고, FePt, CoFe 등의 bcc 구조를 가지는 프리층(15) 위에, 뛰어난 자기특성을 나타내는 상전이 면내 자화막(17)으로서의 박막을 제작하는 것이 가능하다. 이미 서술한 바와 같이, FeRh의 격자정수는 2.986Å이며, MgO의 격자정수는 4.2Å이다. FeRh의 격자를 면내에서 45도 회전시키면 4.2Å이 되어 격자 정합이 좋다. 이 FeRh로 이루어지는 상전이 면내 자화막(17)은, MgO 위 또는 MgO 위에 에피택셜 성장한 bcc 구조를 가지는 프리층(15) 위에서 결정 성장하기 쉽다.
또한, 상전이 면내 자화막(17)의 재료인 FeRh에 Ir를 치환(첨가)함으로써, TN을 200℃까지 조정하는 것이 가능하다. 도 7에 나타낸 바와 같이, 치환량(x)에 대하여 TN의 증가는 거의 선형이다. Ir은, 2%의 첨가로 130℃, 4%의 첨가로 200℃까지 TN을 증대시키는 것이 가능하다. 단, 너무 TN을 증대시키면, 상전이에 필요하게 되는 전기 펄스의 값이 커져 버리는 것에 주의할 필요가 있다. TN은, 80?100℃의 범위가 바람직하다. 한편, TN은 Pd, Pt의 첨가에 의해 감소한다. 예를 들면 도 5에 나타낸 바와 같이, Pd 2%의 첨가로 TN은 30℃ 정도까지 감소한다. 이 경우, 사용 온도에 따라서는 다소의 누설 자계가 발생한다. 그러나, TN이 낮기 때문에, 디바이스의 요구 사양에 따라서는, 전류밀도를 보다 저감하는 것이 가능하게 된다. 이와 같이, Ir, Pd, Pt 등의 치환(첨가)에 의해 TN을 조정할 수 있다고 하는 것은, 디바이스 동작온도 설계 시에 대단히 도움이 된다. 예를 들면, -30?80℃에서의 동작을 보증하는 경우에는, TN을 80℃로 설정함으로써, 상전이 면내 자화막(17)은 반강자성상이 되기 때문에, 판독의 디스터브 및 유지 특성의 열화를 방지할 수 있다. 또한, FeRh는 20nm의 막두께에서 샤프한 반강자성-강자성 상전이를 한다고 하는 것이 알려져 있기 때문에, 프리층(15)의 막두께는 20nm 이상인 것이 바람직하다. 이로써, 판독 동작과 기록소거 동작과의 마진(margin)을 넓게 취하는 것이 가능하게 된다.
이상에 있어서, 도 4(a)에 나타내는 구성에 근거해서 동작을 설명했지만, 도4(b)에 나타내는 구성에 있어서도, 상기의 동작에 준한 동작이 행하여지므로, 그 동작에 대해서 설명을 생략한다.
상기 구성의 자기 메모리 소자에서는, 상전이 면내 자화막(17)을 설치하고 있으므로, 스위칭에 필요한 반전 전류밀도를, 평행으로부터 반평행의 경우에는 최대 약 50%, 반평행으로부터 평행의 경우에는 최대 약 30% 감소시키는 것이 가능하게 되며, 스위칭 시간은 50% 정도 단축된다.
또한, 상기 구성에 있어서의 니일 온도(TN)는 약 80℃이기 때문에, 판독 시에, 상전이 면내 자화막(17)으로부터의 누설 자계는 없다. 그 때문에, 판독 시의 디스터브는 없으며, 실온(27℃)?80℃의 사이에서는 유지 특성의 열화는 전혀 없다.
한편, 도 5(b)에 나타내는 기록소거시에 있어서는, 상전이 면내 자화막(17)이 강자성상이 되므로, 면내 자화를 발생한다. 그때, 프리층(15)과의 정자기적 결합(magnetostatic coupling)에 의해 막면 내로부터 자화가 수직방향으로 기울어지는 경우가 있다. 이 경우도 마찬가지로, 반전 전류밀도의 저감이 가능하다는 것이 확인되어 있다. 자화의 각도에 따라서는, 반전 전류밀도는 보다 저감하는 경우도 있다.
이상과 같이, 본 발명에 관한 자기 메모리 소자 및 그 구동 방법에 있어서는, 상전이 면내 자화막을 설치함으로써, 판독 내성 및 유지 특성 등의 신뢰성을 손상시키지 않고, 스위칭에 필요하게 되는 전류밀도를 저감한 자기터널 접합부(20)가 실현 가능하게 된다. 한편, 본 실시 형태에서 예시한 각 구성의 재료 및 그 조성, 및 형성 방법은, 상기 실시 형태에 한정되는 것이 아니다. 예를 들면, 상전이 면내 자화막(17)의 재료인 FeRh의 조성비는 반드시 Fe:Rh=1:1일 필요는 없고, Rh이 많으면 TN이 높아진다고 하는 특성을 이용하여, Ir, 또는 Pd, Pt의 첨가에 의해, 적당히 TN을 조정하면 된다. 바람직하게는, Rh는 40?60%, Ir, 또는 Pd, Pt는 1?4%의 범위로 함으로써, 소자의 사용 온도 상한(약 80℃)으로 TN을 설정하는 것이 가능하게 된다. 또한, 핀층(13) 및 프리층(15)은 수직 자화막으로서 FePt를 사용한 예를 제시했지만, 기타 TbFeCo, GdCo 등의 비정질 희토류 전이금속(transition metals), Co/Ni 다층막 등, 여러 가지 재료를 적당히 이용하는 것이 가능하다. 특히, 프리층(15)에 상기 비정질 재료나 격자 정합이 좋지 않은 결정을 이용하는 경우에 있어서도, FeRh와 격자 정합된 재료를 비자성 금속층(16)으로서 이용함으로써, 양호한 결정의 FeRh를 얻을 수 있다. 이것은 비자성 금속층(16)이 FeRh의 버퍼(buffer)층으로서 작용하고, 비정질층 혹은 격자 정합이 좋지 않은 층위에 FeRh막을 형성할 때에 피할 수 없는 결함을 비자성 금속층(16) 내에서 해소하는 것이 가능하기 때문이다.
11 기판
12 하부전극
13 수직 핀층
14 비자성층
15 수직 프리층
16 비자성 금속층
17 상전이 면내 자화막
18 층간 절연막
19 상부 전극
20 자기터널 접합부

Claims (8)

  1. 수직 자화막으로 이루어지는 프리층(free layer)과, 수직 자화막으로 이루어지는 핀층(pinned layer)과, 상기 프리층과 상기 핀층에 의해 끼워진 비(非)자성층을 구비하는 스핀밸브 구조의 자기터널 접합부(magnetic tunnel junction portion)를 가지고, 상기 자기터널 접합부에 전기 펄스를 인가함으로써 정보를 기록하는 자기 메모리 소자로서,
    상기 전기 펄스의 통로 중에 개재하는 형태로 상기 자기터널 접합부에 면내 자화막(in-plane magnetization film)을 설치하고,
    상기 면내 자화막은, 상기 자기터널 접합부에 대한 상기 전기 펄스의 인가에 근거하는 온도변화에 의해 반강자성(antiferromagnetic)(저온측)-강자성(ferromagnetic)(고온측) 상 전이(phase transitions)를 나타내도록 구성되어 있는 것을 특징으로 하는 자기 메모리 소자.
  2. 제1항에 있어서,
    상기 면내 자화막은, 비자성 금속층을 사이에 두고 상기 자기터널 접합부에 설치되는 것을 특징으로 하는 자기 메모리 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 면내 자화막은, 상기 프리층 측에 설치되는 것을 특징으로 하는 자기 메모리 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 면내 자화막은, 상기 핀층 측에 설치되는 것을 특징으로 하는 자기 메모리 소자.
  5. 제1항에 있어서,
    상기 면내 자화막이, FeRh 합금으로 이루어지는 것을 특징으로 하는 자기 메모리 소자.
  6. 제5항에 있어서,
    상기 면내 자화막을 구성하는 FeRh 합금이, Ir, Pd, 또는 Pt 중 적어도 어느 하나의 원소를 포함하는 것을 특징으로 하는 자기 메모리 소자.
  7. 제5항 또는 제6항에 있어서,
    상기 면내 자화막의 막 두께가, 20nm 이상인 것을 특징으로 하는 자기 메모리 소자.
  8. 수직 자화막으로 이루어지는 프리층과, 수직 자화막으로 이루어지는 핀층과, 상기 프리층과 상기 핀층에 의해 끼워진 비자성층을 구비하는 스핀밸브 구조의 자기터널 접합부를 가지는 자기 메모리 소자의 구동 방법으로서,
    온도에 따라서 반강자성(저온측)-강자성(고온측) 상 전이를 나타내는 면내 자화막을 상기 자기터널 접합부에 설치하는 스텝과,
    정보기록 소거시에 있어서, 상기 면내 자화막을 사이에 두고 상기 자기터널 접합부에 정보기록 소거에 적응하는 극성(極性)의 전기 펄스를 인가함으로써, 상기 면내 자화막의 온도를 상기 전이 온도(transition temperature) 이상으로 하는 스텝과,
    정보 판독시에 있어서, 상기 면내 자화막을 사이에 두고 상기 자기터널 접합부에 정보 판독에 적응하는 극성의 전기 펄스를 인가함으로써, 상기 면내 자화막의 온도를 상기 전이 온도 이하로 하는 스텝
    을 포함하는 것을 특징으로 하는 자기 메모리 소자의 구동 방법.
KR1020117017318A 2009-07-03 2010-05-14 자기 메모리 소자 및 그 구동 방법 KR101716515B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-159106 2009-07-03
JP2009159106 2009-07-03
PCT/JP2010/058165 WO2011001746A1 (ja) 2009-07-03 2010-05-14 磁気メモリー素子及びその駆動方法

Publications (2)

Publication Number Publication Date
KR20120036793A true KR20120036793A (ko) 2012-04-18
KR101716515B1 KR101716515B1 (ko) 2017-03-14

Family

ID=43410829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017318A KR101716515B1 (ko) 2009-07-03 2010-05-14 자기 메모리 소자 및 그 구동 방법

Country Status (5)

Country Link
US (1) US8750028B2 (ko)
EP (1) EP2385548B1 (ko)
JP (1) JP5321991B2 (ko)
KR (1) KR101716515B1 (ko)
WO (1) WO2011001746A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004221A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
JP5492144B2 (ja) * 2011-05-27 2014-05-14 株式会社日立製作所 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP5542856B2 (ja) * 2012-03-21 2014-07-09 株式会社東芝 磁気抵抗効果素子及び磁気メモリ
US9007818B2 (en) * 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9231191B2 (en) * 2012-08-20 2016-01-05 Industrial Technology Research Institute Magnetic tunnel junction device and method of making same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102114285B1 (ko) * 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9704551B2 (en) 2015-04-29 2017-07-11 International Business Machines Corporation Magnetic tunnel junction switching assisted by temperature-gradient induced spin torque
US9852782B2 (en) 2015-08-31 2017-12-26 Western Digital Technologies, Inc. Tilted synthetic antiferromagnet polarizer/reference layer for STT-MRAM bits
US9858951B1 (en) * 2015-12-01 2018-01-02 Western Digital (Fremont), Llc Method for providing a multilayer AFM layer in a read sensor
CN110021699B (zh) * 2018-01-10 2023-06-02 中电海康集团有限公司 磁性隧道结器件以及磁性随机存储器
US11074950B2 (en) * 2018-04-26 2021-07-27 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Multistate magnetic memory element using metamagnetic materials
CN110867511B (zh) * 2018-08-28 2021-09-21 中电海康集团有限公司 垂直磁化的mtj器件
CN112020634A (zh) * 2018-08-31 2020-12-01 华为技术有限公司 温度传感器以及芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253243A1 (en) * 2006-04-27 2007-11-01 Fontana Robert E Jr Memory array having memory cells formed from metallic material

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002358616A (ja) * 2000-06-12 2002-12-13 Toshiba Corp 磁気記録媒体および磁気記録装置
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2829867B1 (fr) * 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
FR2832542B1 (fr) 2001-11-16 2005-05-06 Commissariat Energie Atomique Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif
US7110287B2 (en) * 2004-02-13 2006-09-19 Grandis, Inc. Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer
US7372116B2 (en) * 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh
JP2007150265A (ja) 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2008028362A (ja) 2006-06-22 2008-02-07 Toshiba Corp 磁気抵抗素子及び磁気メモリ
US8211557B2 (en) * 2007-01-31 2012-07-03 Carnegie Mellon University Binary anisotropy media
JP2009081215A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070253243A1 (en) * 2006-04-27 2007-11-01 Fontana Robert E Jr Memory array having memory cells formed from metallic material

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. Hayakawa et al, "Current-induced magnetization switching in MgO barrier based magnetic tunnel junctions with ~ free layer", Japanese J. Applied Physics, Vol. 45, No. 40, 2006. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004221A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법

Also Published As

Publication number Publication date
EP2385548A1 (en) 2011-11-09
KR101716515B1 (ko) 2017-03-14
JPWO2011001746A1 (ja) 2012-12-13
WO2011001746A1 (ja) 2011-01-06
US8750028B2 (en) 2014-06-10
JP5321991B2 (ja) 2013-10-23
EP2385548B1 (en) 2014-10-29
EP2385548A4 (en) 2013-03-27
US20120134201A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
KR101716515B1 (ko) 자기 메모리 소자 및 그 구동 방법
JP5057254B2 (ja) 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
JP4380693B2 (ja) 記憶素子、メモリ
JP5618103B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
KR20140143362A (ko) 자기저항 효과 소자 및 자기 메모리
US8279661B2 (en) Magnetic memory element, driving method for the same, and nonvolatile storage device
JP2011023722A (ja) 高速スピン移動トルク書き込み手順を備えた磁気素子
KR101458263B1 (ko) 자기 저항 소자 및 그것을 이용하는 기억 장치
JP2020524397A (ja) 磁気交換結合自由層を備えた磁気トンネル接合記憶素子
KR101607357B1 (ko) 자기 메모리 소자 및 불휘발성 기억장치
TWI422083B (zh) Magnetic memory lattice and magnetic random access memory
KR20110038626A (ko) 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
CN102385923A (zh) 存储元件和存储设备
WO2013080437A1 (ja) 記憶素子、記憶装置
Kim et al. Switching and reliability issues of magnetic tunnel junctions for high-density memory device
JP2014207469A (ja) 磁気抵抗効果素子、磁性膜、及び、磁性膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 4