KR20120035636A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20120035636A
KR20120035636A KR20100097280A KR20100097280A KR20120035636A KR 20120035636 A KR20120035636 A KR 20120035636A KR 20100097280 A KR20100097280 A KR 20100097280A KR 20100097280 A KR20100097280 A KR 20100097280A KR 20120035636 A KR20120035636 A KR 20120035636A
Authority
KR
South Korea
Prior art keywords
layer
conductive
conductive layer
semiconductor layer
light emitting
Prior art date
Application number
KR20100097280A
Other languages
English (en)
Other versions
KR101730152B1 (ko
Inventor
조현경
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100097280A priority Critical patent/KR101730152B1/ko
Priority to US13/252,497 priority patent/US8536591B2/en
Priority to EP11183899.1A priority patent/EP2439796B8/en
Priority to TW100136263A priority patent/TWI543400B/zh
Priority to CN201110308290.2A priority patent/CN102447030B/zh
Publication of KR20120035636A publication Critical patent/KR20120035636A/ko
Application granted granted Critical
Publication of KR101730152B1 publication Critical patent/KR101730152B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

실시예는 발광 소자에 관한 것이다.
실시예에 따른 발광 소자는, 도전성 기판, 및 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성된 제1 반도체층, 및 절연층을 포함하는 발광 구조물을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출된 하나 이상의 비아홀을 포함하고, 제1 반도체층은 비아홀의 상부에 형성된 Al 도핑층을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성된 것을 특징으로 한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시예는 발광 소자에 관한 것이다.
도 1 및 도 2는 종래의 수직형 발광 소자의 구성을 개략적으로 나타낸 단면도이다.
먼저, 도 1을 참조하면 기존의 발광 소자(100)는 기판(110), p형 도전층(120), p형 반도체층(130), 활성층(140), n형 반도체층(150) 및 n형 전극 패드부(160)로 구성된다.
도 1에 도시된 발광 소자(100)의 경우, 소자의 가장 윗 부분에 형성된 n형 도전 패드부(160)에 의해 활성층(140)에서 발생되어 외부로 방출되는 빛이 일부분 차단되기 때문에 발광 효율이 낮다는 단점이 있다.
다음, 도 2를 참조하면, 기존의 발광 소자(200)는 기판(210), n형 도전층(220), 절연층(230), p형 도전층(240), p형 반도체층(250), 활성층(260), n형 반도체층(270) 및 n형 전극 패드부(241)로 구성된다. n형 도전층(220)은 p형 도전층(240), p형 반도체층(250), 활성층(260)을 지나 n형 반도체층(270)과 접촉하는 비아홀(220a, 220b, 220c)을 포함한다.
도 2에 도시된 발광 소자(200)는 도 1에 도시된 발광 소자(100)와 달리, 소자의 윗 부분에 전극으로 막혀있는 부분이 없기 때문에 기존보다 광 추출효율이 더 좋은 장점이 있다.
그러나, 비아홀(220a, 220b, 220c)의 영역 중 n형 반도체층(270)으로 돌출된 영역에 절연층(230)이 형성되는데, 이는 n형 도전층(220)과 n형 반도체층(270) 간의 컨택 면적을 감소시키는 요인이 된다. 또한, 비아홀(220a, 220b, 220c)의 깊이가 깊을수록 비아홀(220a, 220b, 220c)의 경사면이 증가하게 되는데, 이 때문에 비아홀(220a, 220b, 220c)과 n형 반도체층(270) 간의 컨택 면적이 줄어들게 된다. 이러한 이유로, 비아 전극 형태를 갖는 종래의 발광 소자에는 광 추출 효율의 한계를 갖게 된다.
실시예는, 광 출력이 증가되고 전기적인 특성이 개선된 비아 전극 타입의 수직형 발광 소자를 제공할 수 있다.
실시예에 따른 발광 소자는, 도전성 기판, 및 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성된 제1 반도체층, 및 절연층을 포함하는 발광 구조물을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출된 하나 이상의 비아홀을 포함하고, 제1 반도체층은 비아홀의 상부에 형성된 Al 도핑층을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성된 것을 특징으로 한다.
다른 실시예에 따른 발광 소자는, 도전성 기판, 및 도전성 기판 상에 형성된 제1 도전층, 제1 도전층 상에 형성된 제2 도전층, 제2 도전층 상에 형성된 제2 반도체층, 제2 반도체층 상에 형성된 활성층, 활성층 상에 형성된 제1 반도체층, 및 절연층을 포함하는 발광 구조물을 포함하고, 제1 도전층은, 제2 도전층, 제2 반도체층 및 활성층을 관통하고 제1 반도체층의 일정 영역까지 돌출된 하나 이상의 비아홀을 포함하고, 제1 반도체층은 비아홀의 상부에 형성된 AlGaN 층을 포함하고, 절연층은, 제1 도전층과 제2 도전층 사이, 및 비아홀의 측벽에 형성된 것을 특징으로 한다.
실시예에 따르면, 광 출력이 증가되고 전기적인 특성이 개선된 비아 전극 타입의 수직형 발광 소자를 제공할 수 있다.
도 1 및 도 2은 종래의 수직형 발광 소자의 구성을 개략적으로 나타낸 단면도.
도 3a 및 도 3b는 제1 실시예에 따른 발광 소자의 구성을 개략적으로 나타낸 단면도.
도 4a 및 도 4b는 제2 실시예에 따른 발광 소자의 구성을 개략적으로 나타낸 단면도.
도 5는 발광소자의 패키지를 개략적으로 나타낸 도면.
이하 실시예에 대하여 첨부한 도면을 참조하여 상세하게 설명하기로 한다. 단, 첨부된 도면은 실시예의 내용을 보다 쉽게 개시하기 위하여 설명되는 것일 뿐, 본 발명의 범위가 첨부된 도면의 범위로 한정되는 것이 아님은 이 기술분야의 통상의 지식을 가진 자라면 용이하게 알 수 있을 것이다.
[제1 실시예 ]
도 3a 및 도 3b는 제1 실시예에 따른 발광 소자(300a, 300b)의 구성을 개략적으로 나타낸 단면도이다.
먼저 도 3a 및 도 3b를 참조하면, 제1 실시예에 따른 발광 소자(300a, 300b)는 도전성 기판(310), 제1 도전층(320), 제2 도전층(330), 전극 패드부(331a) 제1 반도체층(340), Al 도핑층(341a, 341b), 제2 반도체층(350), 활성층(360), 절연층(370), 및 패시베이션층(380)을 포함한다.
이하에서는 설명의 편의를 위하여, 제1 도전층(320)을 n형 도전층으로, 제2 도전층(330)을 p형 도전층으로, 전극 패드부(331a)를 p형 전극 패드부로, 제1 반도체층(340)을 n형 반도체층으로, 제2 반도체층(350)을 p형 반도체층으로 가정하여 설명하도록 한다.
도전성 기판(310)은 Au, Ni, Al, Cu, W, Si, Se, 및 GaAs 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(310)은 Si와 Al의 합금(alloy)인 것일 수 있다.
n형 도전층(320)은 도전성 기판(310) 상에 형성된 도전층과, 그 도전층에 의해 서로 연결된 복수의 비아홀(320a)을 포함할 수 있다. 이러한 n형 도전층(320)은 Ag, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, 비아홀(320a)은 n형 도전층(320)으로부터 p형 도전층(330), p형 반도체층(350), 및 활성층(360)을 관통하고 n형 반도체층(340)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
절연층(370)은 n형 도전층(320)이 도전성 기판(310) 및 n형 반도체층(340)을 제외한 다른 층과 전기적으로 절연되도록 형성될 수 있다. 보다 구체적으로, 절연층(370)은 n형 도전층(320)과 p형 도전층(330) 사이, 그리고 복수의 비아홀(320a)의 측벽에 형성되어 n형 도전층(320)을 p형 도전층(330), p형 반도체층(350), 및 활성층(360)과 전기적으로 절연시킬 수 있다. 이러한 절연층(370)은 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 도전층(330)은 절연층(370) 상에 형성될 수 있다. 물론, 비아홀(320a)이 관통하는 일부 영역들에서는 p형 도전층(330)이 존재하지 않는다.
p형 도전층(330)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, Ag, Al, Ir 중 적어도 하나를 포함할 수 있다. 이는 p형 도전층(330)이 p형 반도체층(350)과 전기적으로 접촉하기 때문에, p형 반도체층(350)의 접촉 저항을 최소화하는 특성을 가지는 동시에, 활성층(360)에서 발생된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높여주기 위해서이다.
p형 도전층(330)은 p형 반도체층(350)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역(331)을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 p형 도전층(330)에 연결하기 위한 p형 전극 패드부(331a)가 형성될 수 있다. 이러한 노출 영역(331) 상에는 p형 반도체층(350), 활성층(360), 및 n형 반도체층(340)이 형성되어 있지 않다. 또한, p형 전극 패드부(331a)는 발광 소자(300a, 300b)의 모서리에 형성될 수 있는데, 이는 발광 면적을 최대화하기 위해서이다.
p형 반도체층(350)은 p형 도전층(330)상에 형성되고, 활성층(360)은 p형 반도체층(350) 상에 형성되며, n형 반도체층(340)은 활성층(260) 상에 형성될 수 있다. 물론, 비아홀(320a)이 관통하는 일부 영역들에서는 p p형 반도체층(350) 및 활성층(360)이 존재하지 않는다.
n형 반도체층(340)은 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
n형 반도체층(340)은 비아홀(320a) 상부에 형성된 Al 도핑층(341a, 341b)을 포함할 수 있다. Al 도핑층(341a)은 n-GaN 반도체층(340)에 Al이 도핑된 층으로서 n형 반도체층(340)의 캐리어 양(홀 농도)이 1x1017cm-3일 경우 Al 도핑으로 인하여 캐리어 농도 증가에는 영향을 주지만 밴드갭에는 영향을 주지 않는다.
Al 도핑층(341a)은 도 3a에 도시된 바와 같이, 비아홀(320a)의 상부면 상에 형성될 수 있다. 또는 Al 도핑층(341b)은 도 3b에 도시된 바와 같이, n형 반도체층(340) 내의 비아홀(320a) 윗 부분에 형성될 수 있다.
비아홀(320a)의 상부면의 오믹 특성을 향상시키기 위한 방법으로는, 비아홀(320a)을 구성하는 금속과 n형 반도체층(340)을 구성하는 반도체 간의 접촉면에 형성된 전위 장벽의 폭을 낮추어주는 방법이 있다. 이러한 방법 중 도핑 농도를 높게 해 주는 방법을 이용하여 장벽의 폭을 낮추어 주면 전자의 터널링에 의해 컨택 저항이 낮아지게 되어 오믹 컨택이 향상될 수 있다. 이에 따라, Al 도핑층(341a, 341b)은 비아홀(320a)의 상부 표면에 캐리어(carrier)가 밀집되도록 하여 전자의 터널링이 보다 더 잘 일어나도록 함으로써 오믹 특성을 향상시킬 수 있다.
실시예에서 Al 도핑층은 GaN층에 Al 물질이 특정 영역에 도핑되어 형성된 층이고, 다른 실시예를 통해 후술하는 AlGaN층은 Al과 GaN이 3족으로 일정비율로 혼합된 층일 수 있다.
한편, Al 도핑층(341b)이 도 3b에 도시된 바와 같이 형성된 경우, 비아홀(320a)의 상부면은 n형 반도체층(340)과 직접 접촉될 수 있다. 이에 따라, 도전성 기판(310)은 비아홀(320a)을 통해 n형 반도체층(340)과 전기적으로 연결될 수 있다. 이러한 경우, n형 도전층(320)은 도전성 기판(310) 및 n형 반도체층(340)과 전기적으로 연결되므로 도전성 기판(310) 및 n형 반도체층(340)과 접촉 저항이 최소화되는 물질로 구성되는 것이 바람직하다.
p형 반도체층(350)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.
활성층(360)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(360)이 다중 양자 우물 구조(MQW)로 형성된 경우, 활성층(360)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
활성층(360)은 n형 반도체층(340) 및 p형 반도체층(350)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(360)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층을 포함하며, 활성층(360)이 우물층과 장벽층을 포함할 경우 우물층의 에너지 밴드갭은 장벽층의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성된 것이 바람직하다.
한편, 외부로 노출된 활성층(360)은 발광 소자(300a, 300b)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 발광 구조물의 측벽에 패시베이션층(380)을 형성함으로써 이러한 문제를 방지할 수 있다. 패시베이션층(380)은 발광 구조물 특히, 활성층(360)을 외부로부터 보호하고, 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
[제2 실시예]
도 4a 및 도 4b는 제2 실시예에 따른 발광 소자(400a, 400b)의 구성을 개략적으로 나타낸 단면도이다.
먼저 도 4a 및 도 4b를 참조하면, 제2 실시예에 따른 발광 소자(400a, 400b)는 도전성 기판(410), 제1 도전층(420), 제2 도전층(430), 전극 패드부(431a) 제1 반도체층(440), AlGaN층(441a, 441b), 제2 반도체층(450), 활성층(460), 절연층(470), 및 패시베이션층(480)을 포함한다.
이하에서는 설명의 편의를 위하여, 제1 도전층(420)을 n형 도전층으로, 제2 도전층(430)을 p형 도전층으로, 전극 패드부(431a)를 p형 전극 패드부로, 제1 반도체층(440)을 n형 반도체층으로, 제2 반도체층(450)을 p형 반도체층으로 가정하여 설명하도록 한다.
도전성 기판(410)은 Au, Ni, Al, Cu, W, Si, Se, 및 GaAs 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다. 예를 들어, 도전성 기판(410)은 Si와 Al의 합금 형태의 물질로 이루어진 것일 수 있다.
n형 도전층(420)은 도전성 기판(410) 상에 형성된 도전층과, 그 도전층에 의해 서로 연결된 복수의 비아홀(420a)을 포함할 수 있다. 이러한 n형 도전층(420)은 Ag, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하여 형성된 것일 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, 비아홀(420a)은 n형 도전층(420)으로부터 p형 도전층(430), p형 반도체층(450), 및 활성층(460)을 관통하고 n형 반도체층(440)의 일정 영역까지 돌출되도록 형성된 것일 수 있다.
절연층(470)은 n형 도전층(420)이 도전성 기판(410) 및 n형 반도체층(440)을 제외한 다른 층과 전기적으로 절연되도록 형성될 수 있다. 보다 구체적으로, 절연층(470)은 n형 도전층(420)과 p형 도전층(430) 사이, 그리고 복수의 비아홀(420a)의 측벽에 형성되어 n형 도전층(420)을 p형 도전층(430), p형 반도체층(450), 및 활성층(460)과 전기적으로 절연시킬 수 있다. 이러한 절연층(470)은 실리콘 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
p형 도전층(430)은 절연층(470) 상에 형성될 수 있다. 물론, 비아홀(420a)이 관통하는 일부 영역들에서는 p형 도전층(430)이 존재하지 않는다.
p형 도전층(430)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Pt, Ni, Au, Rh, Pd, Ag, Al, Ir 중 적어도 하나를 포함할 수 있다. 이는 p형 도전층(430)이 p형 반도체층(450)과 전기적으로 접촉하기 때문에 p형 반도체층(450)의 접촉 저항을 최소화하는 특성을 가지는 동시에 활성층(460)에서 발생된 빛을 반사시켜 외부로 향하게 함으로써 발광 효율을 높여주기 위해서이다.
p형 도전층(430)은 p형 반도체층(450)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역(431)을 적어도 하나 이상 구비할 수 있다. 이러한 노출 영역 상에는 외부 전원을 p형 도전층(430)에 연결하기 위한 p형 전극 패드부(431a)가 형성될 수 있다. 이러한 노출 영역(431) 상에는 p형 반도체층(450), 활성층(460), 및 n형 반도체층(440)이 형성되어 있지 않다. 또한, p형 전극 패드부(431a)는 발광 소자(400a, 400b)의 모서리에 형성될 수 있는데, 이는 발광 면적을 최대화하기 위해서이다.
p형 반도체층(450)은 p형 도전층(430)상에 형성되고, 활성층(460)은 p형 반도체층(450) 상에 형성되며, n형 반도체층(440)은 활성층(260) 상에 형성될 수 있다. 물론, 비아홀(420a)이 관통하는 일부 영역들에서는 p p형 반도체층(450) 및 활성층(460)이 존재하지 않는다.
n형 반도체층(440)은 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
n형 반도체층(441)은 비아홀(420a) 상부에 형성된 AlGaN층(441a, 441b)을 포함할 수 있다. AlGaN층(441a)은 도 4a에 도시된 바와 같이, 비아홀(420a)의 상부면 상에 형성될 수 있다. 또는 AlGaN층(441b)은 도 4b에 도시된 바와 같이, n형 반도체층(440) 내의 비아홀(420a) 윗 부분에 형성될 수 있다. 이러한 AlGaN층(441a, 441b)은 n-GaN 반도체층(440) 위에 캡층(cap layer)을 성장시켜 형성된 층일 수 있다. AlGaN층(441a, 441b)은 AlxGa(1-x)N (0<x≤1)의 조성식을 가지며, Al의 양에 따라 3족의 몰 농도(mole fraction)에 영향을 주며 그 영향에 따라 밴드갭의 변화를 줄 수 있다.
AlGaN층(441a, 441b)은, n-GaN 반도체층(440)과 밴드갭이 다른 동족의 물질로 인하여 자연 발생 분극(spontaneous polarization)과 압전 분극(piezoelectric polarization)을 유도함으로써 비아홀(420a) 전극과 n-GaN 반도체층(440) 간의 궁핍 영역을 좁히거나 표면 쇼트키 장벽을 낮춰주어 오믹 특성을 향상시킬 수 있다.
한편, AlGaN층(441b)이 도 4b에 도시된 바와 같이 형성된 경우, 비아홀(420a)의 상부면은 n형 반도체층(440)과 직접 접촉될 수 있다. 이에 따라 도전성 기판(410)은 비아홀(420a)을 통해 n형 반도체층(440)과 전기적으로 연결될 수 있다. 이러한 경우, n형 도전층(420)은 도전성 기판(410) 및 n형 반도체층(440)과 전기적으로 연결되므로 도전성 기판(410) 및 n형 반도체층(440)과 접촉 저항이 최소화되는 물질로 구성되는 것이 바람직하다.
p형 반도체층(450)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn 등의 p형 도펀트가 도핑될 수 있다.
활성층(460)은 InxAlyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 활성층(460)이 다중 양자 우물 구조(MQW)로 형성된 경우, 활성층(460)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다.
활성층(460)은 n형 반도체층(440) 및 p형 반도체층(450)을 구성하는 물질에 따라 다른 물질을 선택하여 형성될 수 있다. 즉, 활성층(460)은 전자 및 전공의 재결합(recombination)에 따른 에너지를 빛으로 변환하여 방출하는 층이므로, n형 반도체층(440) 및 p형 반도체층(450)의 에너지 밴드 갭보다 적은 에너지 밴드 갭을 갖는 물질로 형성된 것이 바람직하다.
한편, 외부로 노출된 활성층(460)은 발광 소자(400a, 400b)의 작동 중에 전류 누설 경로로 작용할 수 있으므로, 발광 구조물의 측벽에 패시베이션층(480)을 형성함으로써 이러한 문제를 방지할 수 있다. 패시베이션층(480)은 발광 구조물 특히, 활성층(460)을 외부로부터 보호하고, 누설 전류가 흐르는 것을 억제하기 위한 것으로서, 실리콘 산화물(SiO2), 실리콘 질화물(SiOxNy, SixNy), 금속 산화물(Al2O3) 및 플루오린화물(fluoride) 계열의 화합물 중 어느 하나 이상을 포함하여 형성된 것일 수 있다.
[발광 소자 패키지]
이하, 도 5를 참조하여 일실시예에 따른 발광 소자 패키지에 관하여 설명한다. 도 5는 발광소자의 패키지(1000)를 개략적으로 나타낸 단면도이다.
도 5에 도시된 바와 같이, 실시예에 따른 발광 소자 패키지(1000)는 패키지 몸체(1100), 제1 전극층(1110), 제2 전극층(1120), 발광 소자(1200) 및 충진재(1300)를 포함한다.
패키지 몸체(1100)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 소자(1200)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
제1 전극층(1110) 및 제2 전극층(1120)은 패키지 몸체(1100)에 설치된다. 제1 전극층(1100) 및 제2 전극층(1120)은 서로 전기적으로 분리되며, 발광 소자(1200)에 전원을 제공한다. 또한, 제1 전극층(1110) 및 제2 전극층(1120)은 발광 소자(1200)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(1200)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(1200)는 제1 전극층(1100) 및 제2 전극층(1120)과 전기적으로 연결된다. 발광 소자(1200)는 패키지 몸체(1100) 상에 설치되거나 제1 전극층(1100) 또는 제2 전극층(1120) 상에 설치될 수 있다.
발광 소자(1200)는 제1 전극층(1110) 및 제2 전극층(1120)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
충진재(1300)는 발광 소자(1200)를 포위하여 보호할 수 있도록 형성될 수 있다. 또한, 충진재(1300)에는 형광체(1310)가 포함되어 발광 소자(1200)에서 방출된 광의 파장을 변화시킬 수 있다.
발광 소자 패키지(1000)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수 개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시예에 따른 발광 소자 패키지(1000)는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지(1000)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(1000), 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다.
또 다른 실시예는 상술한 실시 예들에 기재된 반도체 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
이상에서 보는 바와 같이, 본 발명이 속하는 기술 분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시 될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시 예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
300a, 300b, 400a, 400b:
310, 410: 도전성 기판
320, 420: 제1 도전층
320a, 420a: 비아홀
330, 430: 제2 도전층
331a, 431a: 전극 패드부
340, 440: 제1 반도체층
341a, 341b: Al 도핑층
441a, 441b: AlGaN층
350, 450: 제2 반도체층
360, 460: 활성층
370, 470: 절연층
380, 480: 패시베이션층

Claims (9)

  1. 도전성 기판; 및
    상기 도전성 기판 상에 형성된 제1 도전층, 상기 제1 도전층 상에 형성된 제2 도전층, 상기 제2 도전층 상에 형성된 제2 반도체층, 상기 제2 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 제1 반도체층, 및 절연층을 포함하는 발광 구조물을 포함하고,
    상기 제1 도전층은, 상기 제2 도전층, 상기 제2 반도체층 및 상기 활성층을 관통하고 상기 제1 반도체층의 일정 영역까지 돌출된 하나 이상의 비아홀을 포함하고,
    상기 제1 반도체층은 상기 비아홀의 상부에 형성된 Al 도핑층을 포함하고,
    상기 절연층은, 상기 제1 도전층과 상기 제2 도전층 사이, 및 상기 비아홀의 측벽에 형성된 것을 특징으로 하는 발광 소자.
  2. 도전성 기판; 및
    상기 도전성 기판 상에 형성된 제1 도전층, 상기 제1 도전층 상에 형성된 제2 도전층, 상기 제2 도전층 상에 형성된 제2 반도체층, 상기 제2 반도체층 상에 형성된 활성층, 상기 활성층 상에 형성된 제1 반도체층, 및 절연층을 포함하는 발광 구조물을 포함하고,
    상기 제1 도전층은, 상기 제2 도전층, 상기 제2 반도체층 및 상기 활성층을 관통하고 상기 제1 반도체층의 일정 영역까지 돌출된 하나 이상의 비아홀을 포함하고,
    상기 제1 반도체층은 상기 비아홀의 상부에 형성된 AlGaN 층을 포함하고,
    상기 절연층은, 상기 제1 도전층과 상기 제2 도전층 사이, 및 상기 비아홀의 측벽에 형성된 것을 특징으로 하는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 활성층의 누설 전류를 억제하기 위해, 상기 발광 구조물의 측벽에 형성된 패시베이션층을 더 포함하는, 발광 소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 도전층은 상기 제2 반도체층과 계면을 이루는 표면 중 일부가 노출된 영역을 하나 이상 구비하고,
    상기 제2 도전층의 노출된 영역 상에 형성된 전극 패드부를 더 포함하는, 발광 소자.
  5. 제4항에 있어서,
    상기 전극 패드부는 발광 소자의 모서리에 형성된, 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 도전성 기판은, Au, Ni, Al, Cu, W, Si, Se, 및 GaAs 중 하나 이상의 물질을 포함하는, 발광 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 제1 도전층은, Ag, Al, Au, Pt, Ti, Cr, 및 W 중 하나 이상의 물질을 포함하는, 발광 소자.
  8. 제1항 또는 제2항에 있어서,
    상기 제2 도전층은, Ag, Al, Pt, Ni, Pt, Pd, Au, Ir, 및 투명 전도성 산화물 중 하나 이상의 물질을 포함하고,
    상기 투명 전도성 산화물은, ITO 및 GZO 중 하나를 포함하는, 발광 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 제2 도전층은 상기 활성층으로부터 발생된 빛을 반사시키는, 발광 소자.
KR1020100097280A 2010-10-06 2010-10-06 발광 소자 KR101730152B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100097280A KR101730152B1 (ko) 2010-10-06 2010-10-06 발광 소자
US13/252,497 US8536591B2 (en) 2010-10-06 2011-10-04 Light emitting device and lighting system
EP11183899.1A EP2439796B8 (en) 2010-10-06 2011-10-05 Light emitting device and lighting system
TW100136263A TWI543400B (zh) 2010-10-06 2011-10-06 發光裝置及照明系統
CN201110308290.2A CN102447030B (zh) 2010-10-06 2011-10-09 发光器件和照明系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100097280A KR101730152B1 (ko) 2010-10-06 2010-10-06 발광 소자

Publications (2)

Publication Number Publication Date
KR20120035636A true KR20120035636A (ko) 2012-04-16
KR101730152B1 KR101730152B1 (ko) 2017-04-25

Family

ID=44719705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097280A KR101730152B1 (ko) 2010-10-06 2010-10-06 발광 소자

Country Status (5)

Country Link
US (1) US8536591B2 (ko)
EP (1) EP2439796B8 (ko)
KR (1) KR101730152B1 (ko)
CN (1) CN102447030B (ko)
TW (1) TWI543400B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133647A (ko) * 2015-05-13 2016-11-23 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6204131B2 (ja) * 2013-09-24 2017-09-27 スタンレー電気株式会社 発光素子及びその製造方法
EP3131129B1 (en) * 2014-04-07 2020-07-15 LG Innotek Co., Ltd. Light-emitting element
TW201613133A (en) * 2014-09-16 2016-04-01 Turnray Energy Tech Ltd Manufacturing method of light-emitting diode and its manufactured product
KR102323686B1 (ko) * 2014-10-21 2021-11-11 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR102432015B1 (ko) 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
KR102692637B1 (ko) * 2016-11-24 2024-08-06 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20210035301A (ko) * 2018-10-11 2021-03-31 시아먼 산안 옵토일렉트로닉스 테크놀로지 캄파니 리미티드 발광다이오드 칩 및 그 제조 방법
CN109524526B (zh) * 2018-11-19 2020-07-31 华中科技大学鄂州工业技术研究院 深紫外发光二极管芯片及其制备方法
DE102018131404A1 (de) * 2018-12-07 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
CN110021691B (zh) * 2019-04-03 2020-05-01 厦门市三安光电科技有限公司 一种半导体发光器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586594B2 (ja) * 1999-08-25 2004-11-10 シャープ株式会社 半導体発光素子およびその製造方法
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9368428B2 (en) * 2004-06-30 2016-06-14 Cree, Inc. Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management
KR101115800B1 (ko) * 2004-12-27 2012-03-08 엘지디스플레이 주식회사 발광소자 패키지, 이의 제조 방법 및 백라이트 유닛
JP4582004B2 (ja) * 2006-01-13 2010-11-17 セイコーエプソン株式会社 発光装置および電子機器
EP2458652B1 (en) * 2006-06-23 2023-08-02 LG Electronics Inc. Method of making light emitting diodes having vertical topology
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
US20080164809A1 (en) * 2006-12-22 2008-07-10 Sony Corporation Organic electroluminescent device and display apparatus
KR100891810B1 (ko) * 2007-11-06 2009-04-07 삼성전기주식회사 백색 발광 소자
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR101506264B1 (ko) * 2008-06-13 2015-03-30 삼성전자주식회사 발광 소자, 발광 장치 및 상기 발광 소자의 제조 방법
DE102008030584A1 (de) 2008-06-27 2009-12-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008051048A1 (de) * 2008-10-09 2010-04-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper
KR20100090046A (ko) * 2009-02-05 2010-08-13 엘지디스플레이 주식회사 박막 태양전지 및 그 제조방법
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133647A (ko) * 2015-05-13 2016-11-23 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛

Also Published As

Publication number Publication date
CN102447030B (zh) 2015-01-07
TWI543400B (zh) 2016-07-21
EP2439796B1 (en) 2017-04-26
CN102447030A (zh) 2012-05-09
KR101730152B1 (ko) 2017-04-25
TW201216519A (en) 2012-04-16
EP2439796B8 (en) 2017-07-12
US8536591B2 (en) 2013-09-17
EP2439796A2 (en) 2012-04-11
US20120086043A1 (en) 2012-04-12
EP2439796A3 (en) 2014-11-05

Similar Documents

Publication Publication Date Title
KR101730152B1 (ko) 발광 소자
KR101761385B1 (ko) 발광 소자
KR101720304B1 (ko) 발광 소자
KR101756333B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120006410A (ko) 발광 소자 및 그 제조방법
US9786814B2 (en) Ultraviolet light emitting device
JP5304563B2 (ja) Iii族窒化物半導体発光素子
US8729568B2 (en) Light emitting device
TW201427077A (zh) 發光二極體晶片
KR101793276B1 (ko) 발광 소자
KR101761386B1 (ko) 발광 소자
KR101961825B1 (ko) 자외선 발광 소자
KR101040140B1 (ko) 반도체 발광 소자 어레이 및 그 제조방법
KR20150035113A (ko) 발광 소자 및 그 제조 방법
KR20180076695A (ko) 발광소자
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120081511A (ko) 리세스 영역에 형성되는 본딩 패드들을 가지는 발광 다이오드 및 발광 다이오드 패키지
KR20120006348A (ko) 발광소자
KR20120018620A (ko) 발광 소자
KR102338140B1 (ko) 반도체소자
KR101683583B1 (ko) 발광 소자
KR102299735B1 (ko) 발광소자 및 조명시스템
KR102330022B1 (ko) 발광소자 및 발광소자 패키지
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
CN116960249A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant