KR20120029221A

KR20120029221A - 발광 소자

Info

Publication number: KR20120029221A
Application number: KR1020100091185A
Authority: KR
Inventors: 송현돈
Original assignee: 엘지이노텍 주식회사
Priority date: 2010-09-16
Filing date: 2010-09-16
Publication date: 2012-03-26

Abstract

본 실시예에 따른 발광 소자는 격자상수, 및 열 팽창계수가 상이한 사파이어 재질을 대신하는 질화물 재질의 가상 기판을 이용하여 광 추출효율을 향상시킴은 물론, 격자 부정합, 및 스트레인을 억제한다.

Description

발광 소자{Light Emitting Device}

실시예는 발광 소자에 관한 것이다.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. 질화물 발광 소자는 n형 GaN 반도체층과 p형 GaN 반도체층 사이에 위치하는 활성층의 에너지 밴드갭을 이용하여 빛을 생성한다. 현재, 녹색, 적색, 및 청색의 파장의 질화물 발광 소자가 구현되고 있으며, 적당한 형광체를 선택하여 백색광을 구현하고 있다.

한편, 질화물 반도체는 사파이어 재질의 기판에 질화물층을 형성하여 발광 소자를 형성하고 있다. 사파이어 재질과 질화물층은 서로 상이한 격자상수를 가지므로 격자 부정합이 발생하며, 격자 부정합은 사파이어 재질의 기판에 성장되는 질화물층에 스트레인을 형성하여 발광 소자의 내구성과 퀄리티를 떨어트리고 있다. 또한, 사파이어 재질과 질화물 재질의 상이한 열팽창 계수는 스트레인을 더욱 확대하는 경향이 있다.

실시예는 질화물 재질의 가상 기판에 반구형 패턴을 형성하고, 패턴을 이용하여 광 추출효율을 향상시킴은 물론, 이웃하는 질화물층과의 격자 부정합, 및 열팽창 계수를 최소화여 스트레인 발생을 억제하는 발광 소자를 제공한다.

실시예에 따른 발광 소자는, 기판, 상기 기판상에 위치하는 질화물 재질의 가상 기판, 및 제1도전성 반도체층, 활성층, 및 제2도전성 반도체층으로 구성되며, 상기 가상 기판 상에 위치하는 발광구조물을 포함하며, 상기 가상 기판은, 상기 활성층 방향으로 돌출되는 반구 형상의 패턴을 적어도 하나 포함할 수 있다.

여기서, 가상 기판은, In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 재질로 구성될 수 있다.

여기서, 가상 기판은 1㎛ ? 5㎛의 두께일 수 있으며, 상기 패턴은 발광 구조물 방향으로 돌출되는 반구 형상일 수 있다. 이때, 상기한 패턴은 가상 기판에서 연속적으로 형성되는 스트링을 이룰 수 있다.

실시예는 발광 구조물과 특성이 유사한 가상 기판을 이용하여 광 추출구조를 형성하므로 광 추출구조의 형성이 용이하고, 광 추출효율이 우수하며, 열팽창 계수 차이에 의한 dislocation 발생이 감소한다.

도 1은 실시예에 따른 발광 소자의 단면을 개략적으로 도시한다.
도 2 내지 도 5는 실시예에 따른 발광 소자의 공정 순서에 대한 참조도면을 도시한다.
도 6 내지 도 8은 실시예에 따른 가상 기판과 사파이어 기판을 비교 설명하기 위한 참조도면을 도시한다.
도 9는 기판에 PSS(Patterned Sapphire Substrate)를 형성할 때와, 실시예에 따른 패턴을 가상 기판에 형성할 때, 광 추출효율의 차이를 설명하기 위한 참조도면을 도시한다.

실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 전극 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.

또한 각 층, 또는 구조물들간의 위치관계에 대한 설명은 본 명세서, 또는 본 명세서에 첨부되는 도면을 참조하도록 한다.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.

이하, 첨부되는 도면을 참조하여 실시예에 따른 발광 소자에 대해 설명하도록 한다.

도 1은 실시예에 따른 발광 소자의 단면을 개략적으로 도시한다.

도 1을 참조하면, 발광 소자는 기판(100), 가상 기판(101), 버퍼층(102), 언도프드 GaN층(103), 제1전극(113)에서 공급되는 외부전원을 이용하여 활성층(107)에 캐리어를 제공하는 제1도전성 반도체층(105), 활성층(107), 제2도전성 반도체층(109), 투광성 전극층(111) 및 제2전극(112)를 포함한다.

기판(100)은 사파이어 기판(Al₂O₃), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등의 재질 중 어느 하나로 형성될 수 있다. 본 실시예에서는 사파이어 기판을 기준으로 설명하도록 한다.

기판(100) 위에는 가상 기판(101)이 형성되며, 가상 기판(101)에는 광 추출효율을 향상시키기 위한 패턴(101a ? 101n)이 형성된다.

가상 기판(101)은 경도가 높아 식각이 어려운 사파이어 재질의 기판(100)을 대신하여 패턴(101a ? 101n)을 형성한다. 가상 기판(101)은 사파이어 재질의 기판(100)에 비해 식각이 용이하며, 포토 레지스트(미도시)에 대한 PR 리플로우 공정을 통해 포토 레지스트의 형태를 반구형으로 형성하며, 반구형의 포토 레지스트를 이용하여 패턴(101a ? 101n)의 형태 또한 반구형으로 처리할 수 있다.

PR 리플로우 공정은 가상 기판(101)에 형성되는 사각 형상으로 도포된 포토 레지스트를 90℃ ? 220℃의 온도 분위기에서 가열하여 활성층(107)을 향하는 반구 형태로 스무딩하는 공정에 해당한다. 포토 레지스트가 반구 형상을 이룰 때, 반구 형상의 포토 레지스트를 이용하여 식각 공정을 수행 시, 패턴(101a ? 101n)을 반구 형상으로 형성할 수 있다. 포토 레지스트는 반구 형상의 중심부가 두껍고, 주변부가 얇게 형성되므로 식각 공정이 진행될 때, 중심부의 식각이 최소화되고, 주변부의 식각이 최대화되도록 함으로써 패턴(101a ? 101n)의 형상이 포토 레지스트의 형상과 유사하게 이루어지도록 할 수 있다. 패턴(101a ? 101n)의 형태가 사각의 판형 구조일 때, 다양한 각도에서 입사되는 빛을 활성층(107) 방향으로 반사하는데 한계가 있는 반면, 돌출된 반구 형상일 때는 반구형의 반사면이 증가하는 만큼 광 추출효율이 증가할 수 있다.

패턴(101a ? 101n)은 일정한 간격마다 도트 형태로 형성되거나, 또는 스트라이프 형태를 가질 수 있다. 패턴(101a ? 101n)이 도트 형태인 경우 균일한 간격마다 가상 기판(101)에 배열될 수 있으며, 스트라이프 형태일 경우, 단면이 반구 형상을 가지는 패턴이 가상 기판(101)에서 줄무늬 형태로 배열될 수 있다.

패턴(101a ? 101n)이 도트(dot) 구조를 가질 때, 활성층(107) 방향에서 바라보면 그 형태가 원의 형태를 가질 수 있으며, 이때의 지름은 대략 0.3㎛ ? 3㎛의 범위를 가질 수 있다. 패턴(101a ? 101n)의 지름은 활성층(107)에서 외부로 향하는 빛의 광 추출 효율에 따라 그 지름이 커지거나, 또는 감소할 수 있다.

한편, 패턴(101a ? 101n)을 활성층(107) 방향에서 바로볼 때, 패턴(101a ? 101n)의 형태는 타원형, 또는 모서리가 완만한 다각형일 수도 있다. 패턴(101a ? 101n)의 형태가 타원형일 때, 타원형의 두 정점에 의해 구현되는 외주면의 최대 이격 거리 또한 0.3㎛ ? 3㎛의 범위를 가질 수 있다.

패턴(101a ? 101n)이 가상 기판(101)에서 도트 구조로 배열될 때, 각 패턴(101a ? 101n) 사이의 거리는 0.1㎛ ? 1㎛을 가질 수 있다. 또한, 가상 기판(101)의 두께는 1㎛ ? 5㎛를 가질 수 있다. 그러나, 패턴(101a ? 101n)의 지름, 패턴(101a ? 101n) 사이의 거리, 및 가상 기판(101)의 두께는 공정의 용이함과 성능 개선을 위해 그 수치가 다소 가감될 수 있음은 물론이다.

또한, 패턴(101a ? 101n)은 90℃ ? 220℃ 온도 범위에서 PR 리플로우 공정을 수행하므로, 기판(100), 가상 기판(101)의 재질에 큰 부담을 주지 않는다. 이에 더하여, 가상 기판(101)은 제1도전성 반도체층(105), 활성층(107), 및 제2도전성 반도체층(109)과 마찬가지로 질화물 재질이므로 제1도전성 반도체층(105), 활성층(107), 및 제2도전성 반도체층(109)과 열팽창 계수가 동일하거나 유사하며, 격자 상수 또한 동일하거나 유사한 특징을 갖는다. 따라서, 기판(100)과 격자상수 차이가 많이 나는 층을 성장할 때, 발생하는 격자상수 부정합이 최소화되며, 격자상수 부정합의 감소에 따라, 스트레인(strain)에 의한 전위(dislocation)의 발생도 감소하여 실시예에 따른 발광 소자의 내구성, 및 신뢰성을 향상시킬 수 있는 잇점이 있다.

한편, 가상 기판(101)은 실시예에 따른 발광 소자를 구성하는 질화물 재질과 동일(또는 유사)한 열팽창 계수를 가지며, 격자 부정합이 최소화되므로, 가상 기판(101) 위에 형성되는 버퍼층(102), 및 언도프드 GaN층(103)은 생략될 수도 있다.

가상 기판(101) 위에는 버퍼층(102)이 저온 분위기에서 형성될 수 있으며, 버퍼층(120)은 GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질들 중 하나로 형성될 수 있다.

버퍼층(102) 위에는 언도프드 GaN층(103)이 형성될 수 있다. 언도프트 GaN층(103)은 제1 도전성 반도체층(105)의 결정성 향상을 위해 형성되며, n형 도펀트가 도핑되지 않으므로 제1 도전성 반도체층(105)에 비해 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전성 반도체층(105)과 동일할 수 있다.

언도프드 GaN층(103) 상에는 활성층(107), 제1도전성 반도체층(105), 및 제2도전성 반도체층(109)으로 구성되는 발광 구조물이 위치할 수 있다.

발광 구조물은 빛을 생성하는 활성층(107)과, 활성층(107)에 전자를 캐리어로 제공하는 제1도전성 반도체층(105), 및 활성층(107)에 정공을 제공하는 제2도전성 반도체층(109)으로 구성될 수 있으나, 이 외에도, 활성층(107)과 제1도전성 반도체층(105) 사이에 ESD 저항을 위한 저항층이 추가로 형성되거나, 또는 활성층(107)과 제2도전성 반도체층(109) 사이에 캐리어 확산을 위한 전류 확산층이 형성될 수도 있다. 다만 이에 한정하지는 않는다.

활성층(107)에 캐리어를 공급하기 위한 제1도전성 반도체층(105)이 형성될 수 있으며, 제1도전성 반도체층(105)은 외부 전원을 인가받는 제1전극(113)과 연결된다.

예컨대, 제1 도전성 반도체층(105)은 n형 반도체층을 포함할 수 있으며, n형 반도체층은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있고, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 제1도전성 반도체층(105) 상에는 활성층(107)이 위치할 수 있다.

활성층(107)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.

상기 활성층(107)이 양자우물구조로 형성된 경우 예컨데, In_xAl_yGa₁ _-x- _yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 In_aAl_bGa₁ _-a- _bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 갖을 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.

활성층(107)의 성장을 위한 공정 조건은, 예컨대, 780℃의 성장 온도에서 질소를 캐리어(carrier) 가스로 사용하여 NH3, TMGa, 및 트리메틸인듐(TMIn)을 공급하여, InGaN로 이루어진 활성층(120)을 120Å 내지 1200Å의 두께로 성장시킬 수 있다. 이때, 활성층(107)은 InGaN의 각 원소성분의 몰 비율에 차이를 두어 성장시킨 적층 구성일 수 있다.

다만, 본 실시예에서는 다중 양자 우물 구조를 기준으로 설명하도록 한다. 상기 활성층(120)의 위 또는 아래에는 도전형 클래드층이 형성될 수 있다. 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(107)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.

활성층(107) 상에는 제2 도전형 반도체층(109)이 형성될 수 있다. 상기 제2 도전성 반도체층(109)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다.

제2 도전성 반도체층(109)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.

그리고, 제2도전성 반도체층(109)과 전류를 인가받는 제2전극(112) 사이에는 활성층(107)에서 발생한 광을 외부로 발산토록 하는 투광성 전극층(111)이 형성될 수 있다. 투광성 전극층(111)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 하나로 형성될 수 있으며, 제2도전성 반도체층(109)와 제2전극(112) 사이의 접촉 저항을 줄이고 전류를 스프레딩 시키는 역할을 할 수 있다.

또한, 투광성 전극층(111)은 활성층(107)에서 방출되는 빛이 외부로 용이하게 향할 수 있도록 투명, 또는 반투명 재질인 것이 바람직하며, 상부 영역에는 활성층(107)에서 생성된 빛이 외부로 잘 방출될 수 있도록 하는 광 추출구조가 형성될 수 있다. 광 추출구조는 투광성 전극층(111)의 상부 표면에 러프니스를 주거나, 프리즘 구조를 주어 활성층(107)에서 생성된 빛이 효율적으로 방출되도록 할 수 있다.

제1, 및 제2전극(112, 113)은 각각 제1도전성 반도체층(105)과 제2도전성 반도체층(109)에 캐리어를 제공하기 위해 마련되며, 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.

도 2내지 도 5는 실시예에 따른 발광 소자의 공정 순서에 대한 참조도면을 도시한다.

먼저, 도 2는 기판(100)에 가상 기판(101)을 형성하고, 가상 기판(101)에 포토 레지스트(50a ~ 50n)를 형성하는 과정을 나타낸다.

도 2를 참조하면, 가상 기판(101)은 In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있으며, 사파이어 재질의 기판(100) 위에 1㎛ ? 5㎛ 두께로 형성되고, 가상 기판(101) 위에는 0.3㎛ ? 3㎛ 간격마다 포토 레지스트(50a ? 50n)가 형성된다.

통상의 경우, 포토 레지스트(50a ? 50n)가 도포된 후, 식각 공정을 수행한다. 그러나, 본 실시예에서는, 포토 레지스트(50a ? 50n)가 도포된 후, 고온에서 PR 리플로우 공정을 진행하여 포토 레지스트(50a ? 50n)의 형태를 돔(DOME) 형태로 형성하며, 포토 레지스트(50a ? 50n)가 돔 형태로 형성된 후, 식각공정을 수행하여 포토 레지스트(50a ? 50n)를 도 3에 도시된 형태로 만들 수 있다.

도 3은 도 2에 도시된 포토 레지스트(50a ? 50n)에 PR 리플로우 공정을 적용하여 형성한 포토 레지스트 패턴(60a ? 60n)의 일 예를 도시한다. PR 리플로우 공정은 90℃ ? 220℃ 범위의 온도로 3분 내지 10분 동안 포토 레지스트(50a ? 50n)를 가열함으로써 포토 레지스트(50a ? 50n)가 스무딩(smoothing)되도록 하며, 가상 기판(101)에서 반구 형상을 이루도록 한다.

이후, 반구 형상의 포토 레지스트(60a ? 60n)가 도포된 영역은 남고, 이웃하는 영역은 식각되며, 반구 형상의 패턴(60a? 60n) 주변부가 중심부에 비해 식각이 더 진행되므로, 패턴(60a ? 60n)의 하측에 위치하는 가상 기판(101)이 식각된다. 패턴(60a ? 60n)에 의해 가상 기판(101)이 식각되면 도 4에 도시된 형태와 같이 가상 기판(101)이 활성층(107) 방향으로 돌출되는 반구 형상을 이룰 수 있다.

한편, 통상의 발광 소자는 도 2에 도시된 포토 레지스트(50a ? 50n)와 유사한 형태의 패턴을 구비하며, 이러한 각형 패턴은 활성층(107) 방향에서 입사되는 빛의 다양한 각도에 대응하기 어려운 단점이 있다. 위에서 아래로 향하는 빛은 적절히 반사하여 발광 소자의 외부로 보낼 수 있으나, 측면으로 입사되는 빛은 외부로 보내기에 적절치 않다. 이는 측면에서 입사되는 빛이 여러 번 발광 소자 내부에서 반사되어 열로 변하거나 소실되도록 하는 측면이 있었다.

도 5는 패턴(101a ? 101n)이 반구 형상을 이룬 후, 패턴(101a ? 101n) 상에 질화물층(101-1)을 형성하는 일 예를 도시한다. 도시된 질화물층(101-1)은 버퍼층(102), 언도프드 GaN층(103), 및 제1도전선 반도체층(105) 중 어느 하나일 수 도 있다. 실시예에 따른 가상 기판(101)이 이웃하는 질화물과 동일 재질로 형성됨에 따라, 열팽창 계수, 및 격자 부정합이 최소화되므로, 버퍼층(102), 및 언도프드 GaN층(103)은 생략될 수도 있다.

도 6내지 도 8은 실시예에 따른 가상 기판과 사파이어 기판을 비교 설명하기 위한 참조도면을 도시한다.

먼저, 도 6은 도트(dot) 형태로 형성되는 패턴을 도시한 것으로, 기판(100), 또는 가상 기판(101) 중 하나에 형성될 수 있다.

기판(100)에 패턴(101a ? 101n)을 형성하는 경우, 기판(100)에 질화물 재질(GaN)을 형성하면 도 7과 같은 형태의 표면 사진을 획득할 수 있으며,

가상 기판(101)에 패턴(101a ? 101n)을 형성하는 경우, 가상 기판(101)에 질화물 재질(GaN)을 형성하면 도 8과 같은 형태의 표면 사진을 획득할 수 있다. 이하, 도 7과 도 8의 표면 사진을 비교하도록 한다.

도 7을 참조하면, 기판(100)에 질화물 재질(GaN)을 성장시킬 경우, 질화물 재질의 표면에는 스트레인의 성장에 따른 결합이 표면에 점의 형태로 노출되는 것을 볼 수 있다. 또한, 표면의 결 사이의 간격(d1)이 좁고 거칠게 형성되어 평탄도가 떨어진다. 이는 사파이어 재질의 기판(100)이 형성하는 스트레인에 의해 결이 형성됨에 따른다.

다음으로, 도 8을 참조하면, 가상 기판(101)에 질화물 재질(GaN)을 성장시킬 경우, 질화물 재질의 표면에는 스트레인의 성장이 억제되고, 표면의 결 사이의 간격(d2)이 넓게 형성되어 평탄도가 양호함을 볼 수 있다. 표면의 결 사이의 간격(d2)은 각 패턴(101a ? 101n) 사이의 거리와 거의 일치한다. 표면의 결은 패턴(101a ? 101n)의 형태를 따라 형성되며, 스트레인의 억제에 의해 난반사되는 결이 형성되지 않음을 볼 수 있다.

도 9는 기판(100)에 PSS(Patterned Sapphire Substrate)를 형성할 때와, 실시예에 따른 패턴(101a ? 101n)을 가상 기판(101)에 형성할 때, 광 추출효율의 차이를 설명하기 위한 참조도면을 도시한다.

도 9를 참조하면, 가로 축은 패턴의 크기를 나타내고, 세로 축은 광 추출효율을 나타내며, 광 추출효율은 최대 1을 갖는다.

도시된 바와 같이, 광 추출효율은 가상 기판(101)을 사용하였을 때, 0.39 ? 0.43의 범위를 가지는 반면, 사파이어 재질의 기판(100)에서는 0.32 ? 0.35 사이의 범위를 갖는다. 이는 가상 기판(101)에 형성되는 패턴(101a ? 101n)이 반구 형상을 가지면서 얻는 효과이며, 반구 형상의 표면이 기판(100)에 형성되는 각형의 PSS 구조에 비해 광 추출효율이 더 우수함을 볼 수 있다. 또한, 도 9에서, 패턴의 크기가 커질수록 광 추출효율이 증가하는 경향이 있으며, 있다. 그러나, 가상 기판(101)에 패턴(101a ? 101n)이 형성될 때는 패턴 크기가 증가할 때, 광 추출효율이 증가하는 특성을 보이는데 비해, 기판(100)에 PSS를 형성할 때는 오히려 감소하는 것을 볼 수 있다. 이는 각형 구조의 PSS가 PSS의 위에서 내려오는 빛을 반사하는데는 유리해도, 측면에서 입사되는 빛에는 취약한 단점에 따른 것으로, 기존의 PSS 구조가 갖는 문제점은 패턴의 크기로 보상되지 않음을 볼 수 있다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

100 : 기판 101 : 가상 기판
102 : 버퍼층 103 : 언도프드 GaN층
105 : 제1도전성 반도체층 107 : 활성층
109 : 제2도전성 반도체층 109 : 제2도전성 반도체층
111 : 투광성 전극층 112, 113 : 전극

Claims

기판; 상기 기판상에 위치하는 질화물 재질의 가상 기판; 및
제1도전성 반도체층, 활성층, 및 제2도전성 반도체층으로 구성되며, 상기 가상 기판 상에 위치하는 발광구조물;을 포함하며,
상기 가상 기판은,
상기 활성층 방향으로 돌출되는 반구 형상의 패턴을 적어도 하나 포함하는 발광 소자.
제1항에 있어서,
상기 가상 기판은,
In_xAl_yGa₁ _-x- _yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 발광 소자.
제1항에 있어서,
상기 가상 기판은,
미리 정해진 간격마다 상기 패턴을 구비하며, 상기 간격은 0.1㎛ ? 1㎛인 발광 소자.
제1항에 있어서,
상기 패턴은,
지름이 0.3㎛ ? 3㎛인 발광 소자.
제1항에 있어서,
상기 가상 기판은,
1㎛ ? 5㎛의 두께인 발광 소자.
제1항에 있어서,
상기 패턴은,
단면의 형태가 반구 형상인 스트라이프(stripe) 구조의 발광 소자.
제1항에 있어서,
상기 패턴은,
상기 가상 기판에 도포되는 반구 형상의 포토 레지스트의 형상에 따라 그 형태가 결정되는 발광 소자.
제7항에 있어서,
상기 포토 레지스트는,
90℃ ? 220℃ 분위기의 PR 리플로우 공정에 의해 반구형상을 이루는 발광 소자.
제1항에 있어서,
상기 패턴은,
절단면이 타원형인 발광 소자.