KR20120027343A - 측벽 광검출기 - Google Patents

측벽 광검출기 Download PDF

Info

Publication number
KR20120027343A
KR20120027343A KR1020117029830A KR20117029830A KR20120027343A KR 20120027343 A KR20120027343 A KR 20120027343A KR 1020117029830 A KR1020117029830 A KR 1020117029830A KR 20117029830 A KR20117029830 A KR 20117029830A KR 20120027343 A KR20120027343 A KR 20120027343A
Authority
KR
South Korea
Prior art keywords
layer
sidewall
semiconductor film
film
over
Prior art date
Application number
KR1020117029830A
Other languages
English (en)
Other versions
KR101464817B1 (ko
Inventor
마이클 티. 모스
마리오 제이. 파니시아
올루페미 도선무
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20120027343A publication Critical patent/KR20120027343A/ko
Application granted granted Critical
Publication of KR101464817B1 publication Critical patent/KR101464817B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/124—Geodesic lenses or integrated gratings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4202—Packages, e.g. shape, construction, internal or external details for coupling an active element with fibres without intermediate optical elements, e.g. fibres with plane ends, fibres with shaped ends, bundles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12123—Diode
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4215—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical elements being wavelength selective optical elements, e.g. variable wavelength optical modules or wavelength lockers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

집적 광자 디바이스들을 위한 측벽 광검출기 및 그들의 제조 방법. 실시예는 멀티 모드 섬유의 스폿 크기를 수용하기 위해 충분히 큰 면적을 갖는 기판 반도체 피처의 측벽 위에 형성된 p-i-n 필름 스택을 포함한다. 실시예는 도파관에 의해 제2 측벽 광검출기에 연결된 제1 측벽 광검출기를 포함하며, 제1 측벽 광검출기는 제1 측벽에 입사하는 광의 제1 파장을 흡수하고, 광의 제2 파장을 제2 파장을 흡수하도록 튜닝된 i-층을 갖는 제2 측벽 광검출기로 통과시키도록 튜닝된 i-층을 갖는다.

Description

측벽 광검출기{SIDEWALL PHOTODETECTOR}
본 발명의 실시예들은 집적 광학 컴포넌트(IOC; integrated optical components)의 분야에 있으며, 더 상세하게는 광검출기에 관한 것이다.
광학(광자) 컴포넌트들의 발전은 전기 및 광학 디바이스 인터커넥션의 융합(convergence)을 가능하게 한다. 컨버지드(converged) I/O 모듈들의 제1 세대는 10 Gb/s 850 nm 수직 공동 표면 방출 레이저(VCSELs) 및 III-V 광검출기에 기초할 가능성이 높지만, 후속 세대들은 더 낮은 비용으로 40 Gb/s 및 100 Gb/s와 같은 더 높은 데이터 레이트를 달성하기 위해 1310 nm 캐리어 파장 분할 멀티플렉싱(CWDM) 구성으로 이동할 것으로 예상된다.
세대들에 걸친 호환성을 제공하기 위해, 컨버지드 I/O 수신기들은 이상적으로 850 nm 및 1310 nm 대역들 양쪽 모두를 효과적으로 검출할 수 있어야 할 것이다. 감소된 패키징 비용을 위해 광이 멀티 모드 섬유를 통해 제공될 것으로 예상되므로, 850 nm 및 1310 nm 광은 양쪽 모두 동일한 지점에서 도입될 것이다. 일반적으로, 실리콘은 현저한 비용 절감을 제공하므로, 실리콘 기반 광학 해법들이 III-V 기술들보다 바람직하다. 그러나, 실리콘은 850 nm 광을 흡수하므로, 실리콘 기반 해법들은 특정한 컨버지드 I/O 어플리케이션들로부터 잠재적으로 제외된다.
본 발명의 실시예들은 본 명세서의 결론 부분에서 특히 지적되며 명백하게 청구된다. 그러나, 본 발명의 실시예들은, 수반하는 도면들과 함께 읽을 때 하기 상세한 설명을 참조함으로써, 그 목적, 특징 및 이점들과 함께, 조직 및 동작의 방법 양쪽 모두에 대해 가장 잘 이해될 수 있다.
도 1은 실시예에 따른 측벽 광검출기의 등각도(isometric view)를 도시한다.
도 2는 실시예에 따른 광학적으로 연결된 측벽 광검출기 쌍의 단면도를 도시한다.
도 3은 실시예에 따른 광학 디멀티플렉서를 통해 광학적으로 연결된 측벽 광검출기의 평면도를 도시한다.
도 4a는 실시예에 따른, 광학적으로 연결된 측벽 광검출기 쌍의 제조 동안 형성된 구조의 단면도를 도시한다.
도 4b는 실시예에 따른, 광학적으로 연결된 측벽 광검출기 쌍의 제조 동안 형성된 구조의 단면도를 도시한다.
도 4c는 실시예에 따른, 광학적으로 연결된 측벽 광검출기 쌍의 제조 동안 형성된 구조의 단면도이다.
도 4d는 실시예에 따른, 광학적으로 연결된 측벽 광검출기 쌍의 제조 동안 형성된 구조의 단면도를 도시한다.
측벽 광검출기들의 실시예들, 그들의 제조 및 집적 광학 컴포넌트에의 적용이 도면들을 참조하여 본원에 설명된다. 일반적으로, 측벽 광검출기는 기판 내의 지형적 피처(topographic feature)의 측벽 위에 배치된, 진성(intrinsic) 필름층을 그 사이에 갖는 p-타입 및 n-타입 필름층(이 조합은 본원에서 p-i-n 필름 스택으로 명명됨)을 포함한다. 일 실시예에서, 게르마늄 온 실리콘 p-i-n 측벽 광검출기가 실리콘 딥 트렌치(deep trench)의 측벽 위에 형성된다. 측벽 광검출기의 활성 영역은 활성 측벽의 표면적에 의존하며, 기판의 상부 표면에 수직이 아닌 활성 측벽에 입사하는 광을 검출할 수 있다. 추가적인 실시예에서, 복수의 측벽 광검출기들을 형성하기 위해 p-i-n 필름 스택이 복수의 측벽 표면들 위에 형성된다. 그러한 일 실시예에서, 제1 p-i-n 필름 스택은 850 nm와 같은 입사하는 복사의 제1 파장에 고응답도를 갖는 제1 측벽 광검출기를 제공하도록 튜닝된 진성(intrinsic) 또는 "i-층" 조성("i-layer" composition)을 포함하는 반면, 제2 p-i-n 필름 스택은, 1310 nm와 같은 입사하는 복사의 제2 파장에 고응답도를 갖는 제2 측벽 광검출기를 제공하도록 튜닝된 i-층 조성을 포함한다. 특정 실시예에서, 제1 및 제2 광검출기들은, 제1 광검출기에 의해 통과된 광의 파장(예컨대, 1310 nm)이 검출을 위해 제2 광검출기로 전도되어, 제1 측벽에 입사하는 스팟 크기로부터의 광의 복수의 파장들의 개별적인 검출을 허용하도록 광학 도파관(waveguide)을 통해 함께 연결된다.
그러나, 특정 실시예들은 하나 이상의 이러한 구체적인 세부 사항들 없이, 또는 다른 알려진 방법들, 재료들, 및 장치들과의 조합으로 실시될 수 있다. 예컨대, 측벽 광검출기는 실리콘 기반 시스템의 문맥에서 설명되지만, 본원에 설명된 측벽 광검출기들 및 기법들은 광학 가감 필터, 신호 조정기 등과 같은(그러나 이에 제한되지 않는) 다른 집적 광학 컴포넌트들에 쉽사리 적응될 수 있다. 하기 설명에서, 본 발명의 완전한 이해를 제공하기 위해 구체적인 재료들, 크기들 및 재료 파라미터들 등과 같은 다수의 구체적인 세부 사항들이 진술된다. 다른 경우들에서, 본 발명을 불필요하게 모호하게 하는 것을 방지하기 위해 공지된 광학 설계 및 VLSI 제조 기법들은 특별히 상세히 설명되지는 않는다. 본 명세서를 통한 "실시예"의 참조는, 그 실시예와 관련하여 설명한 특정한 특징, 구조, 재료, 또는 특성이 본 발명의 적어도 하나의 실시예에 포함된다는 것을 의미한다. 그러므로, 본 명세서를 통한 다양한 곳들에서 어구 "실시예에서"가 나온다고 해서 반드시 본 발명의 동일한 실시예를 참조하는 것은 아니다. 더욱이, 하나 이상의 실시예들에서 특정한 특징들, 구조들, 재료들, 및 특성들은 임의의 적합한 방식으로 결합될 수 있다. 상호 배타적이 아닌 곳에서 구체적인 실시예들이 결합될 수 있다는 것이 또한 이해될 것이다.
본원에 사용된 용어들 "위(over)", "아래(under)", "사이(between)", 및 "위(on)"는 다른 요소들에 대한 한 요소의 상대적 위치를 참조한다. 그와 같이, 예컨대 다른 요소 위 또는 아래에 배치된 한 요소는 다른 요소와 직접 접촉할 수 있거나, 또는 하나 이상의 개입하는 요소들을 가질 수 있다. 더욱이, 요소들 사이에 배치된 한 요소는 두 개의 요소들과 직접 접촉할 수 있거나, 또는 하나 이상의 개입하는 요소들을 가질 수 있다. 반면에, 제2 요소 "위의(on)" 제1 요소는 제2 요소와 밀접하게 접촉한다. 추가적으로, 다른 요소들에 대한 한 요소의 상대적 위치는, 기판 또는 요소들의 절대적 방위에 대한 고려 없이 요소들에 공통적인 기판에 대해 동작들이 수행된다는 것을 가정하여 제공된다.
도 1은 예시적인 측벽 광검출기(100)의 등각도를 도시한다. 활성 트렌치 측벽(105)은 기판(101)의 지형적 피처의 일부 위에 배치된 도핑된 층(110A), 진성 또는 i-층(120A) 및 상보 도핑된 층(130A)을 갖는 p-i-n 필름 스택(121)과 같은 광다이오드 필름 스택으로 덮여 있다. p-i-n 필름 스택(121)은 기판(101)의 측벽 위에 직접 배치된 n-타입 또는 p-타입 층 중 하나와 함께 기판(101)의 지형적 피처 위에 배치될 수 있다(즉, p-i-n 또는 n-i-p 스택을 형성하도록). p-i-n 필름 스택(121) 내의 개별적인 층들의 두께 및 조성은 선택된 기판 재료뿐 아니라, 주어진 파장(들)에 대해 요구되는 응답도에 의존한다. III-V 재료들이 본 발명의 특정 실시예들에서 사용될 수 있으나, 특정한 실시예들에서, p-i-n 필름 스택(121)은 도핑된 또는 진성 IV족 재료들만을 포함한다. 그러한 일 실시예에서, p-i-n 필름 스택(121)은 실리콘, 게르마늄, 및 그들의 합금들을 포함한다.
실시예에서, p-i-n 필름 스택의 도핑된 층(110A) 및 상보 도핑된 층(130A) 각각은 0.8 ㎛보다 작은 필름 두께를 갖는다. 도핑된 층(110A) 및 상보 도핑된 층(130A)은 본 기술분야에 알려진 적합한 n-타입 또는 p-타입 도펀트 종(species)으로 도핑된 에피택셜 실리콘(예컨대, 실질적으로 단결정인), 또는 그것의 합금일 수 있다. 도핑된 층(110A)은 또한 기판(101)의 상부 에피택셜 층(104)의 도핑된 영역일 수 있다. 특정 실시예에서, 상보 도핑된 층(130A) 및 도핑된 층(110A) 중 적어도 하나는 SiGe 전극 반도체 층(들)을 형성하기 위해 게르마늄의 균형으로 적어도 60 원자%의 실리콘을 포함한다. 최대 약 40 원자%의 게르마늄의 추가는 주로 게르마늄인 i-층과 광다이오드의 p-타입/n-타입 도핑된 층들 사이의 인터페이스를 개선하는 것으로 알려졌다. p-타입/n-타입 층들에 게르마늄을 추가함으로써 이 인터페이스는 더 평탄해지며, 에피택셜 i-층(120A) 내의 결함들을 또한 감소시킬 수 있다. 도핑된 층(110A)으로의 게르마늄의 도입에 의해 p-i-n 필름 스택(121)의 퇴적의 선택비(selectivity) 또한 영향을 받을 수 있으므로, 특정 실시예에서 도핑된 층(110A)은 실리콘인 반면, 상보 도핑된 층(130A)은 실리콘 게르마늄 합금이다.
도시된 실시예에서, p-i-n 필름 스택(121)은 기판(101) 내에 형성된 딥 트렌치의 측벽 위에 배치된다. 측벽 광검출기(100)는 활성 트렌치 측벽 폭 W 및 활성 트렌치 측벽 높이 H에 의존하는 검출기 측벽 면적을 정의하는 활성 트렌치 측벽(105)을 포함한다. 일반적으로, 활성 트렌치 측벽(105)은 활성 트렌치 측벽(105)으로 입사하는 대략 300-700 ㎛2(즉, 20 - 30 ㎛의 지름) 또는 더 클 수 있는 스팟 크기(109)를 갖는 광을 수용하기에 충분히 큰 면적을 갖는다. 실시예들에서, 활성 트렌치 측벽(105)은 기판(101)의 상부 표면에 실질적으로 수직이며, 10 내지 30 ㎛의 활성 트렌치 측벽 높이 H 및 활성 트렌치 측벽 폭 W을 갖는다. 특정 실시예에서, 대략 300 ㎛2의 측벽 검출기 면적을 제공하기 위해, 활성 트렌치 측벽 높이 H 및 활성 트렌치 측벽 폭 W 양쪽 모두는 대략 20 ㎛이다.
도시된 실시예에서, p-i-n 필름 스택(121)의 대부분이 활성 트렌치 측벽(105) 위에 배치되며, p-i-n 필름 스택(121)의 더 적은 면적이 매몰된 절연체층(103) 또는 기판(101)의 상부 표면과 같은 비측벽 기판 표면들 위에 배치된다. 이와 같이, 주어진 스팟 크기(109)에 대한 측벽 광검출기(100)의 총 커패시턴스가 감소될 수 있다. 측벽 광검출기(100)는 도핑된 층(110A) 및 상보 도핑된 층(130A)을 검출 회로에 전기적으로 연결하기 위해 기판(101)의 상부 표면에 배치된 전극들(125 및 135)을 포함한다. 물론, 활성 트렌치 측벽(105) 위에 및/또는 절연체층(103) 위에 배치된 p-i-n 필름 스택(121)의 부분들 위에 배치된 전극들(125 및 135)을 갖는 대안적인 실시예들이 또한 가능하다.
본원에 설명한 측벽 광검출기들은 일반적으로 박막 광검출기들에 대해 알려진 임의의 재료 시스템에 적용 가능하다. 예컨대, 기판(101)은 집적 광학 컴포넌트 제조를 위해 적합한 임의의 재료로 구성될 수 있다. 일 실시예에서, 기판(101)은 실리콘, 실리콘 게르마늄, 또는 인듐 인화물(InP)과 같은 III-V 화합물 반도체 재료를 포함할 수 있으나, 이들에 제한되지 않는 재료의 단결정으로 구성되는 벌크 기판이다. 다른 실시예에서, 기판(101)은 벌크 층(102)과 벌크 층(102) 위에 형성된 상부 에피택셜 층(104)을 포함한다. 특정 실시예에서, 벌크 층(102)은 실리콘 또는 III-V 화합물 반도체 재료를 포함할 수 있으나, 이들에 제한되지 않는 단결정 재료로 구성될 수 있는 반면, 상부 에피택셜 층(104)은 실리콘, 실리콘 게르마늄 합금, 또는 III-V 화합물 반도체 재료를 포함할 수 있으나, 이들에 제한되지 않는 단결정 층으로 구성된다. 다른 실시예에서, 상부 에피택셜 층(104)은 실리콘 이산화물, 실리콘 질화물 또는 실리콘 산화 질화물 층과 같은 개입 절연체층(103)에 의해 벌크층(102)으로부터 분리된다(예컨대, 실리콘 온 인슐레이터 기판을 형성하기 위해).
추가적인 실시예들에서, i-층(120A)과 도핑된 층(110A) 및 상보 도핑된 층(130A) 중 하나의 사이에 인터페이스층(도시되지 않음)이 배치될 수 있다. 인터페이스층은 반도체 필름 조성을 i-층(120A)으로부터 도핑된 층 또는 상보 도핑된 층 중 하나 또는 양쪽 모두로 전이시키기 위한 그레이딩된 층(graded layer), 선형 또는 다른 것일 수 있다. 예컨대, i-층(120A)이 적어도 80 원자% 게르마늄이고 p-타입 층 및 n-타입 층이 실질적으로 실리콘(즉, 겨우 40 원자 % 게르마늄)인 경우, 개입 인터페이스층은 Si-Ge 조성을 도핑된/상보 도핑된 층들의 조성으로부터 i-층의 조성으로 그레이딩할 수 있다.
실시예에서, 측벽 광검출기는 패스-스루(pass-through) 광검출기이다. 도 1에 도시된 것과 같이, 활성 트렌치 측벽(105)에 입사하는 광은 hυ1 및 hυ2 등과 같은 복수의 에너지들을 포함한다. 실시예에서, 측벽 광검출기(100)는 활성 트렌치 측벽(105)에 입사하는 광의 특정 에너지들을 검출하는 한편, 입사광의 다른 특정 에너지들을 통과시킨다. 예컨대, 측벽 광검출기(100)는 도시된 것과 같이 입사하는 hυ2광의 대부분이 a-a' 방향을 따라 p-i-n 필름 스택(121)을 통과하여 기판(101)의 지형적 피처 내로 들어가도록, hυ1 에너지 밴드에서 고응답도를 갖는 한편 hυ2 에너지 밴드에서 저응답도를 가질 수 있다. 특정 실시예에서, 측벽 광검출기(100)는 1310 nm보다 850 nm에서 더 큰 응답도를 위해 구성된 p-i-n 필름 스택을 포함한다. 그러므로, 통상적으로는 (활성 트렌치 측벽(105)이 그 위에 형성되는) 상부 에피택셜층(104)에 의해 흡수될 수 있는 850 nm 광이 상부 에피택셜층(104)으로 들어가기 전에 검출된다(즉, 입사광이 검출됨). 그러나, 측벽 광검출기(100)를 통과한 광은 상부 에피택셜층(104)으로 들어가며, 여기서 그것은 덜 흡수될 수 있다(예컨대, 실리콘 또는 특정 실리콘 게르마늄 합금들은 1310 nm에서 비교적 적게 흡수함).
실시예에서, 측벽 광검출기(100)는 기판 반도체 필름의 격자 상수(lattice constant)와 상이한 격자 상수를 갖는 에피택셜 성장된 반도체(예컨대, 실질적으로 단결정일 수 있는 시드(seed) 기판의 결정도를 갖는)의 i-층(120A)을 포함한다. 일 예로서, 상부 에피택셜층(104)이 실리콘인 경우, i-층(120A)은 상부 에피택셜층(104)보다 큰 격자 상수를 갖는(릴랙스 상태일 때) 실리콘 및 게르마늄의 합금(SiGe)이다. i-층(120A)의 밴드갭은 i-층(120A)의 두께 내에서의 실리콘 대 게르마늄의 조정 비율에 의해 상부 에피택셜층(104)의 밴드갭으로부터 감소될 수 있으며, 그것에 의해 측벽 광검출기(100)의 광의 특정 파장들에 대한 응답도를 증가시킬 수 있다.
실리콘 및 게르마늄의 비율은 어플리케이션에 기초하여 선택될 수 있다. 예컨대, i-층(120A)이 850 nm에서 흡수하는 일 실시예에서, SiGe i-층(120A)의 실리콘 함량은 약 20 원자%보다 적으며, 바람직하게는 약 10 내지 15 원자%일 수 있다. i-층(120A)이 1310 nm에서 흡수하는 다른 실시예에서, i-층(120A)은 실질적으로 순수 게르마늄이다. i-층(120A)의 두께는 또한 어플리케이션 및 성능 요구 사항들(예컨대, 응답도 등)에 기초하여 선택될 수 있으며, 예시적인 850 nm 및 1310 nm 실시예들은 대략 1.5 ㎛ 내지 대략 3.0 ㎛의 i-층(120A)을 갖는다. 측벽 광검출기(100)가 입사광의 제1 파장을 검출하고 광의 제2 파장을 통과시키는 실시예들에 대해, i-층(120A)의 조성 및 두께는 제2 파장보다 제1 파장에서 현저히 높은 응답도를 제공하도록 튜닝될 수 있다.
실시예에서, 측벽 광검출기(100)가 그 위에 형성되는 지형적 피처는 광학 도파관이다. 도 1에 도시된 것과 같이, 광학 도파관(108)을 형성하기 위해, 수동 트렌치 측벽들(106 및 107)은 활성 트렌치 측벽(105)에 대해 비평행이다. 활성 트렌치 측벽(105)과 달리 수동 트렌치 측벽들(106 및 107)은 p-i-n 필름 스택에 의해 덮이지 않고, 그보다는 실리콘 이산화물과 같은 양호한 굴절률 대비(index contrast)를 제공하는 재료(도시되지 않음)로 클래딩될 수 있고, 광학 도파관은 실리콘이다. 이와 같이, 측벽 광검출기(100)를 통과한 hυ2 광은 그 후 광학 도파관(108)을 통해 기판(101)의 다른 영역들로 전도될 수 있다.
도시된 것과 같이, 예시적인 광학 도파관(108)은 측벽 광검출기(100)가 광학 도파관(108)의 단면적과 대략 같은 검출 면적을 갖도록 활성 트렌치 측벽 폭 W와 대략 같은 립(rib) 또는 릿지(ridge) 폭, 및 활성 트렌치 측벽 높이 H와 대략 같은 립 높이를 갖는다. 그러나, 대안적인 실시예들에서, 광학 도파관(108)은 활성 트렌치 측벽 폭 W와 같지 않은 립 폭, 또는 활성 트렌치 측벽 높이 H와 같지 않은 립 높이를 가질 수 있다(예컨대, 도파관 폭 또는 높이는 a-a' 방향을 따라 테이퍼링(tapered)되거나 그레이딩될 수 있음).
실시예에서, 제1 및 제2 광검출기가 광학 도파관(들)의 측벽 위에 형성된다. 제1 및 제2 측벽 광검출기들은 동일한 파장을 검출하도록 설계될 수 있다. 대안적으로, 제1 및 제2 측벽 광검출기들은 제1 및 제2 파장에서의 최대 응답도를 위해 튜닝될 수 있으며, 동일한 도파관의 상이한 측벽들, 또는 제1 및 제2 도파관의 측벽들(예컨대, 광학 디먹스(demux)의 다운스트림 등) 위에 배치될 수 있다. 일 실시예에서, 도파관의 제1 측벽 위에 배치된 제1 측벽 광검출기는 제1 측벽에 입사하는 광의 제1 파장(예컨대, 850 nm)을 검출하고, 입사광의 제2 파장(예컨대, 1310 nm)을 광학 도파관으로 통과시키며, 광학 도파관은 광의 제2 파장을 검출하기 위해 통과된 광을 도파관의 제2 측벽 위에 배치된 제2 측벽 광검출기에 전도한다.
도 2는 광학적으로 연결된 측벽 광검출기 쌍의 단면도를 도시한다. 도시된 것과 같이, 측벽 광검출기(100)는 도 1을 참조하여 설명한 것과 실질적으로 같이, 기판 내에 형성된 광학 도파관(250)의 제1 측벽 위에 배치된다. 제2 측벽 광검출기(270)가 유사한 방식으로 광학 도파관(250)의 제2 측벽 위에 배치되며, 광학 도파관(250)이 그 사이의 임의의 거리(255)에 걸쳐 존재한다. 더 예시된 것과 같이, 광학 도파관(250)은, 예컨대 실리콘 이산화물일 수 있는 클래딩층(cladding layer)(240)으로 덮여 있고, 광학 도파관(250)은 실리콘 또는 실리콘 게르마늄이다.
제2 측벽 광검출기(270)는 측벽 광검출기(100)의 파장과 상이한 파장의 광을 흡수하기 위해 측벽 광검출기(100)의 i-층의 밴드갭과 상이한 밴드갭을 갖는 i-층을 포함하는 제2 p-i-n 필름 스택을 포함할 수 있다. 그러한 일 실시예에서, 제1 및 제2 광검출기들 양쪽 모두는 850 nm에서보다 1310 nm에서 더 낮은 응답도를 위해 제2 측벽 광검출기(270)의 i-층의 실리콘 함량보다 큰 실리콘 함량을 갖는 i-층(120A)과 함께 게르마늄을 포함하는 한편, 제2 측벽 광검출기(270)는 1310 nm에서 비교적 더 큰 응답도를 위해 i-층(120A)의 게르마늄 농도보다 높은 게르마늄 농도를 갖는 에피택셜 i-층을 갖는다. 측벽 광검출기(100)가 850 nm에서 흡수하고 제2 측벽 광검출기(270)가 1310 nm에서 흡수하는 일 실시예에서, SiGe i-층(120A)의 실리콘 함량은 20%보다 낮으며, 그러한 일 실시예에서 적어도 10 원자%인 반면, 제2 측벽 광검출기(270)의 SiGe i-층은 10 원자%보다 적은 실리콘을 가지며, 실질적으로 순수 게르마늄일 수 있다. 추가적인 실시예에서, 측벽 광검출기(100)의 i-층 필름 두께는 제2 광검출기의 i-층 필름 두께와 같으며, 각각은 대략 1.5 ㎛ 내지 대략 3.0 ㎛이다.
추가적인 실시예에서, 제2 측벽 광검출기(270)는 제2 파장의 광의 일부를 제2 측벽 광검출기에 반환하기 위해 p-i-n 필름 스택 위에 반사기(도시되지 않음)를 포함한다. 그러한 반사기의 포함은 더 빠른 검출기를 위해 캐리어의 통과 시간을 감소시키는 한편, 제2 파장에 대한 응답도를 개선한다. 일반적으로, 반사기는 p-i-n 필름 스택 위에 퇴적된 둘 이상의 유전체 재료들의 교차하는 층들로 구성된 1/4 파장 반사기(quarter wave reflector), p-i-n 필름 스택 위에 성장된 반도체 층들로 구성된 브랙 거울(Bragg mirror) 등과 같은, 본 기술분야에 알려진 임의의 타입일 수 있다. 특정 실시예에서, 반사기는 p-i-n 필름 스택 위에 형성된(즉, 활성 측벽을 덮는) 금속층이다. 그러한 일 실시예에서, 금속 반사층은 또한 전극들(125 및 135) 중 하나의 역할을 한다.
도 3은 일 실시예에 따른, 광학 디멀티플렉서를 통해 광학적으로 연결된 측벽 광검출기들을 갖는 예시적인 컨버지드 I/O 칩(300)의 평면도를 도시한다. 도시된 것과 같이, 측벽 광검출기(100)는 측벽 광검출기(100)에 의해 통과된 광의 파장들을 광학적으로 디멀티플렉싱하기 위해 측벽 광검출기(100)를 통과하는 광을 Echelle 회절 격자(355)에 전도하는 광학 도파관(250)에 연결된다. 회절된 파장들은 그 후 Echelle 회절 격자(355)로부터 광학 도파관(250)을 통해 제2 측벽 광검출기(270)뿐 아니라 측벽 광검출기들(371, 372, 373 등)에 송신된다. 특정 실시예에서, 측벽 광검출기(100)는 850 nm와 같은 더 짧은 공칭 파장에서 더 높은 응답도를 제공하도록 구성되는 한편, 측벽 광검출기들(270, 371 내지 373)은 약 1310 nm와 같은 더 긴 공칭 파장에서 더 높은 응답도를 제공하도록 구성된다.
예시된 것과 같이, 측벽 광검출기(100)는 측면 발광하는, 큰 면적의 광원과 연결되기에 적합하다. 측면 발광 어플리케이션들에 대해 전형적인 도파관 광검출기 구성들에 반해, 측벽 광검출기(100)는 입사광을 유도하기 위해 신중하게 설계된 도파관이 필요하지 않다. 그보다, 측벽 광검출기(100)는 측면 발광에 대해 전도성인 매우 큰 면적의 수평 배향 검출기의 역할을 한다. 게르마늄을 포함하는 i-층들은 비교적 큰 검출기 면적(예컨대, 300㎛2)에서도 높은 대역폭을 제공할 수 있으므로, 매우 높은 대역폭들에 대해 광학적 손실들이 감소되는 것 외에, 광학 스폿 크기 감소는 필요치 않다.
도 4a, 4b, 4c 및 4d는 일 실시예에 따른, 광학적으로 연결된 측벽 광검출기 쌍의 제조 동안 형성되는 중간 구조들의 단면도를 도시한다. 도 4는 기판의 지형적 피처의 형성을 도시한다. 예컨대, 광학 도파관(250)이 기판(101)의 층 내에 형성될 수 있다. 일 실시예에서, 광학 도파관(250)은 기판(101) 내부로 실질적으로 수직인 측벽들을 갖는 트렌치를 플라즈마 기반 에치 프로세스를 사용하여 비등방성 에칭하는 것에 의해 형성된다. 특정 실시예에서, 트렌치는 활성 트렌치 측벽 높이 H를 정의하는 깊이에 있는 절연체층(103)과 같은 하부 정지층에서 끝난다. 그러므로 트렌치 깊이는 대략 20 ㎛일 수 있는 한편, 평면 프로세싱을 촉진하기 위해 트렌치 폭은 바람직하게는 비교적 좁다. 예컨대, 트렌치 폭은 대략 3 내지 5 ㎛일 수 있다. 그러나, 평면 프로세싱이 바람직하지 않은 다른 실시예들에서, 트렌치 폭은 대략 수백 마이크로미터일 수 있다. 트렌치 에치를 사용하여 광학 도파관(250)을 정의한 후, 트렌치는 본 기술분야에 알려진 임의의 갭필(gap fill) 또는 평탄화 프로세스를 사용하여, 실리콘 이산화물 등과 같은 클래딩 재료로 실질적으로 채워질 수 있다.
도 4a에 더 도시된 것과 같이, 그 위에 측벽 검출기가 형성될 활성 트렌치 측벽들은 클래딩되지 않는 반면, 검출기가 아닌 측벽들(예컨대, 수동 트렌치 측벽들(106 및 107))은 클래딩층(240)으로 클래딩된다. 선택적 클래딩은, 예컨대 본 기술분야에 알려진 임의의 패터닝 및 에칭 기법을 사용하여 클래딩층(240)을 제거함으로써, 또는 후속으로 클래딩될 수동 측벽들(예컨대, 수동 측벽들(106 및 107))을 정의하는 제1 트렌치를 형성하고, 클래딩을 퇴적하고, 수동 측벽들이 클래딩된 후 클래딩되지 않을 활성 측벽(예컨대, 활성 트렌치 측벽(105))을 정의함으로써 달성될 수 있다.
도 4b에 도시된 것과 같이, 도핑된 층(110A)이 p-i-n 필름 스택의 일부로서 활성 트렌치 측벽(즉, 광학 도파관(250)의 활성 측벽) 위에 형성된다. 그러한 일 실시예에서, 도핑된 층(110A)은 도파관(250)의 활성 측벽 위에 에피택셜 성장된 실리콘 또는 실리콘 게르마늄 합금을 포함한다. 더 도시된 것과 같이, 제2 도핑된 층(110)이 도파관(250)의 제2 활성 측벽 위에 또한 형성된다. 그러한 일 실시예에서, 도핑된 층(110A) 및 제2 도핑된 층(110)은 동시에 동일한 두께 및 조성으로 에피택셜 성장된다.
도핑된 층(110A)의 형성 후, i-층(120A)이 도핑된 층(110A) 위에 에피택셜 성장될 수 있다. 도핑된 층(110A) 및 기판이 주로 실리콘인 특정 실시예들에서, i-층(120A)은 적어도 게르마늄 소스를 사용하여 충분한 두께로 성장되어, 본원의 다른 곳에서 설명한 광학적 특성들을 제공하도록 i-층의 밴드갭을 기판의 밴드갭에 비해 감소시킨다. 도 4b에 더 도시된 것과 같이, 제2 i-층(120)이 또한 제2 도핑된 층(110) 위에 형성된다. 그러한 일 실시예에서, i-층(120A) 및 제2 i-층(120)은 동일한 두께 및 조성으로 동시에 성장된다. 그 후, 본원의 다른 곳에 설명한 조성들을 달성하고, 제1 및 제2 광검출기를 위한 p-i-n 필름 스택들을 완성하기 위해 최종 에피택셜 성장을 사용하여 상보 도핑된 층들(130A 및 130)이 형성될 수 있다.
실시예에서, i-층(120A) 및 제2 i-층(120) 중 적어도 하나는 성장된 p-i-n 필름 스택의 광학 특성들을 수정하기 위한 종으로 임플랜트된다. i-층이 대부분 게르마늄인 일 실시예에서, i-층의 광학 특성들을 수정(예컨대, 측벽 광검출기(100)의 응답도를 튜닝)하기 위해 게르마늄 에피택셜층이 실리콘으로 임플랜트된다. 대안적인 실시예들에서, i-층의 광학 특성들을 수정하기 위해 실리콘 i-층이 게르마늄으로 임플랜트된다. 임플랜트를 사용하여 검출기의 광학 특성들을 튜닝하는 것은, 하나의 에피택셜 프로세스가 i-층(120A) 및 제2 i-층(120) 양쪽 모두를 형성하기 위해 사용될 수 있으며, 희생층들이 퇴적되고 제거되어야 할 필요가 없기 때문에 특히 유리하다. i-층들(120A 및 120) 양쪽 모두의 동시 형성 후, i-층(120A) 또는 제2 i-층(120) 중 하나의 광학 특성들이 마스킹된 임플랜트(masked implant) 또는 하이 앵글 임플랜트(high angle implant)를 사용하여 선택적으로 수정될 수 있다.
도 4c는, i-층(120A)이 임플랜트 종 플럭스를 수신하는 반면, 제2 i-층(120)은 광학 도파관(250)의 그림자에 의해 임플랜트 플럭스로부터 보호되도록 기판이 약 50-60도 기울어진 유리한 하이 앵글 임플랜트 실시예를 더 도시한다. 예시적인 실시예에서, i-층 임플랜트는 상보 도핑된 층(130A 및/또는 130)의 형성 후에 수행되지만, i-층 임플랜트는 상보 도핑된 층의 형성 전에 또한 수행될 수 있다. 활성 트렌치 측벽 높이 H에 따라, 광학 도파관(250)의 말단에 있는 임플랜트 종을 수신하는 딥 트렌치는, 클래딩으로 채워지는 비검출기 측벽(예컨대, 수동 트렌치 측벽들(106 및 107))을 정의하는 트렌치보다 실질적으로 더 넓어야 할 수 있다. 예컨대, 활성 트렌치 측벽 높이 H가 대략 20 내지 30 ㎛인 실시예에서, 활성 트렌치 측벽(105)을 정의하는 딥 트렌치는, 실질적으로 활성 트렌치 측벽 전체의 임플랜트를 허용하기 위해 대략 100 ㎛의 폭 크기를 갖는다(활성 트렌치 측벽(105)에 수직인 방향 벡터를 따라 측정될 때).
게르마늄 에피택셜 i-층(120A) 및 게르마늄 에피택셜 제2 i-층(120)을 사용하는 일 실시예에서, 850 nm보다 1310 nm에서 더 낮은 응답도를 위해, 실리콘이 i-층(120A) 내에 하이 앵글로 적어도 10 원자% 실리콘에 도달하도록 임플랜트된다. 하이 앵글 실리콘 임플랜트 동안 광학 도파관(250)에 의해 차단되는 제2 i-층(120)은, 성장될 때 거의 순수한 게르마늄으로 유지되므로, 1310 nm에서 높은 응답도를 보유한다. 제2 실리콘 i-층이 차단되는 동안 실리콘 i-층 내에 게르마늄이 임플랜트되는 대안적인 실시예들이 또한 가능하지만, 게르마늄을 임플랜트하는 것은 더 어려울 수 있으며, 수용 가능한 성능을 목적으로 응답도를 튜닝하기 위해 비교적 더 큰 양의 게르마늄(예컨대, 30 원자%를 초과하는)이 요구될 수 있다.
광학 특성 튜닝 임플랜트 후, 제1 i-층 반도체 필름의 광학 특성들을 제2 i-층 반도체 필름에 대해 수정하기 위해 열 어닐링이 임플랜트 종들을 활성화시킨다. 그러한 일 실시예에서, 측벽 광검출기(100)의 1310 nm 투과율을 제2 측벽 광검출기(270)의 투과율보다 상당히 높은 레벨로 증가시키기 위해, 600 내지 850℃ 범위의 온도에서 어닐링이 수행된다. 어닐링 동안, i-층(120A) 및 제2 i-층(120) 양쪽 모두에서 실리콘 및 게르마늄의 일부 확산이 예상될 수 있다. 그러나, i-층(120A)의 실리콘 농도 프로파일은 임플랜트를 나타낼 것이다. 예컨대, 실리콘 농도 프로파일은 i-층(120A)의 필름 두께의 비선형 함수일 수 있다. 반면에, 실리콘 임플랜트로부터 차단된 제2 i-층(120)의 퇴적된 게르마늄은 i-층 두께의 대부분이 실질적으로 순수 게르마늄으로 유지되면서 단지 i-층(120)의 인터페이스에서만 실리콘의 증가된 농도를 가질 것이다(예컨대, 확산 혼합).
예컨대 전극들(도시되지 않음)을 측벽 광검출기들(100 및 270)의 p-i-n 필름 스택들에 연결하는 종래의 제조 기법들을 사용하여 도 4d에 도시된 구조를 완성함과 동시에, 광학적으로 연결된 측벽 광검출기 디바이스는 광의 복수의 파장들(예컨대, hυ1 및 hυ2)을 검출하도록 기능한다.
그러므로, 측벽 광검출기, 제조 방법 및 광학 컴포넌트 통합에의 적용이 개시되었다. 본 발명은 구조적 특징들 또는 방법론적 행동들에 구체적인 언어로 설명되었으나, 첨부된 청구항들에서 정의되는 본 발명은 설명한 특정한 특징들 또는 행동들에 반드시 제한되지 않는다는 것을 이해해야 한다. 개시된 특정한 특징들 또는 행동들은 본 발명을 제한하기보다는, 단지 예시하기 위해 제공된 청구된 발명의 특히 적절한 구현들로 이해해야 한다.

Claims (20)

  1. 실질적으로 수직인 트렌치 측벽이 내부에 형성된 기판 반도체 필름;
    상기 트렌치 측벽 위에 배치된 제1 p-i-n 필름 스택; 및
    상기 트렌치 측벽 위에 제1 광검출기를 형성하기 위해 상기 제1 p-i-n 필름 스택의 p-타입 및 n-타입 층에 연결된 전극들의 쌍
    을 포함하는 광자(photonic) 디바이스.
  2. 제1항에 있어서,
    상기 제1 p-i-n 필름 스택은 상기 기판 반도체 필름의 격자 상수와 상이한 격자 상수를 갖는 제1 i-층 반도체를 포함하는 광자 디바이스.
  3. 제2항에 있어서,
    상기 제1 i-층 반도체 필름은 제1 광 파장을 흡수하고 상기 제1 광 파장보다 큰 제2 광 파장을 실질적으로 통과시키기 위해 상기 기판 반도체 필름보다 좁은 밴드갭을 갖는 광자 디바이스.
  4. 제3항에 있어서,
    상기 기판 반도체 필름은 주로 실리콘 격자 원자들을 포함하며, 상기 제1 i-층 반도체 필름은 적어도 10 원자% 실리콘을 갖는 실리콘 게르마늄 합금을 포함하는 광자 디바이스.
  5. 제2항에 있어서,
    상기 트렌치 측벽 상의 광검출기 면적은 적어도 300㎛2이며, 상기 제1 i-층 반도체 필름의 필름 두께는 대략 1.5㎛ 내지 대략 3.0㎛인 광자 디바이스.
  6. 제2항에 있어서,
    상기 기판 반도체 필름 내에 형성된 제2 트렌치 측벽;
    상기 제2 트렌치 측벽 위에 배치된 제2 p-i-n 필름 스택 - 상기 제2 p-i-n 필름 스택은 상기 제2 광 파장을 흡수하기 위해 상기 제1 i-층 반도체 필름의 밴드갭과 상이한 밴드갭을 갖는 제2 i-층 반도체 필름을 포함함 -; 및
    상기 제2 트렌치 측벽 위에 제2 측벽 광검출기를 형성하기 위해 상기 제2 p-i-n 필름 스택에 연결된 전극들의 제2 쌍
    을 더 포함하는 광자 디바이스.
  7. 제6항에 있어서,
    상기 기판 반도체 필름 내에 형성되며, 상기 제1 측벽 광검출기로부터의 상기 제2 광 파장을 포함하는 광을 상기 제2 측벽 광검출기에 광학적으로 연결하기 위해 상기 제1 및 상기 제2 측벽 광검출기들 사이의 거리의 적어도 일부분에 걸친 광학 도파관(waveguide)을 더 포함하는 광자 디바이스.
  8. 제6항에 있어서,
    상기 기판 반도체 필름은 실질적으로 실리콘이며, 상기 제1 i-층 반도체 필름은 상기 제2 i-층 반도체 필름보다 높은 실리콘 함량을 갖는 실리콘 게르마늄 합금을 포함하며, 상기 제1 i-층 반도체 필름은 상기 제2 i-층 반도체 필름과 실질적으로 동일한 필름 두께를 갖는 광자 디바이스.
  9. 제8항에 있어서,
    제1 i-층 반도체 내의 상기 실리콘 농도 프로파일은 제1 i-층 반도체 필름 두께의 비선형 함수이며, 제2 i-층 반도체는 실질적으로 순수 게르마늄인 광자 디바이스.
  10. 제6항에 있어서,
    상기 제2 광 파장을 상기 제2 p-i-n 필름 스택으로 반사하기 위해 상기 제2 p-i-n 필름 스택 위에 반사체층을 더 포함하는 광자 디바이스.
  11. 제1항의 광자 디바이스; 및
    상기 제1 측벽 광검출기의 다운스트림으로 광학적으로 연결된 광학 디먹스(demux)
    를 포함하는 시스템.
  12. 제11항에 있어서,
    상기 광학 디먹스에 다운스트림으로 광학적으로 연결된 복수의 장파장 측벽 광검출기들을 더 포함하며, 상기 장파장 측벽 광검출기들 각각은,
    상기 기판 반도체 필름 내에 형성된 제2 트렌치 측벽;
    상기 제2 트렌치 측벽 위에 배치된 제2 p-i-n 필름 스택 - 상기 제2 p-i-n 필름 스택은 제2 광 파장을 흡수하기 위해 상기 제1 i-층 반도체 필름의 밴드갭과 상이한 밴드갭을 가진 제2 i-층 반도체 필름을 포함함 -; 및
    검출기 면적의 대부분이 상기 제2 트렌치 측벽 위에 있는 제2 측벽 광검출기를 형성하기 위해 상기 제2 p-i-n 스택에 연결된 전극들의 제2 쌍을 더 포함하는 시스템.
  13. 광자 디바이스를 형성하는 방법으로서,
    실질적으로 수직인 측벽을 갖는 제1 트렌치를 기판 반도체 필름 내에 에칭하는 단계;
    상기 제1 트렌치 측벽 위에 제1 p-i-n 필름 스택을 형성하는 단계; 및
    검출기 면적의 대부분이 제1 트렌치 측벽 위에 있는 제1 측벽 광검출기를 형성하기 위해 상기 제1 p-i-n 필름 스택의 p-타입 및 n-타입 층에 연결된 전극들의 제1 쌍을 형성하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서,
    상기 제1 p-i-n 필름 스택을 형성하는 단계는,
    상기 제1 트렌치 측벽 위에 제1 도전 타입의 제1 도핑된 반도체층을 형성하는 단계;
    상기 제1 도핑된 반도체층 위에 제1 i-층 반도체 필름을 에피택셜 성장시키는 단계 - 상기 제1 i-층 반도체 필름은 상기 기판 반도체 필름과 상이한 격자 상수를 가짐 -; 및
    상기 제1 i-층 반도체 필름 위에 상기 제1 도핑된 반도체 층에 상보적인 제2 도전 타입의 제2 도핑된 반도체층을 형성하는 단계
    를 더 포함하는 방법.
  15. 제13항에 있어서,
    실질적으로 수직인 측벽을 갖는 제2 트렌치를 상기 기판 반도체 필름 내에 에칭하는 단계;
    상기 제2 트렌치 측벽 위에 제2 p-i-n 필름 스택을 형성하는 단계 - 상기 형성 단계는 상기 제2 트렌치 측벽 위에 제2 i-층 반도체를 에피택셜 성장시키는 단계를 포함함 -; 및
    상기 제2 트렌치 측벽 위에 제2 광검출기를 형성하기 위해 상기 제2 p-i-n 필름 스택에 연결된 전극들의 제2 쌍을 형성하는 단계
    를 더 포함하는 방법.
  16. 제15항에 있어서,
    상기 제2 트렌치는 상기 제1 트렌치와 실질적으로 동시에 에칭되며, 상기 제2 p-i-n 필름 스택을 형성하는 단계는,
    상기 제1 트렌치 측벽 위에 상기 제1 도핑된 반도체층이 형성되는 것과 실질적으로 동시에 상기 제2 트렌치 측벽 위에 상기 제1 도핑된 반도체층을 형성하는 단계; 및
    상기 제1 i-층 반도체 필름이 에피택셜 성장되는 것과 실질적으로 동시에 상기 제1 도핑된 반도체층 위에 상기 제2 i-층 반도체를 에피택셜 성장시키는 단계
    를 포함하는 방법.
  17. 제15항에 있어서,
    상기 제1 p-i-n 필름 스택을 형성하는 단계는,
    임플랜트 종(implant species)의 상기 제2 i-층 반도체 필름으로의 임플랜트를 방지하기 위해 상기 제2 트렌치 측벽이 임플랜트 종 플럭스(flux)로부터 차단되는 동안, 상기 제1 i-층 반도체 필름 내에 종을 임플랜트하기 위해 상기 임플랜트 종 플럭스에 노출된 상기 제1 트렌치 측벽에 대해 하이 앵글(high angle) 임플랜트를 수행하는 단계
    를 더 포함하는 방법.
  18. 제17항에 있어서,
    상기 제1 i-층 반도체 필름의 밴드갭을 상기 제2 i-층 반도체 필름에 대해 수정하기 위해, 상기 임플랜트 종을 활성화시키는 열 어닐링을 수행하는 단계를 더 포함하는 방법.
  19. 제18항에 있어서,
    상기 제1 및 제2 광검출기들을 광학적으로 연결하기 위해 상기 기판 반도체 필름 내에 도파관을 형성하는 단계를 더 포함하는 방법.
  20. 제16항에 있어서,
    상기 제1 도핑된 반도체 층을 형성하는 단계는,
    적어도 60 원자%인 그레이딩된 또는 일정한 실리콘 농도를 갖는 실리콘 게르마늄 합금을 에피택셜 성장시키는 단계를 더 포함하는 방법.
KR1020117029830A 2009-06-30 2010-05-13 측벽 광검출기 KR101464817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/495,665 US8278741B2 (en) 2009-06-30 2009-06-30 Sidewall photodetector
US12/495,665 2009-06-30
PCT/US2010/034755 WO2011008330A1 (en) 2009-06-30 2010-05-13 Sidewall photodetector

Publications (2)

Publication Number Publication Date
KR20120027343A true KR20120027343A (ko) 2012-03-21
KR101464817B1 KR101464817B1 (ko) 2014-11-25

Family

ID=43379751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117029830A KR101464817B1 (ko) 2009-06-30 2010-05-13 측벽 광검출기

Country Status (8)

Country Link
US (1) US8278741B2 (ko)
EP (1) EP2449600A4 (ko)
JP (1) JP5678047B2 (ko)
KR (1) KR101464817B1 (ko)
CN (2) CN102460735A (ko)
BR (1) BRPI1009639A2 (ko)
TW (1) TWI411120B (ko)
WO (1) WO2011008330A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8625937B2 (en) * 2011-06-30 2014-01-07 Intel Corporation Multimode optical coupler
US9117946B2 (en) 2013-01-15 2015-08-25 International Business Machines Corporation Buried waveguide photodetector
US9229164B2 (en) 2013-04-23 2016-01-05 Globalfoundries Inc. Butt-coupled buried waveguide photodetector
GB2513367A (en) * 2013-04-25 2014-10-29 Bae Systems Plc Improvements in and relating to sensitivity time control for radars
KR20170077241A (ko) 2014-11-13 2017-07-05 아티룩스 인코포레이티드 광 흡수 장치
US9799689B2 (en) 2014-11-13 2017-10-24 Artilux Inc. Light absorption apparatus
FR3054894A1 (fr) * 2016-08-03 2018-02-09 Stmicroelectronics (Crolles 2) Sas Dispositif integre photonique a compacite amelioree
FR3078827B1 (fr) 2018-03-07 2022-04-01 St Microelectronics Crolles 2 Sas Photodiode en germanium
US11075307B2 (en) * 2019-07-18 2021-07-27 International Business Machines Corporation Compact electro-optical devices with laterally grown contact layers
US11199672B1 (en) * 2020-06-15 2021-12-14 Globalfoundries U.S. Inc. Multiple waveguide coupling to one or more photodetectors

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266503A (ja) * 1986-05-14 1987-11-19 Nippon Telegr & Teleph Corp <Ntt> 光複合機能素子
US5206920A (en) * 1991-02-01 1993-04-27 Siemens Aktiengesellschaft Integrated optical arrangement for demultiplexing a plurality of different wavelength channels and the method of manufacture
JPH1140823A (ja) * 1997-05-22 1999-02-12 Fujitsu Ltd 光検出器モジュール
JPH11103088A (ja) * 1997-09-26 1999-04-13 Furukawa Electric Co Ltd:The 半導体導波路型受光素子
JPH11238902A (ja) * 1998-02-19 1999-08-31 Nec Corp 半導体光検出装置及び半導体光検出装置の製造方法
JP2000019336A (ja) * 1998-07-06 2000-01-21 Japan Aviation Electronics Ind Ltd 光分波器
US6785447B2 (en) * 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6232626B1 (en) * 1999-02-01 2001-05-15 Micron Technology, Inc. Trench photosensor for a CMOS imager
US6207975B1 (en) * 1999-03-23 2001-03-27 Trw Inc. Angle cavity resonant photodetector
FR2791810B1 (fr) * 1999-03-31 2001-06-22 France Telecom Procede de fabrication d'une heterostructure planaire
JP2003152216A (ja) 2001-11-16 2003-05-23 Anritsu Corp 半導体受光素子
US7006719B2 (en) * 2002-03-08 2006-02-28 Infinera Corporation In-wafer testing of integrated optical components in photonic integrated circuits (PICs)
US6985646B2 (en) * 2003-01-24 2006-01-10 Xponent Photonics Inc Etched-facet semiconductor optical component with integrated end-coupled waveguide and methods of fabrication and use thereof
US7075165B2 (en) * 2003-05-29 2006-07-11 Applied Material, Inc. Embedded waveguide detectors
US7129488B2 (en) * 2003-12-23 2006-10-31 Sharp Laboratories Of America, Inc. Surface-normal optical path structure for infrared photodetection
JP2005203757A (ja) * 2004-01-12 2005-07-28 Sharp Corp 赤外線光検出用垂直光路構造
TWI237905B (en) * 2004-04-08 2005-08-11 Powerchip Semiconductor Corp Manufacturing method of photodiode
WO2006091741A2 (en) * 2005-02-23 2006-08-31 Georgia Tech Research Corporation Edge viewing photodetector
JP2007027463A (ja) * 2005-07-19 2007-02-01 Fujitsu Ltd 半導体受光素子
US7741172B2 (en) * 2005-08-10 2010-06-22 Icemos Technology Ltd. Positive-intrinsic-negative (PIN)/negative-intrinsic-positive (NIP) diode
US7880204B2 (en) * 2006-10-02 2011-02-01 Massachusetts Institute Of Technology System and method for providing a high frequency response silicon photodetector
US8030684B2 (en) * 2007-07-18 2011-10-04 Jds Uniphase Corporation Mesa-type photodetectors with lateral diffusion junctions

Also Published As

Publication number Publication date
TWI411120B (zh) 2013-10-01
CN102460735A (zh) 2012-05-16
CN101937938A (zh) 2011-01-05
US8278741B2 (en) 2012-10-02
EP2449600A1 (en) 2012-05-09
JP2012531038A (ja) 2012-12-06
BRPI1009639A2 (pt) 2016-03-15
CN101937938B (zh) 2012-11-28
KR101464817B1 (ko) 2014-11-25
WO2011008330A1 (en) 2011-01-20
JP5678047B2 (ja) 2015-02-25
EP2449600A4 (en) 2017-12-27
TW201115772A (en) 2011-05-01
US20100327381A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
KR101464817B1 (ko) 측벽 광검출기
US10622498B2 (en) Microstructure enhanced absorption photosensitive devices
US9818893B2 (en) Microstructure enhanced absorption photosensitive devices
KR101374485B1 (ko) 인장 변형된 반도체 광자 방출 및 검출 장치 그리고 집적된 광자 시스템
US9153715B2 (en) Polysilicon photodetector, methods and applications
US8938134B2 (en) Hybrid optical modulator for photonic integrated circuit devices
WO2009110632A1 (ja) ＳｉＧｅフォトダイオード
JP2008526003A (ja) ゲルマニウムオンシリコンの光検出器
US11923466B2 (en) Photodetector with integrated reflective grating structure
US20230215962A1 (en) Microstructure enhanced absorption photosensitive devices
US11309444B1 (en) Microstructure enhanced absorption photosensitive devices
US11621360B2 (en) Microstructure enhanced absorption photosensitive devices
US20240063317A1 (en) Microstructure enhanced absorption photosensitive devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 4