KR20120013844A - 박막트랜지스터를 구비한 표시장치 및 그 제조방법 - Google Patents
박막트랜지스터를 구비한 표시장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR20120013844A KR20120013844A KR1020100076118A KR20100076118A KR20120013844A KR 20120013844 A KR20120013844 A KR 20120013844A KR 1020100076118 A KR1020100076118 A KR 1020100076118A KR 20100076118 A KR20100076118 A KR 20100076118A KR 20120013844 A KR20120013844 A KR 20120013844A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- substrate
- forming
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 239000010409 thin film Substances 0.000 title abstract description 29
- 239000010410 layer Substances 0.000 claims description 171
- 239000000758 substrate Substances 0.000 claims description 63
- 238000005530 etching Methods 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000002425 crystallisation Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 15
- 230000008025 crystallization Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000004904 shortening Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막트랜지스터를 구비한 표시장치 및 그 제조방법을 개시한다. 개시된 박막트랜지스터를 구비한 표시장치는, 기판; 상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 상기 데이터 라인과 평행한 방향하고, 상기 화소 영역의 중앙을 중심으로 상하 서로 대칭 구조를 갖는 화소 전극; 및 상기 게이트 라인과 데이터 라인으로부터 각각 연장 형성된 게이트 패드 및 데이터 패드를 포함하고, 상기 스위칭 소자의 게이트 전극은 상기 게이트 라인과 분리된 층에 형성되고, 상기 게이트 전극의 일부와 상기 게이트 라인이 오버랩되면서 면접촉에 의해 전기적으로 연결된 것을 특징으로 한다.
본 발명은 박막트랜지스터의 채널층 두께를 균일하게 하고, 식각 공정으로부터 채널층이 손상되는 것을 방지하여, 소자 특성을 개선한 효과가 있다.
본 발명은 박막트랜지스터의 채널층 두께를 균일하게 하고, 식각 공정으로부터 채널층이 손상되는 것을 방지하여, 소자 특성을 개선한 효과가 있다.
Description
본원 발명은 평판형 표시장치에 관한 것이다.
일반적으로, 다결정 실리콘층은 높은 전계 효과 이동도와 고속 동작 회로에 적용이 가능하며 CMOS 회로 구성이 가능하다는 장점이 있어 박막트랜지스터용 반도체층의 용도로서 많이 사용되고 있다. 이러한 다결정 실리콘층을 이용한 박막트랜지스터는 주로 평판형 표시장치의 구동소자로 사용된다. 특히, 능동 행렬 액정 디스플레이 장치(AMLCD)의 능동소자와 유기 전계 발광 소자(OLED)의 스위칭 소자 및 구동 소자에 사용된다.
상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization)및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있는데, 고상 결정화법은 비정질 실리콘층을 박막트랜지스터가 사용되는 디스플레이 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 비정질 실리콘층에 주사하여 매우 짧은 시간 동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이며, 금속 유도 결정화법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘층이 다결정 실리콘층으로 상 변화가 유도되는 현상을 이용하는 방법이고, 금속유도 측면 결정화법은 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 비정질 실리콘층의 결정화를 유도하는 방법을 이용하는 결정화 방법이다.
도 1a 내지 도 1e는 종래 기술에 따른 박막트랜지스터를 구비한 표시장치 제조방법을 도시한 도면이다.
도 1a 내지 도 1e를 참조하면, 유리 또는 플라스틱과 같은 기판(10)상에 버퍼층(11)을 형성한다. 상기 버퍼층(11)은 상기 기판(10)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달 속도를 조절함으로써, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이어서, 상기 버퍼층(11) 상에 비정질 실리콘층을 형성한 다음, 결정화 공정을 진행하고, 이후, 세정공정(Buffer Oxide Echant)을 진행한다.
그런 다음, 도핑된(n+ 또는 p+) 비정질실리콘층(15)을 형성한 다음, 포토공정과 식각 공정을 진행하여 상기 버퍼층(11) 상에 박막트랜지스터의 채널층(14)과 상기 채널층(14) 상에 도핑된 비정질실리콘층(15)을 형성한다.
그런 다음, 도 1b에 도시한 바와 같이, 채널층(14)이 형성된 기판(10) 상에 금속막을 형성한 다음, 포토공정 및 식각 공정을 진행하여 소스/드레인 전극(17a, 17b) 및 오믹콘택층(15a)을 형성한다. 이때, 오믹콘택층(15a)을 형성하는 방법은 상기 금속막을 습식각 공정으로 식각하여 소스/드레인 전극(17a, 17b)을 형성한 다음, 소스/드레인 전극(17a, 17b) 사이의 노출된 도핑된 비정질실리콘층(15)을 건식각하여 형성한다.
그런 다음, 도 1c에 도시한 바와 같이, 층간절연막(18)을 형성하고, 이후 금속막을 기판(10) 상에 형성한 다음, 포토공정과 식각 공정을 진행하여 상기 채널층(14)과 대응되도록 층간절연막(18) 상에 게이트 전극(20)을 형성한다.
상기와 같이, 기판(10) 상에 게이트 전극(20)이 형성되면, 도 1d 및 도 1e에 도시한 바와 같이, 보호막(21)을 기판(10) 상에 형성한 다음, 드레인 전극(17b)의 일부를 노출되도록 콘택홀을 형성한다. 계속해서 투명성 도전물질을 기판(10) 상에 형성한 다음, 화소전극(22)을 형성한다.
하지만, 종래 기술과 같이 채널층(14)을 형성하기 위해 도핑된 비정질실리콘층(15)을 건식각(Dry etch)하면, 하부에 형성된 채널층(14)이 손상되는 문제가 있다.
특히, 화학기상증착 공정에 따라 형성되는 채널층(14)과 도핑된 비정질실리콘층(15)은 일정한 두께 편차를 갖는데, 건식각 공정을 진행하면서 채널층(14) 표면의 일부가 제거되면 두께 편차는 더욱 커진다.
아울러, 건식각 공정 후 게이트 절연막 증착 전에 HF를 이용한 자연산화막 제거 공정이 진행되기 때문에 채널층(14) 표면의 손상은 더욱 커지는 문제가 있다.
또한, 결정화된 채널층(14)은 비정질실리콘층 보다 이동도(mobility)가 훨씬 크기 때문에 결정화된 채널층을 사용하는 박막트랜지스터의 전기적 특성 편차는 더욱 커진다.
도 2는 종래 기술에 따라 제조된 박막트랜지스터의 소자 특성을 도시한 그래프로서, 도 2를 참조하면, 종래 박막트랜지스터는 채널층의 증착편차, 식각으로 인한 편차, HF에 의한 편차로 인하여 박막트랜지스터의 위치별 특성 곡선들의 편차가 큰 것을 볼 수 있다.
예를 들어, -5V의 Vgs 전압과 10V의 Vgs 전압에서의 전류 특성(IDS)을 보면 서로 편차가 큰 것을 볼 수 있다. 즉, 박막트랜지스터에 공급되는 Vgs의 전압이 동일하더라도 각 위치별 서로 다른 전류 특성을 보이는 문제가 발생한다.
본 발명은 박막트랜지스터의 채널층 두께를 균일하게 하고, 식각 공정으로부터 채널층이 손상되는 것을 방지하여, 소자 특성을 개선한 박막 트랜지스터를 구비한 표시장치 및 그 제조방법을 제공함에 목적이 있다.
또한, 본 발명은 박막트랜지스터의 드레인 전극과 화소전극을 직접 콘택시킴으로써, 마스크 공정을 줄일 수 있는 박막트랜지스터를 구비한 표시장치 및 그 제조방법을 제공함에 다른 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 박막트랜지스터를 구비한 표시장치는, 기판; 상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자; 상기 화소 영역에 상기 데이터 라인과 평행한 방향하고, 상기 화소 영역의 중앙을 중심으로 상하 서로 대칭 구조를 갖는 화소 전극; 및 상기 게이트 라인과 데이터 라인으로부터 각각 연장 형성된 게이트 패드 및 데이터 패드를 포함하고, 상기 스위칭 소자의 게이트 전극은 상기 게이트 라인과 분리된 층에 형성되고, 상기 게이트 전극의 일부와 상기 게이트 라인이 오버랩되면서 면접촉에 의해 전기적으로 연결된 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 의한 표시장치 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 버퍼층, 금속층, 제 1 보호층, 게이트 절연막 및 비정질실리콘층을 순차적으로 형성한 다음, 결정화 공정을 진행하여 비정질실리콘층을 액티브층으로 형성하는 단계; 상기 액티브층이 형성된 기판 상에 하프톤 마스크 또는 회절 마스크를 이용하는 포토 공정을 진행하여 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 식각 공정을 진행하여, 상기 액티브층 패턴, 게이트 절연막 패턴을 형성하는 단계; 상기 감광막패턴을 에싱한 다음, 남아 있는 감광막패턴을 마스크로 상기 액티브층 패턴의 일부와 제 1 보호층을 식각하여 채널층 및 보호층 패턴을 형성하는 단계; 상기 감광막패턴을 제거한 다음, 상기 금속층을 식각하여 상기 보호층패턴 하부에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 금속 막을 형성한 다음, 식각하여 게이트 라인 및 게이트 패드를 형성하는 단계; 상기 게이트 라인이 형성된 기판 상에 층간 절연막을 형성하고, 계속해서 소스ㆍ드레인 금속막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계; 상기 소스ㆍ드레인 전극이 형성된 기판 상에 제 2 보호층을 형성한 다음, 콘택홀 공정을 진행하는 단계; 및 상기 콘택홀이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 식각 공정을 진행하여 화소 전극을 형성하는 단계를 포함한다.
또한, 본 발명의 또 다른 실시예에 의한 표시장치 제조방법은, 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 버퍼층, 금속층, 제 1 보호층, 게이트 절연막 및 비정질실리콘층을 순차적으로 형성한 다음, 결정화 공정을 진행하여 비정질실리콘층을 액티브층으로 형성하는 단계; 상기 액티브층이 형성된 기판 상에 하프톤 마스크 또는 회절 마스크를 이용하는 포토 공정을 진행하여 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 식각 공정을 진행하여, 상기 액티브층 패턴, 게이트 절연막 패턴을 형성하는 단계; 상기 감광막패턴을 에싱한 다음, 남아 있는 감광막패턴을 마스크로 상기 액티브층 패턴의 일부와 제 1 보호층을 식각하여 채널층 및 보호층 패턴을 형성하는 단계; 상기 감광막패턴을 제거한 다음, 상기 금속층을 식각하여 상기 보호층패턴 하부에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 금속막을 형성한 다음, 식각하여 게이트 라인, 게이트 패드 및 데이터 패드를 동시에 형성하는 단계; 상기 게이트 라인이 형성된 기판 상에 층간 절연막을 형성하고, 계속해서 소스ㆍ드레인 금속막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극을 형성하는 단계; 상기 소스ㆍ드레인 전극이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 식각 공정을 진행하여 상기 드레인 전극과 직접 콘택되는 화소 전극을 형성하는 단계; 및 상기 화소 전극이 형성된 기판 상에 제 2 보호층을 형성한 다음, 상기 화소 전극 및 패드 영역을 노출시키는 단계를 포함한다.
본 발명은 박막트랜지스터의 채널층 두께를 균일하게 하고, 식각 공정으로부터 채널층이 손상되는 것을 방지하여, 소자 특성을 개선한 효과가 있다.
또한, 본 발명은 박막트랜지스터의 드레인 전극과 화소전극을 직접 콘택시킴으로써, 마스크 공정을 줄일 수 있는 효과가 있다.
도 1a 내지 도 1e는 종래 기술에 따른 박막트랜지스터를 구비한 표시장치 제조방법을 도시한 도면이다.
도 2는 종래 기술에 따라 제조된 박막트랜지스터의 소자 특성을 도시한 그래프이다.
도 3은 본 발명에 따른 표시장치의 화소 구조를 도시한 도면이다.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ',Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'선을 따라 표시장치 제조방법을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치 제조방법을 설명하기 위한 도면이다.
도 2는 종래 기술에 따라 제조된 박막트랜지스터의 소자 특성을 도시한 그래프이다.
도 3은 본 발명에 따른 표시장치의 화소 구조를 도시한 도면이다.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ',Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'선을 따라 표시장치 제조방법을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치 제조방법을 설명하기 위한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명에 따른 표시장치의 화소 구조를 도시한 도면이다.
도 3을 참조하면, 본 발명의 표시장치는 복수개의 화소 영역이 형성된 표시 영역과 패드 영역이 형성되는 비표시 영역으로 구분되고, 게이트 라인(101)과 데이터 라인(103)이 교차 배열되어 화소 영역(sub-pixel region)을 정의한다.
상기 게이트 라인(101)과 데이터 라인(103)이 교차되는 영역에는 스위칭 소자인 박막 트랜지스터(TFT)가 배치되어 있다. 박막 트랜지스터는, 상기 게이트 라인(101)보다 폭이 넓게 화소 영역 방향에 형성된 게이트 전극(101a), 소스/드레인 전극 및 채널층(미도시)을 포함한다.
본 발명에서는 게이트 전극(101a)을 상기 게이트 라인(101)과 별개의 금속층으로 형성하고, 상기 게이트 전극(101a)의 일부에 상기 게이트 라인(101)이 오버랩되면서 면접촉에 의해 전기적 연결이 될 수 있도록 하였다.(구체적인 설명은 도 4a 내지 4g에서 설명한다.)
상기 화소 영역에는 플레이트(plate) 구조를 갖는 화소 전극(109)이 상기 데이터 라인(103)과 평행한 방향으로 배치되어 있다. 또한, 상기 화소 영역에는 상기 게이트 라인(101)과 대향하도록 공통라인(미도시)이 형성되어, 화소 전극(109)과 스토리지 커패시턴스를 형성할 수 있다.
상기 화소 전극(109)은 제 1 콘택홀(201)을 통해 박막트랜지스터의 드레인 전극과 전기적으로 연결된다.
또한, 패드 영역에는 상기 게이트 라인(101)으로부터 연장된 게이트 패드(110)와, 상기 데이터 라인(103)으로부터 연장된 데이터 패드(130)가 형성되어 있다.
상기 게이트 패드(110)에는 게이트 패드 콘택부(120)가 형성되어 있고, 데이터 패드(130)에는 데이터 패드 콘택부(140)가 각각 투명성 도전물질로 형성되어 있다. 상기 게이트 패드 콘택부(120)는 제 2 콘택홀(202)을 통해 상기 게이트 패드(110)와 전기적으로 연결되고, 상기 데이터 패드 콘택부(140)는 제 3 콘택홀(203)을 통해 상기 데이터 패드(130)와 전기적으로 연결된다.
도 4a 내지 도 4g는 상기 도 3의 Ⅰ-Ⅰ',Ⅱ-Ⅱ' 및 Ⅲ-Ⅲ'선을 따라 표시장치 제조방법을 설명하기 위한 도면이다.
도 4a 내지 도 4g를 참조하며, 본 발명의 일실시예에 의한 표시장치는, 기판(100)상에 버퍼층(111)을 형성한다. 상기 버퍼층(111)은 화학적 기상 증착(Chemical Vapor Deposition)법 또는 물리적 기상 증착(Physical Vapor Deposition)법을 이용하여 실리콘 산화막, 실리콘 질화막과 같은 절연막을 이용하여 단층 또는 이들의 적층구조로 형성한다. 이때 상기 버퍼층(111)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달 속도를 조절함으로써, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
상기와 같이, 버퍼층(111)이 기판(100) 상에 형성되면, 금속층(112)을 기판(100)의 전 영역 상에 형성한다. 상기 금속층(112)은 Mo 또는 이를 포함하는 합금으로 형성될 수 있고, 두께는 100~1000Å로 형성한다.
상기와 같이, 금속층(112)이 기판(100) 상에 형성되면 계속해서 제 1 보호층(113)과 게이트 절연막(114) 및 비정질 실리콘막을 형성한다. 상기 제 1 보호층(113)은 도핑된(n+ 또는 p+) 실리콘막일 수 있고, 두께는 300~1000Å으로 형성한다. 또한, 게이트 절연막(114)은 SiO2 계열의 절연막을 사용하고, 두께는 500~4000Å으로 형성될 수 있다.
상기와 같이 게이트 절연막(114) 및 비정질 실리콘막이 기판(100) 상에 형성되면, 결정화 공정을 진행하여 상기 게이트 절연막(114) 상에 액티브층(115)을 형성한다.
도 4b를 참조하면, 상기 결과물 상에 포토공정 및 식각 공정을 진행하여 액티브층 패턴(125)을 형성한다. 상기 포토공정에서는 하프톤 마스크 또는 회절 마스크를 이용하여 액티브층 패턴(125)이 형성될 영역에 두께가 서로 다른 감광막패턴(300)을 형성한다.
상기 액티브층 패턴(125)은 감광막패턴(300)을 마스크로 하여 액티브층(115)을 식각하여 형성한다. 이후 감광막패턴(300)을 마스크로 하여 계속 식각 공정을 진행하여 게이트 절연막(114)을 식각하여, 상기 액티브층 패턴(125) 하부에 게이트 절연막 패턴(114a)을 형성한다.
따라서, 게이트 패드 영역(Ⅱ-Ⅱ')과 데이터 패드 영역(Ⅲ-Ⅲ')의 기판(100) 상에는 액티브층(115)과 게이트 절연막(114)이 모두 제거되어 있다.
상기와 같이, 액티브층 패턴(125)이 기판(100) 상에 형성되면, 도 4c에 도시한 바와 같이, 감광막패턴(300)을 에싱(ashing)한다. 에싱 공정에 의해 노출된 액티브층 패턴(125)의 일부와 상기 게이트 절연막 패턴(114a)의 하부에 형성된 제 1 보호층(113)을 식각하여, 채널층(126)과 보호층 패턴(113a)을 형성한다. 상기 제 1 보호층(113)은 액티브층 패턴(125)과 게이트 절연막 패턴(114a)을 마스크로 하여 패터닝된다.
그런 다음, 감광막패턴(300)을 스트립(strip) 하여 제거한다.
따라서, 박막 트랜지스터 영역(Ⅰ-Ⅰ')에는 상기 금속층(112) 상에 보호층 패턴(113a), 게이트 절연막 패턴(114a) 및 채널층(126)이 순차적으로 적층된 구조로 형성된다. 또한, 게이트 패드 영역(Ⅱ-Ⅱ')과 데이터 패드 영역(Ⅲ-Ⅲ')의 기판(100) 상에는 버퍼층(111)과 금속층(112)만 남아 있고, 액티브층(115)과 게이트 절연막(114)은 모두 제거된다.
상기와 같이, 채널층(126)이 기판(100) 상에 형성되면 도 4d에 도시한 바와 같이, 포토 공정을 진행하여 상기 보호층 패턴(113a) 하부에 형성된 금속층을 식각하여 게이트 전극(101a)을 형성한다. 이때, 게이트 패드 영역과 데이터 패드 영역에는 금속층이 모두 제거된다.
하지만, 포토 공정 없이 상기 채널층(126), 게이트 절연막 패턴(114a) 및 보호층 패턴(113a)을 마스크로 하여 상기 금속층(112)을 제거할 수 있다.
그런 다음, 기판(100) 상에 게이트 금속막을 형성한 다음, 포토 공정에 따라 게이트 라인(101)과 게이트 패드(110)를 형성한다. 이때, 본 발명에서는 게이트 라인(101)과 게이트 전극(101a)이 소정 부분 서로 오버랩되어, 면접촉에 의해 전기적으로 연결된다.
상기와 같이, 게이트 라인(101)과 게이트 패드(110)가 기판(100) 상에 형성되면 도 4e에 도시한 바와 같이, 기판(100) 상에 층간 절연막(131)을 형성한 다음, 포토 공정 및 식각 공정을 진행하여 소스/드레인 전극이 형성될 채널층(126) 영역을 노출시킨다.
이때, 상기 채널층(126) 상에는 에치 스톱퍼(etch stopper: 132)가 형성된다. 상기 층간 절연막(131)과 에치 스톱퍼(132)는 SiO2 또는 SiNX 로 형성하거나 이들의 이중층으로 형성할 수 있다. 층간 절연막(131)과 에치 스톱퍼(132)의 두께는 1500~3000Å로 형성될 수 있다.
본 발명에서는 채널층(126)의 중앙에 에치 스톱퍼(132)가 형성되기 때문에 이후 식각 공정에서 채널층(126)이 손상 받지 않는다. 따라서, 상기 채널층(126)의 두께가 변하지 않아 균일한 두께의 채널층(126)을 형성할 수 있다.
상기와 같이, 층간 절연막(131)이 기판(100) 상에 형성되면 도 4f에 도시한 바와 같이, 기판(100) 상에 도핑된 비정질실리콘막과 소스/드레인 금속막을 연속으로 형성한 다음, 포토 공정에 따라 식각하여 소스/드레인 전극(117a, 117b)을 형성한다. 상기 소스/드레인 전극(117a, 117b)과 채널층(126)이 접촉되는 영역에는 오믹콘택층(127)이 형성된다.
이때, 데이터 패드 영역(Ⅲ-Ⅲ')에는 데이터 패드(130)와 데이터 라인(103)이 형성된다.
그런 다음, 도 4g에 도시한 바와 같이, 기판(100)의 전 영역 상에 제 2 보호층(141)을 형성한 다음, 포토 공정 및 식각 공정에 따라 제 1 콘택홀(201), 제 2 콘택홀(202) 및 제 3 콘택홀(203)을 형성한다. 상기 제 1 콘택홀(201)은 드레인 전극(117b)의 일부를 노출시키고, 제 2 및 3 콘택홀(202, 203)은 각각 게이트 패드(110)와 데이터 패드(130)의 일부를 노출시킨다.
상기와 같이, 콘택홀 형성 공정이 완료되면 계속해서 기판(100)의 전 영역 상에 투명성 도전물질을 형성한 다음, 포토 공정 및 식각 공정에 따라 화소전극(109)과 게이트 패드 콘택부(120) 및 데이터 패드 콘택부(140)를 동시에 형성한다. 상기 투명성 도전물질은 ITO, ITZO 또는 IZO 중 어느 하나의 물질을 사용한다.
이와 같이, 본 발명에서는 제조 공정 중 채널층 상에 에치 스톱퍼를 형성하여 박막트랜지스터의 채널층 손상 및 두께 편차가 발생되지 않도록 하였다.
도 5는 본 발명의 다른 실시예에 따른 표시장치 제조방법을 설명하기 위한 도면이다.
도 5는 도 4a 내지 도 4g와 구조적으로 유사하지만, 공정상 화소 전극을 콘택홀 없이 드레인 전극과 직접 콘택시킨 부분과, 데이터 라인과 데이터 패드를 게이트 라인 형성시 동시에 형성하는 부분이 구별된다.
따라서, 도 4a 내지 도 4g의 제조 공정과 구별되는 부분을 중심으로 설명한다. 도 4a 내지 도 4g에 도시한 도면부호와 동일한 도면부호는 동일한 구성부를 지칭한다.
도 5를 참조하면, 기판(100) 상에 에치 스톱퍼(132), 게이트 전극(101a) 및 소스/드레인 전극(117a, 117b)을 형성하는 공정은 도 4a 내지 도 4f의 공정과 전체적으로 동일하거나 유사하다.
구별되는 부분은 게이트 라인(101) 형성시 게이트 패드(110)만 형성되지만, 본 발명의 다른 실시예에서는 데이터 패드(130)와 데이터 라인(103)도 게이트 금속으로 형성한다. 하지만, 화소 영역이 형성된 표시 영역에서는 소스/드레인 전극(117a, 117b)을 형성하는 금속으로 데이터 라인을 형성하고, 데이터 패드(130)와 데이터 패드(130)로부터 표시 영역까지 연장된 구간까지를 게이트 라인(101) 금속으로 형성할 수 있다.
이와 같이, 게이트 라인(101) 물질로 형성된 데이터 패드(130)와 이로부터 연장된 데이터 라인(103)은 화소 영역에 형성되는 데이터 라인과 화소 전극을 형성하기 위한 투명 도전물질로 연결될 수 있다.(미도시)
또한, 층간 절연막(131) 상에 채널층(126)의 일부가 노출되도록 포토 공정과 식각 공정을 진행할 때, 게이트 패드(110)와 데이터 패드(130)에 각각 대응되는 층간 절연막(131) 일부를 노출시켜 제 1 콘택홀(301)과 제 2 콘택홀(302)을 형성한다.
이와 같이, 층간 절연막(131) 상에 콘택홀이 형성되면, 기판(100)의 전 영역 상에 투명성 도전물질을 형성한 다음, 포토 공정 및 식각 공정을 진행하여 상기 드레인 전극(117b)과 직접 접촉하는 화소 전극(109)을 형성한다. 본 발명의 다른 실시예에서는 별도의 콘택홀 없이 화소 전극(109)과 드레인 전극(117b)이 직접 콘택된다.
이때, 상기 제 1 콘택홀(301)을 통하여 게이트 패드(110)와 전기적으로 연결되는 게이트 패드 콘택부(120)와, 상기 제 2 콘택홀(302)을 통하여 데이터 패드(130)와 전기적으로 연결되는 데이터 패드 콘택부(140)가 형성된다.
상기 화소 전극(109)이 기판(100) 상에 형성되면, 기판(100)의 전 영역 상에 제 2 보호층(280)을 형성한 다음, 포토 공정 및 식각 공정을 진행하여 화소 전극(109), 게이트 패드(110) 및 데이터 패드(130) 영역의 제 2 보호층(280)을 제거한다.
따라서, 본 발명의 다른 실시예에서는 화소 영역에서 화소 전극(109)이 외부로 노출된 개구 영역(OP)이 형성되고, 비표시 영역에서는 제 2 보호층(280)이 제거되어 게이트 패드 콘택부(120)와 데이터 패드 콘택부(140)가 외부로 노출된다.
상기 제 2 보호층(280)을 유기막과 같은 포토아크릴을 사용할 경우, 식각 공정 없이 포토 공정 만으로 개구 영역(OP)과 패드 영역을 외부로 노출 시킬 수 있다.
이와 같이 본 발명에서는 게이트 패드와 데이터 패드를 동시에 형성하고, 박막트랜지스터의 드레인 전극(117b)과 화소 전극(109)을 콘택홀 없이 직접 콘택되도록 하여 마스크 공정을 줄인 효과가 있다.
101: 게이트 라인 101a: 게이트 전극
103: 데이터 라인 110: 게이트 패드
130: 데이터 패드 109: 화소전극
201: 제 1 콘택홀 202: 제 2 콘택홀
203: 제 3 콘택홀
103: 데이터 라인 110: 게이트 패드
130: 데이터 패드 109: 화소전극
201: 제 1 콘택홀 202: 제 2 콘택홀
203: 제 3 콘택홀
Claims (9)
- 기판;
상기 기판 상에 화소 영역을 정의하기 위해 교차배열된 게이트 라인과 데이터 라인;
상기 게이트 라인과 데이터 라인의 교차 영역에 배치되어 있는 스위칭 소자;
상기 화소 영역에 상기 데이터 라인과 평행한 방향하고, 상기 화소 영역의 중앙을 중심으로 상하 서로 대칭 구조를 갖는 화소 전극; 및
상기 게이트 라인과 데이터 라인으로부터 각각 연장 형성된 게이트 패드 및 데이터 패드를 포함하고,
상기 스위칭 소자의 게이트 전극은 상기 게이트 라인과 분리된 층에 형성되고, 상기 게이트 전극의 일부와 상기 게이트 라인이 오버랩되면서 면접촉에 의해 전기적으로 연결된 것을 특징으로 하는 박막트랜지스터를 구비한 표시장치.
- 제 1 항에 있어서, 상기 데이터 패드는 상기 게이트 라인 및 게이트 패드와 동일한 게이트 금속으로 동일층에 형성되는 것을 특징으로 하는 박막트랜지스터를 구비한 표시장치.
- 제 1 항에 있어서, 상기 스위칭 소자는,
상기 기판 상에 형성된 게이트 전극과,
상기 게이트 전극 상에 형성된 보호층 패턴 및 게이트 절연막 패턴과,
상기 게이트 절연막 패턴 상에 형성된 채널층과,
상기 채널층 상에 형성된 소스ㆍ드레인 전극과,
상기 채널층 상에 형성되며 상기 소스ㆍ드레인 전극 사이에 형성된 에치 스톱퍼를 포함하는 것을 특징으로 하는 박막트랜지스터를 구비한 표시장치.
- 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계;
상기 기판 상에 버퍼층, 금속층, 제 1 보호층, 게이트 절연막 및 비정질실리콘층을 순차적으로 형성한 다음, 결정화 공정을 진행하여 비정질실리콘층을 액티브층으로 형성하는 단계;
상기 액티브층이 형성된 기판 상에 하프톤 마스크 또는 회절 마스크를 이용하는 포토 공정을 진행하여 감광막패턴을 형성하는 단계;
상기 감광막패턴을 마스크로 식각 공정을 진행하여, 상기 액티브층 패턴, 게이트 절연막 패턴을 형성하는 단계;
상기 감광막패턴을 에싱한 다음, 남아 있는 감광막패턴을 마스크로 상기 액티브층 패턴의 일부와 제 1 보호층을 식각하여 채널층 및 보호층 패턴을 형성하는 단계;
상기 감광막패턴을 제거한 다음, 상기 금속층을 식각하여 상기 보호층패턴 하부에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 금속 막을 형성한 다음, 식각하여 게이트 라인 및 게이트 패드를 형성하는 단계;
상기 게이트 라인이 형성된 기판 상에 층간 절연막을 형성하고, 계속해서 소스ㆍ드레인 금속막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계;
상기 소스ㆍ드레인 전극이 형성된 기판 상에 제 2 보호층을 형성한 다음, 콘택홀 공정을 진행하는 단계; 및
상기 콘택홀이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 식각 공정을 진행하여 화소 전극을 형성하는 단계를 포함하는 표시장치 제조방법.
- 제 4 항에 있어서, 상기 층간 절연막과 소스ㆍ드레인 전극을 형성하는 단계는,
상기 게이트 라인이 형성된 기판 상에 층간 절연막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극이 형성될 영역을 노출시키면서 상기 채널층 상에 에치 스톱퍼를 형성하는 단계와,
상기 에치 스톱퍼와 층간 절연막이 형성된 기판 상에 금속막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극, 데이터 라인 및 데이터 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시장치 제조방법.
- 제 5 항에 있어서, 상기 층간 절연막과 에치 스톱퍼의 두께는 1500~3000Å인 것을 특징으로 하는 표시장치 제조방법.
- 제 4 항에 있어서, 상기 금속층의 두께는 100~1000Å인 것을 특징으로 하는 표시장치 제조방법.
- 제 4 항에 있어서, 상기 금속층은 Mo 또는 이를 포함하는 합금으로 형성되는 것을 특징으로 하는 표시장치 제조방법.
- 표시 영역과 비표시 영역으로 구분되는 기판을 제공하는 단계;
상기 기판 상에 버퍼층, 금속층, 제 1 보호층, 게이트 절연막 및 비정질실리콘층을 순차적으로 형성한 다음, 결정화 공정을 진행하여 비정질실리콘층을 액티브층으로 형성하는 단계;
상기 액티브층이 형성된 기판 상에 하프톤 마스크 또는 회절 마스크를 이용하는 포토 공정을 진행하여 감광막패턴을 형성하는 단계;
상기 감광막패턴을 마스크로 식각 공정을 진행하여, 상기 액티브층 패턴, 게이트 절연막 패턴을 형성하는 단계;
상기 감광막패턴을 에싱한 다음, 남아 있는 감광막패턴을 마스크로 상기 액티브층 패턴의 일부와 제 1 보호층을 식각하여 채널층 및 보호층 패턴을 형성하는 단계;
상기 감광막패턴을 제거한 다음, 상기 금속층을 식각하여 상기 보호층패턴 하부에 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 금속막을 형성한 다음, 식각하여 게이트 라인, 게이트 패드 및 데이터 패드를 동시에 형성하는 단계;
상기 게이트 라인이 형성된 기판 상에 층간 절연막을 형성하고, 계속해서 소스ㆍ드레인 금속막을 형성한 다음, 식각 공정을 진행하여 소스ㆍ드레인 전극을 형성하는 단계;
상기 소스ㆍ드레인 전극이 형성된 기판 상에 투명성 도전물질을 형성한 다음, 식각 공정을 진행하여 상기 드레인 전극과 직접 콘택되는 화소 전극을 형성하는 단계; 및
상기 화소 전극이 형성된 기판 상에 제 2 보호층을 형성한 다음, 상기 화소 전극 및 패드 영역을 노출시키는 단계를 포함하는 표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100076118A KR101699549B1 (ko) | 2010-08-06 | 2010-08-06 | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100076118A KR101699549B1 (ko) | 2010-08-06 | 2010-08-06 | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120013844A true KR20120013844A (ko) | 2012-02-15 |
| KR101699549B1 KR101699549B1 (ko) | 2017-01-24 |
Family
ID=45837249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100076118A KR101699549B1 (ko) | 2010-08-06 | 2010-08-06 | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101699549B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000042866A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
| KR20090119521A (ko) * | 2008-05-16 | 2009-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20100056649A (ko) * | 2008-11-20 | 2010-05-28 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
-
2010
- 2010-08-06 KR KR1020100076118A patent/KR101699549B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000042866A (ko) * | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 제조방법 |
| KR20090119521A (ko) * | 2008-05-16 | 2009-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20100056649A (ko) * | 2008-11-20 | 2010-05-28 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101699549B1 (ko) | 2017-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101790176B1 (ko) | 어레이 기판의 제조방법 | |
| US9634043B2 (en) | Array substrate, manufacturing method thereof, display device, thin-film transistor (TFT) and manufacturing method thereof | |
| KR101488925B1 (ko) | 박막 트랜지스터 기판, 이의 제조 방법, 및 이를 갖는 표시장치 | |
| US7396765B2 (en) | Method of fabricating a liquid crystal display device | |
| WO2019205440A1 (zh) | Tft基板的制作方法及tft基板 | |
| CN103022145B (zh) | 阵列基板、显示装置及制备方法 | |
| KR20070021436A (ko) | 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 | |
| US20140120657A1 (en) | Back Channel Etching Oxide Thin Film Transistor Process Architecture | |
| US20140353661A1 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| JP2005197727A (ja) | 多結晶シリコン半導体素子及びその製造方法 | |
| KR100935671B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| KR20080047773A (ko) | 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101699549B1 (ko) | 박막트랜지스터를 구비한 표시장치 및 그 제조방법 | |
| KR20110113042A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101475313B1 (ko) | 어레이 기판의 제조방법 | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| KR20120000254A (ko) | 간접 열 결정화 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100683143B1 (ko) | 에프에프에스 모드의 다결정질 실리콘 박막 트랜지스터제조방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101960743B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101484965B1 (ko) | 어레이 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |