KR20120010379A - 유기박막트랜지스터의 제조방법 - Google Patents

유기박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20120010379A
KR20120010379A KR1020100071871A KR20100071871A KR20120010379A KR 20120010379 A KR20120010379 A KR 20120010379A KR 1020100071871 A KR1020100071871 A KR 1020100071871A KR 20100071871 A KR20100071871 A KR 20100071871A KR 20120010379 A KR20120010379 A KR 20120010379A
Authority
KR
South Korea
Prior art keywords
organic
solution
organic semiconductor
thin film
film transistor
Prior art date
Application number
KR1020100071871A
Other languages
English (en)
Other versions
KR101705367B1 (ko
Inventor
이정은
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100071871A priority Critical patent/KR101705367B1/ko
Publication of KR20120010379A publication Critical patent/KR20120010379A/ko
Application granted granted Critical
Publication of KR101705367B1 publication Critical patent/KR101705367B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 일 실시 예에 따른 유기박막트랜지스터의 제조방법은 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계, 상기 소오스 전극 및 드레인 전극 상에 캐비티를 갖는 뱅크패턴을 형성하는 단계, 상기 뱅크패턴의 상기 캐비티에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포하는 단계, 상기 유기 절연 용액이 상기 유기 반도체 용액의 상부에 위치되도록 상분리되는 단계, 상기 기판을 열처리하여 유기 게이트 절연막과 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상에 게이트 전극을 형성하는 단계를 포함할 수 있다.

Description

유기박막트랜지스터의 제조방법{Manufacturing Method of Organic Thin Film Transistor}
본 발명은 유기박막트랜지스터의 제조방법에 관한 것이다.
유기박막트랜지스터(Organic Thin Film Transistor; OTFT)는 일반적으로 기판, 게이트 전극, 게이트 절연막, 소오스 전극 및 드레인 전극, 유기 반도체층을 포함하여 구성되는 것으로, 소오스 전극과 드레인 전극 상에 유기 반도체층이 형성되는 바텀 콘택트(Bottom Contact; BC)형과 유기 반도체층 상에 마스크 증착 등으로 소오스 전극 및 드레인 전극이 형성되는 탑 콘택트(Top Contact; TC)형으로 나눌 수 있다.
유기박막트랜지스터(OTFT)의 유기 반도체층으로 실리콘(Si)과 같은 무기 반도체 물질이 일반적으로 사용되어 왔으나 최근 디스플레이의 대면적화, 저가격화로 인해 고온 진공 프로세스를 필요로 하는 무기계 물질에서 유기계 반도체 물질로 대체하는 연구가 진행되고 있다.
최근에는 유기박막트랜지스터(OTFT)의 채널층용 유기 반도체 물질이 많이 연구되고 있으며 그 트랜지스터 특성이 보고되고 있다. 많이 연구되는 저분자계 또는 고분자계 유기반도체 물질로는 멜로시아닌, 프탈로시아닌, 펜타센, 티오펜폴리머 등이 있으며, 박막 형성을 주로 진공프로세스에 의존하고 있다.
일반적으로, 유기박막트랜지스터의 제조 공정은 기판 상에 유기 반도체 용액을 도포하고 열처리하고, 이어 유기 절연 용액을 도포하고 열처리한 후 패터닝을 하는 방법으로 제조되고 있다.
그러나, 각 층들에 수행되는 각각의 열처리 공정에서, 기판이 대기에 노출되어 가스 및 수분으로 인해 각 층들의 표면이 손상되게 된다. 이에 따라 제조된 유기박막트랜지스터의 전기적 특성이 저하되는 문제점이 있다.
따라서, 본 발명은 각 층들의 표면이 손상되지 않으며, 공정을 간소화하여 전기적 특성이 우수한 유기박막트랜지스터의 제조방법을 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 유기박막트랜지스터의 제조방법은 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계, 상기 소오스 전극 및 드레인 전극 상에 캐비티를 갖는 뱅크패턴을 형성하는 단계, 상기 뱅크패턴의 상기 캐비티에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포하는 단계, 상기 유기 절연 용액이 상기 유기 반도체 용액의 상부에 위치되도록 상분리되는 단계, 상기 기판을 열처리하여 유기 게이트 절연막과 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상에 게이트 전극을 형성하는 단계를 포함할 수 있다.
상기 뱅크패턴은 상기 기판 상에 뱅크물질을 도포하여 뱅크층을 형성하고, 상부로부터 상기 뱅크층을 식각하여 상기 캐비티를 형성할 수 있다.
상기 유기 반도체 용액의 용매는 상기 유기 절연 용액의 용매보다 밀도가 큰 것일 수 있다.
상기 혼합용액은 잉크젯법으로 도포될 수 있다.
또한, 본 발명의 일 실시 예에 따른 유기박막트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극의 주변에 캐비티를 갖는 뱅크패턴을 형성하는 단계, 상기 뱅크패턴의 상기 캐비티에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포하는 단계, 상기 유기 반도체 용액이 상기 유기 절연 용액의 상부에 위치되도록 상분리되는 단계, 상기 기판을 열처리하여 유기 게이트 절연막과 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 유기 절연 용액의 용매는 상기 유기 반도체 용액의 용매보다 밀도가 큰 것일 수 있다.
본 발명의 유기박막트랜지스터의 제조방법은 전기적 특성이 우수하며, 공정을 간소화할 수 있는 이점이 있다.
도 1 내지 도 4는 본 발명의 제 1 실시 예에 따른 유기박막트랜지스터의 제조방법을 공정별로 나타낸 도면.
도 5 내지 도 7은 본 발명의 제 2 실시 예에 따른 유기박막트랜지스터의 제조방법을 공정별로 나타낸 도면.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시 예들을 자세하게 설명하면 다음과 같다.
도 1 내지 도 4는 본 발명의 제 1 실시 예에 따른 유기박막트랜지스터의 제조방법을 공정별로 나타낸 도면이다.
먼저, 도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 유기박막트랜지스터는 기판(110), 기판(110) 상에 위치하는 소오스 전극(120a) 및 드레인 전극(120b), 상기 소오스 전극(120a) 및 드레인 전극(120b)을 포함하는 기판(110) 상에 위치하며 캐비티(137)가 형성된 뱅크패턴(135), 상기 뱅크패턴(135)의 캐비티(137) 내에 위치하는 유기 반도체층(140), 상기 유기 반도체층(140) 상에 위치하는 유기 게이트 절연막(150), 상기 유기 게이트 절연막(150) 상에 위치하는 게이트 전극(160)을 포함할 수 있다.
상기 뱅크패턴(135)은 소오스 전극(120a)과 드레인 전극(120b) 상에 위치하고, 소오스 전극(120a)과 드레인 전극(120b)의 주변인 기판(110) 상에 위치할 수 있다. 뱅크패턴(135)은 도넛 모양으로 내부에 캐비티(137)가 형성된 평면 형상으로 이루어질 수 있다.
이하, 전술한 본 발명의 제 1 실시 예에 따른 유기박막트랜지스터의 제조방법을 자세히 설명하면 다음과 같다.
도 1을 참조하면, 기판(110) 상에 소오스 전극(120a) 및 드레인 전극(120b)을 형성한다. 기판(110)은 유기박막트랜지스터의 구조를 지지하는 역할을 하는 것으로 유리, 플라스틱, 금속 또는 이들의 복합체나 적층체를 사용할 수 있다.
소오스 전극(120a) 및 드레인 전극(120b)은 단일층 또는 다중층으로 이루어질 수 있다. 소오스 전극(120a) 및 드레인 전극(120b)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 이와 달리, 소오스 전극(120a) 및 드레인 전극(120b)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
이어, 소오스 전극(120a) 및 드레인 전극(120b)을 포함하는 기판(110) 상에 뱅크물질을 도포하여 뱅크층(130)을 형성한다. 뱅크층(130)을 이루는 뱅크물질은 폴리이미드(Polyimide), 폴리아미드(Polyamide), 폴리아크릴레이트(Polyacrylate) 등의 유기 감광성 물질로 이루어질 수 있다.
다음, 도 2를 참조하면, 상기 기판(110) 상에 형성된 뱅크층(130)을 포토리소그래피법 또는 식각법을 이용하여 역테이퍼 형상으로 패터닝하여 뱅크패턴(135)을 형성한다.
뱅크패턴(135)은 소오스 전극(120a) 및 드레인 전극(120b) 상에 형성되며, 소오스 전극(120a) 및 드레인 전극(120b)의 주변의 기판(110) 상에도 형성된다. 이때, 뱅크패턴(135)은 도넛 형상으로 내부에 캐비티(137)가 형성된 평면 형상으로 형성될 수 있다.
이어, 도 3을 참조하면, 유기 반도체 물질과 용매가 혼합된 유기 반도체 용액(a)을 준비한다.
여기서 유기 반도체 물질로는 p형 또는 n형 유기 반도체 물질이 사용 가능한데, p형 유기 반도체 물질로는 비스디티에노티오펜(bis(dithienothiophene), α,ω-디알킬안트라디티오펜(α,ω-dialkylanthradithiophene), LCPBC(Liquid Crystal Polyfluorene Block Copolymer), 폴리사이오핀(Polythiophene), TIPS-펜타센(triisopropylsilylethynyl pentacene), TES-펜타센(Triethylsilyl pentacene), 폴리-3-헥실티오펜(Poly-3-hexylthionphene), 플로렌-비티오펜 (Fouoren-bithiophene) 등이 사용될 수 있고, n형 유기 반도체 물질로는 루테튬 비스프탈로시아닌(Lutetium bisphthalocyanine), 툴륨 비스프탈로시아닌 (thulium bisphthalocyanine), 테트라시아노퀴노 디메탄 (Tetracyanoquinodime- thane; TCNQ), C60, C70, 1,4,5,8-나프탈렌 테트라카르복실 디안하이드라이드 (1,4,5,8-naphthalene tetracarboxylic dianhydride; NTCDA), 1,4,5,8-나프탈렌 테트라카르복실 디이미드(1,4,5,8-naphthalene tetracarboxylic diimide NTCDI), 11,11,12,12-테트라시아노나프소2,6-퀴노디메탄(11,11,12,12-Tetracyanona-phtho-2,6-quinodimethane; TCNNQ), NTCDI-C8H, NTCDI-C12H, NTCDI-C18H, NTCDI- BnCF3, NTCDI-C8F 등이 사용될 수 있다.
그리고, 상기 용매로는 헥산, 헵탄 등의 지방족 탄화수소용매일 수 있고, 톨루엔, 피리딘, 퀴놀린, 아니솔, 메시틸렌, 자일렌 등의 방향족계 탄화수소용매일 수 있다. 또한, 메틸이소부틸케톤, 1-메틸-2-피롤리디논, 시클로헥사논, 아세톤 등의 케톤계 용매이거나, 테트라하이드로퓨란, 이소프로필에테르 등의 에테르계 용매일 수 있다. 이와는 달리, 에틸아세테이트, 부틸아세테이트, 프로필렌글리콜메틸에테르아세테이트 등의 아세테이트계용매일 수 있으며, 이소프로필알코올, 부틸알코올 등의 알코올계용매 또는 디메틸아세트아미드, 디메틸포름아미드 등의 아미드계용매를 사용할 수도 있다.
이어, 유기 절연 물질과 용매가 혼합된 유기 절연 용액(b)을 준비한다.
유기 절연 물질로는 BCB(Benzocyclobutene), 아크릴계 물질, 폴리이미드, 폴리메틸메타릴레이트(polymethylmethacrylate: PMMA), 폴리프로필렌(Polypropylene), 불소계물질(CYTOPTM), 폴리바이닐알코올(Polyvinylalcohol), 폴리바이닐페놀(Polyvinyl phenol), PET(Polyethylene terephthalate), 폴리자일렌계 물질(Poly-p-xylylene), CYMM(Cyanopulluane), 폴리메틸스타일렌 (Poly-methylstyrene) 등을 사용할 수 있다.
상기 제조된 유기 반도체 용액(a)과 유기 절연 용액(b)을 혼합하여 혼합용액(c)을 제조한다. 제조된 혼합용액(c)은 유기 반도체 용액(a)의 용매와 유기 절연 용액(b)의 용매와의 밀도 차이에 의해 상분리가 이루어질 수 있다.
즉, 밀도가 큰 용매를 가진 용액이 바닥에 가라앉고, 상대적으로 밀도가 작은 용매를 가진 용액이 상부에 뜨게 된다.
특히, 본 발명의 제 1 실시 예에서는 반도체층(140)이 게이트 전극(160) 하부에 형성되는 탑 게이트(top gate)형의 유기박막트랜지스터를 제조하는 것을 개시하고 있으므로, 유기 반도체 용액(a)의 용매는 유기 절연 용액(b)의 용매보다 밀도가 큰 것을 사용할 수 있다.
이어, 도 4를 참조하면, 상기 뱅크패턴(135)의 캐비티(137)에 상기 제조된 혼합용액(c)을 도포한다. 이때, 혼합용액(c)의 도포는 잉크젯 프린팅법으로 도포할 수 있다.
도포된 혼합용액(c)은 수 시간 내에 상분리가 이루어져, 유기 반도체 용액(a)이 기판(110)을 향해 가라앉고, 유기 절연 용액(b)이 유기 반도체 용액(a)의 상부에 뜨게 된다.
이어, 기판(110)에 열처리를 가해, 유기 반도체 용액(a) 및 유기 절연 용액(b)의 용매들을 날려 유기 반도체층(140) 및 유기 게이트 절연막(150)을 형성한다.
다음으로, 상기 유기 게이트 절연막(150) 상에 게이트 전극(160)을 형성하여, 유기박막트랜지스터를 제조한다. 여기서, 게이트 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 게이트(202)는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 또한, 게이트 전극(160)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
상기와 같이, 본 발명의 제 1 실시 예에 따른 유기박막트랜지스터의 제조방법은 유기 반도체 용액과 유기 절연 용액 각각의 용매의 밀도 차이를 이용하여 상분리함으로써, 한번에 유기 반도체층과 유기 게이트 절연막을 형성하여 공정을 간소화할 수 있다.
또한, 기판이 대기 중에 노출되는 회수를 줄일 수 있어, 유기 반도체층과 유기 게이트 절연막의 계면이 손상되는 것을 방지할 수 있는 이점이 있다.
도 5 내지 도 7은 본 발명의 제 2 실시 예에 따른 유기박막트랜지스터의 제조방법을 공정별로 나타낸 도면이다.
도 7을 참조하면, 본 발명의 제 2 실시 예에 따른 유기박막트랜지스터는 전술한 제 1 실시 예와는 달리, 게이트 전극이 하부에 위치하는 바텀 게이트형의 유기박막트랜지스터를 개시한다. 이하, 전술한 제 1 실시 예와 중복되는 설명은 간략히 하기로 한다.
도 5를 참조하면, 기판(210) 상에 게이트 전극(220)을 형성한다. 그리고, 게이트 전극(220)의 주변에 역테이퍼 형상의 뱅크패턴(230)을 형성한다. 뱅크패턴(230)은 전술한 제 1 실시 예의 뱅크패턴과 동일한 방법으로 형성할 수 있으며, 뱅크패턴(230)의 내부에 캐비티(237)가 형성될 수 있다.
이어, 도 6을 참조하면, 상기 캐비티(237)가 형성된 뱅크패턴(230)에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포한다. 이때, 유기 반도체 용액과 유기 절연 용액은 전술한 제 1 실시 예의 물질들을 사용할 수 있다.
특히, 본 발명의 제 2 실시 예에서는 게이트 전극(220)이 반도체층(250) 하부에 형성되는 바텀 게이트(bottom gate)형의 유기박막트랜지스터를 제조하는 것을 개시하고 있으므로, 유기 절연 용액의 용매는 유기 반도체 용액의 용매보다 밀도가 큰 것을 사용할 수 있다. 이에 따라, 캐비티(237) 내에 도포된 혼합용액은 하부에 유기 절연 용액이 가라앉고 유기 반도체 용액이 상부에 뜨게 된다.
이어, 상기 기판(210)을 열처리하여, 유기 절연 용액과 유기 반도체 용액의 용매들을 날려 유기 게이트 절연막(240) 및 유기 반도체층(250)을 형성한다.
다음, 도 7을 참조하면, 상기 유기 반도체층(250)의 양 단부에 접촉하는 소오스 전극(270a) 및 드레인 전극(270b)을 형성하여, 본 발명의 제 2 실시 예에 따른 유기박막트랜지스터를 제조한다.
상기와 같이, 본 발명의 제 2 실시 예에 따른 유기박막트랜지스터의 제조방법은 유기 반도체 용액과 유기 절연 용액 각각의 용매의 밀도 차이를 이용하여 상분리함으로써, 한번에 유기 반도체층과 유기 게이트 절연막을 형성하여 공정을 간소화할 수 있다.
또한, 기판이 대기 중에 노출되는 회수를 줄일 수 있어, 유기 반도체층과 유기 게이트 절연막의 계면이 손상되는 것을 방지할 수 있는 이점이 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 기판 상에 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극 상에 캐비티를 갖는 뱅크패턴을 형성하는 단계;
    상기 뱅크패턴의 상기 캐비티에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포하는 단계;
    상기 유기 절연 용액이 상기 유기 반도체 용액의 상부에 위치되도록 상분리되는 단계;
    상기 기판을 열처리하여 유기 게이트 절연막과 유기 반도체층을 형성하는 단계; 및
    상기 유기 반도체층 상에 게이트 전극을 형성하는 단계를 포함하는 유기박막트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 뱅크패턴은 상기 기판 상에 뱅크물질을 도포하여 뱅크층을 형성하고, 상부로부터 상기 뱅크층을 식각하여 상기 캐비티를 형성하는 유기박막트랜지스터의 제조방법.
  3. 제 1항에 있어서,
    상기 유기 반도체 용액의 용매는 상기 유기 절연 용액의 용매보다 밀도가 큰 유기박막트랜지스터의 제조방법.
  4. 제 3항에 있어서,
    상기 혼합용액은 잉크젯법으로 도포되는 유기박막트랜지스터의 제조방법.
  5. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 주변에 캐비티를 갖는 뱅크패턴을 형성하는 단계;
    상기 뱅크패턴의 상기 캐비티에 유기 반도체 용액과 유기 절연 용액이 혼합된 혼합용액을 도포하는 단계;
    상기 유기 반도체 용액이 상기 유기 절연 용액의 상부에 위치되도록 상분리되는 단계;
    상기 기판을 열처리하여 유기 게이트 절연막과 유기 반도체층을 형성하는 단계; 및
    상기 유기 반도체층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하는 유기박막트랜지스터의 제조방법.
  6. 제 7항에 있어서,
    상기 유기 절연 용액의 용매는 상기 유기 반도체 용액의 용매보다 밀도가 큰 유기박막트랜지스터의 제조방법.
KR1020100071871A 2010-07-26 2010-07-26 유기박막트랜지스터의 제조방법 KR101705367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100071871A KR101705367B1 (ko) 2010-07-26 2010-07-26 유기박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071871A KR101705367B1 (ko) 2010-07-26 2010-07-26 유기박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20120010379A true KR20120010379A (ko) 2012-02-03
KR101705367B1 KR101705367B1 (ko) 2017-02-10

Family

ID=45834879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071871A KR101705367B1 (ko) 2010-07-26 2010-07-26 유기박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR101705367B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117850A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010698A (ko) * 2007-07-24 2009-01-30 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20100070652A (ko) * 2008-12-18 2010-06-28 포항공과대학교 산학협력단 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070117850A (ko) * 2006-06-09 2007-12-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20090010698A (ko) * 2007-07-24 2009-01-30 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR20100070652A (ko) * 2008-12-18 2010-06-28 포항공과대학교 산학협력단 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터

Also Published As

Publication number Publication date
KR101705367B1 (ko) 2017-02-10

Similar Documents

Publication Publication Date Title
Uno et al. High‐Speed Flexible Organic Field‐Effect Transistors with a 3D Structure
JP4204870B2 (ja) 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法
CN1790749B (zh) 有机薄膜晶体管、其制造方法和平板显示器
CN104637823B (zh) 薄膜晶体管的制备方法及薄膜晶体管、阵列基板
JP5833439B2 (ja) 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
US7652339B2 (en) Ambipolar transistor design
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
JP2013128097A (ja) 両極性トランジスタデバイス構造およびその製造方法
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
Zhao et al. High‐performance full‐photolithographic top‐contact conformable organic transistors for soft electronics
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
KR20120112013A (ko) 박막 소자 및 그 제조 방법, 및, 화상 표시 장치의 제조 방법
Perez et al. Hybrid CMOS thin-film devices based on solution-processed CdS n-TFTs and TIPS-Pentacene p-TFTs
Makita et al. Electroless‐Plated Gold Contacts for High‐Performance, Low Contact Resistance Organic Thin Film Transistors
Nakayama et al. Flexible air-stable three-dimensional polymer field-effect transistors with high output current density
Liu et al. Patterning organic transistors by dry-etching: the double layer lithography
Nketia-Yawson et al. Bar-coated high-performance organic thin-film transistors based on ultrathin PDFDT polymer with molecular weight independence
Zhao et al. Wafer‐scale organic complementary inverters fabricated with self‐assembled monolayer field‐effect transistors
CN103874704A (zh) 二氧杂蒽嵌蒽化合物、层压结构及其形成方法、以及电子器件及其制造方法
US8952359B2 (en) Electronic device and method of manufacturing the same, and semiconductor device and method of manufacturing the same
KR100659125B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
US8603856B2 (en) Organic transistor and method for manufacturing the same
KR20120010379A (ko) 유기박막트랜지스터의 제조방법
KR20080052080A (ko) 유기 박막 트랜지스터의 제조 방법, 유기 박막 트랜지스터및 유기 발광 디스플레이 장치
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant