KR20120006704A

KR20120006704A - Ｒｆｉｄ 장치

Info

Publication number: KR20120006704A
Application number: KR1020100067317A
Authority: KR
Inventors: 강희복
Original assignee: 주식회사 하이닉스반도체
Priority date: 2010-07-13
Filing date: 2010-07-13
Publication date: 2012-01-19
Also published as: KR101218280B1

Abstract

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다. 이러한 본 발명의 실시예는, 데이터의 리드 또는 라이트가 이루어지는 메모리부, RFID에 인가되는 전원전압의 레벨을 검출하고, 클록에 대응하여 전원전압을 펌핑하여 전원전압보다 높은 제 1펌핑전압을 출력하는 펌핑전압 발생부, 및 메모리부의 동작시 제 1펌핑전압을 펌핑하여 메모리부에 제 1펌핑전압 보다 높은 제 2펌핑전압을 공급하는 스텝-펄스 펌핑부를 포함한다.

Description

ＲＦＩＤ 장치 {RFID device}

본 발명의 실시예는 RFID 장치에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다.

RFID(Radio Frequency IDentification Tag Chip)란 무선 신호를 이용하여 사물을 자동으로 식별하기 위해 식별 대상이 되는 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 수행하는 비접촉식 자동 식별 방식을 제공하는 기술이다. 이러한 RFID가 사용되면서 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있게 되었다.

최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(Tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.

한편, RFID 태그에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용될 수 있다.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다.

도 1은 일반적인 RFID 장치의 구성도이다.

종래 기술에 따른 RFID 장치는 크게 안테나부(1), 아날로그부(10), 디지털부(20) 및 메모리부(30)를 포함한다.

여기서, 안테나부(1)는 외부의 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 안테나부(1)를 통해 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(10)로 입력된다.

아날로그부(10)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고, 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(20)에 출력한다. 그 외에, 아날로그부(10)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK을 디지털부(20)로 출력한다.

디지털부(20)는 아날로그부(10)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 아날로그부(10)에 응답신호 RP를 출력한다. 또한, 디지털부(20)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리부(30)에 출력한다.

또한, 메모리부(30)는 메모리 소자를 이용하여 데이터를 리드/라이트하고, 데이터를 저장한다.

여기서, RFID 장치는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID 장치는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.

이러한 RFID 칩 수동 소자는 안테나에 전달된 전원을 이용하여 동작하게 된다. 그런데, 장거리 동작을 위한 RFID 칩의 경우 안테나에 전달되는 전원이 아주 미약하게 된다. 따라서, RFID 칩의 각 블록 회로들은 전력이 최소한으로 소모되도록 설계되어야 하고, 낮은 전원을 상승시켜 사용해야 한다.

그런데, 종래의 RFID 장치는 메모리 블록에서 메모리 셀이 리드/라이트 동작을 수행하지 않는 경우에도 계속해서 메모리 블록에 일정전압을 공급하게 된다. 즉, 메모리 셀은 셀에 데이터를 리드/라이트 동작하는 경우에만 펌핑 전압의 공급이 필요하게 된다.

하지만, 종래의 RFID 장치는 아날로그부(10)의 내부에 구비된 전압 멀티플라이어(110)로부터 전원전압이 생성되어 메모리 셀의 활성화 여부와 무관하게 메모리 블록에 계속적인 펌핑 전압을 공급한다. 즉, 메모리부(30)가 안정된 전원전압 레벨로 승압 될 때까지 연속적인 승압 동작이 이루어진다. 이 때문에 전압 멀티플라이어의 오실레이션 동작에 따라 불필요한 전류 소모가 증가하게 된다.

본 발명의 실시예는 다음과 같은 특징을 갖는다.

첫째, RFID 장치의 메모리 블록에서 메모리 셀의 리드/라이트 동작 시 또는 메모리 셀의 구동에 필요한 회로에만 펌핑 전압(VPP2)을 공급하여 불필요한 펌핑 전압의 공급에 따른 전류 소모를 줄일 수 있도록 하는데 그 특징이 있다.

둘째, 아날로그 처리부와 디지털 처리부에 낮은 전원전압을 공급하고, 클록을 이용하여 단계적으로 높은 펌핑전압을 공급하여 전력 소모를 최소화할 수 있도록 하는데 그 특징이 있다.

본 발명의 실시예에 따른 RFID 장치는, 데이터의 리드 또는 라이트가 이루어지는 메모리부; RFID에 인가되는 전원전압의 레벨을 검출하고, 클록에 대응하여 전원전압을 펌핑하여 전원전압보다 높은 제 1펌핑전압을 출력하는 펌핑전압 발생부; 및 메모리부의 동작시 제 1펌핑전압을 펌핑하여 메모리부에 제 1펌핑전압 보다 높은 제 2펌핑전압을 공급하는 스텝-펄스 펌핑부를 포함하는 것을 특징으로 한다.

본 발명의 실시예는 다음과 같은 효과를 갖는다.

첫째, RFID 장치의 메모리 블록에서 메모리 셀의 리드/라이트 동작 시 또는 메모리 셀의 구동에 필요한 회로에만 펌핑 전압(VPP2)을 공급하여 불필요한 펌핑 전압의 공급에 따른 전류 소모를 줄일 수 있도록 한다.

둘째, 아날로그 처리부와 디지털 처리부에 낮은 전원전압을 공급하고, 클록을 이용하여 단계적으로 높은 펌핑전압을 공급하여 전력 소모를 최소화할 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 종래의 RFID 장치의 구성도.
도 2는 본 발명의 실시예에 따른 RFID 장치의 구성도.
도 3은 본 발명의 실시예에 따른 전압 레벨을 설명하기 위한 도면.
도 4는 도 2의 펌핑전압 발생부에 관한 회로도.
도 5는 도 4의 펌핑전압 감지부에 관한 상세 회로도.
도 6은 도 5의 펌핑전압 감지부에 관한 동작 파형도.
도 7은 도 4의 펌핑전압 발생부에 관한 동작 타이밍도.
도 8은 도 2의 스텝-펄스 펌핑부에 관한 상세 회로도.
도 9는 도 8의 스텝-펄스 펌핑부에 관한 동작 타이밍도.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 RFID(Radio Frequency Identification) 장치의 구성도이다.

본 발명의 실시예는 아날로그 처리부(100)와, 디지털 처리부(200) 및 메모리부(300)를 포함한다.

여기서, 아날로그 처리부(100)는 전압 멀티플라이어(Voltage Multiplier;110), 변조부(Modulator;120), 복조부(Demodulator;130), 파워 온 리셋부(Power On Reset;140), 클록 발생부(150) 및 펌핑전압 발생부(160)를 포함한다.

그리고, 아날로그 처리부(100)와 연결된 안테나 ANT는 외부의 리더(Reader) 또는 라이터기와 RFID 간에 데이터를 송수신하기 위한 구성이다. 전압 멀티플라이어(110)는 안테나 ANT로부터 인가되는 무선 신호 RF에 의해 RFID의 구동전압인 전원전압 VDD을 생성한다.

또한, 변조부(120)는 디지털 처리부(200)으로부터 인가되는 응답 신호 RP를 변조하여 안테나 ANT에 전송한다. 복조부(130)는 전압 멀티플라이어(110)의 출력전압에 따라 안테나 ANT로부터 인가되는 무선 신호 RF에서 동작 명령 신호를 검출하여 명령신호 CMD를 디지털 처리부(200)에 출력한다.

파워 온 리셋부(140)는 전압 멀티플라이어(110)의 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR를 디지털 처리부(200)에 출력한다.

클록 발생부(150)는 전압 멀티플라이어(110)의 출력 전압 VDD에 따라 디지털 처리부(200)의 동작을 제어하기 위한 클록 CLK를 디지털 처리부(200)에 공급한다. 그리고, 클록 발생부(150)는 생성된 클록 CLK을 펌핑전압 발생부(160)에 출력한다.

펌핑전압 발생부(160)는 클록 발생부(150)로부터 인가되는 클록 CLK에 따라 제어되어, 전압 멀티플라이터(110)로부터 인가되는 전원전압 VDD의 레벨을 검출하고 이를 펌핑하여 펌핑전압 VPP1을 스텝-펄스 펌핑부(310)에 출력한다.

또한, 디지털 처리부(200)는 아날로그 처리부(100)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령신호 CMD를 인가받아 명령신호 CMD를 해석하고, 제어신호 및 처리 신호들을 생성하여 아날로그 처리부(100)에 해당하는 응답신호 RP를 출력한다. 그리고, 디지털 처리부(200)는 어드레스 ADD, 입/출력 데이터 I/O, 및 제어신호 CTR를 메모리부(400)에 출력한다.

메모리부(300)는 복수 개의 메모리 셀을 포함하고, 각각의 메모리 셀은 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드 하는 역할을 한다.

여기서, 메모리부(300)는 비휘발성 강유전체 메모리(FeRAM)가 사용될 수 있다. FeRAM은 디램 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.

메모리부(300)에 구비된 스텝-펄스 펌핑부(310)는 펌핑 인에이블 신호 VPP2_EN에 따라 펌핑전압 발생부(160)로부터 인가되는 펌핑전압 VPP1을 2차 펌핑하여 펌핑전압 VPP2를 출력한다. 여기서, 스텝-펄스 펌핑부(310)는 메모리 셀의 리드 또는 라이트 동작시 워드라인이 활성화될 경우에만 메모리 셀의 전압 레벨을 부스팅한다.

여기서, 펌핑 인에이블 신호 VPP2_EN는 디지털 처리부(200)로부터 인가되는 제어신호 CTR, 즉, 칩 인에이블 신호(CE)와, 출력 인에이블 신호(OE) 및 라이트 인에이블 신호(WE)에 따라 메모리부(300) 내부에 구비된 주변회로부(미도시)에 의해 생성된 신호이다.

이러한 펌핑 인에이블 신호 VPP2_EN에 따라 스텝-펄스 펌핑부(310)를 구동하여 리드/라이트 동작을 수행하는 한 사이클에 한번 메모리 셀에 펌핑전압 VPP2을 공급할 수 있도록 한다. 즉, 메모리 셀의 리드/라이트 동작시 펌핑 인에이블 신호 VPP2_EN가 활성화되어 펌핑전압 VPP1에 따라 메모리 셀을 구동하기 위한 워드라인 드라이버 및 플레이트 라인 드라이버를 활성화시키도록 한다.

도 3은 도 2에서의 전압 레벨을 설명하기 위한 도면이다.

도 3을 참조하면, 전원전압 VDD는 접지전압 VSS 보다 높은 레벨을 갖는다. 그리고, 펌핑전압 발생부(160)에서 생성된 펌핑전압 VPP1은 전원전압 VDD 보다 높은 레벨을 갖는다. 여기서, 펌핑전압 VPP1은 전원전압 VDD를 이용하여 생성된 1차 승압 전압이다. 또한, 스텝-펄스 펌핑부(310)에서 생성된 펌핑전압 VPP2는 펌핑전압 VPP1 보다 높은 레벨을 갖는다. 여기서, 펌핑전압 VPP2는 펌핑전압 VPP1을 이용하여 생성된 2차 승압 전압이다.

도 4는 도 2의 펌핑전압 발생부(160)에 관한 상세 회로도이다.

펌핑전압 발생부(160)는 구동부(161), 강유전체 용량부(162), 충전부(163), 정류부(164), 펌핑전압 검출부(165) 및 펌핑전압 출력부(166)를 포함한다.

여기서, 구동부(161)는 입력 구동부인 앤드게이트 AND1, 인버터 IV1,IV2와, 구동소자인 PMOS트랜지스터 P1 및 NMOS트랜지스터 N1를 포함한다.

앤드게이트 AND1는 클록 CLK과 검출전압 VPP1REG을 앤드연산한다. 인버터 IV1,IV2는 앤드게이트 AND1의 출력을 비반전 지연하여 강유전체 용량부(162)에 출력한다. PMOS트랜지스터 P1와 NMOS트랜지스터 N1는 전원전압단과 접지전압단 사이에 직렬 연결되어 게이트 단자를 통해 인버터 IV1의 출력이 인가된다. 또한, PMOS트랜지스터 P1의 벌크에 노드 (A)의 출력이 인가된다.

그리고, 강유전체 용량부(162)는 노드 (A)와 인버터 IV2의 출력단 사이에 병렬 연결된 복수의 강유전체 커패시터 FC1~FC3를 구비한다.

충전부(163)는 PMOS트랜지스터 P2를 구비한다. 여기서, PMOS트랜지스터 P2는 전원전압단과 노드 (A) 사이에 연결되어 게이트 단자가 노드 (B)에 연결되고 벌크에 노드 (A)의 출력이 인가된다.

정류부(164)는 노드 (A)와 펌핑전압 VPP1의 출력단 사이에 순 방향으로 연결된 PN 타입의 다이오드 D를 포함한다. 정류부(164)는 노드 (A)의 전압을 정류하여 펌핑전압 VPP1을 출력한다.

펌핑전압 검출부(165)는 펌핑전압 VPP1의 전압 레벨을 검출하여 검출전압 VPP1REG을 앤드게이트 AND1에 출력한다.

펌핑전압 출력부(166)는 펌핑전압 VPP1의 출력단과 접지전압단 사이에 병렬 연결된 복수의 강유전체 커패시터 FC4,FC5를 포함한다.

도 5는 도 4의 펌핑전압 검출부(165)에 관한 상세 회로도이다.

펌핑전압 검출부(165)는 전압 감지부(170)와, 펌핑전압 제어부(180)를 포함한다. 여기서, 전압 감지부(170)는 기준전압 생성부(171), 전압 센싱부(172) 및 증폭부(173)를 포함한다. 그리고, 펌핑전압 제어부(180)는 버퍼부(181) 및 구동부(182)를 포함한다.

기준전압 생성부(171)는 풀업 저항 R1과 NMOS트랜지스터 N2를 포함하여 기준전압 ref을 출력한다. 저항 R1은 펌핑전압 VPP1 인가단과 기준전압 ref의 출력단 사이에 연결된다. NMOS트랜지스터 N2는 기준전압 ref의 출력단과 접지전압단 사이에 연결되고, 게이트 단자와 드레인 단자가 공통 연결되어 문턱전압(Vt) 특성을 갖는 다이오드 역할을 수행한다.

여기서, NMOS트랜지스터 N2는 문턱전압(Vt) 이하의 펌핑전압 VPP1에서는 오프 상태가 되므로, 기준전압 ref은 펌핑전압 VPP1 레벨과 같아지게 된다. 반면에, NMOS트랜지스터 N2는 문턱전압(Vt) 이상의 펌핑전압 VPP1에서는 NMOS트랜지스터 N2를 통해 전류가 흘러 저항 R1에서의 전압 강하가 커지게 된다. 그러면, 기준전압 ref은 문턱전압(Vt) 값으로 포화(Saturation) 상태가 되도록 저항 R1의 값을 크게 설정하게 된다.

그리고, 증폭부(173)는 전류 제한 저항 소자 R4,R5, PMOS트랜지스터 P3,P4 및 NMOS트랜지스터 N3,N4를 포함하여 차동 증폭기 형태를 갖는다. 여기서, 전류 제한 저항 소자 R4,R5는 회로의 구동 전류를 제한하여 전류 소모를 줄이기 위한 전류제한 소자이다.

전류 제한 저항 소자 R4는 펌핑전압 VPP1 인가단과 PMOS트랜지스터 P3,P4의 공통 소스 단자 사이에 연결된다. 그리고, 전류 제한 저항 소자 R5는 NMOS트랜지스터 N3,N4의 공통 소스 단자와 접지전압단 사이에 연결된다.

그리고, PMOS트랜지스터 P3,P4는 전류 제한 저항 소자 R4와 NMOS트랜지스터 N3,N4 사이에 연결되어 공통 게이트 단자가 PMOS트랜지스터 P3의 드레인 단자와 연결된다. NMOS트랜지스터 N3,N4는 PMOS트랜지스터 P3,P4와 전류 제한 저항 소자 R5 사이에 연결되어 각각의 게이트 단자를 통해 차동 입력인 기준전압 ref과 센싱전압 sense이 인가된다.

또한, 전압 센싱부(172)는 저항 R2,R3를 포함하여 센싱전압 sense을 출력한다. 저항 R2은 펌핑전압 VPP1 인가단과 센싱전압 sense의 출력단 사이에 연결된다. 저항 R3은 센싱전압 sense의 출력단과 접지전압단 사이에 연결된다. 저항 R2,R3의 저항비에 의해 센싱전압 sense의 레벨이 결정된다.

여기서, 저항 R1~R3 중 저항 R3의 값을 X 라고 가정할 때, 저항 R2는 저항 R3 보다 m배 큰 mX의 저항값을 갖는다. 그리고, 저항 R1은 저항 R3 보다 n배 큰 nX의 저항값을 갖는다.

또한, 버퍼부(181)는 저항 R6,R7, PMOS트랜지스터 P5 및 NMOS트랜지스터 N5를 포함한다. 이러한 버퍼부(181)는 증폭부(173)의 출력을 버퍼링하여 CMOS 레벨을 갖는 전압을 출력한다. 저항 R6, PMOS트랜지스터 P5, NMOS트랜지스터 N5 및 저항 R7은 펌핑전압 VPP1 인가단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS트랜지스터 P5 및 NMOS트랜지스터 N5는 공통 게이트 단자가 증폭부(173)의 출력단과 연결된다.

여기서, 전류 제한 저항 소자 R6,R7는 버퍼부(181)의 구동 전류를 제한하여 전류 소모를 줄이기 위한 전류제한 소자이다.

그리고, 구동부(182)는 인버터 IV3를 포함한다. 인버터 IV3는 버퍼부(181)의 출력을 반전 구동하여 검출전압 VPP1REG을 출력한다.

도 6은 도 5의 펌핑전압 검출부(165)에 관한 동작 파형도이다.

먼저, 펌핑전압 VPP1는 노드(Node) 전압이 일정 레벨 이상이 되기 이전까지는 서서히 상승하다가, 펌핑전압 VPP1 레벨이 목표 레벨이 도달할 경우 일정한 레벨을 갖게 된다.

여기서, 펌핑전압 VPP1의 레벨이 서서히 상승하는 구간 동안, 즉, 펌핑전압 VPP1이 목표 레벨에 도달하기 이전에는, 기준전압 ref이 센싱전압 sense 보다 높은 레벨을 갖게 된다. 이러한 경우 증폭부(173)의 출력이 하이 레벨이 되어 검출전압 VPP1REG이 하이 레벨이 된다.

반면에, 펌핑전압 VPP1의 레벨이 상승하여 일정 레벨을 유지하게 될 경우, 즉, 펌핑전압 VPP1이 목표 레벨에 도달하게 되면, 기준전압 ref 보다 센싱전압 sense이 높은 레벨을 갖게 된다. 이러한 경우 증폭부(173)가 로우 레벨이 되어 검출전압 VPP1REG이 로우 레벨이 된다.

즉, 센싱전압 sense은 저항 R3과 저항 R2의 저항비(X:mX)에 의해 비례적으로 변하는 신호이다. 따라서, 펌핑전압 VPP1이 목표 펌핑전압 VPP1 보다 낮아지게 되면 검출전압 VPP1REG는 로우 레벨이 된다.

그리고, 펌핑전압 VPP1이 낮은 영역에서는 기준전압 ref이 센싱전압 sense 보다 크지만, 목표 전압 이상의 펌핑전압 VPP1에서는 센싱전압 sense이 기준전압 ref 보다 커지게 되어 검출전압 VPP1REG이 로우 레벨로 천이하게 된다.

도 7은 도 4의 펌핑전압 발생부(160)에 관한 동작 타이밍도이다.

먼저, t1 구간은 전원전압 VDD이 상승하는 구간이다. t1 구간에서 전원전압 VDD가 CMOS의 동작 전압 레벨 이상이 되면, 클록 발생기(150)로부터 클록 CLK이 생성되기 시작한다.

그리고, 클록 CLK에 대응하여 펌핑전압 발생부(160)가 동작하게 된다. 펌핑전압 검출부(165)는 전원전압 VDD의 레벨에 대응하여 서서히 상승하게 되는 검출전압 VPP1REG을 생성하게 된다. 그리고, 펌핑전압 VPP1은 검출전압 VPP1REG에 따라 서서히 상승하게 된다.

이후에, t2 구간에서는 전원전압 VDD이 일정 레벨을 유지하게 되고, 전원전압 VDD의 레벨에 대응하여 검출전압 VPP1REG도 일정 레벨을 유지하게 된다. 그리고, 펌핑전압 VPP1은 클록 CLK과 펌핑전압 출력부(166)에 따라 t2 구간에서도 서서히 상승하게 된다.

이어서, t3 구간에서는 펌핑전압 VPP1이 목표 전압 레벨에 도달하게 되어, 일정 레벨을 유지하게 된다. 그러면, 검출전압 VPP1REG은 로우 레벨로 천이하게 된다. 이에 따라, 펌핑전압 VPP1의 펌핑 동작이 멈추고 펌핑전압 VPP1 레벨을 그대로 유지하게 된다.

도 8은 도 2의 스텝-펄스 펌핑부(310)에 관한 상세 회로도이다.

스텝-펄스 펌핑부(310)는 구동부(311), 강유전체 용량부(312), 및 충전부(313)를 포함한다.

여기서, 구동부(311)는 입력 구동부인 인버터 IV4,IV5와, 구동소자인 PMOS트랜지스터 P6 및 NMOS트랜지스터 N6를 포함한다. 인버터 IV4,IV5는 펌핑 인에이블 신호 VPP2_EN를 비반전 지연하여 강유전체 용량부(312)에 출력한다. PMOS트랜지스터 P6와 NMOS트랜지스터 N6는 펌핑전압 VPP1 인가단과 접지전압단 사이에 직렬 연결되어 게이트 단자를 통해 인버터 IV4의 출력이 인가된다. 또한, PMOS트랜지스터 P6의 벌크에 노드 (C)의 출력이 인가된다.

그리고, 강유전체 용량부(312)는 노드 (C)와 인버터 IV5의 출력단 사이에 병렬 연결된 복수의 강유전체 커패시터 FC6~FC8를 구비한다.

충전부(313)는 PMOS트랜지스터 P7를 구비한다. 여기서, PMOS트랜지스터 P7는 펌핑전압 VPP1 인가단과 노드 (C) 사이에 연결되어 게이트 단자가 노드 (D)에 연결되고 벌크에 노드 (C)의 출력이 인가된다.

도 9는 도 5의 스텝-펄스 펌핑부(310)에 관한 동작 타이밍도이다.

먼저, t1 구간에서는 펌핑 인에이블 신호 VPP2_EN가 로우 레벨을 유지한다. 펌핑 인에이블 신호 VPP2_EN가 로우 레벨일 경우 인버터 IV4의 출력이 하이가 된다. 이에 따라, 구동부(311)의 NMOS트랜지스터 N6가 턴 온 되어 노드 (D)가 로우 레벨 상태를 유지한다.

이때, 노드 (D)가 로우 레벨일 경우 PMOS트랜지스터 P7가 턴 온 되어 노말 동작시 노드 (C)가 펌핑전압 VPP1 레벨을 유지한다. 이에 따라, 노드 (C)가 펌핑전압 VPP1 레벨이 되어 펌핑전압 VPP2의 출력단이 펌핑전압 VPP1 레벨로 출력된다.

여기서, 메모리 셀이 리드 또는 라이트 동작을 수행하지 않을 경우 워드라인 WL, 플레이트 라인 PL 및 비트라인 BL은 접지전압 VSS 레벨을 유지하게 된다.

이후에, 메모리 셀이 센싱 동작을 수행하여 메모리 셀의 워드라인 WL, 비트라인 BL 및 플레이트 라인 PL이 활성화되는 t2 구간의 진입시 펌핑 인에이블 신호 VPP2_EN가 펌핑전압 VPP1 레벨로 천이한다. 이에 따라, 인버터 IV4의 출력이 로우가 되면 PMOS트랜지스터 P6가 턴 온 되어 노드 (C)가 펌핑전압 VPP1 레벨이 된다.

그리고, 인버터 IV5의 출력이 하이가 되면 펌핑전압 VPP1 레벨이 복수개의 강유전체 커패시터 FC6~FC8의 충전 전압에 따라 상승하여 노드 (C)의 전압 레벨이 펌핑전압 VPP2 레벨이 된다. 여기서, 펌핑전압 VPP2의 레벨은 펌핑전압 VPP1 + 문턱전압(PMOS트랜지스터 P7의 문턱전압 Vt)의 레벨을 나타낸다.

이에 따라, 워드라인 WL, 플레이트 라인 PL이 목표전압 이상의 펌핑전압 VPP1+Vt 레벨로 상승하고, 비트라인 BL의 전압 레벨이 상승하여, 메모리 셀의 문턱전압을 보강하기 위해 펌핑전압 VPP1+Vt 레벨을 갖는 펌핑전압 VPP2이 메모리 셀에 공급된다.

이후에, 데이터 '0'을 재저장하기 위한 t3 구간의 진입시 펌핑전압 VPP2의 출력단의 전압 레벨은 펌핑전압 VPP1+Vt 레벨을 그대로 유지하게 된다. 이때, 메모리 셀의 워드라인 WL, 비트라인 BL 및 플레이트 라인 PL은 출력단의 전압 레벨과 동일한 레벨을 유지한다.

이어서, 데이터 '1'을 재저장하기 위한 t4 구간의 진입시 플레이트 라인 PL의 전압 레벨이 로우 레벨로 천이한다. 이후에, t5 구간의 진입시 워드라인 WL의 전압 레벨이 로우로 천이할 경우 비트라인 BL의 전압 레벨이 접지전압 VSS 레벨을 유지하게 된다.

이러한 본 발명은 아날로그 처리부(100)와, 디지털 처리부(200)는 가장 작은 전원전압 VDD을 이용하여 동작시킴으로써 전력 소모를 최소화시키고, 메모리부(300)의 동작을 위한 펌핑 전압은 2 단의 펌핑전압 발생부(160), 스텝-펄스 펌핑부(310)을 이용하여 공급하게 된다.

여기서, 펌핑전압 발생부(160)에서 생성된 펌핑전압 VPP1은 클록 CLK을 이용하여 생성되며, 메모리부(300)의 주변 회로 등에 공급된다. 그리고, 스텝-펄스 펌핑부(310)에서 생성된 펌핑전압 VPP2은 메모리 셀의 구동에 필요한 회로와 메모리 셀에 공급된다. 이에 따라, 본 발명의 실시예는 메모리 셀의 동작에 필요한 펌핑전압을 구동이 필요한 경우에만 발생 되도록 함으로써 메모리부(300)에서의 전력 소모를 최소화시킬 수 있도록 한다.

Claims

데이터의 리드 또는 라이트가 이루어지는 메모리부;
RFID에 인가되는 전원전압의 레벨을 검출하고, 클록에 대응하여 상기 전원전압을 펌핑하여 상기 전원전압보다 높은 제 1펌핑전압을 출력하는 펌핑전압 발생부; 및
상기 메모리부의 동작시 상기 제 1펌핑전압을 펌핑하여 상기 메모리부에 상기 제 1펌핑전압 보다 높은 제 2펌핑전압을 공급하는 스텝-펄스 펌핑부를 포함하는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 전원전압에 따라 상기 클록을 생성하여 상기 펌핑전압 발생부에 출력하는 클록 발생부를 더 포함하는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 펌핑전압 발생부는
상기 클록에 따라 검출전압을 구동하여 출력하는 구동부;
상기 구동부의 출력에 따라 제 1노드를 상기 전원전압보다 높은 레벨로 상승시키는 강유전체 용량부;
상기 구동부의 출력에 따라 상기 제 1노드를 상기 전원전압 레벨로 선택적으로 충전하는 충전부;
상기 제 1노드로부터 인가되는 전압을 정류하는 정류부;
상기 제 1노드의 전압 레벨을 감지하여 상기 검출전압을 제어하는 펌핑전압 검출부; 및
상기 정류부의 출력 전압을 충전하여 상기 제 1펌핑전압을 출력하는 펌핑전압 출력부를 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 구동부는
상기 클록에 따라 상기 검출전압을 구동하는 입력 구동부; 및
상기 입력 구동부의 출력에 따라 상기 충전부에 상기 전원전압 또는 접지전압을 공급하는 구동소자 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 강유전체 용량부는
상기 제 1노드와 상기 구동부 사이에 병렬 연결된 복수의 강유전체 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 충전부는
전원전압단과 상기 제 1노드 사이에 연결되어 게이트 단자가 상기 구동부의 출력단과 연결된 PMOS트랜지스터를 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 펌핑전압 검출부는
상기 제 1펌핑전압이 기 설정된 목표 레벨 이하인 경우 상기 검출전압을 하이 레벨로 출력하고, 상기 제 1펌핑전압이 상기 목표 레벨 이상인 경우 상기 검출전압을 로우 레벨로 출력하는 것을 특징으로 하는 RFID 장치.
제 7항에 있어서, 상기 펌핑전압 검출부는
상기 제 1펌핑전압의 레벨을 감지하여 기준전압과 비교 및 증폭하는 전압 감지부; 및
상기 전압 감지부의 출력을 버퍼링하여 상기 감지전압을 출력하는 펌핑전압 제어부를 포함하는 것을 특징으로 하는 RFID 장치.
제 8항에 있어서, 상기 전압 감지부는
상기 기준전압을 생성하는 기준전압 생성부; 및
상기 제 1펌핑전압의 레벨을 검출하여 센싱전압을 생성하는 전압 센싱부; 및
상기 기준전압과 상기 센싱전압을 비교 및 증폭하는 증폭부를 포함하는 것을 특징으로 하는 RFID 장치.
제 9항에 있어서, 상기 증폭부에 흐르는 전류를 제한하는 전류 제한 저항 소자를 더 포함하는 것을 특징으로 하는 RFID 장치.
제 8항에 있어서, 상기 펌핑전압 제어부는
상기 전압 감지부의 출력을 버퍼링하는 버퍼부; 및
상기 버퍼부의 출력을 구동하여 상기 감지전압을 출력하는 구동부를 포함하는 것을 특징으로 하는 RFID 장치.
제 3항에 있어서, 상기 펌핑전압 출력부는 상기 정류부의 출력단과 접지전압단 사이에 병렬 연결된 복수의 강유전체 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 스텝-펄스 펌핑부는
상기 메모리부의 동작시 활성화되는 펌핑 인에이블 신호를 구동하는 구동부;
상기 구동부의 출력에 따라 제 2노드를 상기 제 1펌핑전압보다 높은 레벨로 상승시키는 강유전체 용량부; 및
상기 펌핑 인에이블 신호의 비활성화시 상기 제 2노드를 상기 제 2펌핑전압 레벨로 충전하는 충전부를 포함하는 것을 특징으로 하는 RFID 장치.
제 13항에 있어서, 상기 구동부는
상기 펌핑 인에이블 신호를 구동하는 입력 구동부; 및
상기 입력 구동부의 출력에 따라 상기 충전부에 상기 제 1펌핑전압 또는 접지전압을 공급하는 구동소자 포함하는 것을 특징으로 하는 RFID 장치.
제 13항에 있어서, 상기 강유전체 용량부는
상기 제 2노드와 상기 구동부 사이에 병렬 연결된 복수의 강유전체 커패시터를 포함하는 것을 특징으로 하는 RFID 장치.
제 13항에 있어서, 상기 충전부는
상기 제 1펌핑전압의 인가단과 상기 제 2노드 사이에 연결되어 게이트 단자가 상기 구동부의 출력단과 연결된 PMOS트랜지스터를 포함하는 것을 특징으로 하는 RFID 장치.
제 16항에 있어서, 상기 제 2펌핑전압은 상기 제 1펌핑전압 + 문턱전압(상기 PMOS트랜지스터) 값이 되는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서, 상기 스텝-펄스 펌핑부는 상기 메모리부의 내부에 포함되는 것을 특징으로 하는 RFID 장치.
제 1항에 있어서,
무선 신호를 입력받아 동작 명령신호를 출력하는 아날로그 처리부; 및
상기 아날로그 처리부로부터 인가되는 상기 동작 명령신호에 따라 어드레스 및 동작 제어신호를 생성하여 출력하고, 해당하는 응답신호를 상기 아날로그 처리부에 출력하는 디지털 처리부를 더 포함하는 것을 특징으로 하는 RFID 장치.
제 19항에 있어서, 상기 펌핑전압 발생부는 상기 아날로그 처리부에 포함되는 것을 특징으로 하는 RFID 장치.