KR20120005906A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20120005906A
KR20120005906A KR1020100066612A KR20100066612A KR20120005906A KR 20120005906 A KR20120005906 A KR 20120005906A KR 1020100066612 A KR1020100066612 A KR 1020100066612A KR 20100066612 A KR20100066612 A KR 20100066612A KR 20120005906 A KR20120005906 A KR 20120005906A
Authority
KR
South Korea
Prior art keywords
redundancy
cell
odd
cell string
page
Prior art date
Application number
KR1020100066612A
Other languages
English (en)
Inventor
윤의상
박영수
김재윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100066612A priority Critical patent/KR20120005906A/ko
Publication of KR20120005906A publication Critical patent/KR20120005906A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

반도체 메모리 장치는 리던던시 레지스터에 1비트의 페이지 어드레스의 저장을 위한 래치를 추가하여, 리던던시 레지스터를 포함하는 컬럼 디코더에서 컬럼 어드레스뿐만 아니라 이븐/오드 페이지를 판별하는 페이지 어드레스를 참조할 수 있게 함으로써, 이븐/오드 페이지에서 각각 다른 컬럼을 리페어 처리할 수 있게 되어 리페어 효율을 상승시킬 수 있다.

Description

반도체 메모리 장치{Semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 리페어 동작을 수행하는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 내에 배드 셀(bad cell)이 존재할 경우, 배드 메모리 셀을 리던던시 메모리 셀로 대체하기 위해 컬럼 리페어 동작을 수행할 수 있다.
컬럼 리페어 동작을 수행할 때에, 배드 셀을 포함하는 셀 스트링이 연결된 페이지 버퍼에서 리던던시 페이지 버퍼로 리페어 동작을 수행하면, 동일한 워드라인 상에 위치한 이븐/오드 페이지의 특정 컬럼이 이븐/오드 셀 스트링에 관계없이 동시에 리페어 처리된다.
이 경우, 배드 셀을 포함하지 않는 셀 스트링도 리던던시 페이지 버퍼의 셀 스트링으로 대체되므로 리페어 효율이 떨어지게 되는 문제점이 있다.
본 발명의 실시예는 리던던시 레지스터를 포함하는 컬럼 디코더에서 컬럼 어드레스 뿐만 아니라 이븐/오드 페이지를 판별하는 페이지 어드레스를 참조할 수 있게 함으로써 이븐/오드 페이지가 각각 다른 컬럼을 리페어 처리할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는
다수의 이븐 셀 스트링들 및 다수의 오드 셀 스트링들;
한 쌍의 이븐 셀 스트링 및 오드 셀 스트링마다 전기적으로 각각 연결되는 메인 페이지 버퍼들;
이븐 리던던시 셀 스트링 및 오드 리던던시 셀 스트링을 포함하는 한 쌍의 리던던시 셀 스트링;
상기 한 쌍의 리던던시 셀 스트링과 전기적으로 연결된 리던던시 페이지 버퍼; 및
컬럼 어드레스와 페이지 어드레스에 따라, 이븐 셀 스트링의 배드 셀이 선택되면 상기 리던던시 페이지 버퍼를 선택하여 상기 이븐 리던던시 셀 스트링의 데이터를 출력하고, 오드 셀 스트링의 베드 셀이 선택되면 상기 리던던시 페이지 버퍼를 선택하여 상기 오드 리던던시 셀 스트링의 데이터를 출력하도록 구성된 컬럼 디코더를 포함한다.
상기 반도체 메모리 장치는 적어도 한쌍의 리던던시 셀 스트링과 리던던시 페이지 버퍼를 더 포함한다.
상기 컬럼 디코더는
상기 컬럼 어드레스와 상기 페이지 어드레스에 따라, 상기 배드 셀을 포함하는 이븐 셀 스트링 또는 오드 셀 스트링을 대체하기 위한 이븐 리던던시 셀 스트링 또는 오드 리던던시 셀 스트링과 연결된 리던던시 페이지 버퍼를 선택하고, 선택된 페이지 버퍼를 통해 이븐 리던던시 셀 스트링 또는 오드 셀 스트링의 데이터를 출력하는 동작을 더 수행하도록 구성될 수 있다.
상기 컬럼 디코더는
상기 배드 셀을 포함하는 셀 스트링의 정보를 저장하는 다수 개의 리던던시 레지스터를 포함할 수 있다.
상기 리던던시 레지스터는
상기 배드셀을 포함하는 메인 페이지 버퍼의 컬럼 어드레스를 저장하고,
상기 배드셀을 포함하는 이븐 및 오드 셀 스트링의 페이지 어드레스를 저장하기 위해 다수 개의 래치를 포함할 수 있다.
상기 컬럼 디코더는
입력되는 컬럼 어드레스 및 페이지 어드레스와, 상기 리던던시 레지스터에 저장된 컬럼 어드레스 및 페이지 어드레스를 비교하여 일치하는 경우,
상기 이븐 및 오드 셀 스트링을 선택하여 상기 리던던시 페이지 버퍼를 선택하도록 구성될 수 있다.
본 발명의 실시예는 컬럼 리페어 동작의 리페어 효율을 혁신적으로 개선하는 효과를 가지고 있다.
리던던시 레지스터에 1비트의 페이지 어드레스의 저장을 위한 래치를 추가하여, 리던던시 레지스터를 포함하는 컬럼 디코더에서 컬럼 어드레스뿐만 아니라 이븐/오드 페이지를 판별하는 페이지 어드레스를 참조할 수 있게 함으로써, 1개의 워드 라인 상에 위치한 메인 셀이 리던던시 셀로 1:1 리페어 처리가 가능해지므로, 2개의 셀을 동시에 리페어 처리할 때에 비해 최대 2배의 리페어 효율 상승 효과를 볼 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 구성요소를 개략적으로 설명하는 블록도이다.
도 2는 도 1의 반도체 메모리 장치에서 리페어 동작을 수행하지 않는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
도 3은 도 1의 반도체 메모리 장치에서 리페어 동작을 수행하는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 구성요소를 개략적으로 설명하는 블록도이다.
도 5는 도 4의 반도체 메모리 장치에서 리페어 동작을 수행하는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 구성요소를 개략적으로 설명하는 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 반도체 메모리 장치(100)는 메인 셀 블록(110), 리던던시 셀 블록(120), 메인 페이지 버퍼 그룹(130), 리던던시 페이지 버퍼 그룹(140), 및 컬럼 디코더(150)를 포함한다.
메인 셀 블록(110)은 이븐 비트라인(MBLe)에 연결된 셀 스트링(이하, 이븐 셀 스트링이라 한다)과 오드 비트라인(MBLo)에 연결된 셀 스트링(이하 오드 셀 스트링이라 한다)을 포함한다.
메인 셀 블록(110)에서 하나의 페이지는 N개의 메인 셀로 구성되어 있다.
리던던시 셀 블록(120)은 메인 셀 블록(110)과 마찬가지로 이븐 비트라인(RBLe)에 연결된 셀 스트링(이하, 이븐 리던던시 셀 스트링이라 한다)과 오드 비트라인(RBLo)에 연결된 셀 스트링(이하, 오드 리던던시 셀 스트링이라 한다)을 포함한다.
리던던시 셀 블록(120)에서 하나의 페이지는 M개의 리던던시 셀로 구성되어 있다.
메인 페이지 버퍼 그룹(130)는 다수의 메인 페이지 버퍼(130<1>~130<N>)를 포함한다. 각 메인 페이지 버퍼는 이븐 비트라인(MBLe<1>~MBLe<N>) 및 오드 비트라인(MBLo<1>~MBLo<N>)과 연결되어 비트라인에 연결된 메인 셀 스트링의 메모리 셀들의 데이터 입출력을 수행한다. 참고로, 하나의 선택된 워드 라인은 이븐 페이지와 오드 페이지에 대응하는 셀들을 동시에 제어할 수 있다.
리던던시 페이지 버퍼 그룹(140)는 다수의 리던던시 페이지 버퍼(140<1>~140<M>)를 포함한다. 각 리던던시 페이지 버퍼는 이븐 비트라인(RBLe<1>~RBLe<M>) 및 오드 비트라인(RBLo<1>~RBLo<M>)과 연결되어 비트라인에 연결된 리던던시 셀 스트링의 메모리 셀들의 데이터 입출력을 수행한다. 마찬가지로, 하나의 선택된 워드 라인은 이븐 페이지와 오드 페이지에 대응하는 셀들을 동시에 제어할 수 있다.
컬럼 디코더(150)는 메인 페이지 버퍼 그룹(130)에 포함되는 각 메인 페이지 버퍼(130<1>~130<N>)와 데이터 라인(MDL<1>~MDL<N>)을 통해 연결된다.
또한, 리던던시 페이지 버퍼 그룹(140)에 포함되는 각 리던던시 페이지 버퍼(140<1>~140<M>)와 리던던시 데이터 라인(RDL<1>~RDL<M>)을 통해 연결된다.
컬럼 디코더(150)는 리던던시 레지스터(155)를 포함하며, 데이터 입출력회로와 연결된다. 컬럼 디코더(150)는 입력되는 컬럼 어드레스를 참조하여, 데이터 입출력회로로부터 입력되는 데이터를 페이지 버퍼에 전달하고, 페이지 버퍼로부터 출력되는 데이터를 데이터 입출력회로로 전달한다.
도 2는 도 1의 반도체 메모리 장치에서 리페어 동작을 수행하지 않는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
도 2를 참조하면, 리페어 동작을 수행하지 않는 경우에는 컬럼디코더(150)로부터 리던던시 데이터 라인(RDL<1>~RDL<M>)을 통한 리던던시 페이지 버퍼 그룹(140<1>~140<M>)으로의 경로가 액세스 불가능한 상태가 된다. 따라서 데이터 입출력은 데이터 라인(MDL<1>~MDL<N>)을 통해서만 이루어진다.
도 3은 도 1의 반도체 메모리 장치에서 리페어 동작을 수행하는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
도 3을 참조하면, 1번째 이븐 비트라인(MBLe<1>)에 연결된 메인 셀과 N번째 오드 비트라인(MBLo<N>)에 연결된 메인 셀이 배드 셀일 경우, 1번째와 N번째 메인 페이지 버퍼를 리페어 처리할 수 있다.
이 경우 리던던시 레지스터를 포함하는 컬럼디코더(150)의 동작에 의해 첫 번째 데이터 라인(MDL<1>)으로의 데이터 입출력 경로가 첫 번째 리던던시 데이터 라인(RDL<1>)로의 입출력 경로로 대체(replacement)되고, N 번째 데이터 라인(MDL<N>)으로의 데이터 입출력 경로가 N 번째 리던던시 데이터 라인(RDL<N>)으로의 입출력 경로로 대체된다.
이와 같이 배드 셀의 리페어 동작은 페이지 버퍼 및 데이터 라인을 기반으로 이루어지게 되고, 이에 따라 1개의 페이지 버퍼에 연결된 이븐 셀 및 오드 셀 중 하나의 셀만이 배드 셀일 경우에도 이븐 셀과 오드 셀이 동시에 리던던시 셀로 대체되게 된다.
따라서 배드 셀이 이븐 페이지와 오드 페이지에 걸쳐서 고르게 분포되어 있는 경우에는 리페어 효율이 떨어지게 되므로 이를 향상시킬 필요가 있다.
이하에, 리페어 효율을 향상시킬 수 있는 본 발명의 다른 실시예에 대해 설명하기로 한다.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 구성요소를 개략적으로 설명하는 블록도이다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 반도체 메모리 장치(200)는
메인 셀 블록(210), 리던던시 셀 블록(220), 메인 페이지 버퍼 그룹(230), 리던던시 페이지 버퍼 그룹(240), 및 컬럼 디코더(250)를 포함한다.
컬럼 디코더(250)를 제외한 다른 구성은 도 1에서 설명한 반도체 메모리 장치(100)와 유사하므로, 그에 대한 설명은 여기에서는 생략하기로 한다.
컬럼 디코더(250)는 도 1에서와는 달리, 컬럼 어드레스(Column Address) 외에 페이지 어드레스(Page Address)를 추가로 입력 받는다.
페이지 어드레스 신호는 하나의 페이지 버퍼에 연결된 이븐 셀 스트링과 오드 셀 스트링을 판별하기 위한 신호이다.
컬럼 디코더(250)는 컬럼 어드레스(Column Address)와 페이지 어드레스(Page Address)에 따라, 이븐 셀 스트링의 배드 셀이 선택되면 배드 셀을 포함하는 이븐 셀 스트링의 개수에 따라 리던던시 페이지 버퍼(240<1>~240<M>)를 제1 리던던시 페이지 버퍼(240<1>)로부터 순차적으로 선택하여 이븐 리던던시 셀 스트링의 데이터를 출력한다. 또한, 오드 셀 스트링의 배드셀이 선택되면 배드 셀을 포함하는 오드 셀 스트링의 개수에 따라 리던던시 페이지 버퍼(240<1>~240<M>)를 제1 리던던시 페이지 버퍼(240<1>)로부터 순차적으로 선택하여 오드 리던던시 셀 스트링의 데이터를 출력한다.
컬럼 디코더(250)는 다수의 리던던시 레지스터(Redundancy Register)(255)를 포함하는데, 리던던시 레지스터(255)에는 배드 셀을 포함하는 셀 스트링과 연결된 페이지 버퍼의 어드레스 데이터와 상기 배드 셀을 포함하는 셀 스트링이 이븐 셀 스트링인지 오드 셀 스트링인지 여부에 대한 데이터가 배드 셀 정보로서 저장된다.
하나의 리던던시 레지스터(255)는 배드 셀을 포함하는 셀 스트링 하나의 정보를 저장할 수 있다. 하나의 리던던시 레지스터(255)는 배드 셀 정보를 저장하기 위해, 즉, 배드 셀을 포함하는 메인 페이지 버퍼의 컬럼 어드레스를 저장하고, 베드 셀을 포함하는 이븐 및 오드 셀 스트링의 페이지 어드레스를 저장하기 위해 다수 개의 래치를 포함한다. 예를 들어, 8kB의 페이지 크기를 갖는 경우, 리던던시 레지스터는 13비트의 래치를 포함하는데, 본 발명의 실시예에서는 셀 스트링이 이븐 셀 스트링인지 오드 셀 스트링인지 여부에 대한 데이터가 필요하므로, 리던던시 레지스터는 1비트가 증가한 14비트의 래치를 포함하게 된다.
이하에, 상기의 구성을 갖는 반도체 메모리 장치(200)의 리페어 동작에 대해 설명하기로 한다.
도 5는 도 4의 반도체 메모리 장치에서 리페어 동작을 수행하는 경우의 데이터 입출력 경로를 설명하는 블록도이다.
도 5에서는 첫 번째 이븐 비트라인(MBLe<1>)에 연결된 메인 셀과 N 번째 오드 비트라인(MBLo<N>)에 연결된 메인 셀이 배드 셀인 경우의 리페어 처리를 예로 들어 설명하기로 한다.
배드 셀이 발생하면, 컬럼 디코더(250)에 포함되는 리던던시 레지스터(255)는 컬럼 어드레스(즉, 배드 셀을 포함하는 셀 스트링과 연결된 페이지 버퍼의 어드레스 데이터)와 1비트의 페이지 어드레스(즉, 상기 배드 셀을 포함하는 셀 스트링이 이븐 셀 스트링인지 오드 셀 스트링인지 여부를 판별하기 위한 데이터)를 배드 셀 정보로서 저장한다.
이후, 컬럼 리코더(250)가 외부로부터 컬럼 어드레스와 페이지 어드레스(E/O)를 입력받으면, 리던던시 레지스터(255)에 저장된 컬럼 어드레스 및 페이지 어드레스와 외부로부터 입력된 컬럼 어드레스 및 페이지 어드레스를 비교한다.
이를 위해, 리던던시 레지스터(255)는 컬럼 디코딩 시 입력된 컬럼 어드레스 및 이븐/오드 페이지 어드레스를 참조할 수 있다.
비교 결과, 컬럼 어드레스 및 페이지 어드레스가 일치하는 경우, 리던던시 레지스터에 저장된 컬럼 어드레스 및 페이지 어드레스에 해당하는 페이지 버퍼의 메인 셀 스트링(이븐 또는 오드)이 리던던시 셀 스트링으로 대체된다.
리던던시 레지스터(255)는 리던던시 페이지 버퍼(240)와 맵핑되어 있다.
예를 들면, 입력된 페이지 어드레스가 이븐 페이지를 가리키고 리던던시 레지스터(255)에 저장된 페이지 어드레스와 일치할 경우, 1번 페이지 버퍼(230<1>)의 이븐 셀 스트링을 1번 리던던시 페이지 버퍼(240<1>)의 이븐 셀 스트링으로 대체시키고, 입력된 페이지 어드레스가 오드 페이지를 가리킬 경우, 1번 페이지 버퍼(230<1>)의 이븐 셀 스트링은 대체시키지 않고 N번 페이지 버퍼(230<N>)의 오드 셀 스트링을 1번 리던던시 페이지 버퍼(240<1>)의 오드 셀 스트링으로 대체시킬 수 있다.
배드 셀을 포함하는 셀 스트링이 다수 개 존재하는 경우, 예를 들면, 제1 메인 페이지 버퍼(230<1>)로부터 제N 메인 페이지 버퍼(230<N>) 방향으로 순차적으로 제1 이븐 셀 스트링, 제2 이븐 셀 스트링, 제3 오드 셀 스트링이 배드 셀을 포함하는 경우, 제1 이븐 셀 스트링은 제1 리던던시 페이지 버퍼(240<1>)의 이븐 셀 스트링으로 대체되고, 제2 이븐 셀 스트링은 제2 리던던시 페이지 버퍼(240<2>)의 이븐 셀 스트링으로 대체되며, 제3 오드 셀 스트링은 제1 리던던시 페이지 버퍼(240<1>)의 오드 셀 스트링으로 대체될 수 있다.
이와 같은 대체는 기존에 컬럼 디코더(250)와 연결되어 있던 메인 페이지 버퍼(230)의 데이터 라인(MDL<1>~MDL<N>)과 데이터 입출력 라인과의 연결을 차단하고, 대신 리던던시 페이지 버퍼(240)의 데이터 라인(RDL<1>~RDL<M>)과 데이터 입출력 라인을 연결함으로써 이루어진다.
이와 같이, 페이지 어드레스를 입력받아 배드 셀을 포함하는 셀 스트링이 이븐 셀 스트링인지 오드 셀 스트링인지 여부를 판별함으로써 배드 셀을 포함하는 셀 스트링이 연결된 비트 라인을 리던던시 셀이 위치한 비트라인으로 1:1로 대체시킬 수 있다.
따라서, 리페어 효율을 크게 향상시킬 수 있다.
8kB의 페이지 사이즈를 가진 제품의 경우는 리던던시 레지스터의 래치가 각각 13비트에서 14비트로 0.077%만큼의 면적 증가가 필요하게 되나, 이는 그 효과에 비해 미미한 수준이다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시예의 기재로부터 본 발명이 속하는 기술분야의 전문가라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110, 210: 메인 셀 블록
120, 220: 리던던시 셀 블록
130, 230: 메인 페이지 버퍼
140, 240: 리던던시 페이지 버퍼
150, 250: 컬럼 디코더
155, 255: 리던던시 레지스터

Claims (6)

  1. 다수의 이븐 셀 스트링들 및 다수의 오드 셀 스트링들;
    한 쌍의 이븐 셀 스트링 및 오드 셀 스트링마다 전기적으로 각각 연결되는 메인 페이지 버퍼들;
    이븐 리던던시 셀 스트링 및 오드 리던던시 셀 스트링을 포함하는 한 쌍의 리던던시 셀 스트링;
    상기 한 쌍의 리던던시 셀 스트링과 전기적으로 연결된 리던던시 페이지 버퍼; 및
    컬럼 어드레스와 페이지 어드레스에 따라, 이븐 셀 스트링의 배드 셀이 선택되면 상기 리던던시 페이지 버퍼를 선택하여 상기 이븐 리던던시 셀 스트링의 데이터를 출력하고, 오드 셀 스트링의 베드 셀이 선택되면 상기 리던던시 페이지 버퍼를 선택하여 상기 오드 리던던시 셀 스트링의 데이터를 출력하도록 구성된 컬럼 디코더를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    적어도 한쌍의 리던던시 셀 스트링과 리던던시 페이지 버퍼를 더 포함하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 컬럼 디코더는
    상기 컬럼 어드레스와 상기 페이지 어드레스에 따라, 상기 배드 셀을 포함하는 이븐 셀 스트링 또는 오드 셀 스트링을 대체하기 위한 이븐 리던던시 셀 스트링 또는 오드 리던던시 셀 스트링과 연결된 리던던시 페이지 버퍼를 선택하고, 선택된 페이지 버퍼를 통해 이븐 리던던시 셀 스트링 또는 오드 셀 스트링의 데이터를 출력하는 동작을 더 수행하도록 구성된 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 컬럼 디코더는
    상기 배드 셀을 포함하는 셀 스트링의 정보를 저장하는 다수 개의 리던던시 레지스터를 포함하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 리던던시 레지스터는
    상기 배드셀을 포함하는 메인 페이지 버퍼의 컬럼 어드레스를 저장하고,
    상기 배드셀을 포함하는 이븐 및 오드 셀 스트링의 페이지 어드레스를 저장하기 위해 다수 개의 래치를 포함하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 컬럼 디코더는
    입력되는 컬럼 어드레스 및 페이지 어드레스와, 상기 리던던시 레지스터에 저장된 컬럼 어드레스 및 페이지 어드레스를 비교하여 일치하는 경우,
    상기 이븐 및 오드 셀 스트링을 선택하여 상기 리던던시 페이지 버퍼를 선택하도록 구성된 반도체 메모리 장치.
KR1020100066612A 2010-07-09 2010-07-09 반도체 메모리 장치 KR20120005906A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100066612A KR20120005906A (ko) 2010-07-09 2010-07-09 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100066612A KR20120005906A (ko) 2010-07-09 2010-07-09 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20120005906A true KR20120005906A (ko) 2012-01-17

Family

ID=45611851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100066612A KR20120005906A (ko) 2010-07-09 2010-07-09 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20120005906A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378089B2 (en) 2013-10-24 2016-06-28 Winbond Electronics Corp. Semiconductor storing device and redundancy method thereof
KR20200020270A (ko) * 2018-08-16 2020-02-26 에스케이하이닉스 주식회사 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치
CN111462795A (zh) * 2019-01-22 2020-07-28 华邦电子股份有限公司 高效数据移动的方法以及易失性存储器装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378089B2 (en) 2013-10-24 2016-06-28 Winbond Electronics Corp. Semiconductor storing device and redundancy method thereof
KR20200020270A (ko) * 2018-08-16 2020-02-26 에스케이하이닉스 주식회사 캐시 버퍼 및 이를 포함하는 반도체 메모리 장치
CN111462795A (zh) * 2019-01-22 2020-07-28 华邦电子股份有限公司 高效数据移动的方法以及易失性存储器装置
CN111462795B (zh) * 2019-01-22 2022-06-07 华邦电子股份有限公司 高效数据移动的方法以及易失性存储器装置

Similar Documents

Publication Publication Date Title
US20210082503A1 (en) Apparatuses, memories, and methods for address decoding and selecting an access line
US8599613B2 (en) Nonvolatile semiconductor memory
US20110310648A1 (en) Semiconductor storage device
KR101196907B1 (ko) 반도체 메모리 장치 및 그의 동작 방법
US8576638B2 (en) Non-volatile memory device and non-volatile memory system having the same
US20120075943A1 (en) Method and Apparatus for Memory Repair With Redundant Columns
JP5657079B1 (ja) 半導体記憶装置
US9111643B2 (en) Method and apparatus for repairing defective memory cells
US9535785B2 (en) ECC method for flash memory
JP2016219092A (ja) 誤り訂正符号の編成を含む装置および方法
KR20060022144A (ko) 에러 검출용 패러티 발생기를 구비한 반도체 메모리 장치
US20080235557A1 (en) Semiconductor memory device
US20090044061A1 (en) Structure and method for detecting errors in a multilevel memory device with improved programming granularity
JP2005190543A5 (ko)
JP2016071910A (ja) 半導体記憶装置
JP2007533060A (ja) データメモリ内の誤りを訂正するデータ処理デバイス
KR20120005906A (ko) 반도체 메모리 장치
WO2014109107A1 (ja) 不揮発性半導体記憶装置及びそのテスト方法
JP2021047527A (ja) メモリシステム
JP5870017B2 (ja) 不揮発性半導体記憶装置
KR20040074906A (ko) 버스트 동작에 의해 데이터 및 패리티 데이터를입출력하는 반도체 기억 장치
US7788528B2 (en) Repair module for memory, repair device using the same and method thereof
JP2019057096A (ja) メモリシステム
KR20100085657A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2008102693A (ja) メモリコントローラ及びフラッシュメモリシステム、並びにフラッシュメモリの制御方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination