KR20120005296A - 발광 다이오드 및 이를 포함하는 발광 소자 패키지 - Google Patents

발광 다이오드 및 이를 포함하는 발광 소자 패키지 Download PDF

Info

Publication number
KR20120005296A
KR20120005296A KR1020100065974A KR20100065974A KR20120005296A KR 20120005296 A KR20120005296 A KR 20120005296A KR 1020100065974 A KR1020100065974 A KR 1020100065974A KR 20100065974 A KR20100065974 A KR 20100065974A KR 20120005296 A KR20120005296 A KR 20120005296A
Authority
KR
South Korea
Prior art keywords
layer
alingan
light emitting
inn
emitting diode
Prior art date
Application number
KR1020100065974A
Other languages
English (en)
Other versions
KR101628233B1 (ko
Inventor
손효근
심상균
강동훈
정명훈
정성훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100065974A priority Critical patent/KR101628233B1/ko
Publication of KR20120005296A publication Critical patent/KR20120005296A/ko
Application granted granted Critical
Publication of KR101628233B1 publication Critical patent/KR101628233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예에 따른 발광 다이오드는, 기판, 기판상에 제1 반도체층, 제1 반도체층 상에 활성층 및 활성층 상에 제2 반도체층을 포함하고, 제1 반도체층, 활성층 및 제2 반도체층은 AlInGaN층과 InN층의 초격자층을 포함한다. 이에 의해, 발광 다이오드의 결정결함이 감소되고, 휘도가 향상되며, ESD 특성이 개선될 수 있다.

Description

발광 다이오드 및 이를 포함하는 발광 소자 패키지{Light emitting diode and Light emitting device comprising the same}
실시예는 발광 다이오드에 관한 것으로, 더욱 상세하게는 기판상에 형성되는 반도체층들이 초격자구조를 가지는 발광 다이오드에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광휘도를 증가시키는 것이 중요하다.
결정결함이 감소되고, 휘도가 향상되며, ESD 특성이 개선된 발광 다이오드 및 이를 포함하는 발광 소자 패키지를 제공함에 있다.
실시예에 따른 발광 다이오드는 기판, 기판상에 제1 반도체층, 제1 반도체층 상에 활성층 및 활성층 상에 제2 반도체층을 포함하고, 제1 반도체층, 활성층 및 제2 반도체층은 AlInGaN층과 InN층의 초격자층을 포함한다.
또한, 제1 반도체층에 포함된 AlInGaN층은 n-도프 AlInGaN층이며, 제1 반도체층의 AlInGaN층은 적어도 제1 AlInGaN층, 제1 AlInGaN층 상에 위치하는 제2 AlInGaN층 및 제2 AlInGaN층 상에 위치하는 제3 AlInGaN층을 포함하고, 제1 AlInGaN층, 제2 AlInGaN층 및 제3 AlInGaN층의 순서로 도핑 농도가 증가한다.
또한, 활성층은 순차적으로 형성된 제1 AlInGaN층, 제1 InN층, 제2 AlInGaN층 및 제2 InN층이 반복 적층된다.
또한, 제2 반도체층의 AlInGaN층 및 InN층은 p-도프 AlInGaN층 및 p-도프 InN층이다.
발광 다이오드의 결정결함이 감소되고, 휘도가 향상되며, ESD 특성이 개선될 수 있다.
도 1은 실시예에 따른 발광 다이오드의 구조를 도시한 단면도이다.
도 2는 도 1의 발광다이오드에 포함되는 제1 반도체층의 구조를 확대하여 도시한 도이다.
도 3은 도 1의 발광다이오드에 포함되는 활성층의 구조를 확대하여 도시한 도이다.
도 4는 도 1의 발광다이오드에 포함되는 제2 반도체층의 구조를 확대하여 도시한 도이다.
도 5는 실시예에 따른 발광 다이오드를 포함하는 발광 소자 패키지의 단면도이다.
도 6은 실시예에 따른 휘도 측정 결과를 도시하는 도이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하에서는 도면을 참조하여 실시예를 보다 상세하게 설명한다.
도 1은 실시예에 따른 발광 다이오드의 구조를 도시한 단면도이다.
도 1을 참조하면, 발광 다이오드(10)는 기판(100), 기판(100)상에 순차적으로 위치하는 제1 반도체층(200), 활성층(300) 및 제2 반도체층(400)을 포함할 수 있으며, 기판(100)과 제1 반도체층(200) 사이의 버퍼층(110)을 포함할 수 있다.
기판(100)은 투광성을 갖는 재질, 예를 들어, 사파이어(Al2O3), GaN, ZnO, AlN 중 적어도 어느 하나를 포함하여 형성될 수 있으나, 이에 한정하지는 않는다. 다만, 기판(100)의 굴절률은 광 추출 효율을 위해 제1 반도체층(200)의 굴절률보다 작은 것이 바람직하다.
기판(100) 상에는 기판(100)과 제1 반도체층(200) 간의 격자 부정합을 완화하는 버퍼층(110)이 위치할 수 있다.
버퍼층(110)은 AlxInyGa(1-x-y)N (0≤x＜1, 0≤y＜1, 0＜x+y＜1)의 조성식을 가지는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, AlInGaN 등에서 선택될 수 있다.
버퍼층(110)은 900 내지 1100℃에서 형성되어, 기판(100)상에 단결정으로 성장할 수 있다. 이와 같이 단결정으로 성장한 버퍼층(110)은 버퍼층(110)상에 성장하는 제1 반도체층(200)의 결정성을 향상시킬 수 있다.
또한, 기판(100)과 기판(100) 상에 적층되는 반도체층들 간에 격자 부정합을 최소화할 수 있도록 100 내지 500Å의 두께로 형성되는 것이 바람직하다.
버퍼층(110)상에는 제1 반도체층(200)이 형성될 수 있다. 제1 반도체층(200)은 예를 들어, Si, Ge, Sn 등의 n형 도펀트가 도핑된 n형 반도체층을 포함할 수 있으며, 이에 따라 활성층(300)에 전자를 공급할 수 있다.
또한, 제1 반도체층(200)은 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)으로 표현될 수 있는 AlInGaN층과 InN층의 초격자층을 포함하여 형성될 수 있다.
이와 같이, 제1 반도체층(200)이 초격자층으로 형성됨에 따라 고품위의 결정성을 제공하며, AlInGaN층과 InN층이 반복 적층됨에 따라 밴드갭 에너지가 높아져 누설전류가 감소된다. 이에 대하여서는 도 2를 참조하여 자세히 후술하기로 한다.
제1 반도체층(200) 상에는 활성층(300)이 형성될 수 있다. 활성층(300)은 제1 반도체층(200)에서 제공되는 전자와 후술하는 바와 같이 제2 반도체층(400)으로부터 제공될 수 있는 정공이 재결합(recombination)하는 영역이며, 전자와 정공이 재결합하는 과정에서 발생되는 에너지에 의해 빛을 생성할 수 있다.
한편, 활성층(300)은 양자우물층 또는 양자장벽층의 역할을 하는 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)의 조성식으로 표현될 수 있는 AlInGaN 층과 AlInGaN층상에 형성되는 InN층의 초격자층을 포함하여 형성될 수 있다.
즉, 양자우물층인 제1 AlInGaN층, 제1 InN층, 양자장벽층인 제2 AlInGaN층 및 제2 InN층을 한 주기로 하여 반복 적층될 수 있다.
이와 같이, AlInGaN층과 InN층이 반복 적층됨으로써, 활성층(300) 내의 압축응력이 감소하고, 양자우물층 내의 전자와 정공을 효과적으로 구속하여 내부양자효율을 향상시킬 수 있으며, 양자장벽층과 양자우물층의 계면특성이 향상되어 계면에서의 캐리어 손실을 줄임으로써 발광효율이 개선될 수 있다. 이러한 활성층(300)의 자세한 구조는 도 3을 참조하여 후술한다.
한편, 활성층(300) 상에는 제2 반도체층(400)이 형성될 수 있다. 제2 반도체층(400)은 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)의 조성식으로 표현될 수 있는 AlInGaN층과 InN층의 초격자층을 포함하여 형성될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑되어, p형 반도체층으로 구현될 수 있다.
이와 같이, 제2 반도체층(400)이 AlInGaN층과 InN층이 반복 적층되어 형성되면, AlInGaN층에서 발생되는 전위 및 결함의 전파를 InN층이 제거시킬 수 있으며, 계면에 도핑 레벨이 증가하여 정공 우물이 생성될 수 있다. 이렇게 형성된 정공 우물은 상술한 활성층(300)에 보다 풍부한 정공을 공급할 수 있게 되어, 발광 다이오드(10)의 효율을 향상시킬 수 있다. 제2 반도체층(400)의 자세한 구조는 도 4를 참조하여 후술하기로 한다.
한편, 상술한 버퍼층(110), 제1 반도체층(200) 및 제2 반도체층(300)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있다.
또한, 상술한 바와는 달리, 제1 반도체층(200)이 p형 도펀트를 포함하고 제2 반도체층(400)이 n형 도펀트를 포함할 수 있음은 물론이다. 또한, 제2 반도체층(400) 상에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 발광 다이오드(10)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
다시 도 1을 참조하면, 활성층(300)과 제2 반도체층(400)의 일부는 식각되어, 제1 반도체층(200)의 일부가 노출될 수 있으며, 노출된 제1 반도체층(200) 상면에는 티탄(Ti) 등으로 이루어지는 제1 전극패드(201)가 형성될 수 있다.
또한, 제2 반도체층(400) 상에는 투광성전극층(500)이 형성될 수 있으며, 투광성전극층(500)의 외측 일면에는 니켈(Ni) 등으로 이루어진 제2 전극패드(142)가 형성될 수 있다.
투광성전극층(500)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 어느 하나를 포함하여 형성될 수 있다. 이와 같이 투광성전극층(500)을 제2 반도체층(400) 상면 전체에 형성함으로써 제2 전극패드(142)의 하부에만 전류가 밀집되는 전류군집현상을 방지할 수 있어서, 전류분산효과를 향상시킬 수 있다.
실시예에서는 수평형 발광소자를 기준으로 설명하고 있으나, 이에 한정되는 것은 아니며, 수직형 발광소자, 플립형 발광소자 또는 비아홀 구조의 발광소자에도 적용될 수 있다.
도 2는 도 1의 발광다이오드에 포함되는 제1 반도체층의 구조를 확대하여 도시한 도이다.
제1 반도체층(200)은 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)의 조성식으로 표현될 수 있는 AlInGaN층과 InN층의 초격자층을 포함하여 형성될 수 있다.
AlInGaN층은 Si, Ge, Sn 등의 n형 도펀트가 도핑된 n-도프 AlInGaN층일 수 있으며, 이때, n-도프 AlInGaN층의 도핑 농도는 0.8×10-18 내지 8×10-18일 수 있다. 또한, n-도프 AlInGaN층상에는 InN층이 형성될 수 있다.
이와 같이, 밴드갭이 큰 AlInGaN층 상에 밴드갭이 작은 InN층이 형성됨으로써, AlInGaN층에서 발생된 인장 응력(tensile stress)과 InN층에서 발생된 압축 응력(compress stress)이 반복적으로 형성되어 전위 결함을 차단할 수 있게 된다.
또한, 밴드갭의 차이가 큰 두 물질이 접촉하게 되면 에너지 밴드(Energy band)에 갈라지는 부분이 생기며, 이를 밴드 오프셋(Band off-set)이라고 하는데, 이에 의해 컨덕션 밴드(Conduction band)에서의 일 방향으로의 전자의 흐름을 억제하여, 자연스럽게 전류의 횡방향 확산을 가져올 수 있다.
따라서, 제1 반도체층(200)은 초격자층으로 형성됨에 따라 고품위의 결정성을 제공하며, AlInGaN층과 InN층이 반복 적층됨에 따라 밴드갭 에너지가 높아져 누설전류가 감소될 수 있다.
한편, 도 2를 참조하면 제1 반도체층(200)은 적어도 도핑 농도가 서로 다른 제1 AlInGaN층(211), 제1 AlInGaN층(211)상에 위치하는 제2 AlInGaN층(221) 및 제2 AlInGaN층(221)상에 위치하는 제3 AlInGaN층(231)을 포함할 수 있으며, 제1 AlInGaN층(211), 제2 AlInGaN층(221) 및 제3 AlInGaN층(231)의 순서로 도핑 농도가 증가하는 것이 바람직하다.
즉, 활성층(300)에 근접한 제3 AlInGaN층(231)의 도핑 농도를 가장 크게 하여 전류 주입 효율을 증가시킬 수 있다.
한편, 제1 AlInGaN층(211)은 2000 내지 3000Å의 두께로 형성될 수 있으며, 제1 AlInGaN층(211)상에는 대략 5Å의 두께를 가지는 InN층(213)이 형성될 수 있다. 제1 AlInGaN층(211)과 InN층(213)은 10 내지 15회 반복 적층되어 제1 영역(210)을 형성할 수 있다.
제1 영역(210)에 속하는 제1 AlInGaN층(211)의 도핑농도는 가장 작게 형성되는 것이 바람직하며, 도핑 농도는 0.8×10-18 내지 1.3×10-18로 형성될 수 있다.
제2 AlInGaN층(221)은 2000 내지 3000Å의 두께로 형성될 수 있으며, 제2 AlInGaN층(221)상에는 대략 5Å의 두께를 가지는 InN층(223)이 10 내지 15회 반복 적층되어 제2 영역(220)을 형성할 수 있다.
제2 AlInGaN층(221)에 포함되는 n형 도펀트의 도핑농도는 4×10-18 내지 6×10-18일 수 있다.
또한, 제2 AlInGaN층(221)은 제1 AlInGaN층(211) 및 제3 AlInGaN층(231)에 비해 Al의 조성비를 높게 하여 전류 분산효과를 향상시킬 수 있어 발광 다이오드(10)의 동작 전압(Vf)가 낮아지게 되고, 발광 영역의 증가로 인해 발광 효율이 향상되어 광출력이 증가하게 된다.
제3 영역(230)은 제3 AlInGaN층(231)과 제3 AlInGaN층(231) 상에 형성되는 InN층(233)이 반복적으로 적층되어 형성될 수 있으며, 제3 AlInGaN층(231)은 6×10-18 내지 8×10-18의 도핑 농도를 가질 수 있다.
이와 같이 제3 AlInGaN층(231)이 가장 큰 도핑 농도를 가짐에 따라 충분한 캐리어 이동도를 얻을 수 있어, 활성층(300)에의 전류 주입 효율을 증가시킬 수 있다.
한편, 제3 AlInGaN층(231)은 200 내지 400Å의 두께로 형성되는 것이 바람직하다. 큰 도핑 농도는 결정성의 저하문제를 야기할 수 있는데, 이와 같이 제3 AlInGaN층(231)이 임계 탄성 두께 이하로 형성됨으로써, 큰 도핑 농도가 야기할 수 있는 결정성의 저하문제를 방지할 수 있다.
상술한 바와 같이, 제1 반도체층(200)은 도핑 농도가 서로 다른 AlInGaN 층들(211, 221, 231)이 연속적으로 형성되어 있고, 상술한 AlInGaN층들(211, 221, 231)은 유전율이 서로 다르기 때문에 일종의 커패시터로서의 역할을 수행할 수 있다. 따라서 정전기 현상으로부터 발광 다이오드(10)를 보호할 수 있게 되고, 발광 다이오드(10) ESD 내성이 개선될 수 있다.
도 3은 도 1의 발광다이오드에 포함되는 활성층의 구조를 확대하여 도시한 도이다.
활성층(300)은 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)의 조성식으로 표현이 가능한 AlInGaN층과 InN층의 초격자층을 포함할 수 있다.
즉, 활성층(300)은 양자우물층인 제1 AlInGaN층(310), 제1 InN층(320), 양자장벽층인 제2 AlInGaN층(330) 및 제2 InN층(340)을 한 주기로 하여 반복 적층될 수 있다. 따라서, 더 많은 전자가 양자우물층의 낮은 에너지 준위로 모이게 되며, 그 결과 전자와 정공의 재결합 확률이 증가 되어 발광효과가 향상될 수 있다.
또한, 제1 InN층(320) 및 제2 InN층(340)은 장벽층과 양자우물층 사이의 격자 불일치에 기인한 응력을 효과적으로 완화시킬 수 있다.
한편, 양자우물층인 제1 AlInGaN층(310)은 700 내지 800℃에서 10 내지 60Å의 두께로 성장할 수 있으며, 제1 AlInGaN층(310)상에는 제1 InN층(320)이 형성될 수 있다.
제1 InN층(320)은 700 내지 800℃에서 1 내지 5Å의 두께로 성장할 수 있으며, 제1 InN층(320)은 양자우물층과 양자장벽층의 계면에 In이 풍부한 영역을 제작하기 위한 스페이스층일 수 있다.
또한, 양자장벽층인 제2 AlInGaN층(330)은 750 내지 850℃에서 50 내지 200Å의 두께로 성장할 수 있고, 제2 AlInGaN층(330)상에는 제2 InN층(340)이 형성될 수 있다.
제2 InN층(340)은 양자장벽층인 제2 AlInGaN층(330)상에 성장하는 양자우물층의 초기 성장 모드를 제어하기 위한 층으로, 상술한 제1 InN층(320)보다 In의 포함량이 높은 것이 바람직하다. 즉, 제1 InN층(320)은 In의 포함량이 10~20%이며, 제2 InN층(340)은 In을 20 내지 30% 포함할 수 있다.
한편, 양자장벽층인 제2 AlInGaN층(330)의 In 성분은 양자우물층인 제1 AlInGaN층(310)의 In 성분보다 작아 장벽층이 양자 우물층보다 큰 밴드갭을 가질 수 있다.
실시예에 의하면, 제1 AlInGaN층(310)은 In을 10 내지 20%로 포함하는 것이 바람직하며,제2 AlInGaN층(330)은 In을 1 내지 10%로 포함하는 것이 바람직하다.
나아가, 제2 AlInGaN층(330)은 제1 AlInGaN층(310)보다 큰 Al 조성비를 가짐으로써, 장벽층의 결정 안에 더 풍부한 알루미늄을 포함하는 것이 바람직하다. 이에 따라 장벽층은 양자 우물층에 격자 일치될 수 있어, 양자 우물층에 개선된 결정 품질을 제공할 수 있다. 이는 소자의 발광 효율을 증가시킨다.
실시예에 따르면, 제1 AlInGaN층(310)은 Al을 약 1% 포함할 수 있으며, 제2 AlInGaN층(330)은 Al을 약 3%로 포함하는 것이 바람직하다.
또한, 장벽층을 이루는 제2 AlInGaN층(330)은 Si으로 도핑되어 형성될 수 있다.
상술한, 제1 AlInGaN층(310), 제1 InN층(320), 제2 AlInGaN층(330) 및 제2 InN층(340)은 이를 한 주기로 하여 5 내지 9회 반복하여 적층될 수 있으나, 이에 한정되는 것은 아니다.
도 4는 도 1의 발광다이오드에 포함되는 제2 반도체층의 구조를 확대하여 도시한 도이다.
제2 반도체층(400)은 AlxInyGa(1-x-y)N (0＜x＜1, 0＜y＜1, 0＜x+y＜1)의 조성식으로 표현할 수 있는 AlInGaN층과 InN층의 초격자층을 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑되어, p형 반도체층으로 구현될 수 있다.
기판(100)과 기판(100)상에 형성되는 제1 반도체층(200)간의 큰 격자 상수에 기인하는 결정결함은 성장방향에 따라 증가하는 경향이 있으므로, 제2 반도체층(400)이 가장 취약한 결정성을 가지게 된다.
특히, 정공이동도(hole mobility)가 전자이동도(electron mobility)보다 낮다는 사실을 감안하면, 제2 반도체층(400)의 결정성 저하로 인한 정공 주입효율의 저하는 발광 다이오드(10)의 효율을 저하시킬 수 있다.
따라서 이를 방지하고자 실시예에 따른 제2 반도체층(400)은 활성층(300) 바로 위에 위치하는 첫 번째 AlInGaN층(410)과 InN층(420)을 형성하여 활성층(300)까지 전파된 전위나 결정결함의 추가적인 전파를 차단할 수 있다. 또한, 이후의 수소와 질소 분위기 하에서 AlInGaN층(430)과 InN층(440)의 성장시 Al과 In이 N-정공의 생성확률을 감소시키고, 표면 모폴로지를 개선함으로써, 양질의 제2 반도체층(400)이 성장할 수 있는 조건을 제공한다.
한편, 활성층(300) 바로 위에 위치하는 첫 번째 AlInGaN층(410)과 InN층(420)은 질소 분위기에서 성장시키는 것이 바람직한데, 이는 Mg등의 도펀트와 수소와의 결합을 방지함으로써, 결정 품질을 향상시킬 수 있다.
또한, 활성층(300) 바로 위에 위치하는 첫 번째 AlInGaN층(410)은 성장온도 800 내지 1000℃에서 약 20Å의 두께를 가지도록 성장시킬 수 있으며, 첫 번째 AlInGaN층(410) 상에 형성되는 InN층(420)은 800 내지 1000℃에서 약 5Å의 두께를 가지도록 성장시킬 수 있다. 한편, 활성층(300) 바로 위에 위치하는 첫 번째 AlInGaN층(410)과 InN층(420)의 도핑농도는 약 1×10-20으로 형성되는 것이 바람직하다.
이어서, 더 높은 도핑농도를 가지는 AlInGaN층(430)과 InN층(440)이 8 내지 12회 반복적으로 적층되어 형성됨으로써, 계면에 도핑레벨이 증가하여 정공우물이 생성되고, 이와 같이 생성된 정공 우물은 활성층(300)에 보다 풍부한 정공을 공급할 수 있게 해준다. 또한 InN층(440)은 AlInGaN층(430)에서 발생되는 전위 및 결함의 전파를 제거시킬 수 있다.
또한, 상술한 바와 같이, 밴드갭의 차이가 큰 AlInGaN층(430)과 InN층(440)이 접촉하면, 밴드 오프셋(Band off-set)에 의해, 밸런스 밴드(Valance band)에서의 일 방향으로의 정공의 흐름을 억제할 수 있다. 따라서, 활성층(300) 상부에서 자연스럽게 전류의 횡방향 확산을 가져올 수 있다.
한편, AlInGaN층(430)과 InN층(440)의 도핑농도는 7×10-20 내지 9×10-20일 수 있으며, 950 내지 1050℃에서 성장시킬 수 있다. 또한, AlInGaN층(430)은 60 내지 70Å의 두께를 가지는 것이 바람직하며, InN층(440)은 약 5Å의 두께로 형성할 수 있다.
도 5는 실시예에 따른 발광 다이오드를 포함하는 발광 소자 패키지의 단면도이다.
도 5를 참조하면, 실시예에 따른 발광 소자 패키지는 몸체(20)와, 몸체(20)에 설치된 제1 전극층(31) 및 제2 전극층(32)과, 몸체(20)에 설치되어 제1 전극층(31) 및 제2 전극층(32)과 전기적으로 연결되는 실시예에 따른 발광 다이오드(50)와, 발광 다이오드(50)를 포위하는 몰딩부재(40)를 포함한다.
몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 발광 다이오드(50)의 주위에 경사면이 형성될 수 있다.
제1 전극층(31) 및 제2 전극층(32)은 서로 전기적으로 분리되며, 발광 다이오드(50)에 전원을 제공한다. 또한, 제1 전극층(31) 및 제2 전극층(32)은 발광 다이오드(50)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 다이오드(50)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 다이오드(50)는 몸체(20) 상에 설치되거나 제1 전극층(31) 또는 제2 전극층(32) 상에 설치될 수 있다.
발광 다이오드(50)는 제1 전극층(31) 및 제2 전극층(32)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
몰딩부재(40)는 발광 다이오드(50)를 포위하여 보호할 수 있다. 또한, 몰딩부재(40)에는 형광체가 포함되어 발광 다이오드(50)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광 다이오드 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 6은 실시예에 따른 휘도 측정 결과를 도시하는 도이다.
도 6은 실시예에 따른 발광다이오드를 제작하고 도 5에 도시된 바와 같은 패키지를 제작하여 휘도를 측정한 결과이다.
도 6에서 A는 기존의 발광다이오드의 결과를 나타내며, B는 실시예에 따른 결과를 나타낸다.
한편, 측정에 사용된 실시예에 따른 B의 발광 다이오드를 상기 도 1 내지 도 4를 참조하여 설명하면, 우선, 기판(100)은 사파이어 기판을 사용하였으며, 버퍼층(110)은 Al0 .95In0 .01Ga0 .04N의 조성을 가지며, 1050℃에서 350Å의 두께로 성장시켰다.
제1 반도체층(200)은 1050℃에서 Si을 도핑하여 n형 반도체층을 구현하였고, 제1 영역(210)의 도핑농도는 1×10-18, 3000Å의 두께를 가지는 제1 AlInGaN 층(211)과 5Å의 두께를 가지는 제1 InN층(213)을 13주기 반복하여 적층하였다. 제1 AlInGaN층(211)의 조성은 Al0 .1In0 .01Ga0 .89N이다.
또한, 제2 영역(220)은 도핑농도는 5×10-18, 3000Å의 제2 AlInGaN층(221)과 5Å의 제2 InN층(223)을 13주기 반복하여 적층하였고, 제2 AlInGaN층(221)의 조성은 Al0.15In0.01Ga0.84N이다.
제3 영역(230)은 도핑농도는 7×10-18, 300Å의 제3 AlInGaN층(231)과 5Å의 제3 InN층(233)을 32주기를 반복하여 적층하였으며, 제3 AlInGaN층(231)의 조성은 Al0.09In0.01Ga0.9N이다.
활성층(300)은 제1 AlInGaN층(310, 조성: Al 1%, In 18%, 성장온도: 760℃, 두께: 25Å), 제1 InN층(320, 조성:In 15%, 성장온도: 760℃, 두께: 3Å), 제2 AlInGaN층(330, 조성: Al 3%, In 3%, 성장온도: 800℃, 두께: 100Å) 및 제2 InN층(340, 조성: In 25%, 성장온도: 760℃, 두께: 3Å)을 7회 반복 적층하여 형성하였다.
다음으로, 제2 반도체층(400)은 조성 Al0 .05In0 .15Ga0 .8N이고, Mg 도핑농도 1×10-20인 AlInGaN층(410)을 900℃에서 20Å 성장시키고, 이어서, Mg 도핑농도 1×10-20인 InN층(420)을 900℃에서 5Å 성장시켰다.
또한, Mg 도핑농도 8×10-20이고, 성장온도 990℃에서 65Å의 두께를 가지는 AlInGaN층(430)과 5Å의 두께를 가지는 InN층(440)을 10회 반복하여 형성하였다. 여기서, AlInGaN층(430)의 조성은 Al0 .05In0 .05Ga0 .9N이다.
도 6에서 알 수 있는 바와 같이, 기판상에 형성되는 반도체층들이 AlInGaN 층과 InN층의 초격자층을 포함하여 형성된 결과 기존의 구조대비 우수한 특성이 나타남을 알 수 있다.
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 기판 110: 버퍼층
200 : 제1 반도체층 201 : 제1 전극패드
300 : 활성층 400 : 제2 반도체층
401 : 제2 전극패드 500 : 투광성전극층

Claims (15)

  1. 기판; 및
    상기 기판상에 제1 반도체층;
    상기 제1 반도체층 상에 활성층; 및
    상기 활성층 상에 제2 반도체층을 포함하고,
    상기 제1 반도체층, 상기 활성층 및 상기 제2 반도체층은 AlInGaN층과 InN층의 초격자층을 포함하는 발광 다이오드.
  2. 제1항에 있어서,
    상기 기판과 상기 제1 반도체층 사이에 버퍼층을 포함하며, 상기 버퍼층은 AlInGaN을 포함하는 발광 다이오드.
  3. 제2항에 있어서,
    상기 버퍼층의 두께는 100 내지 500Å인 발광 다이오드.
  4. 제1항에 있어서,
    상기 제1 반도체층에 포함된 AlInGaN층은 n-도프 AlInGaN층인 발광 다이오드.
  5. 제4항에 있어서,
    상기 제1 반도체층의 상기 AlInGaN층은 적어도 제1 AlInGaN층, 상기 제1 AlInGaN층 상에 위치하는 제2 AlInGaN층 및 상기 제2 AlInGaN층 상에 위치하는 제3 AlInGaN층을 포함하고,
    상기 제1 AlInGaN층, 상기 제2 AlInGaN층 및 상기 제3 AlInGaN층의 순서로 도핑 농도가 증가하는 발광 다이오드.
  6. 제5항에 있어서,
    상기 제2 AlInGaN층의 Al의 조성비는 상기 제1 AlInGaN층 및 상기 제3 AlInGaN층의 Al의 조성비보다 큰 발광 다이오드.
  7. 제5항에 있어서,
    상기 제3 AlInGaN층의 두께는 200 내지 400Å인 발광 다이오드.
  8. 제5항에 있어서,
    상기 제1 AlInGaN층, 제2 AlInGaN층 및 상기 제3 AlInGaN층 상에는 각각 InN층이 형성된 발광 다이오드.
  9. 제1항에 있어서,
    상기 활성층은 순차적으로 형성된 제1 AlInGaN층, 제1 InN층, 제2 AlInGaN 층 및 제2 InN층이 반복 적층된 발광 다이오드.
  10. 제9항에 있어서,
    상기 제1 InN층의 In포함량은 10 내지 20%이고, 상기 제2 InN층의 In포함량은 20 내지 30%인 발광 다이오드.
  11. 제9항에 있어서,
    상기 제1 AlInGaN층의 두께는 10 내지 60Å인 발광 다이오드.
  12. 제9항에 있어서,
    상기 제2 AlInGaN층의 두께는 20 내지 200Å인 발광 다이오드.
  13. 제9항에 있어서,
    상기 제2 AlInGaN층의 Al조성비는 상기 제1 AlInGaN층의 Al조성비보다 큰 발광 다이오드.
  14. 제1항에 있어서,
    상기 제2 반도체층을 형성하는 상기 AlInGaN층 및 상기 InN층은 p-도프 AlInGaN층 및 p-도프 InN층인 발광 다이오드.
  15. 제14항에 있어서,
    상기 반복 적층되어 형성된 p-도프 AlInGaN층 및 p-도프 InN층 중 최초 적층되는 AlInGaN층 및 InN층의 도핑 농도가 가장 낮은 발광 다이오드.
KR1020100065974A 2010-07-08 2010-07-08 발광 다이오드 및 이를 포함하는 발광 소자 패키지 KR101628233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065974A KR101628233B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 이를 포함하는 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065974A KR101628233B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 이를 포함하는 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20120005296A true KR20120005296A (ko) 2012-01-16
KR101628233B1 KR101628233B1 (ko) 2016-06-08

Family

ID=45611510

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065974A KR101628233B1 (ko) 2010-07-08 2010-07-08 발광 다이오드 및 이를 포함하는 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101628233B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管
CN112151647A (zh) * 2020-09-28 2020-12-29 湘能华磊光电股份有限公司 一种led外延结构及生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024703A (ja) * 2004-07-07 2006-01-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
KR20090006609A (ko) * 2007-07-12 2009-01-15 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20100022913A (ko) * 2008-08-20 2010-03-03 서울옵토디바이스주식회사 변조도핑층을 갖는 발광 다이오드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024703A (ja) * 2004-07-07 2006-01-26 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
KR20090006609A (ko) * 2007-07-12 2009-01-15 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR20100022913A (ko) * 2008-08-20 2010-03-03 서울옵토디바이스주식회사 변조도핑층을 갖는 발광 다이오드

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111819702A (zh) * 2019-11-26 2020-10-23 天津三安光电有限公司 一种红外发光二极管
CN111819702B (zh) * 2019-11-26 2024-04-09 天津三安光电有限公司 一种红外发光二极管
CN112151647A (zh) * 2020-09-28 2020-12-29 湘能华磊光电股份有限公司 一种led外延结构及生长方法

Also Published As

Publication number Publication date
KR101628233B1 (ko) 2016-06-08

Similar Documents

Publication Publication Date Title
KR101766719B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR101110937B1 (ko) 질화물 반도체 발광소자
KR101778161B1 (ko) 발광소자
KR20110072424A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US9166100B2 (en) Light emitting device
KR20140020028A (ko) 자외선 발광 소자 및 발광 소자 패키지
KR20120100056A (ko) 발광 소자
KR20160013553A (ko) 발광소자 및 조명시스템
KR20170109899A (ko) 발광소자 및 조명장치
KR101628233B1 (ko) 발광 다이오드 및 이를 포함하는 발광 소자 패키지
KR102316095B1 (ko) 반도체 소자
KR20160139920A (ko) 자외선 발광소자
KR102212781B1 (ko) 발광소자 및 조명시스템
KR102261957B1 (ko) 발광소자 및 조명시스템
KR102224109B1 (ko) 발광소자, 발광소자 제조방법 및 조명시스템
KR20180082915A (ko) 반도체 소자 및 조명장치
KR102356226B1 (ko) 반도체소자 및 반도체소자 패키지
KR101182919B1 (ko) 발광소자
KR102504265B1 (ko) 발광 소자
KR102427040B1 (ko) 발광소자, 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20160015761A (ko) 발광소자 및 조명시스템
KR20150140938A (ko) 발광소자 및 발광 소자 패키지
KR102249633B1 (ko) 발광소자 및 조명시스템
KR102181490B1 (ko) 발광소자 및 조명시스템
KR20120055356A (ko) 발광소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 4