KR20120005291A - 임피던스 캘리브레이션 회로 및 그 동작 방법 - Google Patents

임피던스 캘리브레이션 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR20120005291A
KR20120005291A KR1020100065961A KR20100065961A KR20120005291A KR 20120005291 A KR20120005291 A KR 20120005291A KR 1020100065961 A KR1020100065961 A KR 1020100065961A KR 20100065961 A KR20100065961 A KR 20100065961A KR 20120005291 A KR20120005291 A KR 20120005291A
Authority
KR
South Korea
Prior art keywords
signal
calibration
mode
generator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020100065961A
Other languages
English (en)
Other versions
KR101206498B1 (ko
Inventor
문인준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065961A priority Critical patent/KR101206498B1/ko
Priority to US12/975,578 priority patent/US8334706B2/en
Publication of KR20120005291A publication Critical patent/KR20120005291A/ko
Application granted granted Critical
Publication of KR101206498B1 publication Critical patent/KR101206498B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치에서 PVT(공정,전압,온도)에 대해서 저항과 ODT(ON-DIE-TERMINATION) 값을 캘리브레이션 동작을 제어하는 자동 ZQ 캘리브레이션 모드제어회로에 관한 것이다. 본 발명은 리프레쉬 동작기간 중에, ZQCS 동작을 같이 수행한다. 이와 같은 제어로 본 발명은 각각 별도로 수행되던 리프레쉬 동작기간과 ZQCS 동작기간을 동시에 수행시키므로서 다른 동작 제어가 이루어질 수 없는 사용자 입장에서의 시간적 손실을 해소하는 것이 가능하게 된다.

Description

자동 임피던스 캘리브레이션 모드제어회로{AUTO ZQ CALIBRATION MODE CONTROL CIRCUIT}
본 발명은 반도체 집적회로 설계 기술에 관한 것으로, 특히 반도체 집적회로에서 PVT(공정,전압,온도)에 대해서 저항과 ODT(ON-DIE-TERMINATION) 값을 캘리브레이션 동작을 제어하는 자동 ZQ 캘리브레이션 모드제어회로에 관한 것이다.
도 1은 반도체 장치의 일반적인 ZQ 캘리브레이션 제어 구성도이다.
일반적으로 상기 ZQ 캘리브레이션은, 외부에 연결된 터미네이션 저항(RZQ ; 8)와 내부의 풀 업 저항에 대한 풀 업 캘리브레이션을 수행하고, 그 결과에 따라서 변경된 내부의 풀 업 저항과 내부의 풀 다운 저항에 대한 풀 다운 캘리브레이션을 수행하게 된다.
즉, 도 2에 도시되고 있는 바와 같이, 카운터(3)에서 생성된 PCODE<0:N> 신호에 의해서 풀 업 캘리브레이션을 수행한다. 상기 풀 업 캘리브레이션에 의해서 외부의 저항(8)과 내부의 풀 업 저항(Rup) 값이 같아지면, ZQ 노드에서 전류(Iup) 값과 전류(Idn)값이 같아져서 ZQ 노드의 전위가 1/2 VDDQ 값이 된다.
그리고 도 3에 도시하고 있는 바와 같이, 카운터(3)에서 생성된 PCODE<0:N> 신호와 카운터(5)에서 생성된 NCODE<0:N> 신호에 의해서 풀 다운 캘리브레이션이 수행된다. 상기 풀 다운 캘리브레이션 동작은, 상기 풀 업 캘리브레이션에 의해서 캘리브레이션 제어된 풀 업 저항(Rup) 값과 풀 다운 저항(Rdn) 값을 같게 제어한다. 따라서 상기 풀 업 저항(Rup) 값과 풀 다운 저항(Rdn) 값이 같아지면, NCAL_DQ 노드에서 전류(Iup) 값과 전류(Idn) 값이 같아져서 NCAL_DQ 노드의 전위도 1/2 VDDQ 값이 된다.
이와 같이 풀 업 캘리브레이션 동작 제어와, 풀 다운 캘리브레이션 동작 제어에 의해서 ZQ 노드 전위와 NCAL_DQ 노드의 전위가 목표값인 1/2 VDDQ 값으로 제어되어 가고, 이를 도 4에 도시하고 있다.
상기와 같은 ZQ 캘리브레이션 제어 모드는, 도 6에 도시하고 있는 바와 같이, 파워 업 후에 처음 실행되는 ZQINIT 모드, 반도체장치의 동작 중에 컨트롤러에서 들어오는 입력에 의해서 발생하는 ZQOPER 모드, 그리고 128ms 마다 주기적으로 수행되는 ZQCS 모드로 구분되어져서 동작이 이루어진다. 상기 ZQINIT 모드와 ZQOPER 모드는 ZQCL 모드에 포함되며, 상기 ZQINIT 모드는 512 사이클, ZQOPER 모드는 256 사이클, 그리고 ZQCS 모드는 64 사이클 내에서 이루어져야 한다.
그리고 상기 ZQ 캘리브레이션 제어 모드는 도 5, 도 7에 도시하고 있는 바와 같이, CS#, RAS#, CAS#, WE# 신호에 의해서 ZQ 커맨드가 생성되면서 이루어진다. 그리고 어드레스 <10> 신호가 하이(1)일 때, 상기 ZQCL 모드가 수행되고, 상기 어드레스 <10>신호가 로우(0)일 때, 상기 ZQCS 모드가 수행되어진다.
한편, 종래의 ZQ 캘리브레이션 모드 제어는, 도 8에 도시하고 있는 바와 같이, ZQ 커맨드(ZQC)가 입력되고 어드레스<10> 신호가 하이(1)일 때, 파워 업 되고 처음 ZQ 커맨드가 입력되는 경우에 있어서는 상태신호(INIT_STATE)가 하이상태로 천이되면서 ZQINIT 모드가 동작된다. 그리고 상기 ZQINIT 모드가 동작된 후, 상태신호가 로우상태로 천이되고, ZQ 커맨드(ZQC)가 입력되고 어드레스(10)신호가 하이(1)이면, ZQOPER 모드가 수행되어 ZQCL 모드에 따른 캘리브레이션 제어 동작을 수행하게 된다.
그러나 상기와 같은 제어에 의해서 ZQ 캘리브레이션을 제어하는 종래의 자동 ZQ 캘리브레이션 회로는 도 7에 도시하고 있는 바와 같이, 상기 ZQCL 모드, ZQCS 모드에 따른 캘리브레이션 동작 수행기간동안 DQ 데이터버스에서 나타나는 바와 같이, 하이 임피던스상태(Hiz)를 유지하면서, 다른 커맨드 제어 동작을 전혀 수행하지 않고 있다.
더구나 일부 메모리장치에서는 상기 ZQCS 모드 동작을 128ms 마다 수행하도록 권장하고 있고, 때문에 상기 ZQCS 모드 동작시마다 시스템이 다른 동작을 수행하지 못하게 되는 문제점이 있다. 나아가 신속하고 정확한 동작 제어를 요구하는 요즈음의 소비자들은 128ms 마다 ZQCS 모드 동작을 수행해야만 하고, 상기 ZQCS 모드 동작시마다 다른 시스템 제어를 수행할 수 없도록 구성된 제품에 대해서 사용상의 불편함을 느끼게 하는 문제가 야기된다.
본 발명은 ZQCS 모드 동작을 리프레쉬 동작과 연계되도록 제어하므로서 시스템을 효율적으로 사용 가능한 자동 ZQ 캘리브레이션 모드제어회로를 제공하고자 한다.
본 발명의 일 측면에 따른 자동 ZQ 캘리브레이션 모드제어회로는, 파워 업 후, ZQ 캘리브레이션 커맨드가 입력되면, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부; 리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부를 포함한다.
본 발명의 다른 측면에 따른 자동 ZQ 캘리브레이션 모드제어회로는, 파워 업 후, 처음의 ZQ 캘리브레이션 커맨드 입력시, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부; 리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부; 및 캘리브레이션 커맨드와, 일정시간 지연된 제 1 캘리브레이션 제어신호를 입력받아서 제 3 캘리브레이션 제어신호를 발생하는 제 3 신호발생부를 포함한다.
본 발명의 또 다른 측면에 따른 자동 ZQ 캘리브레이션 모드제어회로는, ZQ 캘리브레이션 커맨드가 입력되면, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부; 리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부; 파워 업 후, 처음의 ZQ 캘리브레이션 커맨드 입력시, 상기 제 1 캘리브레이션 제어신호를 입력받아서 제 3 캘리브레이션 제어신호를 발생하는 제 3 신호발생부; 및 상기 제 1 캘리브레이션 제어신호와 일정시간 지연된 제 3 캘리브레이션 제어신호를 입력받아서 제 4 캘리브레이션 제어신호를 발생하는 제 4 신호발생부를 포함한다.
본 발명의 실시예는 리프레쉬 동작기간 중에, ZQCS 동작을 같이 수행한다. 이와 같은 제어로 각각 별도로 수행되던 리프레쉬 동작기간과 ZQCS 동작기간을 동시에 수행시킴으로서 다른 동작 제어가 이루어질 수 없는 사용자 입장에서의 시간적 손실을 해소하는 것이 가능하게 된다.
도 1은 일반적인 ZQ 캘리브레이션 제어 회로도이다.
도 2는 일반적인 풀 업 캘리브레이션 제어 과정도이다.
도 3은 일반적인 풀 다운 캘리브레이션 제어 과정도이다.
도 4는 ZQ 캘리브레이션 제어 과정에 따른 목표 전위 추적 과정도이다.
도 5는 ZQ 캘리브레이션 커맨드 진리표 이다.
도 6은 ZQ 캘리브레이션 타이밍 파라미터 이다.
도 7은 종래 ZQCL 동작 모드, ZQCS 동작 모드 타이밍도 이다.
도 8은 종래 ZQCL 동작 모드 타이밍도이다.
도 9는 본 발명의 실시예에 따른 자동 ZQ 캘리브레이션 모드제어회로도이다.
도 10은 본 발명에 따른 ZQCL 동작 모드 타이밍도이다.
도 11은 본 발명에 따른 ZQCS 동작 모드 타이밍도이다.
이하 첨부한 도면을 참조하여 본 발명에 따른 자동 ZQ 캘리브레이션 모드제어회로에 대해서 자세하게 살펴보기로 한다.
도 9는 본 발명의 일 실시예에 따른 자동 ZQ 캘리브레이션 모드신호 발생을 위한 제어 회로도이다. 그리고 본 발명에서 자동 ZQ 캘리브레이션 동작 설명시 필요로 자동 ZQ 캘리브레이션 회로의 구성은 도 1 내지 도 4를 참조해서 설명하기로 한다.
본 발명에서 상기 ZQ 캘리브레이션 제어모드는, 파워 업 후에 처음 실행되는 ZQINIT 모드, 반도체장치의 동작 중에 컨트롤러에서 들어오는 입력에 의해서 발생하는 ZQOPER 모드, 그리고 리프레쉬 동작모드에서 리프레쉬 동작과 함께 수행되는 ZQCS 모드로 구분되어져서 동작이 이루어진다. 상기 ZQINIT 모드와 ZQOPER 모드는 ZQCL 모드에 포함된다.
상기와 같이 세가지 모드로 구분되는 상기 ZQ 캘리브레이션은, 도 1에 도시되고 있는 바와 같이, 외부에 연결된 터미네이션 저항(RZQ ; 8)와 내부의 풀 업 저항에 대한 풀 업 캘리브레이션을 수행하고, 그 결과에 따라서 변경된 내부의 풀 업 저항과 내부의 풀 다운 저항에 대한 풀 다운 캘리브레이션을 수행하게 된다.
즉, 도 2에 도시되고 있는 바와 같이, 카운터(3)에서 생성된 PCODE<0:N> 신호에 의해서 풀 업 캘리브레이션을 수행한다. 상기 풀 업 캘리브레이션에 의해서 외부의 저항(8)과 내부의 풀 업 저항(Rup) 값이 같아지면, ZQ 노드에서 전류(Iup) 값과 전류(Idn)값이 같아져서 ZQ 노드의 전위가 1/2 VDDQ 값이 된다.
그리고 도 3에 도시하고 있는 바와 같이, 카운터(3)에서 생성된 PCODE<0:N> 신호와 카운터(5)에서 생성된 NCODE<0:N> 신호에 의해서 풀 다운 캘리브레이션이 수행된다. 상기 풀 다운 캘리브레이션 동작은, 상기 풀 업 캘리브레이션에 의해서 캘리브레이션 제어된 풀 업 저항(Rup) 값과 풀 다운 저항(Rdn) 값을 같게 제어한다. 따라서 상기 풀 업 저항(Rup) 값과 풀 다운 저항(Rdn) 값이 같아지면, NCAL_DQ 노드에서 전류(Iup) 값과 전류(Idn) 값이 같아져서 NCAL_DQ 노드의 전위도 1/2 VDDQ 값이 된다.
이와 같이 풀 업 캘리브레이션 동작 제어와, 풀 다운 캘리브레이션 동작 제어에 의해서 ZQ 노드 전위와 NCAL_DQ 노드의 전위가 목표값인 1/2 VDDQ 값으로 제어되어 가고, 이를 도 4에 도시하고 있다.
상기 3가지 ZQ 캘리브레이션 모드 발생을 위하여 도 9에 도시되고 있는 제어회로가 이용되어진다.
즉, 본 발명에 따른 자동 ZQ 캘리브레이션 모드제어회로는, 리프레쉬 동작과 함께 캘리브레이션 동작 제어가 수행되어지는 ZQCS 모드 발생부가 포함된다. 상기 ZQCS 모드 발생부는, 어드레스<10> 신호를 입력하고, 일정시간동안 신호를 발생하는 타이밍 튜닝부(30), 상기 타이밍 튜닝부(30)의 신호와 리프레쉬 커맨드신호(IREF)를 입력하여 ZQCS 모드신호를 발생하는 낸드게이트(32)를 포함하여 구성된다.
그리고 본 발명의 자동 ZQ 캘리브레이션 모드제어회로는, 캘리브레이션 커맨드신호(ZQC)에 의해서 캘리브레이션 동작 제어가 수행되어지는 ZQCL 모드 발생부가 포함된다. 상기 ZQCL 모드 발생부는, 상기 타이밍 튜닝부(30)의 신호를 반전시키는 인버터부(37,38), 상기 인버터부의 출력과 ZQ 캘리브레이션 커맨드신호(ZQC)를 입력하여 ZQCL 모드신호를 발생하는 낸드게이트(31)를 포함하여 구성된다.
한편, 상기 ZQCL 모드신호는, 다시 ZQINIT 모드신호와 ZQOPER 모드신호로 구분되어 캘리브레이션 동작을 구분해서 제어한다. 상기 ZQINIT 모드신호 발생부는, 리셋신호(RST)를 래치시키기 위한 두개의 낸드게이트(33,34)로 구성된 래치부, 상기 래치부에서 발생한 상태신호(INIT_STATE)와 상기 ZQCL 모드신호를 입력하여, 파워 업 후 처음 수행되는 ZQ 캘리브레이션 동작 제어를 위한 ZQINIT신호를 발생하는 낸드게이트(35)와 인버터(39)로 구성된 신호발생부를 포함하여 구성된다.
그리고 상기 ZQOPER 모드신호 발생부는, 상기 래치부의 출력을 반전시키는 인버터(41), 상기 인버터(41)의 출력신호와 상기 ZQCL 모드신호, 그리고 상기 신호발생부에서 발생한 ZQINIT 신호를 일정시간 지연시킨 지연부(50)의 출력을 입력하여, ZQ 캘리브레이션 동작 제어를 위한 ZQOPER신호를 발생하는 낸드게이트(36)와 인버터(40)를 포함하여 구성된다.
다음은 상기 구성으로 이루어진 본 발명에 따른 자동 ZQ 캘리브레이션 모드제어회로의 동작과정을 설명한다.
먼저 본 발명에서 ZQCL 모드신호를 발생하는 과정에 대해서 설명한다.
도 10은 본 발명에서 ZQCL 모드신호를 발생할 때의 동작 타이밍도를 도시하고 있다.
타이밍 튜닝부(30)를 통과한 하이(1) 상태의 어드레스<10> 신호가 인버터(37,38)를 통해서 낸드게이트(31)에 입력된다. 그리고 ZQ 커맨드(ZQC)가 낸드게이트(31)의 제 2 입력단자로 입력된다. 이때 낸드게이트(31)에서 발생된 신호가 ZQCL 모드신호이다. 상기 낸드게이트(31)에서 발생한 ZQCL 모드신호는, 신호발생부의 낸드게이트(35,36)의 입력신호로 전달된다.
한편, 파워 업 되고, 처음 ZQ 커맨드가 입력되었을 때, 리셋신호(RST)를 래치한 래치부에서 하이(1)레벨의 상태신호(INIT_STATR)를 발생하고, 낸드게이트(35)는 상기 ZQCL 모드신호와 상태신호를 입력해서, ZQINIT 모드신호 발생을 알리는 펄스신호를 발생한다. 이렇게 발생된 ZQINIT 모드신호에 의해서 도 1에 도시되고 있는 ZQ 캘리브레이션 동작이 제어되어진다.
다음, 상기 ZQINIT 모드신호가 발생된 이후, 타이밍 튜닝부(30)를 통과한 하이(1) 상태의 어드레스<10> 신호가 인버터(37,38)를 통해서 낸드게이트(31)에 입력된다. 그리고 ZQ 커맨드(ZQC)가 낸드게이트(31)의 제 2 입력단자로 입력된다. 이때 낸드게이트(31)에서 발생된 신호가 ZQCL 모드신호이다. 상기 낸드게이트(31)에서 발생한 ZQCL 모드신호는, 신호발생부의 낸드게이트(35,36)의 입력신호로 전달된다.
그리고 상기 ZQINIT 모드신호가 지연부(50)를 통해서 일정량만큼 지연되어서 낸드게이트(36)에 입력되었을 때, 상기 낸드게이트(36)는 상기 ZQCL 모드신호와 상기 ZQINIT 지연신호를 입력해서, ZQOPER 모드신호 발생을 알리는 펄스신호를 발생한다. 따라서 상기 ZQOPER 모드신호에 의해서 캘리브레이션 제어 동작을 수행하게 된다.
즉, 상기 ZQINIT 모드동작신호와 상기 ZQOPER 모드동작신호를 포함하는 ZQCL 모드동작신호는, ZQ 커맨드(ZQC) 동작신호 및 리셋신호(RST), 그리고 어드레스<10> 신호 등에 의해서 제어를 받게 된다.
다음은 본 발명에서 ZQCS 모드신호를 발생하는 과정에 대해서 설명한다.
도 11은 본 발명에서 ZQCS 모드신호를 발생할 때의 동작 타이밍도를 도시하고 있다.
리프레쉬 커맨드(IREF) 신호가 입력되면, 낸드게이트(32)는 ZQCS 모드 동작신호를 발생한다. 즉, 본 발명은 리프레쉬 동작 중에 ZQCS 모드신호를 발생하여, ZQCS 모드에 따른 캘리브레이션 동작을 수행한다.
상기 리프레쉬 동작은, 일반적으로 다른 동작을 수행하지 않도록 제어되어진다. 따라서 본 발명은 다른 동작이 발생되지 않는 리프레쉬 동작기간 중에, 마찬가지로 다른 동작이 수행되지 않는 ZQCS 동작을 같이 수행하는 것이다. 이와 같은 제어로 본 발명은 각각 별도로 수행되던 리프레쉬 동작기간과 ZQCS 동작기간을 동시에 수행시키므로서 다른 동작 제어가 이루어질 수 없는 사용자 입장에서의 시간적 손실을 해소하는 것이 가능하게 된다.
한편, 리프레쉬 동작 중, 항시 ZQCS 모드 동작이 이루어지는 것은 아니므로, 이를 제어하기 위해서 어드레스<10> 신호를 이용한다. 즉, 상기 리프레쉬 커맨드신호와 함께 타이밍 튜닝부(30)를 통과한 하이(1) 상태의 어드레스<10> 신호가 인버터(37,38)를 통해서 낸드게이트(31)에 입력되면, ZQCS 동작 모드신호가 발생되어진다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 리프레쉬 동작 중에 ZQCS 동작 모드가 이루어지도록 제어하여, 별도의 ZQCS 모드 수행에 따른 시스템 데드 타임 발생을 억제시키는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
3,5 : 카운터 4 : 기준전압발생기
6,7 : OP 앰프 8 : 외부저항
30 : 타이밍 튜닝부 31~36 : 낸드게이트
37~41 : 인버터 50 : 지연부

Claims (18)

  1. 파워 업 후, ZQ 캘리브레이션 커맨드가 입력되면, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부; 및
    리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부
    를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  2. 제 1 항에 있어서,
    상기 제 2 신호발생부는, 특정 어드레스 신호가 입력되었을 때, 제 2 캘리브레이션 제어신호를 발생하는 자동 ZQ 캘리브레이션 모드제어회로.
  3. 제 2 항에 있어서,
    상기 제 2 신호발생부는,
    리프레쉬 커맨드와 특정 어드레스 신호를 연산하여 제 2 캘리브레이션 제어를 위한 펄스신호를 발생하는 연산부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  4. 제 3 항에 있어서,
    상기 특정 어드레스 신호는, 어드레스 <10> 신호인 자동 ZQ 캘리브레이션 모드제어회로.
  5. 제 4 항에 있어서,
    상기 제 2 신호발생부는, 상기 어드레스 <10> 신호를 일정시간 동안 튜닝하는 타이밍 튜닝부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  6. 제 1 항에 있어서,
    상기 제 1 신호발생부는, 캘리브레이션 커맨드신호와, 특정 어드레스신호를 입력하여, 제 1 캘리브레이션 모드신호를 발생하는 연산부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  7. 제 6 항에 있어서,
    상기 제 1 신호발생부는, 특정 어드레스신호를 일정시간 동안 튜닝하는 타이밍 튜닝부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  8. 제 7 항에 있어서,
    상기 제 1 신호발생부는, 상기 타이밍 튜닝부의 출력신호를 반전시키는 인버터를 더 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  9. 제 6 항에 있어서,
    상기 제 1 신호발생부는, 파워 업 후 발생한 상태신호와, 상기 연산부의 출력신호를 입력하여 제 3 캘리브레이션 모드신호에 따른 펄스신호를 발생하는 제 1 펄스발생부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  10. 제 9 항에 있어서,
    상기 제 1 펄스발생부는,
    상기 상태신호와 제 1 캘리브레이션 모드신호를 입력하는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하는 인버터를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  11. 제 9 항에 있어서,
    상기 제 1 신호발생부는,
    상기 제 3 캘리브레이션 모드신호를 지연시키는 지연부; 및
    상기 지연부의 지연신호와, 상기 상태신호 그리고 제 1 캘리브레이션 모드신호를 입력하여 제 4 캘리브레이션 모드신호에 따른 펄스신호를 발생하는 제 2 펄스발생부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  12. 제 11 항에 있어서,
    상기 제 2 펄스발생부는,
    상기 지연신호와 상태신호 그리고 제 1 캘리브레이션 모드신호를 입력하는 낸드게이트; 및
    상기 낸드게이트의 출력을 반전하는 인버터를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  13. 제 9 항에 있어서,
    상기 상태신호는, 파워 업 후 발생한 리셋신호를 래치시키는 래치부의 출력신호인 자동 ZQ 캘리브레이션 모드제어회로.
  14. 제 12 항에 있어서,
    상기 제 2 펄스발생부에 입력되는 상태신호는, 제 1 펄스발생부에 입력되는 상태신호를 반전시킨 신호인 자동 ZQ 캘리브레이션 모드제어회로.
  15. 제 1 항에 있어서,
    상기 제 2 캘리브레이션 모드신호가 동작되는 구간에서 리프레쉬 동작 외 다른 동작은 수행되지 않는 자동 ZQ 캘리브레이션 모드제어회로.
  16. 파워 업 후, 처음의 ZQ 캘리브레이션 커맨드 입력시, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부;
    리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부; 및
    캘리브레이션 커맨드와, 일정시간 지연된 제 1 캘리브레이션 제어신호를 입력받아서 제 3 캘리브레이션 제어신호를 발생하는 제 3 신호발생부
    를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  17. ZQ 캘리브레이션 커맨드가 입력되면, 제 1 캘리브레이션 제어신호를 발생하는 제 1 신호발생부;
    리프레쉬 동작 중에 제 2 캘리브레이션 제어신호를 발생하는 제 2 신호발생부;
    파워 업 후, 처음의 ZQ 캘리브레이션 커맨드 입력시, 상기 제 1 캘리브레이션 제어신호를 입력받아서 제 3 캘리브레이션 제어신호를 발생하는 제 3 신호발생부; 및
    상기 제 1 캘리브레이션 제어신호와 일정시간 지연된 제 3 캘리브레이션 제어신호를 입력받아서 제 4 캘리브레이션 제어신호를 발생하는 제 4 신호발생부를 포함하는 자동 ZQ 캘리브레이션 모드제어회로.
  18. 제 16 항 또는 제 17 항에 있어서,
    상기 제 2 신호발생부는, 특정 어드레스신호와 리프레쉬 동작신호가 입력되었을 때, 제 2 캘리브레이션 제어신호를 발생하는 자동 ZQ 캘리브레이션 모드제어회로.
KR1020100065961A 2010-07-08 2010-07-08 임피던스 캘리브레이션 회로 및 그 동작 방법 Active KR101206498B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100065961A KR101206498B1 (ko) 2010-07-08 2010-07-08 임피던스 캘리브레이션 회로 및 그 동작 방법
US12/975,578 US8334706B2 (en) 2010-07-08 2010-12-22 Impedance calibration mode control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065961A KR101206498B1 (ko) 2010-07-08 2010-07-08 임피던스 캘리브레이션 회로 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20120005291A true KR20120005291A (ko) 2012-01-16
KR101206498B1 KR101206498B1 (ko) 2012-11-29

Family

ID=45438157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065961A Active KR101206498B1 (ko) 2010-07-08 2010-07-08 임피던스 캘리브레이션 회로 및 그 동작 방법

Country Status (2)

Country Link
US (1) US8334706B2 (ko)
KR (1) KR101206498B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396779B2 (en) 2014-04-04 2016-07-19 SK Hynix Inc. Semiconductor memory device and operation method thereof
US11699472B2 (en) 2021-04-21 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018430A (ja) * 2014-07-09 2016-02-01 ソニー株式会社 メモリ管理装置
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US10192607B2 (en) * 2016-05-31 2019-01-29 Qualcomm Incorporated Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system
KR102742848B1 (ko) 2019-07-25 2024-12-13 삼성전자주식회사 출력 드라이버 회로의 저항을 조절하는 캘리브레이션 회로, 이를 포함하는 메모리 장치 및 그 동작방법
US11190188B2 (en) 2019-12-12 2021-11-30 Electronics And Telecommunications Research Institute Memory interface circuit including output impedance monitor and method of calibrating output impedance thereof
US12266400B2 (en) 2021-11-09 2025-04-01 Electronics And Telecommunications Research Institute Apparatus and method for ZQ calibration of data transmission driving circuit in memory chip package of multi-memory die structure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR100879747B1 (ko) * 2006-06-30 2009-01-21 주식회사 하이닉스반도체 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR100897253B1 (ko) * 2007-04-11 2009-05-14 주식회사 하이닉스반도체 반도체 집적 회로 및 그의 제어 방법
KR20090121470A (ko) * 2008-05-22 2009-11-26 주식회사 하이닉스반도체 임피던스 교정 회로를 포함하는 반도체 메모리 장치
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
KR101027689B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 데이터 드라이빙 임피던스 자동 조정 회로 및 이를 이용한 반도체 집적회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9396779B2 (en) 2014-04-04 2016-07-19 SK Hynix Inc. Semiconductor memory device and operation method thereof
US11699472B2 (en) 2021-04-21 2023-07-11 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same
US12009057B2 (en) 2021-04-21 2024-06-11 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Also Published As

Publication number Publication date
US20120007630A1 (en) 2012-01-12
US8334706B2 (en) 2012-12-18
KR101206498B1 (ko) 2012-11-29

Similar Documents

Publication Publication Date Title
KR101206498B1 (ko) 임피던스 캘리브레이션 회로 및 그 동작 방법
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
US8947119B2 (en) Impedance calibration circuits with adjustable reference voltages
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US5153450A (en) Programmable output drive circuit
US8035412B2 (en) On-die termination latency clock control circuit and method of controlling the on-die termination latency clock
US9294072B2 (en) Semiconductor device and method for adjusting impedance of output circuit
JP2015076655A (ja) 半導体装置
KR101116362B1 (ko) 반도체 장치
US8963577B2 (en) Termination impedance apparatus with calibration circuit and method therefor
KR20090114630A (ko) 출력드라이버, 이를 포함하는 반도체 메모리장치 및 이의동작방법
KR20150113587A (ko) 반도체 장치
KR101094946B1 (ko) 반도체 집적 회로
KR102679069B1 (ko) 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
CN116959542A (zh) 校准电路、存储器及校准方法
US8692604B2 (en) Impedance calibration circuit
CN103873028B (zh) 用于产生延迟列选择信号的存储装置和信号延迟电路
KR101697358B1 (ko) 출력버퍼
KR102445814B1 (ko) 반도체 장치
JP5757888B2 (ja) 半導体装置
JP2006140548A (ja) 半導体集積回路装置
KR100864625B1 (ko) 데이터 드라이빙장치를 구비하는 반도체메모리소자
KR100656461B1 (ko) 반도체 메모리의 온 다이 터미네이션 장치 및 방법
KR20190116023A (ko) 리시버 회로
JP2015043620A (ja) 半導体装置においてオンダイターミネーションを提供するための方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100708

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110930

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20120627

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20110930

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20120627

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20111229

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20120903

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20120827

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20120627

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20111229

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20151020

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20161024

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20171025

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20181022

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20191024

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20201026

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20211026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20221025

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20241024

Start annual number: 13

End annual number: 13