KR20120003776A - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120003776A
KR20120003776A KR1020100064561A KR20100064561A KR20120003776A KR 20120003776 A KR20120003776 A KR 20120003776A KR 1020100064561 A KR1020100064561 A KR 1020100064561A KR 20100064561 A KR20100064561 A KR 20100064561A KR 20120003776 A KR20120003776 A KR 20120003776A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
phosphor layer
Prior art date
Application number
KR1020100064561A
Other languages
English (en)
Other versions
KR101134737B1 (ko
Inventor
조경우
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064561A priority Critical patent/KR101134737B1/ko
Publication of KR20120003776A publication Critical patent/KR20120003776A/ko
Application granted granted Critical
Publication of KR101134737B1 publication Critical patent/KR101134737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

실시예는 발광소자, 발광소자 패키지 및 발광소자의 제조방법에 관한 것이다.
실시예에 따른 발광소자은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함할 수 있다.

Description

발광소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광소자, 발광소자 패키지 및 발광소자의 제조방법에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. 발광소자는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
한편, 백색(White) 발광소자 패키지를 구현하기 위해서는 빛의 삼원색인 적색, 녹색, 청색 발광소자를 조합하거나, 청색 발광소자에 황색 형광체(YAG, TAG 등의 형광체를 사용)를 더하거나, UV 발광소자에 적/녹/청 삼색 형광체를 사용할 수 있다.
그런데, 종래기술에 의하면 형광체를 이용한 백색 발광소자 패키지는 패키지의 반사컵 바닥면에 발광소자 칩이 위치하고 형광체가 혼합된 봉지재가 반사컵을 채우고 있으며, 발광소자 칩으로부터 방출되는 제1의 파장을 가지는 광과 형광체와 충돌된 제1파장 보다 장파장의 광의 혼합으로 백색광을 형성할 수 있다.
그런데, 종래기술에 의하면 형광체를 봉지재에 혼합하여 반사컵에 채워야 하므로 패키지에 반사컵을 구비해야 하는 제약이 있다.
또한, 종래기술에 의하면 발광소자 칩과 형광체층이 근접함에 따라 발광소자에서 발생된 열이 형광체층에 전달되어 형광체층의 파장변환 효율을 저해하는 문제가 있다.
또한, 종래기술에 의하면 공정진행 중에 형광체입자가 가라앉으므로 인해 공정시간에 따른 형광체의 농도변화가 발생하는 문제가 있다.
또한, 종래기술에 의하면 시야각에 따른 색온도 편차 발생하는 문제가 있다.
또한, 종래기술에 의하면 2종 이상의 혼합 형광체간의 상호작용으로 인한 광손실이 발생하는 문제가 있다.
또한, 종래기술은 청색 LED 외곽에 황색(yellow) 형광체를 도포하고, 형광체에서 변환된 빛이 자연발광 되기 때문에 전방향으로 빛이 방출한다. 이때, 발광소자 내부로 재진입한 빛은 발광소자 칩 내부에 흡수되어 광손실을 야기하여 발광효율을 저하하는 단점이 있다.
실시예는 발광면에 형광체 층을 구비함으로써 자체적으로 백색광을 형성하는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 발광소자에서 발생된 열이 형광체층에 전달되는 것을 차단할 수 있는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 형광체의 농도변화가 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 시야각에 따른 색온도 편차 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 2종 이상의 혼합 형광체간의 상호작용으로 인한 광손실이 발생하지 않는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
또한, 실시예는 발광소자 칩 내부로 흡수되는 빛을 차단하여 발광효율을 증대할 수 있는 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법을 제공하고자 한다.
실시예에 따른 발광소자 칩은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함할 수 있다.
또한, 실시예에 따른 발광소자 칩의 제조방법은 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계; 및 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형광체층을 형성하는 단계;를 포함할 수 있다.
또한, 실시예에 따른 발광소자 패키지는 발광구조물과, 2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층을 포함하는 발광소자 칩및 상기 발광소자 칩이 배치되는 패키지 몸체를 포함할 수 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.
도 1은 제1 실시예에 따른 발광소자 칩의 평면도.
도 2는 제1 실시예에 따른 발광소자 칩의 단면도.
도 3 내지 도 6a는 제1 실시예에 따른 발광소자 칩의 제조방법의 공정 단면도.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도.
도 8은 제2 실시예에 따른 발광소자 칩의 단면도.
도 9는 제3 실시예에 따른 발광소자 칩의 평면도.
도 10은 제3 실시예에 따른 발광소자 칩의 단면도.
도 11은 제4 실시예에 따른 발광소자 칩의 평면도.
도 12는 제4 실시예에 따른 발광소자 칩의 단면도.
도 13은 제5 실시예에 따른 발광소자 칩의 평면도.
도 14은 제5 실시예에 따른 발광소자 칩의 단면도.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도.
도 16은 제7 실시예에 따른 발광소자 칩의 단면도.
도 17은 제8 실시예에 따른 발광소자 칩의 단면도.
도 18은 제9 실시예에 따른 발광소자 칩의 단면도.
도 19는 제10 실시예에 따른 발광소자 칩의 단면도.
도 20은 제11 실시예에 따른 발광소자 칩의 단면도.
도 21은 실시예에 따른 발광소자 패키지의 단면도.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자 칩의 평면도이며, 도 2는 제1 실시예에 따른 발광소자 칩의 A-A'선을 따른 단면도이다.
제1 실시예에 따른 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)과, 상기 발광구조물(120) 상에 패턴된 형광체층(130) 및 상기 발광구조물(120) 상에 제1 전극(142)을 포함할 수 있다.
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물(120) 상에 형성될 수 있다.
상기 패턴된 형광체층(130)의 면적이 상기 발광소자 칩의 발광면적의 30% 내지 90%일 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 패턴된 형광체층(130)에 의해 노출되는 상기 발광소자 칩 상면의 면적은 상기 발광소자 칩의 전체 상면 대비 약 10% 내지 70%일 수 있으나 이에 한정되는 것은 아니다.
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮을 수 있다.
제1 실시예에서 상기 제1 전극(142)은 전기적으로 연결된 라인 패턴일 수 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 출출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
이하, 도 3 내지 도 6a를 참조하여 제1 실시예에 따른 발광소자 칩의 제조방법을 설명한다.
우선, 도 3과 같이 실시예의 발광소자 칩은 제2 전극(110) 상에 형성된 발광구조물(120)을 포함할 수 있다.
이하 상기 제2 전극(110) 상에 형성된 발광구조물(120) 제조공정을 설명한다.
먼저, 제1 기판(미도시)을 준비한다. 상기 제1 기판은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제1 기판상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.
상기 제1 도전형 반도체층(122)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 실시예는 상기 제1 기판(미도시) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(122)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)은 InGaN/GaN, InGaN/InGaN, AlGaN/GaN, InAlGaN/GaN , GaAs,/AlGaAs(InGaAs), GaP/AlGaP(InGaP) 중 어느 하나 이상으로 형성될 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
이후, 상기 제2 도전형 반도체층(126) 상에 제2 전극(110)을 형성한다.
상기 제2 전극(110)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 제2 기판(미도시) 등을 포함할 수 있다. 상기 제2 전극(110)은 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 몰리브덴(Mo) 또는 불순물이 주입된 반도체 기판 중 적어도 어느 하나로 형성될 수도 있다.
예를 들어, 상기 제2 전극(110)은 오믹층을 포함할 수 있으며, 정공주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 오믹층은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ni, Ag 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
또한, 상기 제2 전극(110)이 반사층을 포함하는 경우 Al, Ag, 혹은 Al이나 Ag를 포함하는 합금을 포함하는 금속층으로 이루어질 수 있다. 알루미늄이나 은 등은 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
또한, 상기 제2 전극(110)이 결합층을 포함하는 경우 상기 반사층이 결합층의 기능을 하거나, 니켈(Ni), 금(Au) 등을 이용하여 결합층을 형성할 수 있다.
또한, 제2 전극(110)은 제2 기판을 포함할 수 있다. 상기 제2 기판은 효율적으로 정공을 주입할 수 있도록 전기 전도성이 우수한 금속, 금속합금, 혹은 전도성 반도체 물질로 이루어질 수 있다. 예를 들어, 상기 제2 기판은 구리(Cu), 구리합금(Cu Alloy) 또는 Si, Mo, SiGe, Ge, GaN, SiC 중 어느하나 이상일 수 있다. 상기 제2 기판을 형성시키는 방법은 전기화학적인 금속증착방법이나 공융금속을 이용한 본딩 방법 등을 사용할 수 있다.
이후, 상기 제1 도전형 반도체층(122)이 노출되도록 상기 제1 기판을 제거한다. 상기 제1 기판을 제거하는 방법은 고출력의 레이저를 이용하여 제1 기판을 분리하거나 화학적 식각 방법을 사용할 수 있다. 또한, 상기 제1 기판은 물리적으로 갈아냄으로써 제거할 수도 있다.
이에 따라 도 2에 도시된 제2 전극(110) 상에 형성된 발광구조물(120)을 형성할 수 있다.
상기 제1 기판의 제거 후 발광구조물(120)에 대한 식각공정을 진행하여 발광구조물(120)의 측벽이 소정의 경사를 가질 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 발광구조물(120) 상에 형광체층(130a)을 형성한다.
상기 형광체층(130a)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다.
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.
상기 봉지재의 봉지방법으로는 디스펜싱, 캐스팅 몰딩, 트랜스퍼 몰딩방법, 진공프린팅 방법, 스크린프린팅 등으로 진행될 수 있다.
다음으로, 상기 형광체층(130a) 상에 마스크 패턴(190)을 형성한다. 예를 들어, 제거될 형광체층(130a)을 일부 노출하는 감광막 패턴 등을 마스크 패턴(190)으로 형성할 수 있다.
다음으로, 도 4와 같이 상기 마스크 패턴(190)을 식각 마스크로 상기 형광체층(130a)을 일부 식각하여 상기 발광구조물(120)을 일부 노출한다. 예를 들어, 습식식각 또는 건식식각 등으로 노출된 형광체층(130a)을 식각하여 상기 발광구조물(120)을 일부 노출한다.
다음으로, 도 5과 같이 상기 노출된 발광구조물(120) 상에 제1 전극(142)을 형성한다. 예를 들어, 전도성 금속으로 제1 전극(142)을 형성할 수 있다. 이때, 상기 마스크 패턴(190) 상에도 제1 전극물질(144)이 형성될 수 있으며, 상기 제1 전극물질(144)과 제1 전극(142)이 상호간에 브릿지하지 않도록 형성할 수 있다. 한편, 상기 마스크 패턴(190)은 패드전극(145)이 형성될 영역의 발광구조물(120)을 노출할 수 있으며, 상기 제1 전극(142) 형성시 패드전극(145)이 함께 형성될 수 있으나 이에 한정되는 것은 아니다.
한편, 실시예에서 발광소자 칩은 수직형 발광소자 칩을 예로 들고 있으며 패드전극(145)을 2개로 도시하고 있으나 이에 한정되는 것은 아니며 1개 이상일 수 있다. 예를 들어, 수직형 발광소자 칩에서 패드전극(145)이 복수인 경우는 대용량 발광소자 칩 등에서 적용될 수 있다.
다음으로, 도 6a와 같이 상기 마스크 패턴(190)을 제거하는 리프트 오프 공정에 의해 패턴된 형광체층(130) 및 제1 전극(142)을 완성할 수 있다.
한편, 실시예에 의하면 상기 제1 전극(142)을 먼저 형성하고, 상기 형광체층(130)을 리프트 오프 공정에 의해 형성할 수 있다.
예를 들어, 상기 제1 전극(142)을 패터닝에 의해 발광구조물(120) 상에 먼저 형성하고, 상기 제1 전극(142) 상에 제2 마스크 패턴(미도시)을 형성한 후 형광체층(130)을 상기 제2 마스크 패턴의 높이에 맞추어 평탄하게 채워 경화시킬 수 있다. 이후, 상기 제2 마스크 패턴을 제거함으로써 형광체층(130)을 완성할 수도 있다.
제1 실시예에서 상기 패턴된 형광체층(130)에 의해 상기 발광구조물(120)이 일부 노출되고, 상기 제1 전극(142)은 상기 노출된 발광구조물 상에 형성될 수 있다.
제1 실시예에서 상기 제1 전극(142)의 높이가 상기 패턴된 형광체층(130)의 높이 보다 낮게 형성되어 발광되는 빛의 차단을 최소화할 수 있다.
또한, 제1 실시예에서 상기 제1 전극은 전류 스프레딩을 위해 전기적으로 연결된 라인 패턴일 수 있으나 이에 한정되는 것은 아니다.
도 6b는 제1 실시예에 따른 발광소자 칩의 다른 단면도이다.
실시예는 도 6b와 같이 형광체층(132)이 상기 발광구조물(120)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(120)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 형광체층(132)은 상기 발광구조물(120)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 형광체층(132)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 전극 패턴을 노출시킬 수 있고 이에 따라 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체 층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
도 7은 제2 실시예에 따른 발광소자 칩의 평면도이며, 도 8은 제2 실시예에 따른 발광소자 칩의 B-B'선을 따른 단면도이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 실시예의 주요 특징을 위주로 설명한다.
제2 실시예에 따른 발광소자 칩은 제2 전극(210) 상에 형성된 발광구조물(220)과, 상기 발광구조물(220) 상에 패턴된 형광체층(230) 및 상기 발광구조물(220) 상에 제1 전극(242), 패드전극(245)를 포함할 수 있다.
제2 실시예에서 상기 패턴된 형광체층(230)에 의해 노출되는 발광구조물(220)의 상면이 원형상일 수 있다. 이에 따라 노출되는 발광구조물(220)의 면적과 노출되지 않는 발광구조물(220)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다. 또한, 상기 패턴된 형광체층(230)에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
도 9는 제3 실시예에 따른 발광소자 칩의 평면도이며, 도 10은 제3 실시예에 따른 발광소자 칩의 C-C'선을 따른 단면도이다.
제3 실시예에 따른 발광소자 칩은 제2 전극(310) 상에 형성된 발광구조물(320)과, 상기 발광구조물(320) 상에 패턴된 형광체층(330) 및 상기 발광구조물(320) 상에 제1 전극(342), 패드전극(345)을 포함할 수 있다.
제3 실시예에 따른 발광소자 칩에서 상기 패턴된 형광체층(330)은 원형상으로 패턴될 수 있다. 실시예는 형광체층(330)이 원형상으로 패턴됨에 따라 발광된 빛이 접할 수 있는 형광체층(330)의 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되어 광추출 효율이 증대시킬 수 있고, 노출되는 발광구조물(320)의 면적과 노출되지 않는 발광구조물(320)의 면적을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
도 11은 제4 실시예에 따른 발광소자 칩의 평면도이며, 도 12는 제4 실시예에 따른 발광소자 칩의 D-D'선을 따른 단면도이다.
제4 실시예에 따른 발광소자 칩은 제2 전극(410) 상에 형성된 발광구조물(420)과, 상기 발광구조물(420) 상에 패턴된 형광체층(430) 및 상기 발광구조물(420) 상에 제1 전극(442), 패드전극(445)을 포함할 수 있다.
제4 실시예에서 상기 형광체층(430)은 측면이 패터닝됨으로써, 예를 들어 상기 형광체층(430)의 테두리에 패터닝 공정을 진행하여 요철 등을 형성할 수 있다. 이에 따라 실시예는 발광된 빛이 접할 수 있는 형광체층(430)의 측면 표면적이 증가됨에 따라 광이 추출되는 면적이 증대되고, 발광될 수 있는 형광체층(430)의 면적이 증가되어 광추출 효율이 증대시킬 수 있다.
도 13은 제5 실시예에 따른 발광소자 칩의 평면도이며, 도 14은 제5 실시예에 따른 발광소자 칩의 E-E'선을 따른 단면도이다.
제5 실시예에 따른 발광소자 칩은 발광구조물(520)과, 상기 발광구조물(520) 상에 형성된 투광성층(550) 및 상기 투광성층(550) 상에 형성된 형광체층(530)을 포함할 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층(530)을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있으며, 제1 전극(542)의 일부는 노출된 패드전극(545)과 전기적으로 연결될 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
이하, 도 13 및 도 14를 참조하여 제5 실시예에 따른 발광소자 칩의 방법을 설명한다.
우선, 제5 실시예의 발광소자 칩은 제2 전극(510) 상에 형성된 발광구조물(520)을 포함할 수 있다. 상기 제2 전극(510)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
상기 발광구조물(520)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.
다음으로, 상기 발광구조물(520) 상에 제1 전극(542)을 형성할 수 있다. 상기 제1 전극(542)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(542)은 패드전극(545)과 전기적으로 연결될 수 있다.
다음으로, 상기 발광구조물(520) 상에 투광성층(550)을 형성한다.
예를 들어, 제1 패턴(미도시)을 발광구조물(520)의 측면에 형성하고, 이를 배리어로 하여 투광성층(550)을 형성할 수 있다.
상기 투광성층(550)은 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(550)은 발광구조물(520) 상의 제1 전극(542)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(550)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 투광성층(550)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 발광소자 칩의 발광면과 형광체층(530) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(550)을 삽입함으로써 발광구조물(520)의 발광면으로부터 발생한 열이 형광체층(530)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
다음으로, 상기 제1 패턴을 제거하고, 제2 패턴(미도시)을 형성 한 후, 상기 제2 패턴을 배리어로 하여 투광성층(550) 상에 형광체층(530)을 형성할 수 있다.
상기 형광체층(530)은 약 5~500㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 형광체층(530)은 청색 빛을 노란색 빛으로 파장 변환을 할 수 있는 범위, 예를 들어, 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 형광체층(530)은 칩을 보호하고 광추출 효율을 증가시키기 위하여 형광체를 포함하는 봉지재(encapsulating material)로 형성될 수 있다.
상기 봉지재는 에폭시 봉지재나 실리콘 봉지재 등을 이용할 수 있으나 이에 한정되는 것은 아니다.
상기 형광체는 호스트 물질과 활성물질을 포함할 수 있으며, 예를 들어, 이트륨 알루미늄 가넷(YAG)의 호스트물질에 세륨(Ce) 활성물질이, 실리게이트 계열의 호스트물질에 유로피움(Eu) 활성물질을 채용할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 상기 제2 패턴을 제거함으로써 제5 실시예에 따른 발광소자 칩을 완성할 수 있다.
제5 실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 제5 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
도 15는 제6 실시예에 따른 발광소자 칩의 단면도이다.
제6 실시예는 상기 제5 실시예의 기술적인 특징을 채용할 수 있다.
제6 실시예에서 상기 형광체층(530)은 투광성층(550) 상에 형성된 제1 형광체층(531)과 상기 발광구조물(520) 측면의 일부 또는 측면의 전부에 형성된 제2 형광체층(532)을 포함할 수 있다. 상기 제2 형광체층(532)은 발광구조물 측면의 전부에 형성된 것으로 도시되어 있으나 이에 한정되는 것은 아니다.
제6 실시예에서, 형광체층(530)을 형성하는 방법은 투광성층(550)을 형성한 후, 상기 투광성층(550)과 이격되는 제3 패턴(미도시)을 배리어로 형성한 후 형광체층(530)을 형성할 수 있으나 이에 한정되는 것은 아니다.
제6 실시예는 발광소자 칩의 발광 면에서 방출되어 투광성층의 측면을 통해 추출되는 청색광 등의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
예를 들어, 제1 형광체층(531)은 제1 두께(T1)를 가질 수 있고, 제2 형광체층(532)은 제2 두께(T2)를 가질 수 있다.
상기 제2 두께(T2)는 제1 두께(T1)의 2 배 이하로 형성될 수 있다. 도 15에서는 제2 두께(T2)가 제1 두께(T1)보다 얇게 도시 하였으나 이에 한정되는 것은 아니며, 제2 두께(T2)는 0＜T2≤2T1의 범위를 가질 수 있다.
제6 실시예는 제2 형광체층(532)의 제2 두께(T2)를 조절함으로써 투광성층의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 제2 형광체층(532)이 발광구조물(520)의 측면에 전부 또는 일부 형성되는 비율에 따라 발광구조물의 측면을 통해 추출되는 광의 비율을 조절함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
도 16은 제7 실시예에 따른 발광소자 칩의 단면도이다.
제7 실시예에 따른 발광소자 칩은 제5 실시예 및 제6 실시예의 기술적인 특징을 채용할 수 있다.
제7 실시예에 따른 발광소자 칩은 형광체층(535)이 패턴된 형광체층일 수 있다.
제7 실시예는 제5 실시예와 같이 형광체층을 형성한 후 소정의 패터닝 공정을 진행하거나, 제4 패턴(미도시)을 형성한 상태에서 형광체층을 형성하고, 제4 패턴을 리프트 오프하여 형성할 수 있으나 이에 한정되는 것은 아니다.
제7 실시예에 의하면 발광소자 칩 상에 패턴된 형광체층(535)을 형성함으로써, 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
제7 실시예는 도 16과 같이 투광성층(550)도 패턴되어 제1 전극(542)의 일부가 노출될 수 있으나 이에 한정되는 것은 아니며, 형광체층(535)만 패턴될 수도 있다.
또한, 상기 패턴된 형광체층(535)이 발광구조물(520)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(520)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 패턴된 형광체층(535)은 상기 발광구조물(520)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 패턴된 형광체층(535)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
도 17은 제8 실시예에 따른 발광소자 칩의 단면도이다.
제8 실시예에 따른 발광소자 칩은 발광구조물(620)과, 2종 이상의 형광체층을 포함하여 상기 발광구조물(620) 상에 형성된 형광체층(630)을 포함할 수 있다.
예를 들어, 상기 형광체층(630)은 제1 형광체층(631), 제2 형광체층(632) 및 제3 형광체층(633)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.
실시예에서 상기 형광체층(630)은 하측에 장파장의 방출광을 가지는 형광체층을 배치하고, 상측에 단파장의 방출광을 가지는 형광체층을 배치할 수 있다.
예를 들어, 실시예에 의하면 발광층이 있는 아래로부터 장파장의 방출광을 가지는 제1 형광체층(631)이 위치하고, 상기 제1 형광체층(631) 상에 싱기 제1 형광체층(631) 보다 방출광의 파장이 짧은 제2 형광체층(632), 상기 제2 형광체층(632) 상에 상기 제2 형광체층(632) 보다 방출광의 파장이 짧은 제3 형광체층(633)이 순차적으로 적층될 수 있다. 예를 들어, 적색과 녹색의 형광체를 사용할 경우, 적색을 아래에 배치하고 녹색을 위쪽에 배치할 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 제1 형광체층(631)으로부터 방출되는 제1 방출광이 진행경로상에서 제2 형광체층(632)를 만날 때 제2 형광체층(632)에서의 발광파장이 더 짧은 경우 제1 방출광의 흡수가 적게 일어남으로써 광효율을 개선할 수 있다.
상기 형광체층(630)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(630)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(630)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 2종 이상의 제1 형광체층(631), 제2 형광체층(632) 및 제3 형광체층(633) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
제8 실시예에서 상기 제1 전극(642)은 전기적으로 연결된 라인 패턴일 수 있으며, 제1 전극(642)의 일부는 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.
제8 실시예의 발광소자 칩은 제2 전극(610) 상에 형성된 발광구조물(620)을 포함할 수 있다. 상기 제2 전극(610)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
도 18은 제9 실시예에 따른 발광소자 칩의 단면도이다.
제9 실시예에 따른 발광소자 칩은 발광구조물(720)과, 상기 발광구조물(720) 상에 형성된 투광성층(750)과, 2종 이상의 형광체층을 포함하여 상기 투광성층(750) 상에 형성된 형광체층(730)을 포함할 수 있다.
상기 발광구조물(720)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.
제9 실시예는 발광구조물(720) 아래에 형성된 제2 전극(710) 을 포함할 수 있다. 상기 제2 전극(710)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
제9 실시예는 상기 발광구조물(720) 상에 제1 전극(742)을 형성할 수 있다. 상기 제1 전극(742)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(742)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.
제9 실시예는 상기 발광구조물(720) 상에 투광성층(750)을 형성한다.
상기 투광성층(750)은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(730)의 사이에 개재될 수 있다.
예를 들어, 상기 형광체층(730)은 제1 형광체층(731), 제2 형광체층(732) 및 제3 형광체층(733)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.
이때, 상기 투광성층(750)은 상기 발광구조물(720) 상에 형성된 제1 투광성층(751)과, 상기 제1 형광체층(731) 상에 형성되는 제2 투광성층(752)과, 상기 제2 형광체층(732) 상에 형성되는 제3 투광성층(753)을 포함할 수 있으나 이에 한정되는 것은 아니며, 적어도 하나 이상의 층으로 형성될 수 있다.
이에 따라 실시예에 의하면 발광소자 칩의 발광면과 형광체층(730) 사이에 열전도도가 낮으면서 투광성이 있는 투광성층(750)을 삽입함으로써 발광구조물(720)로부터 발생한 열이 형광체층(730)에 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
상기 투광성층(750)은 실리콘 겔 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 투광성층(750)은 전체 두께가 약 2~200㎛로 형성될 수 있으나 이에 한정되는 것은 아니다. 상기 투광성층(750)은 발광구조물(720) 상의 제1 전극(742)보다 두껍게, 예를 들어 2㎛ 이상으로 형성될 수 있으나 이에 한정되는 것은 아니다. 또한, 상기 투광성층(750)은 발광소자 칩의 전체 높이의 절반 이하, 예를 들어 200㎛이하로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 형광체층(730)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(730)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(730)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 2종 이상의 제1 형광체층(731), 제2 형광체층(732) 및 제3 형광체층(733) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 형광체층(731)은 청색 빛을 적색 빛으로 파장 변환을 할 수 있고, 상기 제2 형광체층(732)은 청색 빛을 노란빛으로 파장 변환할 수 있고, 상기 제3 형광체층(733)은 청색 빛을 초록빛으로 변환할 수 있으나 이에 한정되는 것은 아니다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
또한, 실시예에 의하면 발광소자 칩의 발광면과 형광체층 사이에 열전도도가 낮으면서 투광성이 있는 투광성층을 삽입함으로써 발광구조물로 부터 발생한 열이 형광체층 전달되는 것을 억제하여 형광체의 파장변환효율을 증가시킬 수 있다.
도 19는 제10 실시예에 따른 발광소자 칩의 단면도이다.
제10 실시예에 따른 발광소자 칩은 발광구조물(820)과, 상기 발광구조물(820) 상에 형성된 파장필터층(860)과, 2종 이상의 형광체층을 포함하여 상기 파장필터층(860) 상에 형성된 형광체층(830)을 포함할 수 있다.
상기 발광구조물(820)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.
제10 실시예는 발광구조물(820) 아래에 형성된 제2 전극(810) 을 포함할 수 있다. 상기 제2 전극(810)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
제10 실시예는 상기 발광구조물(820) 상에 제1 전극(842)을 형성할 수 있다. 상기 제1 전극(842)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(842)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.
제10 실시예는 상기 발광구조물(820) 상에 파장필터층(860)을 형성한다.
상기 파장필터층(860)은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(830)의 사이에 개재될 수 있다.
예를 들어, 상기 형광체층(830)은 제1 형광체층(831), 제2 형광체층(832) 및 제3 형광체층(833)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.
이때, 상기 파장필터층(860)은 상기 발광구조물(820) 상에 형성된 제1 파장필터층(861)과, 상기 제1 형광체층(831) 상에 형성되는 제2 파장필터층(862)과, 상기 제2 형광체층(832) 상에 형성되는 제3 파장필터층(863)을 포함할 수 있으나 이에 한정되는 것은 아니며, 적어도 하나 이상의 층으로 형성될 수 있다.
상기 파장필터층(860) 중 개별 파장필터층(861, 862, 863) 들은 굴절률이 다른 유전체층을 반복적으로 쌓은 복수의 유전체층을 포함할 수 있다.
예를 들어, 상기 제1 파장필터층(861)은 제1 유전체층(861a)과, 제2 유전체층(861b)과, 제3 유전체층(861c) 및 제4 유전체층(861d)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2개 이상의 굴절률이 다른 유전체층을 포함할 수 있다.
예를 들어, 제1 파장필터층(861)은 제1 굴절률을 가지는 제1 유전체층(861a)과 상기 제1 굴절률과 다른 제2 굴절률을 가지며 상기 제1 유전체층(861a) 상에 형성된 제2 유전체층(861b)을 포함할 수 있다.
상기 제1 유전체층(861a)과 상기 제2 유전체층(861b)의 적층은 복수의 주기로 형성될 수 있다. 예를 들어, 450 nm 청색 파장에 대해, 굴절률이 1.46인 SiO2 층이 제1 유전체층(861a)으로, 굴절률이 2.44인 TiO2 층이 제2 유전체층(861b)으로 quarter-wave stack (λ/4n)으로 반복적으로 적층하면, 적층 수에 따라 외부 여기광의 높은 반사율을 얻을 수 있으며, 내부 발생광의 높은 투과율을 얻을 수 있으나, 이러한 유전체층의 재질 및 적층 수에 한정되는 것은 아니다.
또한, 파장필터층을 구성하는 복수의 유전체층의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체 층의 굴절률, θ는 빛의 입사각)일 수 있다.
예를 들어, 상기 제1 유전체층(861a)과 상기 제2 유전체층(861b)의 두께는 λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체 층의 굴절률, θ는 빛의 입사각)일 수 있다.
실시예에 의하면 선택적 파장필터층이 굴절율이 낮은 물질과 높은 물질을 적층으로 쌓은 구조로 형성됨으로써 발광소자 칩에서 외부로 투과되는 단파장의 빛은 잘 통과하는 반면, 형광체층로부터 변환된 장파장의 빛을 재반사 시킴으로써 발광소자 칩 내부로 진입하는 것을 막아줄 수 있다.
다음으로, 상기 형광체층(830)은 전체 발광면적의 약 30~90% 정도에 도포될 수 있으며, 전체 형광체층(830)의 두께는 약 5~500㎛일 수 있으나 이에 한정되는 것은 아니다. 형광체층(830)은 5㎛ 이상의 두께로 형성될 수 있으며, 발광소자 칩의 크기를 고려하여 500㎛ 이하의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 2종 이상의 제1 형광체층(831), 제2 형광체층(832) 및 제3 형광체층(833) 들은 각각 약 2~300㎛일 수 있으나 이에 한정되는 것은 아니다.
상기 제1 형광체층(831)은 청색 빛을 적색 빛으로 파장 변환을 할 수 있고, 상기 제2 형광체층(832)은 청색 빛을 노란빛으로 파장 변환할 수 있고, 상기 제3 형광체층(830)은 청색 빛을 초록빛으로 변환할 수 있으나 이에 한정되는 것은 아니다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.
도 20은 제11 실시예에 따른 발광소자 칩의 단면도이다.
제11 실시예에 따른 발광소자 칩은 제8 실시예 내지 제10 실시예의 기술적인 특징을 채용할 수 있다.
예를 들어, 형광체층(930)은 2종 이상의 형광체층을 포함할 수 있다. 예를 들어, 상기 형광체층(930)은 제1 형광체층(931), 제2 형광체층(932) 및 제3 형광체층(933)을 포함할 수 있으나 이에 한정되는 것은 아니며, 2종 이상의 형광체층을 포함할 수 있다.
또한, 실시예는 상기 발광구조물(920) 상에 투광성층(미도시)을 형성할 수 있고, 상기 투광성층은 복수의 층으로 형성될 수 있으며, 예를 들어, 2종 이상의 형광체층을 포함하는 상기 형광체층(930)의 사이에 개재될 수 있다.
또한, 실시예는 상기 발광구조물(920) 상에 파장필터층(미도시)을 포함할 수 있고, 상기 파장필터층은 복수의 층으로 형성될 수 있으며, 2종 이상의 형광체층을 포함하는 상기 형광체층(930)의 사이에 개재될 수 있다.
제11 실시예에 따른 발광소자 칩은 형광체층(930)이 패턴된 형광체층일 수 있다.
제11 실시예는 형광체층을 형성한 후 소정의 패터닝 공정을 진행하거나, 제5 패턴(미도시)을 형성한 상태에서 형광체층을 형성하고, 제5 패턴을 리프트 오프하여 형성할 수 있으나 이에 한정되는 것은 아니다.
제11 실시예에 의하면 발광소자 칩 상에 패턴된 형광체층(930)을 형성함으로써, 패턴된 형광체층에 의해 광이 추출되는 면적이 증대되어 광추출 효율이 증대될 수 있다.
제11 실시예는 도 20과 같이 제1 전극(942)의 일부가 노출될 수 있으나 이에 한정되는 것은 아니다.
또한, 상기 패턴된 형광체층(930)이 발광구조물(920)의 측면에도 형성될 수 있다. 이에 따라 발광구조물(920)의 측면으로 발광되는 빛도 백색광으로 발광될 수 있다. 또한, 패턴된 형광체층(930)은 상기 발광구조물(920)의 측면을 전부 덮는 것이 아니라 일부에만 형성됨으로써 측면에 형성되는 패턴된 형광체층(930)의 두께 등을 조절하여 발광소자 칩의 색온도를 조절할 수도 있다
상기 발광구조물(920)은 제1 실시예와 같이 제2 도전형 반도체층(미도시), 활성층(미도시), 제1 도전형 반도체층(미도시)을 포함할 수 있다.
실시예는 발광구조물(920) 아래에 형성된 제2 전극(910) 을 포함할 수 있다. 상기 제2 전극(910)은 오믹층, 반사층, 결합층, 전도성 기판 중 적어도 하나 이상을 포함할 수 있다.
실시예는 상기 발광구조물(920) 상에 제1 전극(942)을 형성할 수 있다. 상기 제1 전극(942)은 전기적으로 연결된 라인 패턴일 수 있다. 이러한, 제1 전극(942)은 노출된 패드전극(미도시)과 전기적으로 연결될 수 있다.
실시예에 따른 발광소자 칩에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 투광성층에 의해 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층 함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.
도 21은 실시예들에 따른 발광소자 칩이 설치된 발광소자 패키지를 설명하는 도면이다.
실시예에 따른 발광 소자 패키지는 몸체부(1010)와, 상기 몸체부(1010)에 설치된 제3 전극층(1030) 및 제4 전극층(1040)과, 상기 몸체부(1010)에 설치되어 상기 제3 전극층(1030) 및 제4 전극층(1040)과 전기적으로 연결되는 발광소자 칩(100)와, 상기 발광소자 칩(100)를 포위하는 몰딩부재(1070)가 포함된다.
상기 몸체부(1010)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자 칩(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(1030) 및 제4 전극층(1040)은 서로 전기적으로 분리되며, 상기 발광소자 칩(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(1030) 및 제4 전극층(1040)은 상기 발광소자 칩(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광소자 칩(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자 칩(100)은 제1 실시예 내지 제11 실시예에 예시된 발광소자 칩이 적용될 수 있으며, 상기 발광소자 칩(100)은 수직형 칩을 예로 설명하고 도시하였으나 이에 한정되는 것이 아니며, 수평형 발광소자 칩에서 적용이 가능하다.
상기 발광소자 칩(100)은 상기 몸체부(1010) 상에 설치되거나 상기 제3 전극층(1030) 또는 제4 전극층(1040) 상에 설치될 수 있다.
상기 발광소자 칩(100)은 와이어(1060)를 통해 상기 제3 전극층(1030) 및/또는 제4 전극층(1040)과 전기적으로 연결될 수 있으며, 도 21에서 하나의 와이어(1060)가 사용된 것이 예시되어 있으나 이에 한정되는 것은 아니며 복수의 와이어(1060)가 사용될 수 있다.
상기 몰딩부재(1070)는 상기 발광소자 칩(100)를 포위하여 상기 발광소자 칩(100)를 보호할 수 있다.
실시예에 따른 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법에 의하면, 발광소자 칩 자체에 형광체층을 구비함으로써 자체적으로 백색광을 형성할 수 있다.
또한, 실시예에 의하면 발광소자 칩에서 발생된 열이 형광체층에 전달되는 것을 억제하여 형광체층의 파장변환 효율을 증가시킬 수 있다.
또한, 실시예에 의하면 다양한 형상의 형광체층을 형성함으로써 시야각에 따른 색온도편차 등의 광특성을 제어할 수 있다.
또한, 실시예에 의하면 발광소자 칩 상에 형광체 층을 패터닝함으로써 광추출 효율을 향상시킬 수 있다.
또한, 실시예에 의하면 2종 이상의 형광체층을 각각 분리하여 적층함으로써 이종(異種)의 형광체간 상호작용으로 인한 광손실을 최소화할 수 있다.
또한, 실시예에 의하면 발광소자 칩과 형광체층 사이에 위치한 선택적 파장필터가 청색(Blue) 가시광선 혹은 자외선과 같은 높은 에너지를 갖는 단파장의 빛은 통과하는 반면, 형광체로부터 여기된 낮은 에너지를 갖는 장파장의 빛은 반사시킴으로써 효과적인 연색지수를 얻을 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정되는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (21)

  1. 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물; 및
    2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형성된 형광체층;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 형광체층은,
    상호 간에 다른 색을 변환할 수 있는 2종 이상의 개별 형광체층을 포함하며,
    상기 형광체층은 하측에 제1 파장의 방출광을 가지는 제1 형광체층을 배치하고, 상측에 제1 파장보다 짧은 제2 파장의 방출광을 가지는 제2 형광체층을 배치하는 발광소자.
  3. 제1 항에 있어서,
    상기 형광체층의 면적이 상기 발광소자의 발광면적의 30% 내지 90%인 발광소자.
  4. 제1 항에 있어서,
    상기 형광체층은,
    상기 발광구조물 측면의 일부 또는 측면의 전부에 형성되는 발광소자.
  5. 제1 항에 있어서,
    상기 형광체층은 패턴을 포함하는 발광소자.
  6. 제5 항에 있어서,
    상기 발광구조물 상에 제1 전극을 더 포함하고,
    상기 패턴은 상기 제1 전극 또는 상기 발광구조물의 일부를 노출시키는 발광소자.
  7. 제4 항에 있어서,
    상기 측면에 형성된 형광체층은 패턴을 포함하는 발광소자.
  8. 제1 항에 있어서,
    상기 발광구조물 상에 형성된 투광성층을 더 포함하는 발광소자.
  9. 제8 항에 있어서,
    상기 투광성층은 복수의 층으로 형성되며, 2종 이상의 형광체층을 포함하는 상기 형광체층의 사이에 개재되는 발광소자.
  10. 제8 항에 있어서,
    상기 발광구조물 상에 제1 전극을 더 포함하고,
    상기 투광성층은 상기 제1 전극보다 두껍게 형성되는 발광소자.
  11. 제1 항에 있어서,
    상기 발광구조물 상에 형성된 파장필터층을 더 포함하는 발광소자.
  12. 제11 항에 있어서,
    상기 파장필터층은,
    굴절률이 다른 복수의 유전체층을 포함하는 발광소자.
  13. 제12 항에 있어서,
    상기 파장필터층은,
    2종 이상의 형광체층을 포함하는 상기 형광체층의 사이에 개재되는 발광소자.
  14. 제11 항에 있어서,
    상기 파장필터층의 두께는,
    λ/(4n×cosθ)(단, λ는 빛의 파장, n은 각 유전체층의 굴절률, θ는 빛의 입사각)인 발광소자.
  15. 제 1도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 활성층을 포함하는 발광구조물을 형성하는 단계; 및
    2종 이상의 개별 형광체층을 포함하여 상기 발광구조물 상에 형광체층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
  16. 제15 항에 있어서,
    상기 형광체층을 형성하는 단계는,
    상기 발광구조물 측면의 일부 또는 측면의 전부에 형광체층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  17. 제15 항에 있어서,
    상기 형광체층을 형성하는 단계 후에,
    상기 형광체층에 패턴을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  18. 제17 항에 있어서,
    상기 발광구조물 상에 제1 전극을 형성하는 단계를 더 포함하고,
    상기 패턴은 상기 제1 전극 또는 상기 발광구조물의 일부를 노출시키는 발광소자의 제조방법.
  19. 제15 항에 있어서,
    상기 발광구조물 상에 투광성층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  20. 제19 항에 있어서,
    상기 발광구조물 상에 제1 전극을 형성하는 단계를 더 포함하고,
    상기 투광성층은 상기 제1 전극보다 두껍게 형성되는 발광소자의 제조방법.
  21. 제15 항에 있어서,
    상기 발광구조물 상에 파장필터층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
KR1020100064561A 2010-07-05 2010-07-05 발광소자 및 그 제조방법 KR101134737B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064561A KR101134737B1 (ko) 2010-07-05 2010-07-05 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064561A KR101134737B1 (ko) 2010-07-05 2010-07-05 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120003776A true KR20120003776A (ko) 2012-01-11
KR101134737B1 KR101134737B1 (ko) 2012-04-13

Family

ID=45610640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064561A KR101134737B1 (ko) 2010-07-05 2010-07-05 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101134737B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090034412A (ko) * 2007-10-04 2009-04-08 삼성전자주식회사 발광 칩 및 이의 제조 방법
EP2312658B1 (en) * 2008-07-03 2018-06-27 Samsung Electronics Co., Ltd. A wavelength-converting light emitting diode (led) chip and method for fabrication of an led device equipped with this chip
KR101018183B1 (ko) * 2008-10-15 2011-02-28 삼성엘이디 주식회사 백색 ｌｅｄ 패키지
TW201123548A (en) * 2009-12-25 2011-07-01 Ind Tech Res Inst A multi-layer stacked LED package

Also Published As

Publication number Publication date
KR101134737B1 (ko) 2012-04-13

Similar Documents

Publication Publication Date Title
KR100969100B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US10573786B2 (en) Semiconductor light emitting device
EP2432036B1 (en) Light emitting diode
KR102427642B1 (ko) 반도체 발광소자
CN106098889B (zh) 发光二极管及制造该发光二极管的方法
KR100999779B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
KR100993094B1 (ko) 발광소자 및 발광소자 패키지
KR101181000B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
US11545595B2 (en) Contact structures for light emitting diode chips
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102212666B1 (ko) 발광소자
KR101039880B1 (ko) 발광소자 및 발광소자 패키지
KR101134802B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR100993045B1 (ko) 발광소자 칩 및 발광소자 패키지
KR102378952B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR20110043282A (ko) 발광소자 및 그 제조방법
KR101007145B1 (ko) 발광소자 칩, 발광소자 패키지 및 발광소자 칩의 제조방법
KR102250516B1 (ko) 발광소자
KR101134737B1 (ko) 발광소자 및 그 제조방법
KR101081166B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102463323B1 (ko) 발광소자 및 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190313

Year of fee payment: 8