KR20120003773A - A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system - Google Patents

A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system Download PDF

Info

Publication number
KR20120003773A
KR20120003773A KR1020100064558A KR20100064558A KR20120003773A KR 20120003773 A KR20120003773 A KR 20120003773A KR 1020100064558 A KR1020100064558 A KR 1020100064558A KR 20100064558 A KR20100064558 A KR 20100064558A KR 20120003773 A KR20120003773 A KR 20120003773A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
semiconductor layer
emitting device
conductive
Prior art date
Application number
KR1020100064558A
Other languages
Korean (ko)
Other versions
KR101744972B1 (en
Inventor
배정혁
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100064558A priority Critical patent/KR101744972B1/en
Publication of KR20120003773A publication Critical patent/KR20120003773A/en
Application granted granted Critical
Publication of KR101744972B1 publication Critical patent/KR101744972B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A light emitting device, a light emitting device manufacturing method, a light emitting device package, and a lighting system are provided to electrically insulate a lateral surface of a light emitting structure layer by arranging a passivation layer, thereby improving electrical characteristics by reducing the generation of an electrical short-circuit. CONSTITUTION: A contact layer(150) is arranged on a conductive supporting member(160). A light emitting structure layer(105) is arranged on the contact layer. The light emitting structure layer comprises a first conductivity type semiconductor layer(110), a second conductivity type semiconductor layer(130), and an active layer(120). An electrode(171) is arranged on the light emitting structure layer. A current blocking layer(143) is arranged in the inside of the light emitting structure layer.

Description

발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템{A LIGHT EMITTING DEVICE, A METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHTING SYSTEM}A LIGHT EMITTING DEVICE, A METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE, LIGHT EMITTING DEVICE PACKAGE, AND LIGHTING SYSTEM}

실시예는 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. The III-V nitride semiconductor is usually made of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.A light emitting diode (LED) is a kind of semiconductor device that transmits and receives a signal by converting electricity into infrared light or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and have been applied to light sources of various products such as keypad light emitting units, electronic displays, and lighting devices of mobile phones.

실시예는 전류 퍼짐 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.The embodiment provides a light emitting device, a light emitting device manufacturing method, a light emitting device package and a lighting system having excellent current spreading characteristics.

실시예는 전기적 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공한다.The embodiment provides a light emitting device having excellent electrical characteristics, a light emitting device manufacturing method, a light emitting device package, and an illumination system.

실시예에 따른 발광 소자는 전도성 지지부재; 상기 전도성 지지부재 상에 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층; 상기 발광 구조층 상에 전극; 상기 발광 구조층의 측면에 배치되고 일부분이 상기 제1 도전형의 반도체층의 내부에 배치되는 패시베이션층; 및 상기 전극과 상기 전도성 지지부재 사이에 배치되는 전류 차단층을 포함한다.The light emitting device according to the embodiment includes a conductive support member; A light emitting layer comprising a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive support member Structural layer; An electrode on the light emitting structure layer; A passivation layer disposed on a side surface of the light emitting structure layer and partially disposed inside the first conductive semiconductor layer; And a current blocking layer disposed between the electrode and the conductive support member.

실시예에 따른 발광 소자 제조방법은 성장 기판 상에 제1 도전형의 반도체층의 일부인 제1 반도체층을 형성하는 단계; 상기 제1 반도체층 상에 전류 차단층 및 제1 패시베이션층을 형성하는 단계; 상기 전류 차단층 및 상기 제1 패시베이션층을 포함하는 상기 제1 반도체층 상에 상기 제1 도전형의 반도체층의 일부인 제2 반도체층을 형성하는 단계; 상기 제2 반도체층 상에 활성층 및 제2 도전형의 반도체층을 형성하는 단계; 상기 제2 도전형의 반도체층, 활성층, 및 제2 반도체층을 선택적으로 제거하여 상기 제1 패시베이션층이 노출되도록 하는 단계; 상기 제2 도전형의 반도체층, 활성층, 및 제2 반도체층의 측면에 배치되도록 상기 제1 패시베이션층 상에 제2 패시베이션층을 형성하는 단계; 및 상기 제2 도전형의 반도체층 상에 접촉층 및 전도성 지지기판을 형성하는 단계를 포함한다.In one embodiment, a method of manufacturing a light emitting device includes forming a first semiconductor layer that is a part of a first conductive semiconductor layer on a growth substrate; Forming a current blocking layer and a first passivation layer on the first semiconductor layer; Forming a second semiconductor layer that is part of the first conductive semiconductor layer on the first semiconductor layer including the current blocking layer and the first passivation layer; Forming an active layer and a second conductive semiconductor layer on the second semiconductor layer; Selectively removing the second conductive semiconductor layer, the active layer, and the second semiconductor layer to expose the first passivation layer; Forming a second passivation layer on the first passivation layer to be disposed on side surfaces of the second conductive semiconductor layer, the active layer, and the second semiconductor layer; And forming a contact layer and a conductive support substrate on the second conductive semiconductor layer.

실시예는 전류 퍼짐 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.The embodiment can provide a light emitting device, a light emitting device manufacturing method, a light emitting device package, and an illumination system having excellent current spreading characteristics.

실시예는 전기적 특성이 우수한 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템을 제공할 수 있다.The embodiment can provide a light emitting device having excellent electrical characteristics, a light emitting device manufacturing method, a light emitting device package, and an illumination system.

도 1은 제1 실시예에 따른 발광 소자를 나타낸 측 단면도.
도 2 내지 도 11은 제1 실시예에 따른 발광 소자의 제조방법을 설명하는 도면.
도 12는 제2 실시예에 따른 발광 소자를 설명하는 도면.
도 13은 실시예들에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도.
도 14는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면.
도 15는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 조명 유닛의 사시도.
1 is a side sectional view showing a light emitting device according to the first embodiment;
2 to 11 illustrate a method of manufacturing the light emitting device according to the first embodiment.
12 is a view for explaining a light emitting element according to the second embodiment.
13 is a cross-sectional view of a light emitting device package including a light emitting device according to the embodiments.
14 illustrates a backlight unit including a light emitting device or a light emitting device package according to an embodiment.
15 is a perspective view of a lighting unit including a light emitting device or a light emitting device package according to an embodiment.

실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.In the description of an embodiment, each layer, region, pattern or structure may be "under" or "under" the substrate, each layer, region, pad or pattern. In the case where it is described as being formed at, "up" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for up / down or down / down each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings.

도 1은 제1 실시예에 따른 발광 소자를 나타낸 측 단면도이다.1 is a side sectional view showing a light emitting device according to the first embodiment.

도 1을 참조하면, 제1 실시예에 따른 발광 소자(100)는 전도성 지지부재(160), 상기 전도성 지지부재(160) 상에 접촉층(150), 상기 접촉층(150) 상에 발광 구조층(105), 상기 발광 구조층(105) 상에 전극(171), 상기 발광 구조층(105)의 측면에 배치되고 적어도 일부분이 상기 발광 구조층(105)의 내부에 배치되는 패시베이션층(140), 상기 전극(171)과 적어도 일부분이 수직 방향으로 중첩되고 상기 발광 구조층(105) 내부에 배치되는 전류 차단층(143)을 포함한다.Referring to FIG. 1, the light emitting device 100 according to the first embodiment includes a conductive support member 160, a contact layer 150 on the conductive support member 160, and a light emitting structure on the contact layer 150. A passivation layer 140 disposed on a layer 105, an electrode 171 on the light emitting structure layer 105, and a side surface of the light emitting structure layer 105, and at least a portion of which is disposed inside the light emitting structure layer 105. ) And a current blocking layer 143 overlapping at least a portion of the electrode 171 in the vertical direction and disposed inside the light emitting structure layer 105.

상기 전도성 지지부재(160)는 상기 발광 구조층(105)을 지지하고 상기 전극(171)과 함께 상기 발광 구조층(105)에 전원을 제공한다. 예를 들어, 상기 전도성 지지부재(160)는 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나를 포함할 수 있다. The conductive support member 160 supports the light emitting structure layer 105 and provides power to the light emitting structure layer 105 together with the electrode 171. For example, the conductive support member 160 includes titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), gold (Au), tungsten (W), and copper (Cu). ), Molybdenum (Mo), or a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, etc.).

상기 전도성 지지부재(160)는 도금 방법 또는 본딩 방법으로 형성될 수 있으며, 하나의 물질로 형성된 단층 구조를 가지거나 복수의 물질로 형성된 다층 구조를 가질 수도 있다.The conductive support member 160 may be formed by a plating method or a bonding method, and may have a single layer structure formed of one material or a multilayer structure formed of a plurality of materials.

상기 접촉층(150)은 상기 전도성 지지부재(160) 상에 배치되고, 상기 발광 구조층(105)과 접한다. 상기 접촉층(150)은 상기 발광 구조층(105)과 오믹 접촉을 형성하는 물질을 포함할 수 있으며, 상기 발광 구조층(105)에서 발생된 광을 효과적으로 방출하는 고반사 물질을 포함할 수도 있다. 예를 들어, 상기 접촉층(150)은 Al, Ag, Pd, Rh, ITO, Pt, 또는 Ir 중 적어도 어느 하나를 포함하는 물질로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.The contact layer 150 is disposed on the conductive support member 160 and in contact with the light emitting structure layer 105. The contact layer 150 may include a material forming ohmic contact with the light emitting structure layer 105, and may include a high reflective material that effectively emits light generated from the light emitting structure layer 105. . For example, the contact layer 150 may be formed of a material including at least one of Al, Ag, Pd, Rh, ITO, Pt, or Ir, but is not limited thereto.

상기 발광 구조층(105)은 제1 도전형의 반도체층(110), 제2 도전형의 반도체층(130), 상기 제1 도전형의 반도체층(110)과 상기 제2 도전형의 반도체층(130) 사이에 배치되는 활성층(120)을 포함한다.The light emitting structure layer 105 may include a first conductive semiconductor layer 110, a second conductive semiconductor layer 130, the first conductive semiconductor layer 110, and the second conductive semiconductor layer. The active layer 120 is disposed between the 130.

상기 제1 도전형의 반도체층(110)은 제1 도전형의 불순물을 포함하는 반도체층만을 포함하거나, 상기 제1 도전형의 불순물이 포함된 반도체층 상에 언도프트 반도체층 등을 더 포함할 수도 있으나 이에 대해 한정하지는 않는다. The first conductive semiconductor layer 110 may include only a semiconductor layer including a first conductive impurity, or further include an undoped semiconductor layer on the semiconductor layer including the first conductive impurity. It may, but is not limited to this.

상기 제1 도전형의 반도체층(110)은 예를 들어, n형 반도체층을 포함할 수 있는데, 상기 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.The first conductivity type semiconductor layer 110 may include, for example, an n-type semiconductor layer, wherein the n-type semiconductor layer is In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ a semiconductor material having a composition formula of y≤1, 0≤x + y≤1), for example, InAlGaN, GaN, AlGaN, AlInN, InGaN, AlN, InN, or the like; Dopants may be doped.

상기 언도프트 반도체층은 도펀트가 도핑되지 않아, 상기 제1 도전형의 반도체층(110)에 비해 현저히 낮은 전기 전도성을 갖는 층으로, 상기 제1 도전형의 반도체층(110)의 결정성 향상을 위해 성장되는 층이다.Since the undoped semiconductor layer is not doped with a dopant, the undoped semiconductor layer has a significantly lower electrical conductivity than the semiconductor layer 110 of the first conductivity type, thereby improving crystallinity of the semiconductor layer 110 of the first conductivity type. Is a layer that is grown for.

상기 제1 도전형의 반도체층(110) 아래에는 상기 활성층(120)이 형성될 수 있다. 상기 활성층(120)은 상기 제1 도전형의 반도체층(120)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형의 반도체층(130)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(120)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. The active layer 120 may be formed under the first conductive semiconductor layer 110. In the active layer 120, electrons (or holes) injected through the first conductive semiconductor layer 120 and holes (or electrons) injected through the second conductive semiconductor layer 130 meet each other. The layer emits light due to a band gap difference between energy bands of the active layer 120.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW : Multi Quantum Well), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.The active layer 120 may be formed of any one of a single quantum well structure, a multi quantum well structure (MQW), a quantum dot structure, or a quantum line structure, but is not limited thereto.

상기 활성층(120)은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 활성층(120)이 상기 다중 양자 우물 구조로 형성된 경우, 상기 활성층(120)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 형성될 수 있다. The active layer 120 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). When the active layer 120 is formed of the multi quantum well structure, the active layer 120 may be formed by stacking a plurality of well layers and a plurality of barrier layers, for example, an InGaN well layer / GaN barrier layer. It may be formed in a cycle.

상기 활성층(120)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 클래드층(미도시)은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다.A clad layer (not shown) doped with an n-type or p-type dopant may be formed on and / or under the active layer 120, and the clad layer (not shown) may be implemented as an AlGaN layer or an InAlGaN layer. have.

상기 활성층(120) 아래에는 상기 제2 도전형의 반도체층(130)이 형성될 수 있다. 상기 제2 도전형의 반도체층(130)은 예를 들어, p형 반도체층으로 구현될 수 있는데, 상기 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.The second conductive semiconductor layer 130 may be formed under the active layer 120. The second conductive semiconductor layer 130 may be implemented as, for example, a p-type semiconductor layer. The p-type semiconductor layer may be formed of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y≤1, 0≤x + y≤1), for example, InAlGaN, GaN, AlGaN, InGaN, AlInN, AlN, InN and the like, and may be selected from Mg, Zn, Ca, Sr, Ba P-type dopants may be doped.

한편, 앞에서 설명한 것과는 달리, 상기 제1 도전형의 반도체층(110)이 p형 반도체층을 포함하고 상기 제2 도전형의 반도체층(130)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형의 반도체층(130) 아래에는 n형 또는 p형 반도체층을 포함하는 제3 도전형 반도체층(미도시)이 형성될 수도 있으며 이에 따라, 상기 발광 소자(100)는 np, pn, npn, 또는 pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 상기 제1 도전형의 반도체층(110) 및 상기 제2 도전형의 반도체층(130) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조층(105)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.Unlike the above description, the first conductive semiconductor layer 110 may include a p-type semiconductor layer, and the second conductive semiconductor layer 130 may include an n-type semiconductor layer. In addition, a third conductive semiconductor layer (not shown) including an n-type or p-type semiconductor layer may be formed below the second conductive semiconductor layer 130. Accordingly, the light emitting device 100 may be It may have at least one of np, pn, npn, or pnp junction structure. In addition, the doping concentrations of the conductive dopants in the first conductive semiconductor layer 110 and the second conductive semiconductor layer 130 may be uniformly or non-uniformly formed. That is, the structure of the light emitting structure layer 105 may be variously formed, but is not limited thereto.

상기 제1 도전형의 반도체층(110)은 제1 반도체층(112) 및 제2 반도체층(114)을 포함할 수도 있다. 상기 제2 반도체층(114)은 상기 제1 반도체층(112) 아래에 배치되며, 상기 활성층(120)과 접할 수도 있다. 상기 제1 반도체층(112) 상에는 상기 전극(171)이 배치된다. 또한, 상기 제1 반도체층(112)의 상면 전체 또는 일부에는 러프니스가 형성될 수도 있으며, 상기 러프니스는 발광 소자(100)의 광 효율을 증대시킬 수 있다. 또한, 상기 제1 반도체층(112) 및 제2 반도체층(114)은 동일한 물질로 형성되거나 상이한 물질로 형성될 수 있다.The first conductive semiconductor layer 110 may include a first semiconductor layer 112 and a second semiconductor layer 114. The second semiconductor layer 114 may be disposed under the first semiconductor layer 112 and may contact the active layer 120. The electrode 171 is disposed on the first semiconductor layer 112. In addition, roughness may be formed on the whole or part of the upper surface of the first semiconductor layer 112, and the roughness may increase the light efficiency of the light emitting device 100. In addition, the first semiconductor layer 112 and the second semiconductor layer 114 may be formed of the same material or different materials.

상기 제1 반도체층(112)과 상기 제2 반도체층(114) 사이에는 상기 전극(171)과 적어도 일부분이 수직 방향으로 중첩되는 전류 차단층(143)이 형성될 수도 있다. 상기 전류 차단층(143)은 상기 제1 반도체층(112) 또는 제2 반도체층(114)에 비해 전기 전도도가 현저히 낮은 물질로 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2 중 적어도 어느 하나를 포함할 수 있다.A current blocking layer 143 may be formed between the first semiconductor layer 112 and the second semiconductor layer 114 such that at least a portion of the electrode 171 overlaps in a vertical direction. The current blocking layer 143 may be formed of a material having a significantly lower electrical conductivity than the first semiconductor layer 112 or the second semiconductor layer 114. For example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , or may include at least one of TiO 2 .

상기 패시베이션층(140)은 상기 발광 구조층(105)의 측면에 형성된다. 예를 들어, 상기 패시베이션층(140)은 상기 제2 반도체층(114), 상기 활성층(120), 상기 제2 도전형의 반도체층(130)의 측면에 배치될 수 있다.The passivation layer 140 is formed on the side of the light emitting structure layer 105. For example, the passivation layer 140 may be disposed on side surfaces of the second semiconductor layer 114, the active layer 120, and the second conductive semiconductor layer 130.

또한, 상기 패시베이션층(140)은 상기 제1 반도체층(112)과 상기 제2 반도체층(114) 사이에 부분적으로 배치될 수 있다.In addition, the passivation layer 140 may be partially disposed between the first semiconductor layer 112 and the second semiconductor layer 114.

또한, 상기 패시베이션층(140)은 상기 제2 도전형의 반도체층(130)과 상기 접촉층(150) 사이에 부분적으로 배치될 수 있다.In addition, the passivation layer 140 may be partially disposed between the second conductive semiconductor layer 130 and the contact layer 150.

상기 패시베이션층(140)은 제1 패시베이션층(142)과 제2 패시베이션층(144)을 포함할 수 있으며, 상기 제2 패시베이션층(144)은 상기 제1 패시베이션층(142) 아래에 배치될 수 있다.The passivation layer 140 may include a first passivation layer 142 and a second passivation layer 144, and the second passivation layer 144 may be disposed below the first passivation layer 142. have.

상기 제1 패시베이션층(142)은 상기 제1 반도체층(112)과 상기 제2 반도체층(114) 사이 및 상기 제2 반도체층(114)의 측면에 배치될 수 있고, 상기 제2 반도체층(114)의 상면 주변부를 포함하는 영역에 형성될 수 있다.The first passivation layer 142 may be disposed between the first semiconductor layer 112 and the second semiconductor layer 114 and on the side surface of the second semiconductor layer 114. 114 may be formed in an area including the upper periphery of the top surface.

상기 제2 패시베이션층(144)은 상기 제2 도전형의 반도체층(130)과 상기 접촉층(150) 사이 및 상기 제2 반도체층(114), 상기 활성층(120), 상기 제2 도전형의 반도체층(130), 및 상기 접촉층(150)의 측면에 배치될 수 있고, 상기 제2 도전형의 반도체층(130)의 하면 주변부를 포함하는 영역에 형성될 수 있다.The second passivation layer 144 may be formed between the second conductive semiconductor layer 130 and the contact layer 150 and between the second semiconductor layer 114, the active layer 120, and the second conductive type. The semiconductor layer 130 may be disposed on side surfaces of the contact layer 150, and may be formed in an area including a peripheral portion of a lower surface of the second conductive semiconductor layer 130.

상기 패시베이션층(140)은 절연 물질로 형성될 수 있으며, 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2 중 적어도 어느 하나를 포함할 수도 있다. 상기 제1 패시베이션층(142)은 상기 제2 패시베이션층(144)과 동일한 물질 또는 상이한 물질로 형성될 수 있으며, 상기 제1 패시베이션층(142)은 상기 전류 차단층(143)과 동일한 물질 또는 상이한 물질로 형성될 수 있다.The passivation layer 140 may be formed of an insulating material. For example, SiO 2 , SiO x , SiO x N y , At least one of Si 3 N 4 , Al 2 O 3 , or TiO 2 may be included. The first passivation layer 142 may be formed of the same material as or different from the second passivation layer 144. The first passivation layer 142 may be formed of the same material as or different from the current blocking layer 143. It can be formed of a material.

실시예에서는 상기 제1 패시베이션층(142), 제2 패시베이션층(144) 및 전류 차단층(143)은 동일한 물질로 형성되며, 이 경우 제조 공정이 용이한 장점이 있다.In an embodiment, the first passivation layer 142, the second passivation layer 144, and the current blocking layer 143 are formed of the same material, and in this case, the manufacturing process is easy.

상기 패시베이션층(140)은 상기 발광 구조층(105)의 측면을 전기적으로 절연시킴으로써 전기적 단락이 발생될 가능성을 감소시켜 전기적 특성이 우수한 발광 소자(100)를 제공할 수 있다. 또한, 상기 패시베이션층(140)은 외부의 습기로부터 상기 발광 구조층(105)을 보호하여 상기 발광 구조층(105)의 전기적 특성 및 발광 특성을 향상시킬 수 있다.The passivation layer 140 may provide a light emitting device 100 having excellent electrical characteristics by reducing the possibility of occurrence of an electrical short circuit by electrically insulating the side surface of the light emitting structure layer 105. In addition, the passivation layer 140 may protect the light emitting structure layer 105 from external moisture to improve electrical and light emitting characteristics of the light emitting structure layer 105.

상기 패시베이션층(140)은 상기 발광 구조층(105)의 하부 측면에 형성된다. 즉, 상기 패시베이션층(140)은 상기 제2 도전형의 반도체층(130) 및 활성층(120)의 측면에 배치되고, 상기 제1 도전형의 반도체층(110)의 하부 측면에 배치된다.The passivation layer 140 is formed on the lower side surface of the light emitting structure layer 105. That is, the passivation layer 140 is disposed on side surfaces of the second conductive semiconductor layer 130 and the active layer 120, and is disposed on the lower side surface of the first conductive semiconductor layer 110.

상기 패시베이션층(140)은 상기 제1 도전형의 반도체층(110)의 상부 측면에는 배치되지 않고 상기 제1 도전형의 반도체층(110)의 하부 측면에 배치되기 때문에, 상기 활성층(120)에서 방출되는 빛 중 상기 패시베이션층(140)에서 흡수되는 빛의 양이 감소되어 발광 소자(100)의 광 효율이 향상될 수 있다.Since the passivation layer 140 is disposed on the lower side of the first conductive semiconductor layer 110 and not on the upper side of the first conductive semiconductor layer 110, the passivation layer 140 is formed on the active layer 120. The amount of light absorbed by the passivation layer 140 among the emitted light is reduced, so that the light efficiency of the light emitting device 100 may be improved.

도 2 내지 도 11은 제1 실시예에 따른 발광 소자의 제조방법을 설명하는 도면이다.2 to 11 illustrate a method of manufacturing the light emitting device according to the first embodiment.

도 2를 참조하면, 성장 기판(101)이 성장 장비에 로딩되고, 상기 성장 기판(101) 상에 상기 제1 도전형의 반도체층(110)의 제1 반도체층(112)이 형성된다. Referring to FIG. 2, a growth substrate 101 is loaded onto growth equipment, and a first semiconductor layer 112 of the first conductive semiconductor layer 110 is formed on the growth substrate 101.

상기 성장 기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The growth substrate 101 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, or Ge, but is not limited thereto.

상기 제1 반도체층(112)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 112 may be formed of, for example, metal organic chemical vapor deposition (MOCVD), chemical vapor deposition (CVD), or plasma chemical vapor deposition (PECVD). , Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), etc. may be formed using, but is not limited thereto.

상기 제1 반도체층(112)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 화합물 반도체를 포함하며, 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, 또는 AlInN 중 어느 하나를 포함할 수도 있다. 상기 제1 반도체층(112)은 n형 반도체인 경우, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다.The first semiconductor layer 112 includes a group III-V compound semiconductor doped with a first conductivity type dopant, and may include, for example, any one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. It may be. When the first semiconductor layer 112 is an n-type semiconductor, n-type dopants (eg, Si, Ge, Sn, Se, Te, etc.) are doped.

상기 제1 반도체층(112)을 형성하기 전에 상기 성장 기판(101) 상에 버퍼층 및/또는 언도프트 반도체층이 형성될 수도 있으며, 상기 성장 기판(101)과 상기 제1 반도체층(112) 사이의 격자 상수의 차이를 감소시켜 줄 수 있다. 예를 들어, 상기 버퍼층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, 또는 AlInN 중 적어도 어느 하나를 포함하는 화합물 반도체층으로 형성될 수 있고, 상기 언도프드 반도체층은 undoped GaN계 반도체층으로 형성될 수도 있으며, 이에 대해 한정하지는 않는다.Before forming the first semiconductor layer 112, a buffer layer and / or an undoped semiconductor layer may be formed on the growth substrate 101, and between the growth substrate 101 and the first semiconductor layer 112. It can reduce the difference of the lattice constant of. For example, the buffer layer may be formed of a compound semiconductor layer including at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN, and the undoped semiconductor layer is formed of an undoped GaN-based semiconductor layer. It may be, but is not limited thereto.

도 3 및 도 4를 참조하면, 상기 제1 반도체층(112) 상에는 상기 전류 차단층(143) 및 제1 패시베이션층(142)이 형성된다. 상기 제1 패시베이션층(142)은 상기 제1 반도체층(112)의 상면 주변부를 따라 형성되고, 상기 전류 차단층(143)은 상기 제1 반도체층(112)의 상면 중앙부에 형성된다. 3 and 4, the current blocking layer 143 and the first passivation layer 142 are formed on the first semiconductor layer 112. The first passivation layer 142 is formed along the upper periphery of the first semiconductor layer 112, and the current blocking layer 143 is formed at the center of the upper surface of the first semiconductor layer 112.

상기 전류 차단층(143)은 이후 형성된 전극(171)과 적어도 일부분이 수직 방향으로 중첩되는 위치에 배치된다. 실시예에서는 상기 전류 차단층(143)이 상기 제1 반도체층(112)의 상면 중앙부에 형성된 것이 예시되어 있으나, 상기 전류 차단층(143)은 상기 전극(171)의 형태에 따라 다양한 형태로 변화될 수 있다.The current blocking layer 143 is disposed at a position where at least a portion of the current blocking layer 143 overlaps the vertical direction. In the exemplary embodiment, the current blocking layer 143 is formed at the center of the upper surface of the first semiconductor layer 112, but the current blocking layer 143 may be changed in various forms according to the shape of the electrode 171. Can be.

상기 제1 패시베이션층(142)은 상기 발광 구조층(140)의 단위 칩 영역의 주변부에 배치된다. 즉, 상기 발광 구조층(140)을 스크라이빙하여 단위 칩으로 분리하는 경우 상기 제1 패시베이션층(142)은 상기 발광 구조층(140)의 주변부에 배치되도록 형성된다.The first passivation layer 142 is disposed at the periphery of the unit chip region of the light emitting structure layer 140. That is, when the light emitting structure layer 140 is scribed and separated into unit chips, the first passivation layer 142 is formed to be disposed at the periphery of the light emitting structure layer 140.

상기 제1 패시베이션층(142)의 단변 방향 폭 D1 및 장면 방향 폭 D2는 0.1-10㎛으로 형성될 수 있으며, 상기 단변 방향 폭 D1과 장면 방향 폭 D2은 서로 같거나 다를 수 있다.The short side width D1 and the scene width D2 of the first passivation layer 142 may be 0.1-10 μm, and the short width D1 and the width D2 may be the same or different.

상기 제1 패시베이션층(142)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2 중 적어도 어느 하나로 형성될 수 있다.The first passivation layer 142 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , or TiO 2 It may be formed of at least one of.

도 5를 참조하면, 상기 전류 차단층(143) 및 상기 제1 패시베이션층(142)이 형성된 상기 제1 반도체층(112) 상에 상기 제2 반도체층(114)을 형성한다. 상기 제2 반도체층(114)은 제1 도전형 도펀트가 도핑된 반도체층 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, 또는 AlInN 중 적어도 어느 하나를 포함하는 화합물 반도체층으로 형성될 수 있다. 상기 제2 반도체층(114)은 상기 제1 반도체층(112)과 동일한 물질 또는 상이한 물질로 형성될 수 있다.Referring to FIG. 5, the second semiconductor layer 114 is formed on the first semiconductor layer 112 on which the current blocking layer 143 and the first passivation layer 142 are formed. The second semiconductor layer 114 is formed of a semiconductor layer doped with a first conductivity type dopant, for example, a compound semiconductor layer including at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. Can be. The second semiconductor layer 114 may be formed of the same material or a different material from that of the first semiconductor layer 112.

상기 제2 반도체층(114)이 형성됨에 따라 상기 전류 차단층(143) 및 제1 패시베이션층(142)은 상기 제1 반도체층(112)과 제2 반도체층(114) 사이에 배치되며, 상기 제1 도전형의 반도체층(110)의 내부에 매립된다. 다만, 상기 제1 패시베이션층(142)의 측면은 외부로 노출된다.As the second semiconductor layer 114 is formed, the current blocking layer 143 and the first passivation layer 142 are disposed between the first semiconductor layer 112 and the second semiconductor layer 114. It is embedded in the semiconductor layer 110 of the first conductivity type. However, the side surface of the first passivation layer 142 is exposed to the outside.

상기 제2 반도체층(114), 즉, 상기 제1 도전형의 반도체층(110) 상에는 상기 활성층(120)이 형성되고, 상기 활성층(120) 상에는 상기 제2 도전형의 반도체층(130)이 형성된다. The active layer 120 is formed on the second semiconductor layer 114, that is, the first conductive semiconductor layer 110, and the second conductive semiconductor layer 130 is formed on the active layer 120. Is formed.

상기 활성층(120)은 단일 양자 우물 또는 다중 양자 우물(MQW) 구조로 형성되며, InGaN/GaN 또는 AlGaN/GaN 등으로 형성될 수 있다. 또한, 상기 활성층(120)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다.The active layer 120 may be formed of a single quantum well or multiple quantum well (MQW) structure, and may be formed of InGaN / GaN or AlGaN / GaN. In addition, a conductive clad layer (not shown) may be formed on or under the active layer 120. The conductive clad layer may be formed of an AlGaN-based semiconductor.

상기 활성층(120) 상에는 제2 도전형 반도체층(130)이 형성된다. 상기 제2 도전형 반도체층(130)은 제2도전형 도펀트가 도핑된 반도체층, 예를 들어, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, 또는 AlInN 중 적어도 어느 하나를 포함하는 화합물 반도체층을 포함할 수 있다. 상기 제2 도전형 반도체층(130)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductivity type semiconductor layer 130 is formed on the active layer 120. The second conductive semiconductor layer 130 is a semiconductor layer doped with a second conductive dopant, for example, a compound semiconductor layer including at least one of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. It may include. When the second conductive semiconductor layer 130 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

다른 실시예에서 상기 발광 구조층(105)은 상기 제1 도전형 반도체층(110)이 p형 반도체층이고, 상기 제2 도전형 반도체층(130)은 n형 반도체층으로 구현될 수도 있다. 여기서 상기 제2도전형 반도체층(130) 상에 제 3도전형 반도체층 예컨대, n형 반도체층 또는 p형 반도체층으로 구현될 수 있다. 즉, 상기 발광 구조층(105)은 n-p 접합, p-n 접합, n-p-n 접합, 또는 p-n-p 접합 구조 중 어느 하나로 구현될 수 있다.In another embodiment, the light emitting structure layer 105 may be a p-type semiconductor layer, and the second conductive semiconductor layer 130 may be an n-type semiconductor layer. The third conductive semiconductor layer, for example, an n-type semiconductor layer or a p-type semiconductor layer may be implemented on the second conductive semiconductor layer 130. That is, the light emitting structure layer 105 may be implemented by any one of an n-p junction, a p-n junction, an n-p-n junction, or a p-n-p junction structure.

도 6을 참조하면, 제1 아이솔레이션 에칭을 수행하여 상기 제2 도전형의 반도체층(130), 활성층(120), 및 제2 반도체층(114)을 선택적으로 제거한다. 상기 제1 아이솔레이션 에칭을 통해 상기 발광 구조층(105)의 상기 제2 도전형의 반도체층(130), 활성층(120), 및 제2 반도체층(114)은 단위 칩으로 구분된다. 이때, 상기 제1 패시베이션층(142)이 노출된다. Referring to FIG. 6, a first isolation etch is performed to selectively remove the second conductive semiconductor layer 130, the active layer 120, and the second semiconductor layer 114. The second conductive semiconductor layer 130, the active layer 120, and the second semiconductor layer 114 of the light emitting structure layer 105 may be divided into unit chips through the first isolation etching. In this case, the first passivation layer 142 is exposed.

실시예에서는 상기 발광 구조층(105) 상에 상기 접촉층(150) 및 전도성 지지부재(160)를 형성하기 전에 상기 발광 구조층(105)의 일부를 단위 칩으로 구분하는 제1 아이솔레이션 에칭을 수행한다. 상기 에칭 방식은 건식 에칭 또는/및 습식 에칭 방식을 사용할 수 있다.In an embodiment, before forming the contact layer 150 and the conductive support member 160 on the light emitting structure layer 105, a first isolation etching is performed to divide a portion of the light emitting structure layer 105 into unit chips. do. The etching method may use a dry etching and / or a wet etching method.

도 7을 참조하면, 상기 제1 패시베이션층(142) 상에 제2 패시베이션층(144)을 형성한다. 상기 제2 패시베이션층(144)은 상기 제2 반도체층(114), 활성층(120), 및 제2 도전형의 반도체층(130)의 측면에 배치된다. 또한, 상기 제2 패시베이션층(144)은 상기 제2 도전형의 반도체층(130)의 상면 주변부에 형성될 수도 있다.Referring to FIG. 7, a second passivation layer 144 is formed on the first passivation layer 142. The second passivation layer 144 is disposed on side surfaces of the second semiconductor layer 114, the active layer 120, and the second conductive semiconductor layer 130. In addition, the second passivation layer 144 may be formed around the upper surface of the second conductive semiconductor layer 130.

상기 제2 패시베이션층(144)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, 또는 TiO2 중 적어도 어느 하나로 형성될 수 있으며, 상기 제1 패시베이션층(144)과 동일한 물질로 형성될 수도 있다.The second passivation layer 144 may be SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , or TiO 2 It may be formed of at least one of, and may be formed of the same material as the first passivation layer 144.

도 8을 참조하면, 상기 제2 도전형의 반도체층(130) 및 상기 제2 패시베이션층(144) 상에 접촉층(150)을 형성한다.Referring to FIG. 8, a contact layer 150 is formed on the second conductive semiconductor layer 130 and the second passivation layer 144.

상기 접촉층(150)은 상기 제2 도전형의 반도체층(130)의 상면에만 형성될 수도 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 접촉층(150)은 Al, Ag, Pd, Rh, ITO, Pt, 또는 Ir 중 적어도 어느 하나를 포함할 수도 있다.The contact layer 150 may be formed only on an upper surface of the second conductive semiconductor layer 130, but is not limited thereto. For example, the contact layer 150 may include at least one of Al, Ag, Pd, Rh, ITO, Pt, or Ir.

도 9를 참조하면, 상기 접촉층(150) 상에 전도성 지지부재(160)를 형성한다.9, the conductive support member 160 is formed on the contact layer 150.

상기 전도성 지지부재(160)는 예를 들어, 본딩 방법 또는 도금 방법으로 형성될 수 있으며, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 또는 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중 적어도 어느 하나를 포함할 수 있다. The conductive support member 160 may be formed by, for example, a bonding method or a plating method, and may include titanium (Ti), chromium (Cr), nickel (Ni), aluminum (Al), platinum (Pt), and gold ( Au), tungsten (W), copper (Cu), molybdenum (Mo), or a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, etc.).

도 10을 참조하면, 상기 전도성 지지부재(160)를 형성한 후, 상기 성장 기판(101)을 제거한다. 도 10은 도 9에 도시된 구조물을 뒤집어서 도시하였다.Referring to FIG. 10, after the conductive support member 160 is formed, the growth substrate 101 is removed. FIG. 10 illustrates the structure shown in FIG. 9 upside down.

상기 성장 기판(101)은 물리적 또는/및 화학적 제거 방법으로 형성할 수 있다. 예를 들어, 상기 물리적 제거 방식은 상기 성장 기판(101)에 소정 파장의 레이저를 조사하여 상기 성장 기판(101)을 제거하는 LLO(Laser Lift Off) 방식으로 이용할 수 있다. 또한 화학적 방식은 상기 성장 기판(101) 위의 소정 반도체층(예: 버퍼층) 공간에 습식 에칭액을 주입하여 상기 성장 기판(101)을 제거할 수 있다.The growth substrate 101 may be formed by a physical or / and chemical removal method. For example, the physical removal method may be used as a laser lift off (LLO) method of removing the growth substrate 101 by irradiating a laser having a predetermined wavelength on the growth substrate 101. In addition, in the chemical method, a wet etching solution may be injected into a predetermined semiconductor layer (eg, buffer layer) space on the growth substrate 101 to remove the growth substrate 101.

상기 성장 기판(101)이 제거되면 제1 반도체층(112)이 노출된다.When the growth substrate 101 is removed, the first semiconductor layer 112 is exposed.

도 11을 참조하면, 제2 아이솔레이션 에칭을 수행하여 상기 제1 반도체층(112)을 선택적으로 제거한다. 상기 제2 아이솔레이션 에칭을 통해 상기 발광 구조층(105)의 상기 제1 반도체층(112)은 단위 칩으로 구분된다. 이때, 상기 제1 패시베이션층(142)이 노출된다. 상기 에칭 방식은 건식 에칭 또는/및 습식 에칭 방식을 사용할 수 있다.Referring to FIG. 11, a second isolation etch is performed to selectively remove the first semiconductor layer 112. The first semiconductor layer 112 of the light emitting structure layer 105 is divided into unit chips through the second isolation etching. In this case, the first passivation layer 142 is exposed. The etching method may use a dry etching and / or a wet etching method.

상술한 제1 아이솔레이션 에칭 및 제2 아이솔레이션 에칭 공정을 통해 상기 발광 구조층(105)은 칩 단위로 분리된다.The light emitting structure layer 105 is separated in units of chips through the above-described first isolation etching and second isolation etching processes.

그리고, 상기 제1 반도체층(112)의 상면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1 도전형 반도체층(110)의 제1 반도체층(112)의 상면에는 소정의 요철 패턴(미도시)이 형성될 수 있다.In addition, a process of polishing the upper surface of the first semiconductor layer 112 by an inductively coupled plasma / reactive ion etching (ICP / RIE) method may be performed, but is not limited thereto. A predetermined concave-convex pattern (not shown) may be formed on an upper surface of the first semiconductor layer 112 of the first conductive semiconductor layer 110.

또한, 상기 제1 도전형 반도체층(110)의 제1 반도체층(112)의 상면에는 전극(171)이 형성될 수 있다. 상기 전극(171)은 칩 분리 전 또는 칩 분리 후 형성할 수 있으며, 이에 대해 한정하지는 않는다.In addition, an electrode 171 may be formed on an upper surface of the first semiconductor layer 112 of the first conductivity type semiconductor layer 110. The electrode 171 may be formed before or after chip separation, but is not limited thereto.

상기 발광 소자(100)는 상기 제2 아이솔레이션 에칭 후 익스펜딩 및 브레이킹(expanding & breaking) 공정을 이용하여 상기 접촉층(150) 및 전도성 지지부재(160)가 분리되면서 칩 단위로 분리된다. The light emitting device 100 is separated by a chip unit while the contact layer 150 and the conductive support member 160 are separated by using an expanding and breaking process after the second isolation etching.

이와 같은 방법으로 실시예에 따른 발광 소자(100)가 제작될 수 있다.In this way, the light emitting device 100 according to the embodiment may be manufactured.

도 12는 제2 실시예에 따른 발광 소자를 설명하는 도면이다. 12 is a view for explaining a light emitting device according to the second embodiment.

제2 실시예에 따른 발광 소자를 설명함에 있어서 상술한 제1 실시예에 따른 발광 소자에 대한 설명과 중복되는 설명은 생략하도록 한다.In the description of the light emitting device according to the second embodiment, a description overlapping with the description of the light emitting device according to the first embodiment will be omitted.

도 12를 참조하면, 제2 실시예에 따른 발광 소자는 전도성 지지부재(160), 상기 전도성 지지부재(160) 상에 접촉층(150), 상기 접촉층(150) 상에 발광 구조층(105), 상기 발광 구조층(105) 상에 전극(171), 상기 발광 구조층(105)의 측면에 배치되고 적어도 일부분이 상기 발광 구조층(105)의 내부에 배치되는 패시베이션층(140), 상기 전극(171)과 적어도 일부분이 수직 방향으로 중첩되고 상기 발광 구조층(105)과 상기 접촉층(150) 사이에 배치되는 전류 차단층(145)을 포함한다.Referring to FIG. 12, the light emitting device according to the second embodiment includes a conductive support member 160, a contact layer 150 on the conductive support member 160, and a light emitting structure layer 105 on the contact layer 150. ), An electrode 171 on the light emitting structure layer 105, a passivation layer 140 disposed on a side surface of the light emitting structure layer 105, and at least a part of which is disposed inside the light emitting structure layer 105. At least a portion of the electrode 171 overlaps the vertical direction and includes a current blocking layer 145 disposed between the light emitting structure layer 105 and the contact layer 150.

상술한 제1 실시예에서는 상기 전류 차단층(145)이 상기 제1 도전형의 반도체층(110)의 내부, 즉 상기 제1 반도체층(112)과 제2 반도체층(114) 사이에 배치되어 상기 제1 패시베이션층(142)과 동일 수평면 상에 배치된다. In the first embodiment described above, the current blocking layer 145 is disposed inside the first conductive semiconductor layer 110, that is, between the first semiconductor layer 112 and the second semiconductor layer 114. The first passivation layer 142 is disposed on the same horizontal plane.

그러나, 제2 실시예에서는 상기 전류 차단층(145)이 상기 발광 구조층(105)과 상기 접촉층(150) 사이에 형성되며, 상기 제2 패시베이션층(144)과 동일 수평면 상에 배치된다.However, in the second embodiment, the current blocking layer 145 is formed between the light emitting structure layer 105 and the contact layer 150 and is disposed on the same horizontal plane as the second passivation layer 144.

상기 전류 차단층(145)은 도 7에서 설명한 공정에서 상기 제2 패시베이션층(144)을 형성하는 과정에서 상기 제2 도전형의 반도체층(130) 상에 형성할 수 있다.The current blocking layer 145 may be formed on the second conductive semiconductor layer 130 in the process of forming the second passivation layer 144 in the process described with reference to FIG. 7.

상기 전류 차단층(145)이 상기 제2 도전형의 반도체층(130)과 접함에 따라 상기 전류 차단층(145)에 의한 전류 퍼짐 효과가 더욱 증가될 수 있다.As the current blocking layer 145 contacts the second conductive semiconductor layer 130, the current spreading effect by the current blocking layer 145 may be further increased.

실시예는 발광 소자 예컨대, LED를 그 예로 설명하였으나, 상기 성장 기판 위에 형성될 수 있는 다른 반도체 소자에도 적용할 수 있으며, 이러한 기술적인 특징은 상기의 실시예에 한정되지 않는다.Although the embodiment has described a light emitting device such as an LED as an example, it can be applied to other semiconductor devices that can be formed on the growth substrate, and the technical features are not limited to the above embodiment.

도 13은 실시예들에 따른 발광 소자(100)를 포함하는 발광 소자 패키지(200)의 단면도이다. 13 is a cross-sectional view of a light emitting device package 200 including a light emitting device 100 according to embodiments.

도 13을 참조하면, 실시예에 따른 발광 소자 패키지(200)는 몸체(20)와, 상기 몸체(20)에 설치된 제1 전극(31) 및 제2 전극(32)과, 상기 몸체(20)에 설치되어 상기 제1 전극(31) 및 제2 전극(32)으로부터 전원을 공급받는 제1 실시예 또는 제2 실시예들에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(40)를 포함한다.Referring to FIG. 13, the light emitting device package 200 according to the embodiment includes a body 20, a first electrode 31 and a second electrode 32 installed on the body 20, and the body 20. A light emitting device 100 according to the first embodiment or the second embodiments, which is installed at and supplied power from the first electrode 31 and the second electrode 32, and surrounds the light emitting device 100. The molding member 40 is included.

상기 몸체(20)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The body 20 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제1 전극(31) 및 제2 전극(32)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다.The first electrode 31 and the second electrode 32 are electrically separated from each other, and provide power to the light emitting device 100.

또한, 상기 제1,2 전극(31,32)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.In addition, the first and second electrodes 31 and 32 may increase light efficiency by reflecting light generated from the light emitting device 100, and discharge heat generated from the light emitting device 100 to the outside. It can also play a role.

상기 발광 소자(100)는 상기 제1 전극(31), 제2 전극(32) 및 상기 몸체(20) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1,2 전극(31,32)에 전기적으로 연결될 수 있으나, 이에 대해 한정하지는 않는다.The light emitting device 100 may be installed on any one of the first electrode 31, the second electrode 32, and the body 20. The first and second electrodes may be disposed by a wire method, a die bonding method, or the like. It may be electrically connected to (31, 32), but is not limited thereto.

상기 몰딩부재(40)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 40 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

상술한 것처럼, 실시예들에 따른 발광 소자(100) 및 이를 포함하는 발광 소자 패키지(200)는 제1 패시베이션층(142) 및 제2 패시베이션층(144)을 포함함으로써 전기적 특성이 우수하고, 습기와 같은 외부 환경으로부터 발광 구조층(105)이 보호되어 발광 효율이 향상될 수 있다.As described above, the light emitting device 100 and the light emitting device package 200 including the same according to the embodiments include the first passivation layer 142 and the second passivation layer 144, thereby providing excellent electrical characteristics and moisture. The light emitting structure layer 105 may be protected from an external environment such as to improve light emission efficiency.

또한, 상기 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체(20)의 상면은 평평하고, 상기 몸체(20)에는 복수의 발광 소자(100)가 설치될 수도 있다.In addition, the light emitting device package 200 may include a chip on board (COB) type, and an upper surface of the body 20 may be flat, and a plurality of light emitting devices 100 may be installed on the body 20. .

실시예에 따른 발광 소자 패키지(200)는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지(200)에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지(200), 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다. 또 다른 실시예는 상술한 실시예들에 기재된 반도체 발광소자(100) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛으로 구현될 수 있으며, 예를 들어, 조명 유닛은 표시 장치, 지시 장치, 램프, 가로등을 포함할 수 있다. A plurality of light emitting device packages 200 according to an embodiment are arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like, which is an optical member, is disposed on a path of light emitted from the light emitting device package 200. Can be. The light emitting device package 200, the substrate, and the optical member may function as a backlight unit. Another embodiment may be implemented as a lighting unit including the semiconductor light emitting device 100 or the light emitting device package 200 described in the above embodiments, for example, the lighting unit may be a display device, an indicator device, a lamp , Can include street lights.

도 14는 실시예에 따른 발광 소자 또는 발광 소자 패키지를 포함하는 백라이트 유닛을 도시하는 도면이다. 다만, 도 14의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.14 is a view illustrating a backlight unit including a light emitting device or a light emitting device package according to an embodiment. However, the backlight unit 1100 of FIG. 14 is an example of a lighting system, but is not limited thereto.

도 14를 참조하면, 상기 백라이트 유닛(1100)은 바텀 커버(1140)와, 상기 바텀 커버(1140) 내에 배치된 광가이드 부재(1120)과, 상기 광가이드 부재(1120)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 상기 광가이드 부재(1120) 아래에는 반사시트(1130)가 배치될 수 있다.Referring to FIG. 14, the backlight unit 1100 may include a bottom cover 1140, an optical guide member 1120 disposed in the bottom cover 1140, and at least one side or lower surface of the optical guide member 1120. It may include a light emitting module 1110 disposed in. In addition, a reflective sheet 1130 may be disposed under the light guide member 1120.

상기 바텀 커버(1140)는 상기 광가이드 부재(1120), 상기 발광 모듈(1110) 및 상기 반사시트(1130)가 수납될 수 있도록 상면이 개구된 박스(box) 형성으로 형성될 수 있으며, 금속 재질 또는 수지 재질로 형성될 수 있으나 이에 대해 한정하지는 않는다.The bottom cover 1140 may be formed by forming a box having an upper surface open to accommodate the light guide member 1120, the light emitting module 1110, and the reflective sheet 1130. Or it may be formed of a resin material but is not limited thereto.

상기 발광 모듈(1110)은 기판(300)과, 상기 기판(300)에 탑재된 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 상기 복수개의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)는 상기 광가이드 부재(1120)에 빛을 제공할 수 있다. 다만, 도면에서는 상기 기판(300) 상에 상기 발광 소자 패키지(200)가 설치된 것이 예시되어 있다.The light emitting module 1110 may include a substrate 300 and a light emitting device 100 or a light emitting device package 200 according to a plurality of embodiments mounted on the substrate 300. The light emitting device 100 or the light emitting device package 200 according to the plurality of embodiments may provide light to the light guide member 1120. However, in the drawing, it is illustrated that the light emitting device package 200 is installed on the substrate 300.

도시된 것처럼, 상기 발광 모듈(1110)은 상기 바텀 커버(1140)의 내측면 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 상기 광가이드 부재(1120)의 적어도 일 측면을 향해 빛을 제공할 수 있다.As shown, the light emitting module 1110 may be disposed on at least one of the inner side surfaces of the bottom cover 1140, thereby providing light toward at least one side of the light guide member 1120. have.

다만, 상기 발광 모듈(1110)은 상기 바텀 커버(1140) 아래에 배치되어, 상기 광가이드 부재(1120)의 밑면을 향해 빛을 제공할 수도 있으며, 이는 상기 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하므로 이에 대해 한정하지는 않는다.However, the light emitting module 1110 may be disposed under the bottom cover 1140 to provide light toward the bottom surface of the light guide member 1120, which may vary depending on the design of the backlight unit 1100. The present invention is not limited thereto because it can be modified.

상기 광가이드 부재(1120)는 상기 바텀 커버(1140) 내에 배치될 수 있다. 상기 광가이드 부재(1120)는 상기 발광 모듈(1110)로부터 제공받은 빛을 면광원화 하여, 표시 패널(미도시)로 가이드할 수 있다. The light guide member 1120 may be disposed in the bottom cover 1140. The light guide member 1120 may guide the light provided from the light emitting module 1110 to a display panel by surface light source.

상기 광가이드 부재(1120)는 예를 들어, 도광판(LGP, Light Guide Panel) 일 수 있다. 상기 도광판은 예를 들어 PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC, 또는 PEN(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다. The light guide member 1120 may be, for example, a light guide panel (LGP). The light guide plate may be formed of, for example, one of an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), COC, or polyethylene naphthalate (PEN) resin.

상기 광가이드 부재(1120)의 상측에는 광학 시트(1150)가 배치될 수도 있다.The optical sheet 1150 may be disposed above the light guide member 1120.

상기 광학 시트(1150)는 예를 들어 확산 시트, 집광 시트, 휘도상승 시트, 또는 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 상기 광학 시트(1150)는 상기 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트가 적층되어 형성될 수 있다. 이 경우, 상기 확산 시트(1150)는 상기 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 상기 확산된 광은 상기 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때 상기 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광인데, 상기 휘도상승 시트는 상기 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 상기 집광 시트는 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 또한, 상기 휘도상승 시트는 예를 들어, 조도 강화 필름(Dual Brightness Enhancement film) 일 수 있다. 또한, 상기 형광 시트는 형광체가 포함된 투광성 플레이트 또는 필름이 될 수도 있다.The optical sheet 1150 may include at least one of, for example, a diffusion sheet, a light collecting sheet, a luminance rising sheet, or a fluorescent sheet. For example, the optical sheet 1150 may be formed by stacking the diffusion sheet, the light collecting sheet, the luminance increasing sheet, and the fluorescent sheet. In this case, the diffusion sheet 1150 may evenly diffuse the light emitted from the light emitting module 1110, and the diffused light may be focused onto a display panel (not shown) by the light collecting sheet. In this case, the light emitted from the light collecting sheet is randomly polarized light, and the luminance increasing sheet may increase the degree of polarization of the light emitted from the light collecting sheet. The light collecting sheet may be, for example, a horizontal or / and vertical prism sheet. In addition, the luminance increase sheet may be, for example, a roughness enhancement film. In addition, the fluorescent sheet may be a translucent plate or film containing a phosphor.

상기 광가이드 부재(1120)의 아래에는 상기 반사시트(1130)가 배치될 수 있다. 상기 반사시트(1130)는 상기 광가이드 부재(1120)의 하면을 통해 방출되는 빛을 상기 광가이드 부재(1120)의 출사면을 향해 반사할 수 있다. The reflective sheet 1130 may be disposed under the light guide member 1120. The reflective sheet 1130 may reflect light emitted through the bottom surface of the light guide member 1120 toward the exit surface of the light guide member 1120.

상기 반사시트(1130)는 반사율이 좋은 수지 재질, 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective sheet 1130 may be formed of a resin material having good reflectance, for example, PET, PC, PVC resin, etc., but is not limited thereto.

도 15는 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함하는 조명 유닛(1200)의 사시도이다. 다만, 도 15의 조명 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.15 is a perspective view of an illumination unit 1200 including a light emitting device 100 or a light emitting device package 200 according to an embodiment. However, the lighting unit 1200 of FIG. 15 is an example of a lighting system, but is not limited thereto.

도 15를 참조하면, 상기 조명 유닛(1200)은 케이스 몸체(1210)와, 상기 케이스 몸체(1210)에 설치된 발광모듈부(1230)와, 상기 케이스 몸체(1210)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1220)를 포함할 수 있다.Referring to FIG. 15, the lighting unit 1200 is installed in the case body 1210, the light emitting module unit 1230 installed in the case body 1210, and the case body 1210, and supplies power from an external power source. It may include a connection terminal 1220 provided.

상기 케이스 몸체(1210)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1210 is preferably formed of a material having good heat dissipation characteristics, for example, may be formed of a metal material or a resin material.

상기 발광모듈부(1230)는 기판(300)과, 상기 기판(300)에 탑재되는 적어도 하나의 실시예에 따른 발광 소자(100) 또는 발광 소자 패키지(200)를 포함할 수 있다. 다만, 실시예에서는 상기 발광 소자 패키지(200)가 상기 기판(300) 상에 설치된 것이 예시되어 있다.The light emitting module unit 1230 may include a substrate 300 and a light emitting device 100 or a light emitting device package 200 according to at least one embodiment mounted on the substrate 300. However, in the embodiment, the light emitting device package 200 is illustrated on the substrate 300.

상기 기판(1232)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1232 may be a circuit pattern printed on an insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(300)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 300 may be formed of a material that reflects light efficiently, or the surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(300) 상에는 상기 적어도 하나의 실시예에 따른 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200)는 각각 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)를 포함할 수 있다. 상기 발광 다이오드는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The light emitting device package 200 according to the at least one embodiment may be mounted on the substrate 300. Each of the light emitting device packages 200 may include at least one light emitting diode (LED). The light emitting diodes may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광모듈부(1230)는 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다. 또한, 상기 발광모듈부(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 상기 형광 시트는 상기 발광모듈부(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 상기 발광모듈부(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 상기 형광 시트에는 황색 형광체가 포함될 수 있으며, 상기 발광모듈부(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.The light emitting module unit 1230 may be arranged to have a combination of various light emitting devices to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI). In addition, a fluorescent sheet may be further disposed on a traveling path of the light emitted from the light emitting module unit 1230, and the fluorescent sheet changes the wavelength of light emitted from the light emitting module unit 1230. For example, when the light emitted from the light emitting module unit 1230 has a blue wavelength band, the fluorescent sheet may include a yellow phosphor, and the light emitted from the light emitting module unit 1230 is finally passed through the fluorescent sheet. It is shown as white light.

상기 연결 단자(1220)는 상기 발광모듈부(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 15에 도시된 것에 따르면, 상기 연결 단자(1220)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1220)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1220 may be electrically connected to the light emitting module unit 1230 to supply power. According to FIG. 15, the connection terminal 1220 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1220 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

Claims (10)

전도성 지지부재;
상기 전도성 지지부재 상에 제1 도전형의 반도체층과, 제2 도전형의 반도체층과, 상기 제1 도전형의 반도체층 및 상기 제2 도전형의 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조층;
상기 발광 구조층 상에 전극;
상기 발광 구조층의 측면에 배치되고 일부분이 상기 제1 도전형의 반도체층의 내부에 배치되는 패시베이션층; 및
상기 전극과 상기 전도성 지지부재 사이에 배치되는 전류 차단층을 포함하는 발광 소자.
Conductive support members;
A light emitting layer comprising a first conductive semiconductor layer, a second conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer on the conductive support member Structural layer;
An electrode on the light emitting structure layer;
A passivation layer disposed on a side surface of the light emitting structure layer and partially disposed inside the first conductive semiconductor layer; And
Light emitting device comprising a current blocking layer disposed between the electrode and the conductive support member.
제 1항에 있어서,
상기 제1 도전형의 반도체층은 제1 반도체층과 제2 반도체층을 포함하고, 상기 패시베이션층의 일부분은 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 발광 소자.
The method of claim 1,
The first conductive semiconductor layer includes a first semiconductor layer and a second semiconductor layer, and a portion of the passivation layer is disposed between the first semiconductor layer and the second semiconductor layer.
제 1항에 있어서,
상기 전류 차단층은 상기 제1 도전형의 반도체층의 내부에 배치되고,
상기 전류 차단층은 적어도 일부분이 상기 전극과 수직 방향에서 중첩되는 발광 소자.
The method of claim 1,
The current blocking layer is disposed inside the first conductive semiconductor layer,
At least a portion of the current blocking layer overlaps with the electrode in a vertical direction.
제 1항에 있어서,
상기 전류 차단층은 상기 패시베이션층의 일부분과 동일 수평면 상에 배치되는 발광 소자.
The method of claim 1,
And the current blocking layer is disposed on the same horizontal plane as a portion of the passivation layer.
제 1항에 있어서,
상기 전도성 지지부재와 상기 발광 구조층 사이에 접촉층을 더 포함하고,
상기 전류 차단층은 상기 발광 구조층과 상기 접촉층 사이에 배치되는 발광 소자.
The method of claim 1,
Further comprising a contact layer between the conductive support member and the light emitting structure layer,
The current blocking layer is disposed between the light emitting structure layer and the contact layer.
제 5항에 있어서,
상기 패시베이션층은 일부분이 상기 접촉층과 상기 발광 구조층 사이에 배치되는 발광 소자.
6. The method of claim 5,
And a portion of the passivation layer is disposed between the contact layer and the light emitting structure layer.
제 1항에 있어서,
상기 패시베이션층은 상기 제1 도전형의 반도체층의 일부분의 측면, 상기 활성층의 측면, 상기 제2 도전형의 반도체층의 측면에 배치되는 발광 소자.
The method of claim 1,
The passivation layer is disposed on a side of a portion of the semiconductor layer of the first conductivity type, the side of the active layer, the side of the semiconductor layer of the second conductivity type.
성장 기판 상에 제1 도전형의 반도체층의 일부인 제1 반도체층을 형성하는 단계;
상기 제1 반도체층 상에 전류 차단층 및 제1 패시베이션층을 형성하는 단계;
상기 전류 차단층 및 상기 제1 패시베이션층을 포함하는 상기 제1 반도체층 상에 상기 제1 도전형의 반도체층의 일부인 제2 반도체층을 형성하는 단계;
상기 제2 반도체층 상에 활성층 및 제2 도전형의 반도체층을 형성하는 단계;
상기 제2 도전형의 반도체층, 활성층, 및 제2 반도체층을 선택적으로 제거하여 상기 제1 패시베이션층이 노출되도록 하는 단계;
상기 제2 도전형의 반도체층, 활성층, 및 제2 반도체층의 측면에 배치되도록 상기 제1 패시베이션층 상에 제2 패시베이션층을 형성하는 단계; 및
상기 제2 도전형의 반도체층 상에 접촉층 및 전도성 지지기판을 형성하는 단계를 포함하는 발광 소자 제조방법.
Forming a first semiconductor layer that is part of a first conductive semiconductor layer on the growth substrate;
Forming a current blocking layer and a first passivation layer on the first semiconductor layer;
Forming a second semiconductor layer that is part of the first conductive semiconductor layer on the first semiconductor layer including the current blocking layer and the first passivation layer;
Forming an active layer and a second conductive semiconductor layer on the second semiconductor layer;
Selectively removing the second conductive semiconductor layer, the active layer, and the second semiconductor layer to expose the first passivation layer;
Forming a second passivation layer on the first passivation layer to be disposed on side surfaces of the second conductive semiconductor layer, the active layer, and the second semiconductor layer; And
And forming a contact layer and a conductive support substrate on the second conductive semiconductor layer.
제 8항에 있어서,
상기 성장 기판을 제거하고, 상기 제1 반도체층을 선택적으로 제거하여 상기 제1 패시베이션층이 노출되도록 하는 단계; 및
상기 제1 반도체층 상에 전극을 형성하는 단계를 더 포함하는 발광 소자 제조방법.
The method of claim 8,
Removing the growth substrate and selectively removing the first semiconductor layer to expose the first passivation layer; And
A method of manufacturing a light emitting device, the method comprising: forming an electrode on the first semiconductor layer.
제 9항에 있어서,
상기 접촉층 및 전도성 지지기판을 스크라이빙하는 단계를 더 포함하는 발광 소자 제조방법.
The method of claim 9,
And scribing the contact layer and the conductive support substrate.
KR1020100064558A 2010-07-05 2010-07-05 A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system KR101744972B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100064558A KR101744972B1 (en) 2010-07-05 2010-07-05 A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100064558A KR101744972B1 (en) 2010-07-05 2010-07-05 A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system

Publications (2)

Publication Number Publication Date
KR20120003773A true KR20120003773A (en) 2012-01-11
KR101744972B1 KR101744972B1 (en) 2017-06-08

Family

ID=45610639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100064558A KR101744972B1 (en) 2010-07-05 2010-07-05 A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system

Country Status (1)

Country Link
KR (1) KR101744972B1 (en)

Also Published As

Publication number Publication date
KR101744972B1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
KR101114191B1 (en) Light emitting device, method for fabricating the light emitting device
US9911908B2 (en) Light emitting apparatus
TWI479693B (en) Light emitting device, method of manufacturing the same
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US8835972B2 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US9595647B2 (en) Light emitting device and light emitting device package
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
US8969893B2 (en) Light emitting device, light emitting device package, and lighting system
KR101803569B1 (en) Light emitting device
EP2315272B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR101047655B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR101064064B1 (en) Light emitting device
KR20120039412A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120019750A (en) Light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120042516A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120087035A (en) Light emitting device and light emitting device package
KR101781217B1 (en) Light emitting device and light emitting device package
KR101744972B1 (en) A light emitting device, a method for fabricating the light emitting device, light emitting device package, and lighting system
KR20120000974A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package, and lighting system
KR20120045635A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120057670A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120022091A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant