KR20120000753A - 멀티페이즈형 직렬 변환기 - Google Patents

멀티페이즈형 직렬 변환기 Download PDF

Info

Publication number
KR20120000753A
KR20120000753A KR1020100061198A KR20100061198A KR20120000753A KR 20120000753 A KR20120000753 A KR 20120000753A KR 1020100061198 A KR1020100061198 A KR 1020100061198A KR 20100061198 A KR20100061198 A KR 20100061198A KR 20120000753 A KR20120000753 A KR 20120000753A
Authority
KR
South Korea
Prior art keywords
switch
data
parallel
switched
switches
Prior art date
Application number
KR1020100061198A
Other languages
English (en)
Inventor
손영철
조광준
최병덕
황진하
Original Assignee
주식회사 하이닉스반도체
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체, 한양대학교 산학협력단 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100061198A priority Critical patent/KR20120000753A/ko
Publication of KR20120000753A publication Critical patent/KR20120000753A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

본 발명의 일 양태에서, 입력되는 병렬 데이터 중 제1 병렬 데이터에 의해 스위칭되어 제1 병렬 데이터에 상응하는 제1 직렬 데이터를 생성하는 제1 데이터 스위치와, 서로 위상이 다른 복수의 클럭 신호에 의해 각각 스위칭되는 제1 복수의 스위치를 포함하고, 제1 복수의 스위치의 스위칭 동작에 따라 제1 직렬 데이터를 출력하는 제1 스위치부와, 병렬 데이터 중 제2 병렬 데이터에 의해 스위칭되어 제2 병렬 데이터에 상응하는 제2 직렬 데이터를 생성하는 제2 데이터 스위치 및 제1 스위치부를 스위칭하는 클럭 신호에 의해 각각 제1 복수의 스위치와 상보적으로 스위칭되는 제2 복수의 스위치를 포함하고, 제2 복수의 스위치의 동작에 따라 제2 직렬 데이터를 출력하는 제2 스위치부를 포함하고, 제1 스위치부와 제2 스위치부의 접속점에서 복수의 클럭 신호의 레벨값에 따라 제1 직렬 데이터 및 제2 직렬 데이터를 순차적으로 출력하는 멀티페이즈형 직렬 변환기를 제공한다.

Description

멀티페이즈형 직렬 변환기{MULTIPHASE TYPE SERIALIZER}
본 발명은 직렬 변환기에 관한 것으로, 더욱 상세하게는, 병렬 데이터를 직렬 데이터로 전력 소모를 증가시키지 않으면서 고속으로 변환할 수 있는 직렬 변환기에 관한 것이다.
최근 들어, 휴대기기용 카메라 모듈 분야에서는 CIS(CMOS Image Sensor)의 화질 및 해상도 향상과, CIS 인터페이스에 대한 표준화가 진행되어 왔다. 카메라 모듈과 프로세서의 인터페이스 회로를 표준화함으로써 표준화 규격을 지원하는 CIS와 프로세서의 호환을 가능하게 하였다. 또한, CIS는 높은 화질과 해상도로 인해 높은 데이터 전송 속도를 요구한다. 그러나, 기존의 병렬 인터페이스는 확장성이 떨어지고, 많은 연결선을 필요로 하여 단말기 기구 내에 실장하는데 제한이 있고, 또한 전력 소모가 크다는 단점이 있다. 이러한 호스트 프로세스와 주변 장치간의 고속 및 저전력, 데이터 전송을 지원하기 위하여 직렬 변환기를 포함하는 SMIA와 같은 표준이 제안되었다.
일반적으로 직렬 변환기(serializer)는 크게 시프트 레지스터형 직렬 변환기, 트리형 직렬 변환기, 멀티페이즈형 직렬 변환기 등 세 가지 정도로 나눌 수 있다. 구조가 간단해서 많이 사용되는 시프트 레지스트형 직렬 변환기는 플립플롭과 트랜스미션 게이트로 간단히 구현될 수 있고, 마지막까지 클럭을 거쳐서 데이터가 출력되기 때문에 출력 지터 특성이 좋지만, 높은 데이터 전송 속도를 얻기 위해서는 높은 주파수가 요구되기 때문에 전력 소모가 많고 높은 주파수에서 양호한 지터 특성을 얻을 수 없다. 또한, 트리형 직렬 변환기는 시프트 레지스트형 직렬 변환기보다 전력 소모 측면에서 이점이 있지만, 딜레이를 맞추는 것이 용이하지 않으며 전송할 수 있는 데이터 비트도 2n(n = 1보다 큰 정수)으로 한정된다. 그리고, 트리형은 여러 주파수가 동시에 분주해서 사용되는데, 이 때, 전술한 딜레이와 스큐(skew)의 문제가 있다.
한편, 멀티페이즈형 직렬 변환기는 면적이 작고 전력 소모는 적어, 널리 사용되고 있다. 이러한 일반적인 멀티페이즈형 직렬 변환기를 도 1에 도시된다. 도 1에 도시된 바와 같이, 멀티페이즈형 직렬 변환기는 왼쪽 날개부와 오른쪽 날개부로 포함한다. 왼쪽 날개부는 반전된 직렬 데이터(OUTB)가 출력되며, 오른쪽 날개부는 반전되지 않은 직렬 데이터(OUT)가 출력된다. 반전된 직렬 데이터(OUTB)와 반전되지 않은 직렬 데이터(OUT)는 서로 차동 쌍을 이룬다. 왼쪽 날개부 및 오른쪽 날개부는 각각, 복수의 병렬 데이터의 각각에 해당하는 복수의 직렬 데이터 출력부를 갖는다.
각각의 복수의 직렬 데이터 출력부는 구동 전원과 접지 사이에 연결되며, 복수의 직렬 데이터 출력부는 서로 병렬로 연결된다. 각 직렬 데이터 출력부는 3개의 스위치가 연결되며, 각 스위치에는 서로 다른 위상을 갖는 10개의 클럭 신호 중 2개의 클럭 신호 및 복수의 병렬 데이터 중 해당 병렬 데이터가 입력되어 이에 의해 스위칭된다.
즉, 도 1에서 가장 왼쪽의 직렬 데이터 출력부는 서로 다른 위상을 갖는 클럭 신호(Q0, Q4)에 의해 온오프하는 2개의 스위치 소자와, 병렬 데이터(D0)에 의해 온오프하는 2개의 스위치 소자가 병렬로 연결되어 있다. Q0과 Q4가 모두 HIGH 레벨인 타이밍에 D0의 레벨과 상반되는 레벨의 신호가 직렬 데이터(OUTB)로서 출력된다.
서로 다른 위상을 가지는 클럭 신호(Q0 ~ Q9)는, 예를 들어, 도 2의 타이밍 차트의 타이밍 차트를 가질 수 있으며, 따라서, 왼쪽 날개부에서 병렬 데이터(D0 ~ D9)를 반전한 데이터를 각 직렬 데이터 출력부를 통해 순차적으로 출력함으써 반전된 직렬 데이터(OUTB)를 출력하고, 오른쪽 날개부에서 병렬 데이터(D0 ~ D9)를 각 직렬 데이터 출력부를 통해 순차적으로 출력함으써 직렬 데이터(OUTB)를 출력한다.
그러나, 도 1에 도시된 멀티페이즈형 직렬 변환기는, 많은 스위치를 포함하고 있어, 전송하는 데이터의 양이 증가할 경우 스위치의 증가에 따른 기생 성분이 증가한다. 따라서, 멀티페이즈형 직렬 변환기는 전술한 2가지 방식의 직렬 변환기에 비하여 데이터의 신호 보전성(signal integruty) 측면에서 높은 전송 속도를 요구하는 분야에서는 사용이 제한적이다.
본 발명의 실시예들은 스위치의 기생 성분을 줄여 높은 전송 속도로 대량의 데이터를 전송할 수 있는 멀티페이즈형 직렬 변환기를 제공한다.
본 발명의 일 양태에서, 입력되는 병렬 데이터 중 제1 병렬 데이터에 의해 스위칭되어 제1 병렬 데이터에 상응하는 제1 직렬 데이터를 생성하는 제1 데이터 스위치와, 서로 위상이 다른 복수의 클럭 신호에 의해 각각 스위칭되는 제1 복수의 스위치를 포함하고, 제1 복수의 스위치의 스위칭 동작에 따라 제1 직렬 데이터를 출력하는 제1 스위치부와, 병렬 데이터 중 제2 병렬 데이터에 의해 스위칭되어 제2 병렬 데이터에 상응하는 제2 직렬 데이터를 생성하는 제2 데이터 스위치 및 제1 스위치부를 스위칭하는 클럭 신호에 의해 각각 제1 복수의 스위치와 상보적으로 스위칭되는 제2 복수의 스위치를 포함하고, 제2 복수의 스위치의 동작에 따라 제2 직렬 데이터를 출력하는 제2 스위치부를 포함하고, 제1 스위치부와 제2 스위치부의 접속점에서 복수의 클럭 신호의 레벨값에 따라 제1 직렬 데이터 및 제2 직렬 데이터를 순차적으로 출력하는 멀티페이즈형 직렬 변환기를 제공한다.
일 실시예에서, 제1 데이터 스위치, 제1 스위치부, 제2 스위치부 및 제2 데이터 스위치는 구동 전원과 접지 사이에서 서로 순서대로 직렬로 연결될 수 있다.
일 실시예에서, 제1 스위치부는, 제1 클럭 신호에 의해 스위칭되는 제1 스위치와, 제2 클럭 신호에 의해 스위칭되고, 제1 스위치와 병렬로 연결된 제2 스위치와, 제3 클럭 신호에 의해 스위칭되는 제3 스위치와, 제4 클럭 신호에 의해 스위칭되고, 제3 스위치와 병렬로 연결된 제4 스위치를 포함하고, 병렬로 연결된 제1 스위치 및 제2 스위치와, 병렬로 연결된 제3 스위치 및 제4 스위치는, 서로 직렬로 연결되고, 제1 내지 제4 클럭 신호는 서로 위상이 상이할 수 있다.
일 실시예에서, 제2 스위치부는, 제1 클럭 신호에 의해 제1 스위치와 상보적으로 스위칭되는 제5 스위치와, 제2 클럭 신호에 의해 제2 스위치와 상보적으로 스위칭되고, 제5 스위치와 병렬로 연결된 제6 스위치와, 제3 클럭 신호에 의해 제3 스위치와 상보적으로 스위칭되는 제7 스위치와, 제4 클럭 신호에 의해 제4 스위치와 상보적으로 스위칭되고, 제7 스위치와 병렬로 연결된 제8 스위치를 포함하고, 병렬로 연결된 제5 스위치 및 제6 스위치와, 병렬로 연결된 제7 스위치 및 제8 스위치는, 서로 직렬로 연결된다.
일 실시예에서, 제1 스위치와 제2 스위치, 제3 스위치와 제4 스위치, 제5 스위치와 제6 스위치, 및 제7 스위치와 제8 스위치는, 각각 트랜스미션 게이트를 이룰 수 있다.
일 실시예에서, 멀티페이즈형 직렬 변환기는, 제1 데이터 스위치와 제1 스위치부의 접속점과, 접지 사이에 연결되고, 제1 병렬 데이터에 의해 제1 데이터 스위치와 상보적으로 스위칭되는 제3 데이터 스위치와, 제2 스위치부와 제2 데이터 스위치의 접속점과, 구동 전원 사이에 연결되고, 제2 병렬 데이터에 의해 제2 데이터 스위치와 상보적으로 스위칭되는 제4 데이터 스위치를 더 포함할 수 있다.
일 실시예에서, 멀티페이즈형 직렬 변환기는, 제1 스위치부와 제2 스위치부의 접속점에 연결된 인버터를 더 포함할 수 있다.
본 발명의 다른 양태에서, 입력되는 병렬 데이터 중 제1 병렬 데이터에 의해 스위칭되어 제1 병렬 데이터에 상응하는 제1 직렬 데이터를 생성하는 제1 데이터 스위치와, 서로 위상이 다른 복수의 클럭 신호에 의해 각각 스위칭되는 제1 복수의 스위치를 포함하고, 제1 복수의 스위치의 스위칭 동작에 따라 제1 직렬 데이터를 출력하는 제1 스위치부와, 병렬 데이터 중 제2 병렬 데이터에 의해 스위칭되어 제2 병렬 데이터에 상응하는 제2 직렬 데이터를 생성하는 제2 데이터 스위치와, 제1 스위치부를 스위칭하는 클럭 신호에 의해 각각 제1 복수의 스위치와 상보적으로 스위칭되는 제2 복수의 스위치를 포함하고, 제2 복수의 스위치의 동작에 따라 제2 직렬 데이터를 출력하는 제2 스위치부를 각각 포함하는 복수의 멀티페이즈형 직렬 변환기 세그먼트를 포함하고, 복수의 멀티페이즈형 직렬 변환기 세그먼트의 각각에서, 제1 스위치부와 제2 스위치부의 접속점에서 제1 직렬 데이터 및 제2 직렬 데이터를 순차적으로 출력하며, 복수의 멀티페이즈형 직렬 변환기 세그먼트 각각의 제1 스위치부와 제2 스위치부의 접속점들은 상호접속하는, 멀티페이즈형 직렬 변환기를 제공한다.
본 발명의 실시예에 따른 멀티페이즈형 직렬 변환기에 따르면, 스위치의 기생 성분을 줄여 전력 소모를 증가시키지 않으면서 높은 전송 속도로 대량의 데이터를 전송할 수 있다.
도 1은 일반적인 멀티페이즈형 직렬 변환기의 회로도를 개략적으로 도시한다.
도 2는 도 1의 멀티페이즈형 직렬 변환기에 사용되는 클럭 신호의 타이밍 차트이다.
도 3은 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기의 한 세그먼트에 대한 개략적인 회로도이다.
도 4는 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기의 회로도를 개략적으로 도시한다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 멀티페이즈형 직렬 변환기를 설명한다.
도 3는 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기의 하나의 세그먼트에 대한 회로도이다. 도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기의 세그먼트는, 제1 데이터 스위치(DS1), 제1 스위치부(S1), 제2 데이터 스위치(DS2) 및 제2 스위치부(S2)를 포함한다. 일 실시예에서, 제1 데이터 스위치(DS1), 제1 스위치부(S1), 제2 스위치부(S2) 및 제2 데이터 스위치(DS2)는 이 순서대로 구동 전원(VDD)와 접지 사이에 직렬될 수 있다.
제1 데이터 스위치(DS1)는 입력되는 병렬 데이터(D0, D1) 중 제1 병렬 데이터(D1)에 의해 스위칭되어 제1 병렬 데이터(D1)에 상응하는 제1 직렬 데이터를 생성하고, 제1 스위치부(S1)는 서로 위상이 다른 복수의 클럭 신호(Q0, Q4, Q5, Q9)에 의해 각각 스위칭되는 제1 복수의 스위치(SW1, SW2, SW3, SW4)를 포함하고 제1 복수의 스위치(SW1, SW2, SW3, SW4)의 스위칭 동작에 따라 제1 직렬 데이터를 출력한다.
여기에서, 클럭 신호(Q0, Q4, Q5, Q9)는 전술한 바와 같이 서로 다른 위상을 가진다. 예를 들어, 클럭 신호는 도 2에 도시된 타이밍 차트의 타이밍을 갖는 클럭 신호일 수 있다. 또한, 병렬 데이터(D0, D1)는, 예를 들어, D0 ~ D9의 9비트로 이루어진 병렬 데이터 중 선택된 2개의 데이터로서, 레지스터와 같은 임시 저장부로부터 제공된다.
이와 유사하게, 제2 데이터 스위치(DS2)는 병렬 데이터 중 제2 병렬 데이터(D0)에 의해 스위칭되어 제2 병렬 데이터(D0)에 상응하는 제2 직렬 데이터를 생성하고, 제2 스위치부(S2)는 제1 스위치부(S1)를 스위칭하는 클럭 신호(Q0, Q4, Q5, Q9)와 동일한 신호 의해 제1 복수의 스위치(SW1, SW2, SW3, SW4)와 상보적으로 각각 스위칭되는 제2 복수의 스위치(SW5, SW6, SW7, SW8)를 포함하고, 제2 복수의 스위치(SW5, SW6, SW7, SW8)의 동작에 따라 제2 직렬 데이터를 출력한다.
제1 스위치부(S1)에서 출력되는 제1 직렬 데이터와 제2 스위치부(S2)에서 출력되는 제2 직렬 데이터는, 제1 스위치부(S1)와 제2 스위치부(S2)의 접속점(OUT)에서 서로 다른 타이밍으로 순차적으로 출력된다. 즉, 클럭 신호(Q0, Q4, Q5, Q9)의 레벨 값에 따라 제1 스위치부(S1)와 제2 스위치부(S2)에 각각 포함된 제1 복수의 스위치(SW1, SW2, SW3, SW4)와 제2 복수의 스위치(SW5, SW6, SW7, SW8)의 스위칭 동작에 의해 각기 다른 타이밍으로 제1 병렬 데이터(D0)와 제2 병렬 데이터(D1)을 각각 제1 직렬 데이터 및 제2 직렬 데이터로서 제1 스위치부(S1)와 제2 스위치부(S2)에서 출력한다.
제1 스위치부(S1)와 제2 스위치부(S2)에는, 전술한 바와 같이, 서로 다른 위상을 갖는 4개의 클럭 신호에 스위칭되는 4개의 스위치(SW1, SW2, SW3, SW4 및 SW5, SW6, SW7, SW8)를 각각 가지고 있다.
특히, 제1 스위치부(S1)에는 제1 스위치(SW1)와 제2 스위치(SW2)가 서로 병렬로 연결되어 트랜스미션 게이트를 이루고, 제3 스위치(SW3)와 제4 스위치(SW4)가 병렬로 연결되어 트랜스미션 게이트를 이루며, 이 2개의 트랜스미션 게이트는 서로 직렬로 연결된다. 제1 스위치(SW1)는 클럭 신호(Q0)에 의해 스위칭되며, 제2 스위치(SW2)는 클럭 신호(Q9)에 의해 스위칭되며, 제3 스위치(SW3)는 클럭 신호(Q4)에 의해 스위칭되며, 제4 스위치(SW4)는 클럭 신호(Q4)에 의해 스위칭된다.
또한, 유사하게, 제2 스위치부(S2)에는 제5 스위치(SW5)와 제6 스위치(SW6)가 서로 병렬로 연결되어 트랜스미션 게이트를 이루고, 제7 스위치(SW7)와 제8 스위치(SW8)가 병렬로 연결되어 트랜스미션 게이트를 이루며, 이 개의 트랜스미션 게이트는 서로 직렬로 연결된다. 제5 스위치(SW5)는 클럭 신호(Q4)에 의해 스위칭되며, 제6 스위치(SW6)는 클럭 신호(Q5)에 의해 스위칭되며, 제7 스위치(SW7)는 클럭 신호(Q0)에 의해 스위칭되며, 제8 스위치(SW8)는 클럭 신호(Q9)에 의해 스위칭된다.
그리고, 제5 스위치(SW5)는 제1 스위치(SW1)에 공급되는 클럭 신호(Q0)와 동일한 클럭 신호에 의해 제1 스위치(SW1)와 상보적으로 스위칭하고, 제6 스위치(SW6)는 제2 스위치(SW2)에 공급되는 클럭 신호(Q9)와 동일한 클럭 신호에 의해 제2 스위치(SW2)와 상보적으로 스위칭하고, 제7 스위치(SW7)는 제3 스위치(SW3)에 공급되는 클럭 신호(Q4)와 동일한 클럭 신호에 의해 제3 스위치(SW3)와 상보적으로 스위칭하고, 제8 스위치(SW8)는 제4 스위치(SW4)에 공급되는 클럭 신호(Q5)와 동일한 클럭 신호에 의해 제4 스위치(SW4)와 상보적으로 스위칭한다.
제1 내지 제4 스위치(SW1 ~ SW4)가 서로 다른 위상을 갖는 클럭 신호(Q0, Q9, Q4, Q5)에 의해 스위칭되므로, 클럭 신호(Q0, Q4)가 LOW 레벨이고, 클럭 신호(Q9, Q5)가 HIGH 레벨일 때 제1 내지 제4 스위치(SW1 ~ SW4)는 모두 온으로 스위칭하고, 제5 내지 제8 스위치(SW5 ~ SW8)는 모두 오프로 되어 병렬 데이터(D1)가 반전된 데이터가 제1 스위치부(S1)와 제2 스위치부(S2)의 접속점에서 직렬 데이터(OUTB)로서 출력된다.
또한, 제5 내지 제8 스위치(SW5 ~ SW8)가 서로 다른 위상을 갖는 클럭 신호(Q0, Q9, Q4, Q5)에 의해 스위칭된다. 특히, 클럭 신호(Q0, Q4)가 HIGH 레벨 신호이고, 클럭 신호(Q9, Q5)가 LOW 레벨 신호일 때 제1 내지 제4 스위치(SW1 ~ SW4는 모두 오프로 스위칭하고, 제5 내지 제8 스위치(SW5 ~ SW8)는 모두 온으로 스위칭되어 병렬 데이터(D0)가 반전된 데이터가 제1 스위치부(S1)와 제2 스위치부(S2)의 접속점에서 직렬 데이터(OUTB)로서 출력된다.
한편, 클럭 신호가 상술한 레벨과 다른 레벨를 갖는 타이밍에는 직렬 데이터를 출력하지 않는다. 특히, 병렬 데이터에 상응하는 직렬 데이터를 출력하지 않는 타이밍에는 제1 내지 제8 스위치에서 단락 전류가 없으므로, 단락 전류에 의한 전력 소모를 절감할 수 있다. 또한, 이러한 전력 소모는 고속 전송의 경우에도 동일하게 적용되므로, 전송률이 높아지더라도 전력 소모의 증가가 없다.
한편, 일 실시예에서, 멀티페이즈형 직렬 변환기의 세그먼트는, 제1 데이터 스위치(DS1)와 제1 스위치부(S1)의 접속점과, 접지 사이에 연결되고, 제1 병렬 데이터(D1)에 의해 제1 데이터 스위치(DS1)와 상보적으로 스위칭하는 제3 데이터 스위치(DS3)와, 제2 스위치부(S2)와 제2 데이터 스위치(DS2)의 접속점과, 구동 전원(VDD) 사이에 연결되고, 제2 병렬 데이터(D0)에 의해 제2 데이터 스위치(DS2)와 상보적으로 스위칭되는 제4 데이터 스위치(DS4)를 더 포함할 수 있다. 이러한 배치에 따라, 제1 데이터 스위치(DS1)와 제3 데이터 스위치(DS3)는 구동 전원(VDD)과 접지 사이에 연결되어 그 접속점에서 제1 스위치부(S1)에 제1 병렬 데이터(D1)에 상응하는 제1 직렬 데이터를 공급하고, 제2 데이터 스위치(DS2)와 제4 데이터 스위치(DS4)도 구동 전원(VDD)과 접지 사이에 연결되어 그 접속점에서 제2 스위치부(S2)에 제2 병렬 데이터(D0)에 상응하는 제2 직렬 데이터를 공급한다. 따라서, 각각 제1 스위치부(S1) 및 제2 스위치부(S2)에 공급되는 병렬 데이터(D0, D1)를 더욱 정확하게 공급할 수 있다.
다음으로, 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기를 설명한다. 도 4는 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기에 대한 개략적인 회로도이다. 도 4에 도시된 바와 같이, 멀티페이즈형 직렬 변환기는 도 3을 이용하여 설명한 직렬 변환기 세그먼트를 복수개 구비한다. 이러한 세그먼트들은 구동 전원(VDD)과 접지 사이에 서로 병렬로 연결된다. 또한, 각 세그먼트의 제1 스위치부(S1)와 제2 스위치부(S2)의 접속점은 상호접속하여 공통 노드를 이루며, 각 세그먼트에서 출력되는 직렬 데이터를 출력한다. 이 때, 각 세그먼트에 공급되는 4개의 클럭 신호는 세그먼트별로 서로 다른 조합이 공급된다. 각 세그먼트에는 복수의 병렬 데이터 중 하나의 세그먼트에 2개의 병렬 데이터가 각각 공급되며, 각 세그먼트에 공급되는 4개의 클럭 신호는 서로 다른 타이밍에 병렬 데이터에 상응하는 직렬 데이터가 출력되도록 적절히 선택된다. 따라서, 클럭 신호에 따라, 서로 다른 타이밍으로 각 세그먼트에서 직렬 데이터를 출력하므로서, 병렬 데이터에 대한 직렬 데이터가 본 실시예의 멀트페이즈형 직렬 변환기에서 출력될 수 있다.
한편, 제1 스위치부와 제2 스위치부의 접속부에는 전술한 바와 같이, 병렬 데이터가 반전된 직렬 데이터가 출력되므로, 이를 반전하여 출력하기 위한 인버터(INV)가 제1 스위치부와 제2 접속부에 연결되어 제공될 수 있다.
이러한 구조의 직렬 변환기에 따르면, 클럭 신호에 따른 타이밍에 하나의 병렬 데이터에 대한 직렬 데이터를 출력하며, 직렬 데이터를 출력하지 않는 구성의 스위치에서 단락 전류가 없어, 단락 전류에 의한 전력 소모를 절감할 수 있다. 또한, 이러한 전력 소모는 고속 전송의 경우에도 동일하게 적용되므로, 전송률이 높아지더라도 전력 소모의 증가가 없다. 따라서, 본 발명의 일 실시예에 따른 멀티페이즈형 직렬 변환기는, 고속 데이터 전송에 적합하다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해서만 한정되는 것으로 의도된다. 따라서, 청구범위에 기재된 범위 및 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
Q0 ~ Q9: 클럭 신호 D0 ~ D9: 병렬 데이터
DS1: 제1 데이터 스위치 DS2: 제2 데이터 스위치
DS3: 제3 데이터 스위치 DS4: 제4 데이터 스위치
S1: 제1 스위치부 S2: 제2 스위치부
SW1: 제1 스위치 SW2: 제2 스위치
SW3: 제3 스위치 SW4: 제4 스위치
SW5: 제5 스위치 SW6: 제6 스위치
SW7: 제7 스위치 SW8: 제8 스위치

Claims (8)

  1. 입력되는 병렬 데이터 중 제1 병렬 데이터에 의해 스위칭되어 상기 제1 병렬 데이터에 상응하는 제1 직렬 데이터를 생성하는 제1 데이터 스위치;
    서로 위상이 다른 복수의 클럭 신호에 의해 각각 스위칭되는 제1 복수의 스위치를 포함하고, 상기 제1 복수의 스위치의 스위칭 동작에 따라 상기 제1 직렬 데이터를 출력하는 제1 스위치부;
    상기 병렬 데이터 중 제2 병렬 데이터에 의해 스위칭되어 상기 제2 병렬 데이터에 상응하는 제2 직렬 데이터를 생성하는 제2 데이터 스위치; 및
    상기 제1 스위치부를 스위칭하는 클럭 신호에 의해 각각 상기 제1 복수의 스위치와 상보적으로 스위칭되는 제2 복수의 스위치를 포함하고, 상기 제2 복수의 스위치의 동작에 따라 상기 제2 직렬 데이터를 출력하는 제2 스위치부;
    를 포함하고,
    상기 제1 스위치부와 상기 제2 스위치부의 접속점에서 상기 복수의 클럭 신호의 레벨값에 따라 상기 제1 직렬 데이터 및 제2 직렬 데이터를 순차적으로 출력하는,
    멀티페이즈형 직렬 변환기.
  2. 제1항에 있어서,
    상기 제1 데이터 스위치, 상기 제1 스위치부, 상기 제2 스위치부 및 상기 제2 데이터 스위치는 구동 전원과 접지 사이에서 서로 순서대로 직렬로 연결된,
    멀티페이즈형 직렬 변환기.
  3. 제1항에 있어서,
    상기 제1 스위치부는,
    제1 클럭 신호에 의해 스위칭되는 제1 스위치;
    제2 클럭 신호에 의해 스위칭되고, 상기 제1 스위치와 병렬로 연결된 제2 스위치;
    제3 클럭 신호에 의해 스위칭되는 제3 스위치;
    제4 클럭 신호에 의해 스위칭되고, 상기 제3 스위치와 병렬로 연결된 제4 스위치;
    를 포함하고,
    병렬로 연결된 상기 제1 스위치 및 제2 스위치와, 병렬로 연결된 상기 제3 스위치 및 제4 스위치는, 서로 직렬로 연결되고, 상기 제1 내지 제4 클럭 신호는 서로 위상이 상이한,
    멀티페이즈형 직렬 변환기.
  4. 제3항에 있어서,
    상기 제2 스위치부는,
    상기 제1 클럭 신호에 의해 상기 제1 스위치와 상보적으로 스위칭되는 제5 스위치;
    상기 제2 클럭 신호에 의해 상기 제2 스위치와 상보적으로 스위칭되고, 상기 제5 스위치와 병렬로 연결된 제6 스위치;
    상기 제3 클럭 신호에 의해 상기 제3 스위치와 상보적으로 스위칭되는 제7 스위치; 및
    상기 제4 클럭 신호에 의해 상기 제4 스위치와 상보적으로 스위칭되고, 상기 제7 스위치와 병렬로 연결된 제8 스위치;
    를 포함하고,
    병렬로 연결된 상기 제5 스위치 및 제6 스위치와, 병렬로 연결된 상기 제7 스위치 및 제8 스위치는, 서로 직렬로 연결되는,
    멀티페이즈형 직렬 변환기.
  5. 제4항에 있어서,
    상기 제1 스위치와 제2 스위치, 상기 제3 스위치와 제4 스위치, 상기 제5 스위치와 제6 스위치, 및 상기 제7 스위치와 제8 스위치는, 각각 트랜스미션 게이트를 이루는,
    멀티페이즈형 직렬 변환기.
  6. 제2항에 있어서,
    상기 제1 데이터 스위치와 상기 제1 스위치부의 접속점과, 접지 사이에 연결되고, 상기 제1 병렬 데이터에 의해 상기 제1 데이터 스위치와 상보적으로 스위칭되는 제3 데이터 스위치; 및
    상기 제2 스위치부와 상기 제2 데이터 스위치의 접속점과, 상기 구동 전원 사이에 연결되고, 상기 제2 병렬 데이터에 의해 상기 제2 데이터 스위치와 상보적으로 스위칭되는 제4 데이터 스위치;
    를 더 포함하는,
    멀티페이즈형 직렬 변환기.
  7. 제1항에 있어서,
    상기 제1 스위치부와 상기 제2 스위치부의 접속점에 연결된 인버터
    를 더 포함하는,
    멀티페이즈형 직렬 변환기.
  8. 입력되는 병렬 데이터 중 제1 병렬 데이터에 의해 스위칭되어 상기 제1 병렬 데이터에 상응하는 제1 직렬 데이터를 생성하는 제1 데이터 스위치;
    서로 위상이 다른 복수의 클럭 신호에 의해 각각 스위칭되는 제1 복수의 스위치를 포함하고, 상기 제1 복수의 스위치의 스위칭 동작에 따라 상기 제1 직렬 데이터를 출력하는 제1 스위치부;
    상기 병렬 데이터 중 제2 병렬 데이터에 의해 스위칭되어 상기 제2 병렬 데이터에 상응하는 제2 직렬 데이터를 생성하는 제2 데이터 스위치; 및
    상기 제1 스위치부를 스위칭하는 클럭 신호에 의해 각각 상기 제1 복수의 스위치와 상보적으로 스위칭되는 제2 복수의 스위치를 포함하고, 상기 제2 복수의 스위치의 동작에 따라 상기 제2 직렬 데이터를 출력하는 제2 스위치부;
    를 각각 포함하는 복수의 멀티페이즈형 직렬 변환기 세그먼트를 포함하고,
    상기 복수의 멀티페이즈형 직렬 변환기 세그먼트의 각각에서, 상기 제1 스위치부와 상기 제2 스위치부의 접속점에서 상기 제1 직렬 데이터 및 제2 직렬 데이터를 순차적으로 출력하며,
    상기 복수의 멀티페이즈형 직렬 변환기 세그먼트 각각의 상기 제1 스위치부와 상기 제2 스위치부의 접속점들은 상호접속하는,
    멀티페이즈형 직렬 변환기.
KR1020100061198A 2010-06-28 2010-06-28 멀티페이즈형 직렬 변환기 KR20120000753A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100061198A KR20120000753A (ko) 2010-06-28 2010-06-28 멀티페이즈형 직렬 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100061198A KR20120000753A (ko) 2010-06-28 2010-06-28 멀티페이즈형 직렬 변환기

Publications (1)

Publication Number Publication Date
KR20120000753A true KR20120000753A (ko) 2012-01-04

Family

ID=45608529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100061198A KR20120000753A (ko) 2010-06-28 2010-06-28 멀티페이즈형 직렬 변환기

Country Status (1)

Country Link
KR (1) KR20120000753A (ko)

Similar Documents

Publication Publication Date Title
US9350958B2 (en) Solid-state imaging apparatus and camera
KR100810008B1 (ko) 전원 공급 시스템 및 직렬 통신 장치
US10523259B2 (en) Transmitter and communication system
KR20200138275A (ko) Mipi d-phy 발송 회로 및 기기
US8593313B2 (en) Parallel-to-serial conversion circuit, information processing apparatus, information processing system, and parallel-to-serial conversion method
JP2008005446A (ja) 分周器およびその制御方法
KR102629185B1 (ko) 데이터 통신을 위한 수신기
US20190149485A1 (en) Data transfer circuit, data transfer system, and method for controlling data transfer circuit
WO2016027329A1 (ja) 分周回路及び半導体集積回路
US10171228B2 (en) Receiving circuit, electronic device, transmission/reception system, and receiving circuit control method
CN110768778B (zh) 一种单线通信电路、通信方法及通信系统
JP2009021866A (ja) シリアルパラレル変換回路の設計方法およびシリアルパラレル変換回路
US7990293B2 (en) Programmable deserializer
JPH0326107A (ja) 論理回路
JP5915105B2 (ja) データ転送システム、受信回路、及び受信方法
KR20170040394A (ko) 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치
KR20120000753A (ko) 멀티페이즈형 직렬 변환기
US9712353B2 (en) Data transmission between asynchronous environments
US11483010B2 (en) Output control circuit, method for transmitting data and electronic device
US8477382B2 (en) Apparatus and method for transmitting data in a multi-channel system
JP4546416B2 (ja) 画像信号受信装置
JP2009021865A (ja) 同期回路
WO2020086760A2 (en) Asynchronous asic
JPH11259440A (ja) 並列プロセッサ装置
WO2016027676A1 (ja) Ｐｗｍ復調回路、ならびに受信装置および伝送システム

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination