KR20110139812A - Esd tester for light emitting diode chip and method of selecting good light emitting diode chip - Google Patents

Esd tester for light emitting diode chip and method of selecting good light emitting diode chip Download PDF

Info

Publication number
KR20110139812A
KR20110139812A KR1020100059860A KR20100059860A KR20110139812A KR 20110139812 A KR20110139812 A KR 20110139812A KR 1020100059860 A KR1020100059860 A KR 1020100059860A KR 20100059860 A KR20100059860 A KR 20100059860A KR 20110139812 A KR20110139812 A KR 20110139812A
Authority
KR
South Korea
Prior art keywords
chips
light emitting
emitting diode
discharge test
electrostatic discharge
Prior art date
Application number
KR1020100059860A
Other languages
Korean (ko)
Inventor
오세용
김광중
최승규
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020100059860A priority Critical patent/KR20110139812A/en
Publication of KR20110139812A publication Critical patent/KR20110139812A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE: An ESD tester for light emitting diode chip and a method of selecting a good light emitting diode chip are provided to shorten a time for an electrostatic discharge test by performing electrostatic discharge test of the light emitting diodes which are divided by a single wafer at the same time. CONSTITUTION: In an ESD tester for light emitting diode chip and a method of selecting a good light emitting diode chip, a wafer is divided into individual light emitting diode chips(S50) The wafer comprises a substrate and an epi layers Probes is contacted to at least two selected chips at the same time and performs an electrostatic discharge test At least one property of electrical characteristic and optical characteristic of the selected chips is measured(S70).

Description

발광 다이오드 칩에 대한 정전 방전 시험 장치 및 양호한 발광 다이오드 칩 선별 방법{ESD TESTER FOR LIGHT EMITTING DIODE CHIP AND METHOD OF SELECTING GOOD LIGHT EMITTING DIODE CHIP}Electrostatic discharge test apparatus and good method for screening light emitting diode chip for light emitting diode chip {ESD TESTER FOR LIGHT EMITTING DIODE CHIP AND METHOD OF SELECTING GOOD LIGHT EMITTING DIODE CHIP}

본 발명은 발광 다이오드 칩 시험 장치 및 양호한 발광 다이오드 칩 선별 방법에 관한 것으로, 더욱 상세하게는 발광 다이오드 칩에 대한 정전 방전 시험 장치 및 그것을 이용한 양호한 발광 다이오드 칩 선별 방법에 관한 것이다.The present invention relates to a light emitting diode chip testing apparatus and a good light emitting diode chip sorting method, and more particularly, to an electrostatic discharge test apparatus for a light emitting diode chip and a good light emitting diode chip sorting method using the same.

발광 다이오드, 예컨대 질화갈륨계 발광 다이오드는 일반적으로 성장 기판 상에 에피층들을 성장시키어 형성되며, N형 반도체층, P형 반도체층 및 이들 사이에 개재된 활성층을 포함한다. 한편, 상기 N형 반도체층에 N-전극 패드가 접속되고, 상기 P형 반도체층에 P-전극 패드가 접속된다. 상기 발광 다이오드는 상기 전극 패드들을 통해 외부 전원에 전기적으로 연결되어 구동된다.A light emitting diode, such as a gallium nitride based light emitting diode, is generally formed by growing epi layers on a growth substrate, and includes an N-type semiconductor layer, a P-type semiconductor layer, and an active layer interposed therebetween. Meanwhile, an N-electrode pad is connected to the N-type semiconductor layer, and a P-electrode pad is connected to the P-type semiconductor layer. The light emitting diode is electrically connected to and driven by an external power source through the electrode pads.

상기 질화갈륨 계열의 반도체층들은 일반적으로 사파이어와 같은 단결정 기판 상에서 성장되며, 칩 분할 공정을 통해 최종적으로 개별 발광 다이오드 칩들이 완성된다. 통상, 단일 웨이퍼에서 수백 개의 개별 발광 다이오드 칩들이 수득된다. 이들 칩은 에피층 성장 공정 중 국부적으로 발생되는 결정 결함, 전극 패드들의 접속 불량 또는 칩 분할 공정 불량 등 칩 제조 공정상에서 발생되는 국부적인 공정 불량에 의해 양호한 칩들과 불량한 칩들을 포함하게 된다.The gallium nitride-based semiconductor layers are generally grown on a single crystal substrate such as sapphire, and finally, individual light emitting diode chips are completed through a chip dividing process. Typically, hundreds of individual light emitting diode chips are obtained on a single wafer. These chips include good chips and bad chips due to local process failures generated in the chip manufacturing process, such as crystal defects locally generated during the epitaxial growth process, poor connection of electrode pads, or poor chip splitting process.

한편, 불량한 칩들을 선별하지 않고 패키징할 경우, 패키지 불량이 초래되고, 따라서 칩과 함께 패키지 전체를 폐기하게 된다. 이는 과도한 비용 낭비로 이어진다. 따라서, 발광 다이오드 칩의 패키징 전에, 개별 칩들이 분할된 후, 개별 칩들에 대한 전기적 광학적 특성 평가를 통해 양호한 칩을 선별할 필요가 있다. 특히, 사파이어 기판과 같이 절연성 기판을 채택하는 발광 다이오드 칩의 경우, 패키지 레벨에서 필수적으로 요구되는 정전 방전 내압 특성을 만족시키기 위해, 통상적으로 칩 레벨에서 정전 방전 시험이 요구된다.On the other hand, packaging the defective chips without selecting them results in package failure, thus discarding the entire package together with the chips. This leads to excessive waste of money. Therefore, before the packaging of the light emitting diode chip, it is necessary to select a good chip through the evaluation of the electrical and optical characteristics of the individual chips after the individual chips are divided. In particular, in the case of a light emitting diode chip adopting an insulating substrate such as a sapphire substrate, an electrostatic discharge test is usually required at the chip level in order to satisfy the static discharge breakdown voltage characteristic which is essentially required at the package level.

도 1은 종래의 발광 다이오드 칩 선별 방법을 설명하기 위한 개략적인 순서도이다.1 is a schematic flowchart illustrating a conventional LED chip sorting method.

도 1을 참조하면, 우선 개별 칩들이 분할된다(S10). 통상 에피층들이 성장된 성장 기판, 즉 웨이퍼가 청색 테이프에 부착되고, 그 후 성장 기판과 함께 에피층들을 분할함으로써 웨이퍼가 개별 칩들로 분할된다.Referring to FIG. 1, first, individual chips are divided (S10). Typically, the growth substrate on which the epi layers have been grown, ie the wafer, is attached to a blue tape, and then the wafer is divided into individual chips by dividing the epi layers with the growth substrate.

이어서, 상기 개별 칩들에 대해 정전 방전 시험을 하기 전에 이들 칩의 전기적 특성 및/또는 광학적 특성이 측정된다(S20, Pre-ESD 측정). 전기적 특성 및/또는 광학적 특성을 통해 불량한 칩들을 1차적으로 걸러낸다.Subsequently, the electrical and / or optical properties of these chips are measured prior to the electrostatic discharge test on the individual chips (S20, Pre-ESD measurement). Electrical and / or optical properties primarily filter out bad chips.

그 후, 정전 방전 전 측정을 통과한 개별 칩들에 대해 정전 방전 시험이 수행된다(S30). 정전 방전 시험은, 예컨대 1000V의 고전압을 개별 칩에 순차적으로 인가함으로써 수행된다. 이어서, 정전 방전 시험이 수행된 칩에 대해 전기적 특성 및/또는 광학적 특성이 측정된다(S40, Post ESD 측정). 정전 방전 후 측정을 통해 최종적으로 양호한 칩이 선별된다.Thereafter, an electrostatic discharge test is performed on the individual chips that have passed the measurement before the electrostatic discharge (S30). The static discharge test is performed by sequentially applying, for example, a high voltage of 1000 V to the individual chips. Subsequently, electrical and / or optical characteristics of the chip on which the static discharge test was performed are measured (S40, Post ESD measurement). After electrostatic discharge, the measurement finally yields a good chip.

종래의 발광 다이오드 칩 선별 방법은 정전 방전 시험 전에 전기적 및/또는 광학적 특성을 측정하여 1차적으로 불량품을 걸러낸 후, 정전 방전 시험 및 칩 특성 측정이 개별 칩들에 대해 순차적으로 수행된다. 이에 따라, 양호한 칩을 선별하는 데 과다하게 많은 시간이 소요되어 칩 선별 과정이 발광 다이오드 칩 생산성을 현저하게 떨어뜨린다.In the conventional LED chip sorting method, the electrical and / or optical characteristics are first measured before the static discharge test to filter out defective products, and the static discharge test and the chip characteristic measurement are sequentially performed on the individual chips. As a result, it takes an excessively long time to select a good chip, so that the chip selection process significantly reduces the light emitting diode chip productivity.

본 발명이 해결하려는 과제는, 칩 레벨에서 양호한 칩을 선별하는 데 필요한 시간을 단축할 수 있는 발광 다이오드 칩 선별 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a light emitting diode chip sorting method capable of shortening the time required for sorting a good chip at the chip level.

본 발명이 해결하려는 다른 과제는, 발광 다이오드 칩의 정전 방전 시험을 수행할 수 있는 정전 방전 시험 장치를 제공하는 것이다.Another object of the present invention is to provide an electrostatic discharge test apparatus capable of performing an electrostatic discharge test of a light emitting diode chip.

본 발명의 일 태양에 따르면, 양호한 발광 다이오드 칩 선별 방법이 제공된다. 이 방법은, 기판 및 에피층들을 포함하는 웨이퍼를 개별 발광 다이오드 칩들로 분할하고, 상기 분할된 칩들 중의 선별 대상 칩들 중 적어도 두개에 탐침들을 일괄 접촉하여 정전 방전 시험을 수행하고, 상기 선별 대상 칩들에 대해 정전 방전 시험이 완료된 후, 상기 선별 대상 칩들 각각에 대해 전기적 특성 및 광학적 특성 중 적어도 하나의 특성을 측정하는 것을 포함한다.According to one aspect of the present invention, a preferred light emitting diode chip sorting method is provided. The method includes dividing a wafer including a substrate and an epi layer into individual light emitting diode chips, performing a static discharge test by collectively contacting the probes with at least two of the chips to be selected among the divided chips, and applying the chips to the chips to be selected. After the electrostatic discharge test is completed, the method includes measuring at least one of an electrical characteristic and an optical characteristic for each of the screening target chips.

선별 대상 칩들 모두에 대해 정전 방전 시험을 완료한 후에 개별 발광 다이오드 칩의 전기적 특성 또는 광학적 특성을 측정하므로, 양호한 발광 다이오드 칩들을 신속하게 선별할 수 있다.Since the electrical characteristics or the optical characteristics of the individual light emitting diode chips are measured after completing the electrostatic discharge test for all the chips to be selected, good light emitting diode chips can be selected quickly.

발광 다이오드 칩 선별을 위해 전기적 특성 또는 광학적 특성을 측정하는 것은 상기 정전 방전 시험이 완료된 후에 비로소 수행될 수 있다. 따라서, 종래의 정전 방전 시험 전 측정을 생략할 수 있어 발광 다이오드 칩 선별 공정을 단축시킬 수 있다.Measuring electrical or optical properties for light emitting diode chip selection may be performed only after the electrostatic discharge test is completed. Therefore, the conventional measurement before the static discharge test can be omitted, and the light emitting diode chip sorting process can be shortened.

더욱이, 상기 정전 방전 시험은 상기 선별 대상 칩들 모두에 탐침들을 일괄 접촉하여 수행될 수 있다.Further, the electrostatic discharge test may be performed by collectively contacting the probes with all of the chips to be selected.

나아가, 상기 정전 방전 시험은 상기 선별 대상 칩들에 대해 동시에 또는 연속적으로 수행될 수 있으며, 상기 정전 방전 시험은 전용의 정전 방전 시험 장치를 이용하여 수행될 수 있다. 따라서, 정전 방전 시험을 신속하게 수행할 수 있어 발광 다이오드 칩의 생산성을 더욱 향상시킬 수 있다.Furthermore, the electrostatic discharge test may be performed simultaneously or continuously on the screening target chips, and the electrostatic discharge test may be performed using a dedicated electrostatic discharge test apparatus. Therefore, the electrostatic discharge test can be performed quickly and the productivity of the light emitting diode chip can be further improved.

한편, 상기 정전 방전 시험 장치는 상기 웨이퍼 내의 선별 대상 칩들에 일괄 접촉하는 탐침들을 갖는 탐침 카드를 포함할 수 있다.On the other hand, the electrostatic discharge test apparatus may include a probe card having probes in collective contact with the selection target chips in the wafer.

본 발명의 다른 태양에 따르면, 발광 다이오드 칩의 정전 방전 시험 장치가 제공된다. 이 시험 장치는, 발광 다이오드 칩들을 지지하기 위한 스테이지; 단일 웨이퍼에서 분할된 발광 다이오드 칩들 중의 선별 대상 칩들 중 적어도 두개에 일괄 접촉하는 탐침들을 갖는 탐침 카드; 및 상기 탐침 카드를 통해 단일 웨이퍼 내의 선별 대상 칩들 중 적어도 두개에 대해 정전 방전 시험을 수행하기 위한 제어기를 포함한다. 상기 제어기에 의해 탐침 카드를 통해 단일 웨이퍼에서 분할된 발광 다이오드 칩들 중 복수개의 선별 대상 칩들에 일괄적으로 정전 방전 시험을 수행할 수 있으며, 따라서 정전 방전 시험에 필요한 시간을 단축할 수 있다.According to another aspect of the present invention, there is provided an electrostatic discharge test apparatus for a light emitting diode chip. The test apparatus includes a stage for supporting light emitting diode chips; A probe card having probes in collective contact with at least two of the objects to be selected among light emitting diode chips divided in a single wafer; And a controller for performing an electrostatic discharge test on at least two of the chips to be sorted in a single wafer via the probe card. The controller can perform a static discharge test on a plurality of screening target chips among light emitting diode chips divided on a single wafer by a probe card, thereby shortening the time required for the static discharge test.

더욱이, 상기 탐침 카드는 단일 웨이퍼에서 분할된 발광 다이오드 칩들 중 선별 대상 칩들 모두에 일괄 접촉하는 탐침들을 가질 수 있으며, 상기 제어기는 상기 탐침 카드를 통해 단일 웨이퍼 내의 선별 대상 칩들 모두에 대해 정전 방전 시험을 수행하도록 할 수 있다.Furthermore, the probe card may have probes that collectively contact all of the selectable chips among light emitting diode chips divided on a single wafer, and the controller performs an electrostatic discharge test on all the selectable chips in the single wafer via the probe card. Can be done.

한편, 상기 제어기는 상기 선별 대상 칩들 모두에 대해 동시에 또는 연속적으로 정전 방전 시험을 수행할 수 있다.On the other hand, the controller may perform an electrostatic discharge test on all or simultaneously the screening target chip.

본 발명에 따르면, 단일 웨이퍼에서 분할될 발광 다이오드 칩들에 대해 일괄적으로 정전 방전 시험을 수행함으로써 정전 방전 시험에 필요한 시간을 단축시킬 수 있으며, 따라서 발광 다이오드 칩 생산성을 향상시킬 수 있다. 나아가, 정전 방전 시험 전에 수행되는 전기적 또는 광학적 특성 측정을 생략함으로써, 양호한 발광 다이오드 칩을 선별하는 데 필요한 시간을 더욱 단축할 수 있다.According to the present invention, it is possible to shorten the time required for the electrostatic discharge test by collectively performing the electrostatic discharge test on the light emitting diode chips to be divided in a single wafer, thus improving the light emitting diode chip productivity. Furthermore, by omitting the electrical or optical characteristic measurement performed before the static discharge test, the time required for selecting a good light emitting diode chip can be further shortened.

도 1은 종래의 발광 다이오드 칩 선별 방법을 설명하기 위한 개략적인 순서도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩 선별 방법을 설명하기 위한 개략적인 순서도이다.
도 3은 본 발명의 일 실시예에 따른 정전 방전 시험 장치를 설명하기 위한 개략도이다.
도 4는 분할된 개별 발광 다이오드 칩을 설명하기 위한 개략적인 단면도이다.1 is a schematic flowchart illustrating a conventional LED chip sorting method.
2 is a schematic flowchart illustrating a light emitting diode chip selection method according to an embodiment of the present invention.
3 is a schematic diagram illustrating an electrostatic discharge test apparatus according to an embodiment of the present invention.
4 is a schematic cross-sectional view illustrating a divided individual LED chip.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention to those skilled in the art will fully convey. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And in the drawings, the width, length, thickness, etc. of the components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 2는 본 발명의 일 실시예에 따른 발광 다이오드 칩 선별 방법을 설명하기 위한 개략적인 순서도이고, 도 3은 본 발명의 일 실시예에 따른 정전 방전 시험 장치이고, 도 4는 웨이퍼에서 분할된 개별 발광 다이오드 칩을 설명하기 위한 단면도이다.FIG. 2 is a schematic flowchart illustrating a light emitting diode chip sorting method according to an embodiment of the present invention, FIG. 3 is an electrostatic discharge test apparatus according to an embodiment of the present invention, and FIG. It is sectional drawing for demonstrating a light emitting diode chip.

도 2를 참조하면, 우선 웨이퍼가 개별 발광 다이오드 칩들로 분할된다(S50). 통상 단일의 웨이퍼가 수백개의 발광 다이오드 칩들로 분할된다. 도 4에 도시된 바와 같이, 분할된 개별 발광 다이오드 칩은 기판(51) 및 에피층들(53, 55, 57)을 포함하며, 또한 전극 패드들(59a, 59b)을 포함한다. 따라서, 분할되기 전의 웨이퍼는 이러한 개별 발광 다이오드 칩들이 서로 연결된 상태인 것으로, 기판(51) 및 에피층들(53, 55, 57)을 포함하며, 각 발광 다이오드 칩 영역들 상에 형성된 전극 패드들(59a, 59b)을 포함하고 있다. 한편, 상기 에피층들(53, 55, 57)은 제1 도전형 질화갈륨계 반도체층(53), 활성층(55) 및 제2 도전형 질화갈륨계 반도체층(57)을 포함한다. 여기서, 상기 제1 도전형은 n형이고, 제2 도전형은 p형일 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형이 p형이고, 제2 도전형이 n형일 수 있다. 제1 및 제2 도전형 질화갈륨계 반도체층들(53, 57)에 각각 전극 패드들(59a, 59b)이 접속된다.Referring to FIG. 2, a wafer is first divided into individual light emitting diode chips (S50). Typically a single wafer is divided into hundreds of light emitting diode chips. As shown in FIG. 4, the divided individual light emitting diode chip includes a substrate 51 and epi layers 53, 55, 57, and also includes electrode pads 59a, 59b. Thus, the wafer before being split is a state in which the individual LED chips are connected to each other, and includes the substrate 51 and the epi layers 53, 55, and 57, and electrode pads formed on the respective LED chip regions. (59a, 59b) is included. Meanwhile, the epi layers 53, 55, and 57 include a first conductivity type gallium nitride based semiconductor layer 53, an active layer 55, and a second conductivity type gallium nitride based semiconductor layer 57. Here, the first conductivity type may be n-type, the second conductivity type may be p-type, but is not limited thereto. The first conductivity type may be p-type and the second conductivity type may be n-type. The electrode pads 59a and 59b are connected to the first and second conductivity type gallium nitride based semiconductor layers 53 and 57, respectively.

상기 웨이퍼가 청색 테이프(블루 테이프) 상에 부착되고, 다이싱 공정에 의해 개별 발광 다이오드 칩들로 분할되며, 그 후, 상기 블루 테이프가 확장되어 개별 발광 다이오드 칩들이 서로 멀어진다. 도 3의 웨이퍼(200)는 블루 테이프 상에서 개별 발광 다이오드 칩들이 서로 분할된 상태를 나타낸다.The wafer is attached onto a blue tape (blue tape) and divided into individual light emitting diode chips by a dicing process, after which the blue tape is extended to separate the individual light emitting diode chips from each other. The wafer 200 of FIG. 3 shows a state in which individual LED chips are divided from each other on a blue tape.

상기 칩들이 분할된 후, 상기 발광 다이오드 칩들에 대한 정전 방전 시험이 수행된다(S60). 정전 방전 시험은 상기 웨이퍼로부터 분할된 칩들 중의 선별 대상 칩들 중 적어도 두개에 대해 일괄적으로 수행될 수 있다. 나아가, 상기 정전 방전 시험은 상기 웨이퍼 내의 선별 대상 칩들 모두, 나아가 웨이퍼로부터 분할된 모든 칩들에 대해 일괄적으로 수행될 수 있다. 상기 정전 방전 시험은 전용의 정전 방전 시험 장치를 이용하여 수행될 수 있으며, 이 시험 장치에 대해서는 도 3을 참조하여 뒤에서 상세하게 설명된다.After the chips are divided, an electrostatic discharge test is performed on the light emitting diode chips (S60). The static discharge test may be performed collectively on at least two of the chips to be selected among the chips divided from the wafer. Further, the electrostatic discharge test may be collectively performed on all of the chips to be selected in the wafer, and further, all the chips divided from the wafer. The electrostatic discharge test may be performed using a dedicated electrostatic discharge test apparatus, which will be described in detail later with reference to FIG. 3.

한편, 정전 방전 시험은 예컨대 인체 모델(human body model) 또는 기계 모델(machine model)에 따른 회로를 통해 수행될 수 있으며, 예컨대 1000V의 고전압을 사용하여 수행될 수 있다.On the other hand, the static discharge test may be performed through a circuit according to, for example, a human body model or a machine model, for example, using a high voltage of 1000V.

웨이퍼로부터 분할된 선별 대상 칩들 모두에 대해 정전 방전 시험이 수행된 후, 이들 선별 대상 칩들 각각 대해 전기적 특성 및/또는 광학적 특성이 측정된다(S70). 전기적 특성은 예컨대 순방향 전압, 순방향 전류, 누설 전류, 역방향 전압 등을 포함하며, 광학적 특성은 예컨대 광 출력, 광 스펙트럼 등을 포함한다. 상기 전기적 특성 및 광학적 특성을 측정함으로써 양호한 발광 다이오드 칩과 불량한 발광 다이오드 칩을 구별할 수 있다.After the electrostatic discharge test is performed on all of the chips to be sorted from the wafer, electrical and / or optical characteristics of each of the chips to be sorted are measured (S70). Electrical properties include, for example, forward voltage, forward current, leakage current, reverse voltage, and the like, and optical properties include, for example, light output, light spectrum, and the like. By measuring the electrical and optical characteristics, it is possible to distinguish between a good light emitting diode chip and a bad light emitting diode chip.

본 실시예에 있어서, 정전 방전 시험은 웨이퍼 내 선별 대상 칩들 중 적어도 두개 나아가, 선별 대상 칩들 전체에 대해 일괄적으로 수행될 수 있다. 따라서, 발광 다이오드 칩들에 대한 개별적인 정전 방전 시험에 비해 정전 방전 시험에 필요한 시간을 단축시킬 수 있어 발광 다이오드 칩 생산성을 향상시킬 수 있다.In the present embodiment, the static discharge test may be performed on at least two of the chips to be sorted in the wafer, and further, on all of the chips to be sorted. Therefore, the time required for the electrostatic discharge test can be shortened compared to the individual electrostatic discharge test for the light emitting diode chips, thereby improving the light emitting diode chip productivity.

본 실시예에 있어서, 양호한 발광 다이오드 칩들을 선별하기 위한 전기적 특성 및/또는 광학적 특성의 측정은 정전 방전 시험(S60)이 완료된 후에 비로소 수행될 수 있다. 이에 따라, 종래의 정전 방전 시험 전 측정 단계(S20)가 생략되며, 따라서 발광 다이오드 칩 선별에 필요한 시간을 더욱 단축시킬 수 있다.In this embodiment, the measurement of the electrical and / or optical properties for selecting the good light emitting diode chips can be performed only after the electrostatic discharge test S60 is completed. Accordingly, the conventional measuring step (S20) before the electrostatic discharge test is omitted, thereby further shortening the time required for LED chip selection.

도 3은 본 발명의 일 실시예에 따른 정전 방전 시험 장치를 예시한다.3 illustrates an electrostatic discharge test apparatus according to an embodiment of the present invention.

도 3을 참조하면, 상기 정전 방전 시험 장치는 제어기(110), 스테이지(120), 시험 헤드(130) 및 탐침 카드(140)를 포함한다. 또한, 상기 시험 장치는 승강기(125), 하우징(150) 및 케이블(110a, 110b)을 포함할 수 있다.Referring to FIG. 3, the electrostatic discharge test apparatus includes a controller 110, a stage 120, a test head 130, and a probe card 140. In addition, the test apparatus may include an elevator 125, a housing 150, and cables 110a and 110b.

스테이지(120)는 정전 방전 시험이 수행될 웨이퍼(200)를 지지한다. 웨이퍼(200)는 개별 칩들로 분할된 후, 스테이지(120)의 승강기(125) 상에 놓인다. 상기 승강기(125)는 웨이퍼(200)를 위 아래로 이동시킬 수 있다. 또한, 상기 스테이지(120)는 웨이퍼(200)를 수평 방향으로 이동시킬 수 있다.The stage 120 supports the wafer 200 on which the static discharge test is to be performed. The wafer 200 is divided into individual chips and then placed on the elevator 125 of the stage 120. The elevator 125 may move the wafer 200 up and down. In addition, the stage 120 may move the wafer 200 in a horizontal direction.

시험 헤드(130)는 스테이지(120) 상부에 위치하며, 제어기(110)에 전기적으로 연결된다. 시험 헤드(130) 내부에는 정전 방전 시험을 위한 회로가 내장될 수 있다. 이러한 회로는 예컨대 인체 모델 또는 기계 모델에 따라 개별 발광 다이오드 칩들에 대해 정전 방전 시험을 수행할 수 있도록 구성된다. 나아가, 인체 모델과 기계 모델을 선택적으로 지원할 수 있도록 구성될 수도 있다.The test head 130 is located above the stage 120 and is electrically connected to the controller 110. The test head 130 may have a circuit for the electrostatic discharge test. Such a circuit is configured to perform an electrostatic discharge test on individual light emitting diode chips, for example according to a human body model or a mechanical model. Furthermore, it may be configured to selectively support the human body model and the mechanical model.

탐침 카드(140)는 그 표면에 돌출된 탐침들(145)을 포함하며, 상기 탐침들에 연결된 배선들(도시하지 않음)을 포함한다. 탐침 카드(140)의 탐침들은 커넥터들(135)을 통해 시험 헤드(130)에 전기적으로 연결된다. 한편, 상기 탐침 카드(140)는 웨이퍼(200) 내의 선별 대상 칩들 중 적어도 두개, 나아가 선별 대상 칩들 모두에 일괄적으로 접촉할 수 있는 탐침들(145)을 포함한다. 예컨대, 상기 탐침들은 복수개의 쌍으로 구성되고, 각각의 쌍이 발광 다이오드 칩의 전극 패드들(도 4의 59a, 59b)에 접촉한다. 바람직하게, 상기 탐침 카드(140)는 하나의 웨이퍼(200)에서 분할된 모든 발광 다이오드 칩들에 대해 정전 방전 시험을 할 수 있도록 배열된 탐침들(145)을 포함할 수 있다.The probe card 140 includes probes 145 protruding from the surface thereof, and wires (not shown) connected to the probes. The probes of the probe card 140 are electrically connected to the test head 130 via connectors 135. Meanwhile, the probe card 140 may include probes 145 which may collectively contact at least two of the chips to be sorted in the wafer 200 and further, all of the chips to be sorted. For example, the probes are composed of a plurality of pairs, each pair contacting the electrode pads 59A and 59B of the LED chip. Preferably, the probe card 140 may include probes 145 arranged to perform an electrostatic discharge test on all light emitting diode chips divided in one wafer 200.

한편, 하우징(150)은 스테이지(120)를 둘러싼다. 또한, 시험 헤드(130) 및 탐침 카드(140)는 하우징(150)의 상부에 배치되며, 예컨대 클램핑(도시하지 않음)에 의해 상기 하우징(150)의 상부에 고정될 수 있다.On the other hand, the housing 150 surrounds the stage 120. In addition, the test head 130 and the probe card 140 may be disposed above the housing 150, and may be fixed to the top of the housing 150 by, for example, clamping (not shown).

제어기(110)는 케이블(110a)을 통해 시험 헤드(130)에 연결되어 탐침 카드(140)를 통한 정전 방전 시험을 제어한다. 예컨대, 상기 제어기(110)는 웨이퍼(200) 내의 선별 대상 칩들에 대해 일괄적으로 정전 방전 시험을 수행하도록 시험 헤드(130)를 제어할 수 있다. 탐침들(145)이 발광 다이오드 칩들에 일괄적으로 접촉한 상태에서, 정전 방전 시험이 수행되며, 상기 정전 방전 시험은 선별 대상 칩들에 대해 동시에 수행될 수 있으나, 이에 한정되는 것은 아니며, 개별 발광 칩들에 대해 연속적으로 또는 몇개의 발광 다이오드 칩들을 그룹으로 하여 그룹 단위로 순차적으로 수행될 수 있다. The controller 110 is connected to the test head 130 via a cable 110a to control the electrostatic discharge test through the probe card 140. For example, the controller 110 may control the test head 130 to collectively perform an electrostatic discharge test on the chips to be selected in the wafer 200. In a state in which the probes 145 are in contact with the LED chips collectively, an electrostatic discharge test may be performed, and the electrostatic discharge test may be simultaneously performed on the selection target chips, but is not limited thereto. For successively or in groups of several light emitting diode chips can be performed in a group unit.

한편, 상기 제어기(110)는 케이블(110b)을 통해 스테이지(120)에 연결되어 웨이퍼(200)의 수평 이동 및 수직 이동을 제어할 수 있다. 상기 제어기(110)에 의해 승강기(125)가 위로 올라가서 탐침 카드(140)의 탐침들(145)이 웨이퍼(200) 내의 발광 다이오드 칩들에 접촉하게 된다.Meanwhile, the controller 110 may be connected to the stage 120 through a cable 110b to control horizontal and vertical movement of the wafer 200. The elevator 110 is lifted up by the controller 110 so that the probes 145 of the probe card 140 come into contact with the LED chips in the wafer 200.

상기 정전 방전 시험 장치를 이용하여 하나의 웨이퍼(200) 내의 발광 다이오드 칩들에 대해 정전 방전 시험이 일괄적으로 수행될 수 있으며, 그 후, 상기 발광 다이오드 칩들에 대해 개별적으로 전기적 특성 및/또는 전기적 특성을 측정하여 양호한 발광 다이오드 칩들이 선별된다.The electrostatic discharge test may be collectively performed on light emitting diode chips in one wafer 200 by using the electrostatic discharge test apparatus, and then the electrical characteristics and / or the electrical characteristics of the light emitting diode chips may be individually. By measuring the good LED chips are selected.

본 실시예에 있어서, 시험 헤드(130) 내에 정전 방전 시험을 수행하기 위한 회로가 내장된 것으로 설명하였지만, 이러한 회로는 제어기(110) 내부에 구성될 수도 있다. 따라서, 제어기(110)는 케이블(110a)을 통해 직접 탐침 카드(140)에 연결될 수 있다.In the present embodiment, it has been described that the circuit for performing the static discharge test is built in the test head 130, but such a circuit may be configured inside the controller 110. Thus, the controller 110 may be directly connected to the probe card 140 via the cable 110a.

Claims (9)

기판 및 에피층들을 포함하는 웨이퍼를 개별 발광 다이오드 칩들로 분할하고,
상기 분할된 칩들 중의 선별 대상 칩들 중 적어도 두개에 탐침들을 일괄 접촉하여 정전 방전 시험을 수행하고,
상기 선별 대상 칩들에 대해 정전 방전 시험이 완료된 후, 상기 선별 대상 칩들 각각에 대해 전기적 특성 및 광학적 특성 중 적어도 하나의 특성을 측정하는 것을 포함하는 발광 다이오드 칩 선별 방법.Dividing the wafer including the substrate and the epi layers into individual light emitting diode chips,
Performing a static discharge test by collectively contacting the probes with at least two of the chips to be selected among the divided chips,
And after the electrostatic discharge test is completed for the screening target chips, measuring at least one of an electrical characteristic and an optical characteristic for each of the screening target chips. 청구항 1에 있어서, 발광 다이오드 칩 선별을 위해 전기적 특성 또는 광학적 특성을 측정하는 것은 상기 정전 방전 시험이 완료된 후에 비로소 수행되는 발광 다이오드 칩 선별 방법.The method of claim 1, wherein measuring electrical or optical characteristics for light emitting diode chip selection is performed only after the electrostatic discharge test is completed. 청구항 1에 있어서, 상기 정전 방전 시험은 상기 선별 대상 칩들 모두에 탐침들을 일괄 접촉하여 수행되는 발광 다이오드 칩 선별 방법.The method of claim 1, wherein the electrostatic discharge test is performed by collectively contacting the probes with all the chips to be selected. 청구항 1에 있어서, 상기 정전 방전 시험은 상기 선별 대상 칩들에 대해 동시에 또는 연속적으로 수행되는 발광 다이오드 칩 선별 방법.The LED chip sorting method of claim 1, wherein the static discharge test is performed simultaneously or sequentially on the chips to be sorted. 청구항 1에 있어서, 상기 정전 방전 시험은 전용의 정전 방전 시험 장치를 이용하여 수행되는 발광 다이오드 칩 선별 방법.The method of claim 1, wherein the electrostatic discharge test is performed using a dedicated electrostatic discharge test apparatus. 청구항 5에 있어서, 상기 정전 방전 시험 장치는 상기 웨이퍼 내의 선별 대상 칩들에 일괄 접촉하는 탐침들을 갖는 탐침 카드를 포함하는 발광 다이오드 칩 선별 방법.The method of claim 5, wherein the electrostatic discharge test apparatus comprises a probe card having probes collectively contacting chips to be sorted in the wafer. 발광 다이오드 칩들을 지지하기 위한 스테이지;
단일 웨이퍼에서 분할된 발광 다이오드 칩들 중의 선별 대상 칩들 중 적어도 두개에 일괄 접촉하는 탐침들을 갖는 탐침 카드; 및
상기 탐침 카드를 통해 단일 웨이퍼 내의 선별 대상 칩들 중 적어도 두개에 대해 정전 방전 시험을 수행하기 위한 제어기를 포함하는 정전 방전 시험 장치.A stage for supporting light emitting diode chips;
A probe card having probes in collective contact with at least two of the objects to be selected among light emitting diode chips divided in a single wafer; And
And a controller for performing an electrostatic discharge test on at least two of the chips to be selected in a single wafer through the probe card. 청구항 7에 있어서, 상기 탐침 카드는 단일 웨이퍼에서 분할된 발광 다이오드 칩들 중 선별 대상 칩들 모두에 일괄 접촉하는 탐침들을 갖고,
상기 제어기는 상기 탐침 카드를 통해 단일 웨이퍼 내의 선별 대상 칩들 모두에 대해 정전 방전 시험을 수행하는 정전 방전시험 장치.The method of claim 7, wherein the probe card has probes that collectively contact all of the selection target chips among light emitting diode chips divided in a single wafer.
And the controller performs an electrostatic discharge test on all of the chips to be selected in a single wafer through the probe card. 청구항 7에 있어서, 상기 제어기는 상기 선별 대상 칩들 모두에 대해 동시에 또는 연속적으로 정전 방전 시험을 수행하는 정전 방전 시험 장치.The electrostatic discharge test apparatus according to claim 7, wherein the controller performs an electrostatic discharge test on all of the screening chips simultaneously or successively.
KR1020100059860A 2010-06-24 2010-06-24 Esd tester for light emitting diode chip and method of selecting good light emitting diode chip KR20110139812A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100059860A KR20110139812A (en) 2010-06-24 2010-06-24 Esd tester for light emitting diode chip and method of selecting good light emitting diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100059860A KR20110139812A (en) 2010-06-24 2010-06-24 Esd tester for light emitting diode chip and method of selecting good light emitting diode chip

Publications (1)

Publication Number Publication Date
KR20110139812A true KR20110139812A (en) 2011-12-30

Family

ID=45505136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100059860A KR20110139812A (en) 2010-06-24 2010-06-24 Esd tester for light emitting diode chip and method of selecting good light emitting diode chip

Country Status (1)

Country Link
KR (1) KR20110139812A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886814A (en) * 2014-03-13 2014-06-25 长春希达电子技术有限公司 Method for manufacturing integrated-type LED display screen
CN105914161A (en) * 2016-05-05 2016-08-31 扬州乾照光电有限公司 Wafer partition testing method of LED chip
KR20200054869A (en) * 2018-11-12 2020-05-20 신에츠 엔지니어링 가부시키가이샤 Inspection apparatus and inspection method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103886814A (en) * 2014-03-13 2014-06-25 长春希达电子技术有限公司 Method for manufacturing integrated-type LED display screen
CN103886814B (en) * 2014-03-13 2016-04-13 长春希达电子技术有限公司 A kind of integrated LED display screen method for making
CN105914161A (en) * 2016-05-05 2016-08-31 扬州乾照光电有限公司 Wafer partition testing method of LED chip
KR20200054869A (en) * 2018-11-12 2020-05-20 신에츠 엔지니어링 가부시키가이샤 Inspection apparatus and inspection method

Similar Documents

Publication Publication Date Title
US20120249776A1 (en) Light-emitting device inspecting apparatus and method
US4441248A (en) On-line inspection method and system for bonds made to electronic components
US9316687B2 (en) Method and apparatus for testing light-emitting device
CN104360256B (en) A kind of photoelectric test method of diode
CN102288639A (en) Power semiconductor light-emitting diode (LED) thermal resistance rapid batch screening device and method
US20190181316A1 (en) Method of manufacturing light emitting device
KR20110139812A (en) Esd tester for light emitting diode chip and method of selecting good light emitting diode chip
KR101287311B1 (en) Apparatus for inspecting a light-emitting device
JP3133938B2 (en) Apparatus for measuring electro-optical characteristics of semiconductor devices
US11307247B2 (en) Prober with busbar mechanism for testing a device under test
US10845405B2 (en) Integrated circuit intended for insulation defect detection and having a conductive armature
CN106057696B (en) Diode photoelectric test method based on photodetachment
US11276614B2 (en) Testing of LED devices during pick and place operations
KR101184683B1 (en) Led chip testing device
KR101153339B1 (en) Method for inspecting semiconductor light emitting device
JP2001024270A (en) Burn-in substrate and burn-in method employing it
TWI278644B (en) Testing method and structure for LEDs in wafer form
JPH07302930A (en) Light emitting diode and manufacture thereof
US9772372B2 (en) Kill die subroutine at probe for reducing parametric failing devices at package test
KR20130122821A (en) Electricity source supply device of vertical type led chip tester
KR100842909B1 (en) Scan method of Burn-in test
JP2013195300A (en) Semiconductor element inspection device and semiconductor element inspection method
US20240008170A1 (en) Led circuit board structure, led testing and packaging method and led pixel package
KR102244667B1 (en) Method to manufacture Micro-LED pixel package and Micro-LED pixel package by this
KR101503142B1 (en) Apparatus for inspecting a light-emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application