KR20110134139A - 3차원 구조의 이미지센서의 제조방법 - Google Patents

Abstract

본 발명은 3차원 구조의 이미지센서의 제조방법에 관한 것으로, 보다 상세하게는, 제1 웨이퍼의 본딩 패드와 제2 웨이퍼의 본딩 패드를 돌출시켜 제1 웨이퍼와 제2 웨이퍼의 본딩 시 본딩 패드의 결합을 용이하게 할 수 있는 3차원 구조의 이미지센서의 제조방법에 관한 것이다.
본 발명에 따른 3차원 구조의 이미지센서의 제조방법은 제1 웨이퍼 형성단계, 제2 웨이퍼 형성단계, 웨이퍼 식각단계 및 웨이퍼 본딩단계를 구비하며, 웨이퍼 식각단계에서 제1 본딩패드 및 제2 본딩패드가 웨이퍼 표면으로부터 돌출되도록 패시베이션층을 식각하는 것을 특징으로 한다.

Description

3차원 구조의 이미지센서의 제조방법{Manufacture method for image sensor having 3 dimension structure}

본 발명은 3차원 구조의 이미지센서의 제조방법에 관한 것으로, 보다 상세하게는, 제1 웨이퍼의 본딩 패드와 제2 웨이퍼의 본딩 패드를 돌출시켜 제1 웨이퍼와 제2 웨이퍼의 본딩 시 본딩 패드의 결합을 용이하게 할 수 있는 3차원 구조의 이미지센서의 제조방법에 관한 것이다.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔으며, 최근에 들어서는 전기 전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 2개 이상의 반도체 칩 또는, 반도체 패키지를 수직으로 쌓아 올리는 3D 구조의 웨이퍼 스태킹(stacking)에 대한 다양한 기술이 개발되고 있다.

이러한 웨이퍼 스태킹(stacking)을 이용한 3D 구조의 소자는 웨이퍼를 적층한 후 두께를 감소시키기 위해 웨이퍼의 후면을 그라인딩하는 공정(thinning)을 거친 후 후속공정을 수행하고 소잉(sawing) 공정을 거쳐 패키지화 된다.

이러한 웨이퍼 스태킹(stacking)을 이용한 3차원 구조의 씨모스 이미지센서(CMOS image sensor)는 제1 웨이퍼와 제2 웨이퍼에 별도의 공정을 진행한 후 두 개의 웨이퍼에 각각 형성된 본딩 패드를 서로 포개어 접촉시키는 방식으로 제작된다.

도 1은 종래의 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.

도 1에 도시된 바와 같이 종래의 3차원 구조의 이미지센서는 제1 웨이퍼(10)에 광집적부(14)를 형성하고 제2 웨이퍼(20)에 광 집적 부분의 신호를 받아 이를 처리하여 출력 신호로 내보내는 구동 회로 부분(22~26)을 형성한 후 웨이퍼의 평탄화(planalization) 과정을 거쳐 제1 웨이퍼의 본딩 패드(17)와 제2 웨이퍼의 본딩 패드(21)를 접착시켜 형성한다.

도 2는 평탄화 과정을 거친 웨이퍼의 단면을 나타내는 도면이다.

평탄화 과정을 거친 웨이퍼는 그 표면이 도 2의 (a)에 도시된 바와 같이 유리면처럼 균일해야 한다. 그러나 공정 특성상 웨이퍼의 평탄화 과정에서 웨이퍼 면에 대해 균일한 평탄화를 이루는 것이 용이하지 않으며, 실제로는 도 2의 (b)에 도시된 바와 같이 불균일하게 된다.

즉, 웨이퍼의 평탄화 과정에서 웨이퍼 면이 균일하게 되지 않고 오히려 패시배이션 층(passivation layer)이 돌출된 구조를 형성하게 된다.

도 3은 평탄화 과정을 거친 웨이퍼의 본딩을 위한 정렬 상태를 나타내는 도면이다.

평탄화 공정이 불균일하게 진행된 제1 웨이퍼와 제2 웨이퍼를 정렬(align)하여 접합(bonding)을 하는 경우 도 3의 (a)에 도시된 바와 같이 돌출된 패시배이션 층(passivation layer)이 먼저 만나기 때문에 실제로 본딩되어야 할 본딩 패드(Cu)는 들떠있게 된다.

또한 실제 웨이퍼 내에서 평탄화를 수행해야 하는 특성상 웨이퍼의 평탄화 공정은 더욱 불균일하게 되고 웨이퍼를 정렬(align) 하는 경우 도 3의 (b)에 도시된 바와 같이 웨이퍼의 일부만이 접합이 되고 다른 일부분은 떨어져 있게 된다.

상기 패시배이션 층(passivation layer)을 형성하는 옥사이드(oxide)의 경우 경도가 매우 크다. 따라서 접합된 패시배이션 층(passivation layer)은 압력이나 온도 등의 외부의 물리적인 힘에 의해 눌러지거나 변형되지 않으며 각 웨이퍼의 본딩 패드(Cu)는 서로 본딩이 되지 않는 문제점이 있다.

한편, 본딩 패드 및 옥사이드를 동시에 본딩하기 위해서는 퓨전(fusion) 또는 하이브리드(hybrid) 기술을 사용해야 하지만 이러한 공정은 금속 배선의 연결을 요하는 공정에서는 사용할 수 없다는 문제가 있다.

본 발명이 해결하려는 기술적 과제는, 3차원 구조의 이미지센서의 제조방법에 있어서 제1 웨이퍼의 본딩패드와 제2 웨이퍼의 본딩 패드를 웨이퍼의 표면으로부터 돌출되도록 형성함으로써 웨이퍼의 본딩 시 본딩 패드간의 접합을 용이하게 수행할 수 있는 3차원 구조의 이미지센서의 제조방법을 제공하는데 있다.

상기 기술적 과제를 이루기 위한 본 발명에 따른 3차원 구조의 이미지센서의 제조방법은, 광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼를 형성하는 제1 웨이퍼 형성단계; 상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼를 형성하는 제2 웨이퍼 형성단계; 상기 제1 본딩패드 및 상기 제2 본딩패드가 돌출되도록 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 식각하는 웨이퍼 식각단계; 및 상기 돌출된 제1 본딩패드 및 제2 본딩패드를 서로 맞대어 접촉시킴으로써 상기 제1 웨이퍼와 상기 제2 웨이퍼를 본딩시키는 웨이퍼 본딩단계를 구비하는 것을 특징으로 한다.

본 발명에 따른 3차원 구조의 이미지센서의 제조방법에 의하면 제1 웨이퍼의 본딩 패드와 제2 웨이퍼의 본딩 패드를 돌출시킴으로써 웨이퍼와 웨이퍼(wafer to wafer)의 적층, 웨이퍼와 칩(wafer to chip)의 적층 또는 칩과 칩(chip to chip)의 적층 시 접합을 효율적으로 수행할 수 있는 장점이 있다.

도 1은 종래의 3차원 구조의 이미지센서의 적층된 웨이퍼의 단면을 나타내는 도면이다.
도 2는 3차원 구조의 이미지센서의 제조방법에서 평탄화 과정을 거친 웨이퍼의 단면을 나타내는 도면이다.
도 3은 종래의 3차원 구조의 이미지센서의 제조방법에서 평탄화 과정을 거친 웨이퍼의 본딩을 위한 정렬 상태를 나타내는 도면이다.
도 4는 본 발명에 따른 3차원 구조의 이미지센서의 제조방법의 공정 흐름도이다.
도 5는 본 발명에 따른 3차원 구조의 이미지센서의 제조방법에 따른 웨이퍼의 단면을 나타내는 도면이다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.

도 4는 본 발명에 따른 3차원 구조의 이미지센서의 제조방법의 공정 흐름도이고, 도 5는 본 발명에 따른 3차원 구조의 이미지센서의 제조방법에 따른 웨이퍼의 단면을 나타내는 도면이다.

도 4 및 도 5에 도시된 바와 같이 본 발명에 따는 3차원 구조의 이미지센서의 제조방법은, 제1 웨이퍼 형성단계(S100), 제2 웨이퍼 형성단계(S200), 웨이퍼 식각단계(S300) 및 웨이퍼 본딩단계(S400)를 구비한다.

상기 제1 웨이퍼 형성단계(S100)에서는 제1 웨이퍼에 광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드(17)를 형성한다.

상기 제2 웨이퍼 형성단계(S200)에서는 제2 웨이퍼에 상기 제1 웨이퍼에 형성된 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드(21)를 형성한다.

이때 제1 본딩패드 및 제2 본딩패드의 평면 사이즈는 적용되는 공정의 디자인 룰(design rule)에 따라 적절한 크기로 조절하는 것이 바람직하다. 또한 제1 본딩패드 및 제2 본딩패드는 다양한 재질의 금속을 사용할 수 있으며 특히 전기 전도성 등을 고려하여 구리(Cu)를 사용하는 것이 바람직하다.

상기 웨이퍼 식각단계(S300)에서는 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 식각하여 상기 제1 웨이퍼 및 상기 제2 웨이퍼의 패시베이션 층의 높이를 낮춤으로써 상기 제1 본딩패드(17) 및 상기 제2 본딩패드(21)가 웨이퍼 표면으로부터 돌출되도록 한다.

이때 웨이퍼를 식각하는 방법으로는 건식 식각(dry etch) 방법인 반응성 이온 식각(Reactive Ion Etch:RIE)을 사용하는 것이 바람직하다. 한편, 상기 건식 식각외에 불화수소(HF) 계열의 케미칼(chemical)을 사용하는 습식 식각(wet etch) 방법을 사용할 수도 있다.

상기 웨이퍼 식각단계(S300)를 통해 돌출되는 패드의 높이는 본딩패드의 재질 및 두께를 고려하여 적절한 높이가 되도록 조절하는 것이 바람직하다.

본딩 패드의 돌출 높이를 너무 크게 하는 경우 패드 자체가 쓰러질 수 있으며 높이가 너무 작은 경우에는 본딩 효율이 떨어지는 문제가 있다.

따라서 본딩 패드의 돌출 높이는 본딩패드 두께의 2/3 이하가 되도록 하는 것이 바람직하다. 한편 특별한 공정에 적용하는 경우에는 10nm 내지 250nm가 되도록 하는 것이 더욱 바람직하다.

상기 웨이퍼 본딩단계(S400)에서는 상기 제1 웨이퍼와 상기 제2 웨이퍼를 적층구조가 되도록 상기 돌출된 제1 본딩패드와 제2 본딩패드를 서로 맞대어 접촉시킨 후 본딩함으로써 3차원 구조의 이미지센서를 형성한다.

살펴본 바와 같이 본 발명에 따른 3차원 구조의 이미지센서의 제조방법에 의하면 돌출된 제1 본딩패드와 제2 본딩패드를 이용하여 본딩공정을 수행함으로써 웨이퍼와 웨이퍼(wafer to wafer)의 적층, 웨이퍼와 칩(wafer to chip)의 적층 또는 칩과 칩(chip to chip)의 적층 시 접합을 효율적으로 수행할 수 있는 장점이 있다.

이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (6)

1. 3차원 구조의 이미지센서의 제조방법에 있어서,
   광집적부, 전송트랜지스터 및 상기 전송트랜지스터의 일 단자를 외부와 연결하기 위한 제1 본딩패드를 구비하는 제1 웨이퍼를 형성하는 제1 웨이퍼 형성단계;
   상기 전송트랜지스터로부터 전송된 신호를 처리하여 출력하는 구동회로 및 상기 제1 웨이퍼와의 연결을 위한 제2 본딩패드를 구비하는 제2 웨이퍼를 형성하는 제2 웨이퍼 형성단계;
   상기 제1 본딩패드 및 상기 제2 본딩패드가 돌출되도록 상기 제1 웨이퍼 및 상기 제2 웨이퍼를 식각하는 웨이퍼 식각단계; 및
   상기 돌출된 제1 본딩패드 및 제2 본딩패드를 서로 맞대어 접촉시킴으로써 상기 제1 웨이퍼와 상기 제2 웨이퍼를 본딩시키는 웨이퍼 본딩단계를 구비하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
2. 제 1항에 있어서, 상기 웨이퍼 식각단계는
   반응성 이온 식각(RIE)에 의해 진행되는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
3. 제 1항에 있어서, 상기 웨이퍼 식각단계는
   불화수소(HF) 계열의 케미칼을 사용한 습식 식각(wet etch)에 의해 진행되는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
4. 제 2항 또는 제 3항에 있어서, 상기 웨이퍼 식각단계는
   상기 제1 본딩패드 또는 상기 제2 본딩패드의 돌출 높이가 상기 제1 본딩패드 또는 상기 제2 본딩패드의 두께의 2/3 이하가 되도록 웨이퍼 식각을 수행하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
5. 제 2항 또는 제 3항에 있어서, 상기 웨이퍼 식각단계는
   상기 제1 본딩패드 또는 상기 제2 본딩패드의 돌출 높이가 10nm 내지 250nm가 되도록 웨이퍼 식각을 수행하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.
6. 제 1항에 있어서, 상기 제1 본딩패드 및 제2 본딩패드는
   구리(Cu)를 사용하는 것을 특징으로 하는 3차원 구조의 이미지센서의 제조방법.

Images