KR20110133822A - 고주파 패키지 제조 방법 - Google Patents

고주파 패키지 제조 방법 Download PDF

Info

Publication number
KR20110133822A
KR20110133822A KR1020100053446A KR20100053446A KR20110133822A KR 20110133822 A KR20110133822 A KR 20110133822A KR 1020100053446 A KR1020100053446 A KR 1020100053446A KR 20100053446 A KR20100053446 A KR 20100053446A KR 20110133822 A KR20110133822 A KR 20110133822A
Authority
KR
South Korea
Prior art keywords
high frequency
frequency package
multilayer circuit
circuit board
forming
Prior art date
Application number
KR1020100053446A
Other languages
English (en)
Inventor
최승용
전영호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100053446A priority Critical patent/KR20110133822A/ko
Publication of KR20110133822A publication Critical patent/KR20110133822A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지의 제조 방법이 개시된다. 상기 고주파 패키지 제조 방법은, 내부에 접지용 내부 전극을 포함하는 다층 회로 기판을 마련하는 단계; 전자부품을 상기 다층 회로 기판 일면에 실장하는 단계; 상기 전자부품을 밀봉하도록 상기 다층 회로 기판의 일면에 절연성 몰드부를 형성하는 단계; 상기 다층 회로 기판 및 절연성 몰드부를 포함하는 구조물을 절단하여 개별 고주파 패키지를 형성하는 단계- 상기 개별 고주파 패키지의 다층 회로기판의 측면에 상기 내부 전극의 일부분이 노출됨-; 및 상기 개별 고주파 패키지의 절연성 몰드부 및 상기 개별 고주파 패키지의 다층 회로 기판의 측면을 밀착상태로 커버하며, 상기 개별 고주파 패키지의 다층 회로기판의 측면에 노출된 내부 전극의 일부와 전기적으로 접촉하도록 도전성 실드부를 형성하는 단계를 포함한다.

Description

고주파 패키지 제조 방법{METHOD FOR MANUFACTURING HIGH FREQUENCY PACKAGE}
본 발명은 고주파 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지의 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
일반적인 고주파 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
그러나, 이러한 금속 케이스는 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다.
본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 고주파 패키지의 제조 방법을 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서 본 발명은,
내부에 접지용 내부 전극을 포함하는 다층 회로 기판을 마련하는 단계;
전자부품을 상기 다층 회로 기판 일면에 실장하는 단계;
상기 전자부품을 밀봉하도록 상기 다층 회로 기판의 일면에 절연성 몰드부를 형성하는 단계;
상기 다층 회로 기판 및 절연성 몰드부를 포함하는 구조물을 절단하여 개별 고주파 패키지를 형성하는 단계- 상기 개별 고주파 패키지의 다층 회로기판의 측면에 상기 내부 전극의 일부분이 노출됨-; 및
상기 개별 고주파 패키지의 절연성 몰드부 및 상기 개별 고주파 패키지의 다층 회로 기판의 측면을 밀착상태로 커버하며, 상기 개별 고주파 패키지의 다층 회로기판의 측면에 노출된 내부 전극의 일부와 전기적으로 접촉하도록 도전성 실드부를 형성하는 단계
를 포함하는 고주파 패키지 제조 방법을 제공한다.
본 발명의 일실시형태에서, 상기 개별 고주파 패키지를 형성하는 단계는, 상기 다층 회로 기판 및 절연성 몰드부를 포함하는 구조물을 한번에 절단하는 풀 컷 공정을 통해 상기 개별 고주파 패키지를 형성하는 단계일 수 있다.
본 발명의 일실시형태에서, 상기 도전성 실드부는 금속 박막이 채용될 수 있다. 이 실시형태에서, 상기 도전성 실드부를 형성하는 단계는 스프레이 코팅법을 적용하여 상기 금속 박막을 형성하는 단계일 수 있다.
본 발명의 일실시형태는, 상기 개별 고주파 패키지를 형성하는 단계 이후, 상기 개별 고주파 패키지에서 도전성 실드부가 형성될 면을 플라즈마 처리하는 단계를 더 포함할 수 있다.
본 발명에 따르면, 고주파 패키지 내에 실장 되는 개별 소자를 비도전성 수지재로 몰딩함으로써 개별 소자를 외부 충격으로부터 효과적으로 보호할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 비도전성 수지재로 이루어진 몰드부의 외면에 도전성 실드부를 형성하고, 이 도전성 실드부를 고주파 패키지의 기판 측면에 노출된 내부 접지 전극과 접속하게 함으로써, 도전성 실드부를 접지하기 위한 별도의 구조를 마련할 필요가 없어 소형화가 가능하고 동시에 우수한 전자파 차폐의 효과를 얻을 수 있는 효과가 있다.
또한, 본 발명에 따르면, 개별 고주파 패키지로 분리하는 과정에서 풀 컷( full cut) 공정을 사용함으로써, 일부를 커팅한 후 개별 패키지로 쪼개는 공정을 적용하는데 비해 개별 고주파 패키지의 절단면을 매끈하게 형성할 수 있으며, 각 고주파 패키지의 사이즈를 균일하게 형성할 수 있다.
또한, 본 발명에 따르면, 도전성 실드부를 스프레이 코팅법을 통해 금속 박막으로 구현함으로써 균일한 도포막을 형성할 수 있을 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 효과가 있다.
또한, 본 발명에 따르면, 금속 박막을 형성하기 이전에 플라즈마 처리를 수행함으로써 금속 박막 접착성을 높이고 손상을 줄여 높은 신뢰도를 확보할 수 있는 효과가 있다.
도 1 내지 도 3, 도 4의 (a), 도 5의 (a) 및 도 6은 본 발명의 일실시형태에 따른 고주파 패키지 제조 방법을 공정순으로 도시한 공정 단면도이다.
도 4의 (b) 및 도 5의 (b)는 각각 도 4의 (a) 및 도 5의 (a)에 도시된 공정을 진행 중인 고주파 패키지의 일부를 확대 도시한 확대 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 1 내지 도 3, 도 4의 (a), 도 5 및 도 6의 (a)는, 본 발명의 일실시형태에 따른 고주파 패키지 제조 방법을 공정순으로 도시한 공정 단면도이다.
또한, 도 4의 (b) 및 도 6의 (b)는 각각 도 4의 (a) 및 도 6의 (a)에 도시된 공정을 진행 중인 고주파 패키지의 일부를 확대 도시한 확대 단면도이다.
먼저, 도 1에 도시한 바와 같이, 본 발명의 일실시형태에 따른 고주파 패키지 제조 방법은 다층 회로 기판(11)을 마련하는 단계로부터 시작된다.
상기 다층 회로 기판(11)은 상면에 적어도 하나의 전자 부품을 실장할 수 있다. 상기 다층 회로 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판 또는 인쇄 회로 기판(PCB) 등)이 채용될 수 있다. 상기 다층 회로 기판(11)의 상면에는 전자 부품을 실장하기 위한 실장용 전극 및 실장용 전극 간의 연결을 형성하는 회로 패턴이 형성될 수 있다. 상기 다층 회로 기판(11)은 복수의 층으로 형성된 기판으로서, 각 층 사이에는 전기적 연결을 형성하기 위한 내부 전극이 형성될 수 있다. 내부 전극은 접지와 연결된 내부 접지 전극을 포함한다. 이 내부 접지 전극은 고주파 패키지에 제공되는 접지 연결 단자와 전기적으로 접속하여 접지 상태를 제공하기 위해 다층 회로 기판(11)의 내부에 마련되는 전극이다. 상기 내부 접지 전극은 이후 설명되는 개별 고주파 패키지로 분리하는 과정을 도시한 도 4의 (b) 및 도전성 실드부를 형성하는 과정을 도시한 도 5의 (b)에서 '111'으로 지시된다.
다음으로, 도 2에 도시한 것과 같이, 전자부품(12)을 다층 회로 기판(11)의 일면에 실장한다. 상기 다층 회로 기판(11)은 절단 공정을 통해 개별 패키지로 분리되어 하나의 고주파 패키지를 형성하게 되는 개별 고주파 패키지 영역(A)을 가질 수 있으며, 개별 고주파 패키지 영역(A)에 해당하는 다층 회로 기판(11)의 상면에 동일한 종류, 수량 및 배치로 전자 부품(12)이 실장될 수 있다.
다음으로, 도 3에 도시한 것과 같이, 상기 전자부품(12)을 밀봉하도록 상기 다층 회로 기판(11)의 일면에 절연성 몰드부(13)를 형성한다. 상기 절연성 몰드부(13)는, 기판 상에 실장된 전자 부품(12) 사이에 충진됨으로써, 전자 부품(12) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(12)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(12)을 안전하게 보호할 수 있게 한다. 상기 절연성 몰드부(13)는 에폭시 등과 같은 수지재를 포함하는 재료로 형성될 수 있다. 도 3에 도시된 공정에서는 다수의 개별 고주파 패키지 영역(A) 상에 일체형으로 절연성 몰드부(13)를 형성한다.
다음으로, 도 4의 (a)에 도시한 바와 같이, 상기 다층 회로 기판(11) 및 절연성 몰드부(13)를 포함하는 구조물을 절단하여 개별 고주파 패키지를 형성한다. 본 발명에서, 상기 개별 고주파 패키지를 형성하기 위한 절단 공정은 풀 컷(full cut) 공정을 통해 구현되는 것이 바람직하다. 풀 컷 공정은 블레이드를 이용하여 구조물의 상하면을 한번에 커팅하는 공정을 의미한다. 이러한 풀 컷 공정은, 구조물의 일부분을 1차적으로 블레이드를 이용하여 커팅한 후, 나머지 커팅되지 않은 부분을 2차적으로 쪼개는 분리 공정에 비해 개별 고주파 패키지의 절단면을 매끈하게 형성할 수 있으며, 각 고주파 패키지의 사이즈를 균일하게 형성할 수 있다. 도 4의 (a)에 도시된 분리 공정을 진행한 후 개별 고주파 패키지에 도전성 실드부를 형성하는 공정을 수행할 수 있도록, 도 4의 (a)에 도시된 공정이 진행되기 이전에 다층 회로 기판(11)의 하부를 고정하는 공정이 수행될 수도 있다.
한편, 도 4의 (a)에서 'B'로 지시된 부분을 확대 도시한 도 4의 (b)에 도시한 바와 같이, 도 4의 (a)에 도시된 공정에 의해 개별 고주파 패키지가 형성되면서, 개별 고주파 패키지의 다층 회로 기판(11)의 측면으로 내부 접지 전극(111)의 일부가 노출된다. 다층 회로 기판(11)의 측면에 내부 접지 전극(111)의 노출된 부분은 이후의 도전성 실드부를 형성하는 공정을 통해 도전성 실드부와 접촉하게 되는 부분이다.
다음으로, 도 5에 도시한 것과 같이 풀 컷 공정으로 통해 개별 고주파 패키지로 분할된 구조물에 대해 플라즈마 처리 공정을 수행할 수 있다. 이러한 플라즈마 처리 공정은 이 후 공정에서 도전성 실드부가 형성될 면을 플라즈마에 노출시키는 방식으로 수행될 수 있다. 이러한 플라즈마 처리 공정을 통해 이후에 형성되는 도전성 실드부(특히, 금속 박막)의 접착력을 향상시키고 그 손상을 감소시켜 높은 신뢰도를 확보할 수 있다.
다음으로, 도 6의 (a)에 도시한 바와 같이, 상기 개별 고주파 패키지에 도전성 실드부(14)를 형성한다. 상기 도전성 실드부(14)는, 개별 고주파 패키지의 절연성 몰드부(13) 및 다층 회로 기판(11)의 측면을 밀착상태로 커버하는 일체형 구조로 형성된다. 도 6의 (a)에서 'C'로 지시된 부분을 확대 도시한 도 6의 (b)를 참조하면, 전술한 것과 같은 도전성 실드부(14)의 형성구조로 인해 상기 개별 고주파 패키지의 다층 회로기판(11)의 측면에 노출된 내부 전극의 일부와 전기적으로 접촉할 수 있다.
도 6의 (b)에서 도전성 실드부(14)와 내부 접지 전극(111)의 접촉부가 'D'로 지시된다. 이와 같이, 본 발명은 도전성 실드부(14)를 고주파 패키지의 기판(11) 측면에 노출된 내부 접지 전극(11)의 일부분과 접촉하게 함으로써, 도전성 실드부(14)를 접지하기 위한 별도의 구조를 마련할 필요가 없어 소형화가 가능하고 동시에 우수한 전자파 차폐의 효과를 얻을 수 있다.
한편, 상기 도전성 실드부(14)는 금속 박막으로 구현될 수 있으며, 이 경우 금속 박막은 스프레이 코팅법을 적용하여 형성되는 것이 바람직하다. 상기 스프레이 코팅법은 균일한 도포막을 형성하는데 적합한 공정일 뿐만 아니라, 타 박막 형성 공정(예를 들어, 전해 도금법, 무전해 도금법, 스퍼터링법)에 비해 설비 투자비용이 적고 생산성이 우수하며 친환경적인 장점이 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
11: 다층 회로 기판 111: 내부 접지 전극
12: 전자부품 13: 절연성 몰드부
14: 도전성 실드부 A: 개별 고주파 패키지 영역

Claims (4)

  1. 내부에 접지용 내부 전극을 포함하는 다층 회로 기판을 마련하는 단계;
    전자부품을 상기 다층 회로 기판 일면에 실장하는 단계;
    상기 전자부품을 밀봉하도록 상기 다층 회로 기판의 일면에 절연성 몰드부를 형성하는 단계;
    상기 다층 회로 기판 및 절연성 몰드부를 포함하는 구조물을 절단하여 개별 고주파 패키지를 형성하는 단계- 상기 개별 고주파 패키지의 다층 회로기판의 측면에 상기 내부 전극의 일부분이 노출됨-; 및
    상기 개별 고주파 패키지의 절연성 몰드부 및 상기 개별 고주파 패키지의 다층 회로 기판의 측면을 밀착상태로 커버하며, 상기 개별 고주파 패키지의 다층 회로기판의 측면에 노출된 내부 전극의 일부와 전기적으로 접촉하도록 도전성 실드부를 형성하는 단계
    를 포함하는 고주파 패키지 제조 방법.
  2. 제1항에 있어서,
    상기 개별 고주파 패키지를 형성하는 단계는, 상기 다층 회로 기판 및 절연성 몰드부를 포함하는 구조물을 한번에 절단하는 풀 컷 공정을 통해 상기 개별 고주파 패키지를 형성하는 단계인 것을 특징으로 하는 고주파 패키지 제조 방법.
  3. 제1항에 있어서,
    상기 도전성 실드부는 금속 박막이며,
    상기 도전성 실드부를 형성하는 단계는 스프레이 코팅법을 적용하여 상기 금속 박막을 형성하는 단계인 것을 특징으로 하는 고주파 패키지 제조 방법.
  4. 제1항 또는 제3항에 있어서,
    상기 개별 고주파 패키지를 형성하는 단계 이후, 상기 개별 고주파 패키지에서 도전성 실드부가 형성될 면을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 고주파 패키지 제조 방법.
KR1020100053446A 2010-06-07 2010-06-07 고주파 패키지 제조 방법 KR20110133822A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053446A KR20110133822A (ko) 2010-06-07 2010-06-07 고주파 패키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053446A KR20110133822A (ko) 2010-06-07 2010-06-07 고주파 패키지 제조 방법

Publications (1)

Publication Number Publication Date
KR20110133822A true KR20110133822A (ko) 2011-12-14

Family

ID=45501321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053446A KR20110133822A (ko) 2010-06-07 2010-06-07 고주파 패키지 제조 방법

Country Status (1)

Country Link
KR (1) KR20110133822A (ko)

Similar Documents

Publication Publication Date Title
US9793223B2 (en) Semiconductor package and method of manufacturing the same
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
KR101171512B1 (ko) 반도체 패키지의 제조 방법
US9226435B2 (en) Printed circuit board with integral radio-frequency shields
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
US8558377B2 (en) Semiconductor package module
WO2013126600A1 (en) Low profile, space efficient circuit shields
US10999956B2 (en) Module
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
KR101153536B1 (ko) 고주파 패키지
KR20110133822A (ko) 고주파 패키지 제조 방법
KR20110133821A (ko) 고주파 패키지
CN100583422C (zh) 具有电磁干扰屏蔽作用的电子元件及其封装方法
KR101350610B1 (ko) 반도체 패키지
KR20140041643A (ko) 반도체 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20130036036A (ko) 반도체 패키지
KR200426153Y1 (ko) Ｅｍｉ 방지 모듈 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application