KR20110131008A - 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 - Google Patents
배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 Download PDFInfo
- Publication number
- KR20110131008A KR20110131008A KR1020100050607A KR20100050607A KR20110131008A KR 20110131008 A KR20110131008 A KR 20110131008A KR 1020100050607 A KR1020100050607 A KR 1020100050607A KR 20100050607 A KR20100050607 A KR 20100050607A KR 20110131008 A KR20110131008 A KR 20110131008A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating layer
- silicon
- electrode pattern
- forming
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 81
- 239000010703 silicon Substances 0.000 title claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000005855 radiation Effects 0.000 title claims abstract description 6
- 238000010791 quenching Methods 0.000 claims abstract description 43
- 230000000171 quenching effect Effects 0.000 claims abstract description 41
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 238000009413 insulation Methods 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims description 25
- 239000012212 insulator Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 3
- -1 Si 3 N 4 Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 230000005012 migration Effects 0.000 claims description 2
- 238000013508 migration Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000005693 optoelectronics Effects 0.000 claims 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- 229910015900 BF3 Inorganic materials 0.000 claims 1
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 claims 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 230000005251 gamma ray Effects 0.000 abstract description 7
- 238000001514 detection method Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 118
- 230000008569 process Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- KPSZQYZCNSCYGG-UHFFFAOYSA-N [B].[B] Chemical compound [B].[B] KPSZQYZCNSCYGG-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/047—PV cell arrays including PV cells having multiple vertical junctions or multiple V-groove junctions formed in a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
본 발명은 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것으로서, 더욱 상세하게는 섬광체를 이용한 감마선검출기에서 섬광체에서 발생하는 가시광선을 검출하기 위해 다수개의 아발란치 포토다이오드(APD : avalanche photodiode)로 구성된 실리콘 광전자증배관을 구성함에 있어서, 섬광체에서 발생하는 가시광선이 아발란치 포토다이오드(avalanche photodiode)의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있는 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것이다.
이를 위하여 본 발명은, 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서, SOI(Silicon On Insulator)웨이퍼를 구성하는 p층; 상기 p층 하부에 형성되는 p+ 층; 상기 p+ 층 하부에 도핑된 반사방지막; 상기 p층 상부 중앙부에 도핑, 형성되는 p-well층; 상기 p-well층 중앙부에 도핑, 형성되는 n-well층; 상기 p-well층 및 상기 n-well층과 소정거리 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및 상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과; 상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층; 상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor); 상기 제1 절연층 상부에 형성되는 제2 절연층; 상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어, 섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 한다.
이를 위하여 본 발명은, 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서, SOI(Silicon On Insulator)웨이퍼를 구성하는 p층; 상기 p층 하부에 형성되는 p+ 층; 상기 p+ 층 하부에 도핑된 반사방지막; 상기 p층 상부 중앙부에 도핑, 형성되는 p-well층; 상기 p-well층 중앙부에 도핑, 형성되는 n-well층; 상기 p-well층 및 상기 n-well층과 소정거리 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및 상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과; 상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층; 상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor); 상기 제1 절연층 상부에 형성되는 제2 절연층; 상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어, 섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 한다.
Description
본 발명은 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것으로서, 더욱 상세하게는 섬광체를 이용한 감마선검출기에서 섬광체에서 발생하는 가시광선을 검출하기 위해 다수개의 아발란치 포토다이오드(APD : avalanche photodiode)로 구성된 실리콘 광전자증배관을 구성함에 있어서, 섬광체에서 발생하는 가시광선이 아발란치 포토다이오드(avalanche photodiode)의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있는 배면 입사 구조를 갖는 실리콘 광전자증배관에 관한 것이다.
일반적으로 실리콘 광전자증배관(SiPM : Silicon Photomultiplier)은 감마선 검출기에 사용되는 광센서로서, 섬광체로부터 입사되는 가시광선에 의해 생성된 전자가 이동하는 과정에서 주변 물질과의 반응을 통해 다수의 2차 전자를 발생시키는 효과를 이용하여 광전류를 증폭하는데에 사용된다.
이러한 실리콘 광전자증배관은 진공관 방식을 이용하여 왔으며, 최근에는 반도체 공정을 이용하여 아발란치(avalanche) 이득을 통해 높은 감도를 가지는 아발란치 포토다이오드(APD : avalanche photodiode)를 이용하여 섬광체의 가시광을 검출하는 실리콘 광전자증배관이 개발되어 사용되고 있다.
아발란치 포토다이오드(APD : avalanche photodiode)를 이용하는 실리콘 광전자증배관은 다수개의 픽셀로 구성되며, 하나의 픽셀 안에는 수백개에서 수천개의 아발란치 포토다이오드가 병렬로 연결되어 있다.
아발란치 포토다이오드에서는 가시광이 입사함에 따라 전자-정공 쌍(electron-hole pair)이 발생되며, 이때 소위 절연파괴전압(breakdown voltage) 보다 높은 전압을 인가하면 2차 전자의 발생이 급격하게 증가하여 전류가 급격히 증가하는 아발란치 브레이크다운(avalanche breakdown)이 발생하게 되며, 이러한 아발란치 포토다이오드에서 아발란치 브레이크다운은 통상 아발란치 포토다이오드에 연결된 퀀칭 저항을 통해 아발란치 포토다이오드에 인가되는 전압을 조절함으로써 제어된다.
상술한 바와 같이 아발란치 포토다이오드는 하나의 픽셀 안에 수백개에서 수천개의 아발란치 포토다이오드가 병렬로 연결되어 있는바, 이에 따라 이러한 아발란치 포토다이오드 각각은 통상 '아발란치 포토다이오드(APD) 마이크로 셀' 또는 '아발란치 포토다이오드(APD) 마이크로 픽셀'로 불리우며, 이하 설명에서는 'APD 마이크로 셀'이라고 하기로 한다.
도 1에 도시된 바와 같이, 종래의 실리콘 광전자증배관은 n+/p/p-/p+의 순차적인 도핑구조를 가지는 APD 마이크로 셀(10)과 이에 연결된 금속 콘택(30) 및 APD 마이크로 셀(10)에 인가되는 전압을 조절하기 위한 퀀칭 저항(20)으로 구성된다.
즉, p+ 전도성 타입의 반도체 기판(11) 상부에 p- 에피택셜층(12)이 형성되고, 그 위에 p 영역(13) 및 n+ 영역(14)이 순차적으로 형성되며, 그 상부에 절연층(40)이 형성되고, 절연층(40)에는 절연층 상부에 형성되는 배선 전극 패턴(미도시)과 아발란치 포토다이오드를 연결하는 금속 콘택(30)이 형성되며, 또한 절연층의 상부 일측에는 상기 배선전극패턴에 의해 아발란치 포토다이오드에 연결되는 퀀칭 저항(quenching resistor)(20)이 폴리 실리콘(poly silicon) 증착을 통해 형성된다.
그러나, 상술한 바와 같은 종래의 실리콘 광전자증배관은 섬광체로부터 방출되는 가시광선을 전면으로 입사받기 때문에, 가시광선을 입사받는 전체영역 대비 광신호에 반응하는 액티브 영역의 비율 즉, 필 팩터(fill factor)가 낮다는 단점이 있다.
이를 보다 상세히 설명하면, APD 마이크로 셀(10) 상부에는 금속 콘택(30)이 형성되어 있고, 상대적으로 넓은 면적의 퀀칭 저항(20)이 형성되어 있는 동시에, 이들을 전기적으로 연결하기 위한 배선전극패턴(미도시)이 형성되어 있다.
또한, 전술한 바와 같이 실리콘 광전자증배관의 하나의 픽셀에는 수많은 APD 마이크로셀(10)이 존재하기 때문에, 결국 이러한 퀀칭 저항(20), 금속 콘택(30) 및 이들을 연결하기 위한 배선전극패턴 등에 의해서 섬광체로부터 입사되는 가시광에 반응하는 액티브 영역의 비율 즉, 필 팩터가 낮아지게 된다.
또한, 종래의 실리콘 광전자증배관은 전류가 급격히 증가하는 아발란치 브레이크다운(avalanche breakdown)을 퀀칭 저항(quenching resistor)(20)만을 통해 제어하는데, 이러한 경우 아발란치 브레이크다운의 반복 발생에 대한 각 아발란치 브레이크다운을 감쇠하는 데에 걸리는 시간을 효율적으로 단축시키기 어려워, 계수율 및 시간 분해능이 저하되는 문제점도 있다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위한 것이다. 즉, 본 발명의 목적은 실리콘 광전자증배관을 섬광체에서 발생한 가시광선이 상기 퀀칭 저항, 금속 콘택 및 전극 배선 등이 없는 APD 마이크로 셀의 배면으로 입사되도록 구성하여, 입사되는 가시광에 반응하는 실리콘 광전자증배관의 액티브 영역을 넓힘으로써, 필 팩터를 증가시켜 광검출 효율을 높이는 데에 있다.
또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 제어시, 잉여 전압을 MIM(Metal Insulator Metal)커패시터를 통해 흡수함으로써, 아발란치 브레이크다운의 반복 발생에 대한 아발란치 브레이크다운을 감쇠하는 데에 걸리는 시간을 단축함으로써 실리콘 광전자증배관의 시간 분해능을 향상시키는 데에 있다.
상기의 목적을 달성하기 위한 기술적 사상으로서의 본 발명은, 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서, SOI(Silicon On Insulator)웨이퍼를 구성하는 p층; 상기 p층 하부에 형성되는 p+ 층; 상기 p+ 층 하부에 도핑된 반사방지막; 상기 p층 상부 중앙부에 도핑, 형성되는 p-well층; 상기 p-well층 중앙부에 도핑, 형성되는 n-well층; 상기 p-well층 및 상기 n-well층과 소정거리 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및 상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과; 상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층; 상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor); 상기 제1 절연층 상부에 형성되는 제2 절연층; 상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어, 섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 한다.
본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 섬광체에서 발생하는 가시광선이 APD 마이크로 셀의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높이는 효과가 있다.
또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 발생시 MIM 커패시터를 통해 잉여전압을 흡수하고, 퀀칭 저항으로 제어함으로써 아발란치 브레이크다운에 대한 감쇠 시간을 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시키는 효과가 있다.
도 1은 종래의 실리콘 광전자증배관의 구성을 보여주는 단면도.
도 2는 본 발명의 제1 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 3은 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 4는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 공정 과정을 보여주는 도면
도 5는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관을 이용하여 구성한 통상의 방사선 검출기 모듈을 보여주는 도면.
도 6은 퀀칭 저항 및 MIM 커패시터를 이용하여 시간 분해능을 향상시킨 그래프를 보여주는 도면.
도 2는 본 발명의 제1 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 3은 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도
도 4는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 공정 과정을 보여주는 도면
도 5는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관을 이용하여 구성한 통상의 방사선 검출기 모듈을 보여주는 도면.
도 6은 퀀칭 저항 및 MIM 커패시터를 이용하여 시간 분해능을 향상시킨 그래프를 보여주는 도면.
이하, 본 발명의 바람직한 실시예를 첨부 도면에 의거하여 상세하게 설명하기로 한다.
도 2는 본 발명의 제1 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도이다.
본 발명의 구성을 설명하기에 앞서, 본 발명에 따른 실리콘 광전자증배관을 전술한 종래 기술과 대비하여 보면, 일견 그 기본적인 구조가 유사한 것으로 보이기는 하나, 본 발명의 실리콘 광전자증배관의 저면에 형성된 p+ 층의 두께가 종래 기술의 실리콘 광전자증배관을 구성하는 p+ 층(도 1의 11)에 비해 상당히 얇고, 그 저면에 반사방지막(110)이 형성되어 있다는 점에서 기본적인 차이가 있음을 확인할 수 있다.
이는 아발란치 포토다이오드의 배면, 즉, 도 2에 도시된 실리콘 광전자증배관의 저면을 통해 섬광체로부터 발생되는 가시광선을 입사받기 위해 필수적으로 요구되는 구성으로서, 이들 구성에 대해서는 후술하는 각 구성요소에 대한 설명에서 보다 상세하게 설명하기로 한다.
이에 반하여, 도 1에 도시된 종래의 실리콘 광전자증배관을 구성하는 아발란치 포토다이오드에 있어서의 p+층은 그 상부의 p층, p-well층, n-well층, 절연체 등을 형성하기 위한 기판의 역할을 동시에 수행하는 것으로서, 이러한 공정을 위해 상기 p+ 층은 일정 두께 이상으로 구성되어 그 견고함을 유지하여야 하고, 그러기 위해서는 상술한 바와 같이 기판의 역할을 수행하는 p+층은 필연적으로 두껍게 형성될 수 밖에 없다.
따라서, 이렇게 구성된 APD 마이크로 셀에서 배면, 즉 p+ 층을 통과해서 가시광선이 입사되도록 유도하는 경우, 지지 기판 구실을 하는 p+ 층에 의해서 광효율이 저하되게 된다.
본 발명에서는 이를 해결하기 위해 상술한 도 2에 도시된 바와 같은 구조를 통해 배면 입사가 가능한 실리콘 광전자증배관의 구조를 도출하였고, 이를 위해 종래의 실리콘 광전자증배관의 제조과정과는 전혀 다른 제조 공정을 채택하였으며, 이러한 제조공정에 대해서는 후술하는 본 발명의 제조 공정에 관한 설명에서 다시 상세하게 설명하기로 한다.
먼저, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 기본적인 구성은 도 2에 도시된 바와 같이, 먼저 APD 마이크로 셀(100)은 반사방지막(110), p+ 층(120), p 층(131), p-well층(140)층, n-well층(150)층이 순차적으로 적층된 구조로 형성되어 있으며, p층(131)에는 상기 p-well층(140)과 n-well층(150)이 형성된 부분의 양측으로 한 쌍의 트렌치(trench ; 170)가 형성되어 있고, 상기 한 쌍의 트렌치(170) 외부로 한 쌍의 p+ 싱커(p+ sinker ; 160)가 형성되어 있다.
이렇게 형성된 APD 마이크로 셀(100)의 상부에는 제1 절연층(181)이 형성되고, 제1 절연층(181)의 상부 일측에는 퀀칭 저항(200)이 형성되며, 또한 제1 절연층(181)의 상부에는 제2 절연층(182)이 형성된다.
그리고, 제2 절연층(182)의 상부에는 제1 배선전극패턴(410)이 형성되고, 이러한 제1 배선전극패턴(410)은 제1 및 제2 절연층(181,182)을 관통하는 콘택(190)을 통해 상기 n-well층(150), p+ 싱커(160) 및 퀀칭 저항(200)에 연결된다.
상술한 바와 같은 실리콘 광전자증배관을 각 구성요소별로 보다 구체적으로 살펴보면, 먼저 가장 하부에 위치되는 반사방지막(110)은 섬광체로부터 방출되어 APD 마이크로 셀(100) 내부로 입사되는 가시광선이 APD 마이크로 셀(100)의 배면에서 반사되는 것을 억제하여 입사되는 가시광선이 APD 마이크로 셀(100)의 내부로 흡수되는 것을 도와주는 역할을 수행하기 위한 것으로서, Si3N4등의 물질로 구성될 수 있다.
반사방지막(Anti-Reflection coating)(110)의 상부에는 p+ 층(120)이 형성되는데, 본 발명에서는 APD 마이크로 셀(100)로 입사되는 가시광선이 상기 p+ 층(120)이 형성된 셀의 배면 측으로부터 셀 내부로 입사되기 때문에, 셀 내부로의 가시광선의 입사 효율을 높이기 위해 상대적으로 얇은 두께로 형성하는 것이 바람직하며, 더욱 바람직하게는 2플로오르화 붕소(BF2)를 임플란트하여 구성함으로써 광의 입사효율을 더욱 높일 수 있다.
p+ 층(120) 상부에는 p 층(131)이 형성되고, p 층(131)의 상부측에는 p-n 접합을 형성하는 p-well층(140) 및 n-well층(150)이 도핑되며, 도핑된 p-well층(140) 및 n-well층(150) 양측으로는 p-well층(140) 및 n-well층(150)층에서 발생되는 전하들이 인접하는 다른 APD 마이크로 셀(100)로 이동하는 것을 방지하기 위한 트렌치(170)가 형성되어 있다.
상기 트렌치(170)는 일정의 좁은 폭을 갖도록 형성되고, 그 내부에는 절연체(SiO2)가 열산화 공정(thermal oxidation)을 통해 채워진다.
이러한 한 쌍의 트렌치(170) 외측으로는 애노드의 컨택을 위한 한 쌍의 p+ 싱커(p+ sinker)(160)가 각각 형성된다.
상술한 바와 같이 구성된 APD 마이크로 셀(100)의 상부에는 제1 절연층(181)이 형성되며, 제1 절연층(181)의 일측 상부에는 퀀칭 저항(200)이 형성된다.
퀀칭 저항(200)은 전술한 바와 같이 아발란치 브레이크다운(avalanche breakdown)이 발생할 때, 인가되는 전압을 조절하여 아발란치 브레이크다운을 감쇠시키는 역할을 수행한다.
제1 절연층(181) 상부에는 제2 절연층(182)이 형성되며, 제2 절연층(182) 상부에는 전극을 연결하기 위한 제1 배선전극패턴(410)이 형성된다.
이러한 제1 및 제2 절연층(181, 182)에는 콘택(190)이 상기 제1 및 제2 절연층(181, 182)을 관통하여 형성되며, 이때, 콘택(190)은 p+ 싱커(160)와 제1 배선전극패턴(410)을 연결해주고, 퀀칭 저항(200)과 제1 배선전극패턴(410)을 연결해주는 동시에, n-well층(150) 및 제1 배선 전극 패턴(410)을 연결해주는 역할을 수행한다.
이와 같은 구성을 통해, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 가시광선이 실리콘 광전자증배관의 배면을 통해서 입사하는데 있어서, 그 입사 과정에서의 광 손실을 최소화하는 동시에, 전체적으로 필 팩터를 증가시켜 광검출 효율을 높일 수 있다.
도 3은 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 구성을 보여주는 단면도이다.
도 3에 도시된 바와 같이 본 발명의 제2 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 전술한 본 발명의 제 1실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관과 그 기본적인 구성은 동일하다.
다만, 본 실시예에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 제2 절연층(182) 상부에 제3 절연층(183)이 형성되고, 제3 절연층(183)에 MIM(Metal-Insulator-Metal) 커패시터(300)가 형성되며, 제3 절연층(183) 상부에 제2 배선전극패턴(420)을 형성하여 제1 절연층(181) 상부에 형성된 퀀칭 저항(200)과 MIM(Metal-Insulator-Metal) 커패시터(300)를 병렬 연결한다는 점에서 차이가 있다.
MIM(Metal-Insulator-Metal) 커패시터(300)는 제1 배선전극패턴(410) 상부에 하부전극(310)을 형성하고, 그 위에 SiO2, Si3N4, ZrO2, HfO2, Al2O3 등의 유전체(320)를 증착한 후 유전체 상부에 상부 전극(330)을 형성함으로써 구성되며, 제3 절연층(183)에 형성된 비아(191)를 통해 제2 배선전극패턴(420)과 연결된다.
이러한 MIM 커패시터(300)는 아발란치 브레이크다운 발생시 잉여 전압을 흡수함으로써, 퀀칭 저항(200)을 통해 인가되는 전압을 조절하여 아발란치 브레이크다운을 감쇠시킬 때 그 감쇠 시간을 더욱 단축시킬 수 있다.
따라서, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 본 실시예에서와 같이 퀀칭 저항(200)에 MIM 커패시터(300)를 병렬 연결하여 구성함으로써 실리콘 광전자증배관의 시간 분해능을 더욱 향상시킬 수 있다.
이때, 상술한 바와 같은 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관을 제조하는 방법은 후술하는 [도 4a] 내지 [도 4i]에 대한 설명을 통해 상세하게 설명하기로 한다.
도 4(도 4a 내지 도 4i)는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관의 공정 과정을 순차적으로 보여주는 도면이다.
도 4(a)에 도시된 바와 같이, 먼저 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 실리콘 기판(silicon substrate)(133)과 5~10㎛ 두께의 p type층(131) 사이에 SiO2와 같은 절연층(132)이 형성되는 SOI(Silicon On Insulator)기판(130)을 사용한다.
이후, 도 4(b)에서와 같이, SOI(Silicon On Insulator)기판(130)의 p층(131) 내에 전도성 타입의 p-well층(140) 및 애노드 콘택(anode contact)을 위한 한 쌍의 p+ 싱커(sinker)(160)를 p-well층(140) 양측에 각각 형성하며, 상기 한 쌍의 p+ 싱커(160) 내측으로 한 쌍의 트렌치(trench)(170)를 형성한다.
트렌치(170)는 p-well층(140)의 드라이브-인(drive-in)시, 열산화 처리 과정을 통해 내부에 SiO2가 채워지는데, 이러한 열산화 처리는 종래의 증착(deposition) 방식을 통해 트렌치(170) 내부에 SiO2, metal 또는 poly silicon 등을 충진하는 방식보다 트렌치(170)의 폭을 좁힐 수 있는 장점이 있으며, 이때 트렌치의 폭은 1㎛ 이하로 제작할 수 있다.
상술한 바와 같이, SOI 기판(130) p층(131) 내에 p-well층(140), 한 쌍의 p+ 싱커(160) 및 한 쌍의 트렌치(170)를 형성한 이후에는 p-well층(140) 상부에 n-well층(150)을 도핑하여 pn 접합을 형성한다.
이후, 도 4(c)에서와 같이, SOI 기판(130)의 p층(131) 상부에 제1 절연층(SiO2)(181)을 형성한 다음, 전면 지지웨이퍼(supporting)(500)를 형성한다.
상술한 바와 같이 전면 지지웨이퍼(500)를 형성한 이후에는 도 4(d)에서와 같이, APD 마이크로 셀을 뒤집어서 SOI 기판(130)의 실리콘 기판(133) 및 절연층(SiO2)(132)을 제거하고, 그 자리에 p+ 층(120)을 형성시킨다.
한편, 감마선 검출기에 사용되는 섬광체에 있어서, 감쇠 시간(decay time) 및 광량이 우수한 섬광체는 가시광의 방출 길이(emission wavelength)가 통상 400㎛ 내지 600㎛ 이다.
이에 따라, 섬광체에서 방출되어 p+ 층 내부로 입사되는 가시광선의 입사 효율을 높이기 위해서는 p+층(120)을 얇게 형성하는 것이 바람직하며, 이를 위해 p+ 임플란트(implant) 공정 시, 저에너지 즉, 30keV 미만의 전압을 인가하고, 통상적으로 사용되는 붕소(Boron) 대신 2플로오르화 붕소(BF2)를 사용하여 임플란트 처리를 하는 것이 좋다.
상술한 바와 같은 과정을 통해 p+ 층(120)을 형성한 이후에는, 도 4(e)에서와 같이, p+ 층(120) 상부에 반사방지막(Anti-reflection Coating)(110)을 형성한 후 반사 방지막(110)의 상부에 절연층(600)을 형성하고, 배면 지지웨이퍼(700)를 붙인다.
이후, 도 4(f)에서와 같이, APD 마이크로셀을 다시 뒤집어 전면에 형성된 전면 지지웨이퍼(500)를 제거하여 제1 절연층(SiO2)(181)에 퀀칭 저항(quenching resistor)(200)을 형성한다.
이후, 도 4(g)에서와 같이, 제1 절연층(181) 상부에 제2 절연층(182)을 형성하여, 형성된 제1 및 제2 절연층(181, 182)을 식각하여 콘택(contact)(190)을 형성하고, 제2 절연층(182) 상부에는 콘택(190)과 연결되는 제1 배선전극패턴(410)을 형성시킨다.
상술한 바와 같이, 퀀칭 저항(200) 및 제1 배선전극패턴(410)을 형성한 이후에는, 도 4(h)에서와 같이, 상기 제2 절연층(182) 상부에 제3 절연층(183)을 형성하고, 제3 절연층(183) 상부에는 제2 배선전극패턴(420)을 형성하여, 제3 절연층(183) 내에 MIM(Metal-Insulator-Metal) 커패시터(300)를 형성시킨다.
이때, MIM (Metal-Insulator-Metal) 커패시터(300)는 제3 절연층(183)에 형성된 제2 배선전극패턴(420)을 통해 제2 절연층(182) 내에 형성된 퀀칭 저항(200)과 병렬로 연결된다.
제3 절연층(183)에는 비아(191)가 형성되며, 비아(191)는 제1 배선전극패턴(410) 및 제2 배선전극패턴(420)을 연결하는 동시에, MIM 커패시터(300)의 상부 전극(330)과 제2 배선전극패턴(420)을 연결한다.
상술한 바와 같이, MIM 커패시터(300) 형성 이후에는 보호막으로 절연층(SiO2)(미도시)을 형성하고, 플립칩 본딩(flip-chip bonding)을 통해 리드아웃(readout) 회로와 연결할 수 있다.
이후, 도 4(i)에서와 같이, APD 마이크로 셀을 다시 뒤집어 배면에 형성된 배면 지지웨이퍼(700)와 절연층(SiO2)(600)을 제거한다.
이와 같이, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 p+ 층을 얇게 형성할 수 있도록 종래의 실리콘 광전자증배관과 전혀 다른 제조 공정을 채택함으로써, 섬광체로부터 방출되어 입사되는 가시광선의 광 전달 효율을 넓혀 광검출 효율을 높일 수 있다.
도 5는 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관(810)을 이용하여 구성한 통상의 방사선 검출기 모듈(800)을 보여주고 있다.
도 5에 도시된 바와 같이, 섬광체(830), 광 가이드(820) 및 실리콘 광전자증배관(810)을 포함하여 구성되는 통상의 검출기 모듈(800)을 구성함에 있어서, 본 발명에서는 광 가이드(820)에 연결되는 실리콘 광전자증배관(810)을 통상의 연결 위치에서 거꾸로 배치된 배면 입사 구조로 연결하고 있음을 확인할 수 있다.
이에 따라, 전술한 바와 같은 본 발명의 실리콘 광전자증배관(810)을 통해 섬광체(830)로부터 방출되는 가시광선을 금속 콘택이나 퀀칭 저항등이 형성되어 있지 않은 실리콘 광전자증배관(810)의 배면을 통해 입사받아, 필 팩터의 증가 및 광검출 효율을 향상시킴으로써, 검출기 모듈(800)의 방사선 검출 효율을 높일 수 있다.
도 6은 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관에 있어서, 퀀칭 저항 및 MIM 커패시터를 이용하여 감쇠 시간을 빠르게 하는 그래프를 보여주는 도면이다. (이는 시간 분해능을 향상시킨다.)
도 6에 나타난 '그래프 A'는 퀀칭 저항만을 이용하여 아발란치 브레이크다운 전압을 제어하는 경우를 나타내고 있으며, '그래프 B'는 퀀칭 저항에 MIM 커패시터를 병렬 연결함으로써 아발란치 브레이크다운 전압을 제어하는 경우를 보여주고 있다.
'그래프 A' 및 '그래프 B'를 살펴보면, 이들 그래프 모두 최고점에 급격하게 도달한 이후, 최고점에서부터 서서히 감소하는 형태를 보이고 있으며, 특히, '그래프 B'는 '그래프 A' 보다 더욱 샤프한 형태를 나타내고 있다.
즉, '그래프 B'의 감쇠 곡선이 '그래프 A'의 감쇠 곡선보다 급격한 감쇠를 보이는 동시에 감쇠 시간도 더 짧게 나타나고 있는바, 이는 퀀칭 저항 및 MIM 커패시터를 이용하는 경우(그래프 B)가 퀀칭 저항만을 이용하는 경우(그래프 A)보다 아발란치 브레이크다운 전압이 감쇠되는 시간이 빠르다는 것을 나타낸다.
다시 말해서, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결하여 구성하는 경우, 아발란치 브레이크다운 발생 시, MIM 커패시터에서 잉여 전압을 흡수함으로써 퀀칭 저항을 통해 아발란치 브레이크다운의 인가 전압을 조절할 때, 전압의 감쇠 시간을 더욱 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시키게 된다.
이와 같이, 본 발명에 따른 배면 입사 구조를 갖는 실리콘 광전자증배관은 섬광체에서 발생하는 가시광선이 APD 마이크로 셀의 배면을 통해 입사되도록 구성하여 입사되는 가시광에 반응하는 액티브 영역을 넓힘으로써 필 팩터(fill factor)를 증가시켜 감마선 검출기의 광검출효율을 높일 수 있다.
또한, 퀀칭 저항에 MIM(Metal Insulator Metal)커패시터를 병렬 연결함으로써, 아발란치 브레이크다운 발생시 MIM 커패시터를 통해 잉여전압을 흡수하고, 퀀칭 저항으로 제어함으로써 아발란치 브레이크다운에 대한 감쇠 시간을 단축시켜 실리콘 광전자증배관의 시간 분해능을 향상시킬 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백하다 할 것이다.
10, 100 : 마이크로 셀 20, 200 : 퀀칭저항
30 : 금속 콘택 110 : 반사방지막
120 : p+ 층 130 : SOI 기판
131 : p 층 132, 600 : 절연층
133 : 실리콘 기판 140 : p-well층
150 : n-well층 160 : p+ 싱커
170 : 트렌치 181 : 제1 절연층
182 : 제2 절연층 183 : 제3 절연층
190 : 콘택 191 : 비아
300 : MIM 커패시터 310 : 하부전극
320 : 유전체 330 : 상부전극
410 : 제1 배선전극패턴 420 : 제2 배선전극패턴
500 : 전면 지지웨이퍼 700 : 배면 지지웨이퍼
800 : 검출기 모듈 810 : 실리콘 광전자증배관
820 : 광 가이드 830 : 섬광체
30 : 금속 콘택 110 : 반사방지막
120 : p+ 층 130 : SOI 기판
131 : p 층 132, 600 : 절연층
133 : 실리콘 기판 140 : p-well층
150 : n-well층 160 : p+ 싱커
170 : 트렌치 181 : 제1 절연층
182 : 제2 절연층 183 : 제3 절연층
190 : 콘택 191 : 비아
300 : MIM 커패시터 310 : 하부전극
320 : 유전체 330 : 상부전극
410 : 제1 배선전극패턴 420 : 제2 배선전극패턴
500 : 전면 지지웨이퍼 700 : 배면 지지웨이퍼
800 : 검출기 모듈 810 : 실리콘 광전자증배관
820 : 광 가이드 830 : 섬광체
Claims (12)
- 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체로부터 방출되는 가시광선을 검출하는 실리콘 광전자증배관에 있어서,
SOI(Silicon On Insulator)웨이퍼를 구성하는 p층;
상기 p층 하부에 형성되는 p+ 층;
상기 p+ 층 하부에 도핑된 반사방지막;
상기 p층 상부 중앙부에 도핑, 형성되는 p-well층;
상기 p-well층 중앙부에 도핑, 형성되는 n-well층;
상기 p-well층 및 상기 n-well층과 소정거리 이격되어 상기 p층의 내측으로 연장, 형성되어 상기 p-well층 및 상기 n-well층이 이루는 p-n접합층에서 생성되는 전하가 인접하는 APD 마이크로 셀로 이동되는 것을 방지하는 한 쌍의 트렌치; 및
상기 한 쌍의 트렌치 외곽에 각각 형성되는 한 쌍의 p+ 싱커(p+ sinker);를 포함하여 구성되는 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀과;
상기 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀의 상부에 형성되는 제1 절연층;
상기 제1 절연층의 상부에 형성되는 퀀칭 저항(quenching resistor);
상기 제1 절연층 상부에 형성되는 제2 절연층;
상기 제2 절연층의 상부에 형성되어, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되는 제1 배선 전극 패턴;을 포함하여 구성되어,
섬광체로부터 방출되는 가시광선을 반사방지막이 형성된 배면을 통해 입사받는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 1항에 있어서,
상기 제2 절연층의 상부에는 제3 절연층이 형성되고, 상기 제3 절연층의 상부에는 비아(via)를 통해 상기 퀀칭 저항 및 제1 배선전극패턴과 연결되는 제2 배선전극패턴이 형성되며, 상기 제3 절연층에는 상기 제2 배선전극패턴을 통해 퀀칭 저항에 병렬로 연결되는 MIM(Metal-Insulator-Metal) 커패시터가 추가로 구비되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 2항에 있어서,
상기 MIM(Metal-Insulator-Metal) 커패시터는 상부 전극, 유전체 및 하부 전극으로 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 3항에 있어서,
상기 유전체는 SiO2, Si3N4, ZrO2, HfO2 또는 Al2O3 중, 어느 하나인 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 1항에 있어서,
상기 p+ 층에는 2플로오르화 붕소(BF2)가 임플란트된 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 1항에 있어서,
상기 반사방지막(Anti-Reflection coating)은 Si3N4로 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 제 1항에 있어서,
상기 트렌치 내부에는 절연체가 충진되어 있는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관. - 다수개의 아발란치 포토다이오드(APD : avalanche photodiode) 마이크로 셀을 포함하여 구성되어 섬광체의 가시광선을 검출하는 실리콘 광전자증배관을 제조하는 방법에 있어서,
실리콘 기판 및 p층 사이에 절연체가 형성되어 구성되는 SOI(Silicon on insulator)기판의 상부에 p-well층을 도핑하는 단계;
상기 p-well층의 양측으로 한 쌍의 p+ 싱커(p+ sinker)를 각각 형성하는 단계;
상기 p-well층과 p+ 싱크 사이의 p 층 내부에 한 쌍의 트렌치를 형성하는 단계;
열산화 처리를 통해 상기 p-well층을 드라이브 인(drive-in)하는 동시에, 상기 한 쌍의 트렌치 내부에 절연체(SiO2)를 충진하는 단계;
상기 p-well층 상부에 도핑을 통해 n-well층을 형성하는 단계;
상기 n-well층 상부에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상부에 전면 지지웨이퍼를 형성하는 단계;
상기 전면 지지웨이퍼가 저면에 위치하도록 재배치하여, 상기 SOI 기판의 실리콘 기판 및 절연체를 제거하는 단계;
상기 p층의 상부에 p+ 층을 형성하는 단계;
상기 p+ 층 상부에 반사방지막을 형성하는 단계;
상기 반사방지막의 상부에 배면 절연층을 형성하는 단계;
상기 배면 절연층의 상부에 배면 지지웨이퍼를 형성하는 단계;
상기 배면 지지웨이퍼가 저면에 위치하도록 재배치하여, 상기 전면 지지웨이퍼를 제거하는 단계;
상기 제1 절연체 상부에 퀀칭 저항을 형성하는 단계;
상기 제1 절연층 상부에 제2 절연층을 형성하는 단계;
상기 제1 및 제2 절연층에 상기 제1 및 제2 절연층을 관통하는 콘택을 형성하는 단계;
상기 제2 절연층 상부에 제1 배선전극패턴을 형성하되, 콘택(contact)을 통해 상기 n-well층, p+ 싱커 및 퀀칭 저항에 연결되도록 형성하는 단계; 및
상기 p+ 층 하부에 형성된 증착 절연층 및 배면 지지웨이퍼를 제거하는 단계;를 포함하여 구성되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법. - 제 8항에 있어서,
상기 제2 절연층 상부에 제3 절연층을 형성하고, 상기 제3 절연층 상부에는 제2 배선전극패턴을 형성하며, 제3 절연층에 비아(via) 및 MIM 커패시터를 형성하되, 상기 비아를 통해 상기 제2 배선전극패턴이 상기 제1 배선전극패턴 및 MIM 커패시터와 연결되도록 형성하고, 상기 MIM 커패시터는 상기 제2 배선전극패턴을 통해 상기 퀀칭 저항에 병렬 연결되도록 형성하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법. - 제 8항에 있어서,
상기 p+ 층에는 2플로오르화 붕소(BF2)를 추가로 임플란트 처리하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법. - 제 8항에 있어서,
상기 제3 절연층 상부에 절연체로 구성되는 보호막을 형성한 후, 플립칩 본딩(flip-chip bonding)을 통해 리드아웃(readout) 회로와 연결하는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관의 제조 방법. - 섬광체, 광 가이드 및 실리콘 광전자증배관이 순차적으로 연결되어 구성되는 방사선 검출기에 있어서,
상기 실리콘 광전자증배관은 제1항 내지 제7항 중의 어느 한 항에 따른 구성을 갖는 실리콘 광전자증배관으로 구성되되,
상기 실리콘 광전자증배관은 반사 방지막이 형성된 배면을 통해 상기 광 가이드와 연결되는 것을 특징으로 하는 배면 입사 구조를 갖는 실리콘 광전자증배관을 이용한 방사선 검출기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100050607A KR101127982B1 (ko) | 2010-05-28 | 2010-05-28 | 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100050607A KR101127982B1 (ko) | 2010-05-28 | 2010-05-28 | 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110131008A true KR20110131008A (ko) | 2011-12-06 |
| KR101127982B1 KR101127982B1 (ko) | 2012-03-29 |
Family
ID=45499608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100050607A KR101127982B1 (ko) | 2010-05-28 | 2010-05-28 | 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101127982B1 (ko) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101311799B1 (ko) * | 2012-03-09 | 2013-09-25 | 주식회사 오토산업 | 반도체 압력센서 제조방법 |
| KR20130108858A (ko) * | 2012-03-26 | 2013-10-07 | 삼성전자주식회사 | 디지털 실리콘 광전자 증배관 디텍터 셀 |
| KR101451250B1 (ko) * | 2013-01-23 | 2014-10-15 | 한국과학기술원 | 스트립형 ｐ－ｎ 접합구조를 갖는 실리콘 광전자증배관 및 그 제조 방법 |
| US8994136B2 (en) | 2013-01-28 | 2015-03-31 | Samsung Electronics Co., Ltd. | Digital silicon photomultiplier detector cells |
| CN105743328A (zh) * | 2016-04-28 | 2016-07-06 | 上海芯赫科技有限公司 | 一种晶体管、电荷泵组件以及电荷泵 |
| CN106298816A (zh) * | 2016-10-11 | 2017-01-04 | 天津大学 | 集成淬灭电阻的单光子雪崩二极管及其制造方法 |
| CN109727970A (zh) * | 2019-01-25 | 2019-05-07 | 北京师范大学 | 雪崩光电二极管阵列探测器 |
| US11710798B2 (en) | 2016-01-07 | 2023-07-25 | The Research Foundation For The State University Of New York | Selenium photomultiplier and method for fabrication thereof |
| US11823889B2 (en) | 2019-08-30 | 2023-11-21 | Globalfoundries Singapore Pte. Ltd. | Sensor and method of forming the same |
| EP4307397A1 (en) * | 2022-07-11 | 2024-01-17 | STMicroelectronics (Research & Development) Limited | Single photon avalanche diode |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5300375B2 (ja) | 2008-08-26 | 2013-09-25 | 日本オクラロ株式会社 | 裏面入射型受光素子およびその製造方法 |
-
2010
- 2010-05-28 KR KR1020100050607A patent/KR101127982B1/ko active IP Right Grant
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101311799B1 (ko) * | 2012-03-09 | 2013-09-25 | 주식회사 오토산업 | 반도체 압력센서 제조방법 |
| KR20130108858A (ko) * | 2012-03-26 | 2013-10-07 | 삼성전자주식회사 | 디지털 실리콘 광전자 증배관 디텍터 셀 |
| KR101451250B1 (ko) * | 2013-01-23 | 2014-10-15 | 한국과학기술원 | 스트립형 ｐ－ｎ 접합구조를 갖는 실리콘 광전자증배관 및 그 제조 방법 |
| US8994136B2 (en) | 2013-01-28 | 2015-03-31 | Samsung Electronics Co., Ltd. | Digital silicon photomultiplier detector cells |
| US11710798B2 (en) | 2016-01-07 | 2023-07-25 | The Research Foundation For The State University Of New York | Selenium photomultiplier and method for fabrication thereof |
| CN105743328A (zh) * | 2016-04-28 | 2016-07-06 | 上海芯赫科技有限公司 | 一种晶体管、电荷泵组件以及电荷泵 |
| CN105743328B (zh) * | 2016-04-28 | 2019-02-01 | 广东合微集成电路技术有限公司 | 一种晶体管、电荷泵组件以及电荷泵 |
| CN106298816A (zh) * | 2016-10-11 | 2017-01-04 | 天津大学 | 集成淬灭电阻的单光子雪崩二极管及其制造方法 |
| CN109727970A (zh) * | 2019-01-25 | 2019-05-07 | 北京师范大学 | 雪崩光电二极管阵列探测器 |
| US11823889B2 (en) | 2019-08-30 | 2023-11-21 | Globalfoundries Singapore Pte. Ltd. | Sensor and method of forming the same |
| EP4307397A1 (en) * | 2022-07-11 | 2024-01-17 | STMicroelectronics (Research & Development) Limited | Single photon avalanche diode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101127982B1 (ko) | 2012-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101127982B1 (ko) | 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 | |
| CN207250518U (zh) | 盖革模式雪崩光电二极管阵列、光电子器件和检测系统 | |
| US7667400B1 (en) | Back-illuminated Si photomultipliers: structure and fabrication methods | |
| JP5523317B2 (ja) | アバランシェフォトダイオード及びアバランシェ照射検出器 | |
| CN108231947B (zh) | 一种单光子雪崩二极管探测器结构及其制造方法 | |
| US11239382B2 (en) | Semiconductor photomultiplier | |
| US10522696B2 (en) | Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode | |
| US10411051B2 (en) | Coplanar electrode photodiode array and manufacturing method thereof | |
| JP2018156984A (ja) | 光検出素子 | |
| US8729654B2 (en) | Back-side readout semiconductor photomultiplier | |
| US20170365636A1 (en) | Multiband optoelectronic device for colorimetric applications and related manufacturing process | |
| CN108231946B (zh) | 一种单光子雪崩二极管探测器结构及其制造方法 | |
| JP5908497B2 (ja) | シリコンをベースとする光電子増倍管のセルの製造方法、シリコンをベースとする光電子倍増管の製造方法、および放射線検出器の製造方法 | |
| JP2022526587A (ja) | アバランシェフォトダイオードアレイ | |
| KR20200049816A (ko) | 개선된 작동 전압 범위를 가지는 반도체 광전자증배관 | |
| KR20120124559A (ko) | 실리콘 광전자증배관의 트렌치 가드링 형성방법 및 이를 이용하여 제조된 실리콘 광전자증배관 | |
| KR100987057B1 (ko) | 광검출 효율이 향상된 실리콘 광전자 증배관 및 이를포함하는 감마선 검출기 | |
| Liu et al. | A wide spectral response single photon avalanche diode for backside-illumination in 55-nm CMOS process | |
| CN109342465B (zh) | 具有光电二极管的集成闪烁体网格 | |
| JP2021100057A (ja) | 半導体光検出素子 | |
| WO2021131759A1 (ja) | 半導体光検出素子 | |
| KR101762431B1 (ko) | 크로스톡 방지 구조를 가지는 실리콘 광전자 증배센서 | |
| EP4032124B1 (en) | Method for manufacturing a backside illumination optical sensor with improved detection parameters | |
| WO2011071483A1 (en) | Back-illuminated si photomultipliers: structure and fabrication methods | |
| CN219677264U (zh) | 沟槽电极单光子雪崩阵列、传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160225 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170224 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180226 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20200302 Year of fee payment: 9 |