KR20110124273A - 센서-액추에이터 시스템에 대한 구성가능한 상태 프로세싱 유닛 - Google Patents

Abstract

센서 유닛 및/또는 액추에이터 유닛으로서 설계되고, 상태 저장 유닛 (10) 을 포함하는 적어도 하나의 제 1 상태 정보 프로세싱 모듈 (8) 을 포함하는 전자 통신 유닛 (1) 이 개시되고, 상기 통신 유닛 (1) 의 상태 정보는 상태 데이터 (stat) 의 형태로 저장된다. 제 1 상태 정보 프로세싱 모듈 (8) 은 상태 저장 유닛 (10) 에 연결된 마스킹 저장 유닛 (11), 및 상기 마스킹 저장 유닛 (11) 에 연결된 상태 프로세싱 엘리먼트 (12) 를 추가로 포함한다. 제 1 상태 정보 프로세싱 모듈 (8) 은, 마스킹 저장 유닛 (11) 이 상태 데이터 (stat) 의 상태 정보의 적어도 일부를 선택하도록 하고, 상태 프로세싱 엘리먼트 (12) 가 마스킹 저장 유닛 (11) 이 그 결과의 선택적 상태 데이터 (sel-stat) 를 프로세싱하여 선택적 상태 데이터 (sel-stat) 보다 더 짧은 데이터 워드 길이를 갖는 쇼트 상태 데이터 (k-stat) 를 출력하도록 하는 방법으로 설계된다.

Description

센서-액추에이터 시스템에 대한 구성가능한 상태 프로세싱 유닛{CONFIGURABLE STATUS PROCESSING UNIT FOR SENSOR-ACTUATOR SYSTEMS}

본 발명은 청구항 1 의 전제부에 따른 전자 통신 유닛, 청구항 9 의 전제부에 따른 상태 정보의 송신 방법 및 차량 내의 통신 유닛의 사용에 관한 것이다.

본 발명의 목적은 비교적 작은 대역폭만을 필요로 하고 특히 효과적으로 동작하는 상태 정보를 송신하기 위한 전자 통신 유닛 및 방법을 또한 제안하는 것이다.

본 발명은 청구항 1 에 따른 통신 유닛 및 청구항 9 에 따른 방법에 의해 본 목적을 달성한다.

마스킹 메모리 유닛은 입력부에서의 상태 데이터 아이템을 마스킹 메모리 유닛 내에 저장된 비트 마스크와 논리적으로 결합하는데 사용되는 로직 회로 또는 선택 회로를 포함하는 것이 바람직하고, 그 결과로서, 선택적 상태 데이터 아이템이 생성된다. 이 로직 회로 또는 선택 회로는 특히 AND 로직 회로를 포함하고, 그 AND 로직 회로는 상태 데이터 아이템의 각각의 비트가 비트 마스크의 각각의 비트와 AND 되도록 설계되는 것이 특히 바람직하다.

제 1 상태 정보 프로세싱 모듈은 상태 프로세싱 엘리먼트에 연결되고 쇼트 상태 데이터 아이템이 기입되는 쇼트 상태 메모리 유닛을 추가로 갖는 것이 바람직하다.

통신 유닛은, 제 1 상태 정보 프로세싱 모듈의 상태 프로세싱 엘리먼트의 출력부 또는 쇼트 상태 메모리 유닛의 출력부에 연결되고, 제 1 상태 정보 프로세싱 모듈의 마스킹 메모리 유닛에 연결되어 마스킹 메모리 유닛에 저장된 비트 마스크를 변경 및/또는 오버라이트할 수 있도록 하는 인터페이스 유닛을 포함하는 것이 바람직하고, 그 결과로서, 통신 유닛은 인터페이스 유닛에 쇼트 상태 데이터의 형태의 정보가 제공되는지에 관한 상태 타입들의 선택을 커스터마이즈하는 것이 가능하다.

다른 선호로서, 쇼트 상태 메모리 유닛은 인터페이스 유닛에 통합된다.

인터페이스 유닛은 또한 상태 메모리 유닛에 기입할 수 있도록 적어도 제 1 상태 정보 프로세싱 모듈의 상기 상태 메모리 유닛에 연결 및 설계되는 것이 바람직하고, 그 결과로서, 인터페이스 유닛은 테스트 상태 데이터 아이템을 상태 메모리 유닛에 기입하는 것이 가능하다. 이를 위해, 인터페이스 유닛은 특히 테스트 데이터를 자동으로 제공하거나 또는 테스트 데이터, 특히 바람직하게는 제 2 통신 유닛에 의해 제공되는 테스트 데이터를 포워딩 및/또는 프로세싱하도록 설계된 테스트 유닛을 갖는다.

편의상, 인터페이스 유닛은 적어도 하나의 상태 정보 프로세싱 모듈에 의해 프로세싱된 테스트 데이터의 결과를 자동으로 평가하도록 설계된다.

편의상 또는 다른 선호로서, 통신 유닛은 특히 인터페이스 모듈의 테스트 유닛에 부가하여 또는 인터페이스 모듈의 테스트 유닛에 대한 대안으로서 테스트 모듈을 생성 및/또는 제공하는 적어도 하나의 신호 프로세싱 유닛을 갖는다.

통신 유닛은 제 1 상태 프로세싱 모듈에 기초하여 본질적으로 설계되고 본질적으로 동일한 방법으로 인터페이스 유닛에 또한 연결되는 적어도 제 2 리던던트 상태 정보 프로세싱 모듈을 추가로 갖는 것이 바람직하다.

통신 유닛은 통신 시스템의 일부이고 적어도 하나의 제 2 통신 유닛에 연결되는 것이 바람직하고, 제 1 통신 유닛의 인터페이스 유닛은 제 1 및/또는 제 2 상태 정보 프로세싱 모듈로부터의 쇼트 상태 데이터 아이템 및/또는 상기 데이터 아이템들 중 하나 또는 양자로부터 유도된 총 쇼트 상태 데이터 아이템을 제 2 통신 유닛에 송신할 수 있도록 설계된다. 제 1 통신 유닛의 인터페이스 유닛은 제 2 통신 유닛으로부터 수신된 테스트 상태 데이터 아이템을 제 1 및/또는 제 2 상태 정보 프로세싱 모듈의 상태 메모리 유닛에 바로 또는 변형된 형태로 기입하거나 또는 테스트 데이터에 따르거나 기초하여 저장된 상태 데이터 아이템을 변경한 후에, 그 결과의 쇼트 상태 데이터 아이템들 중 적어도 하나 및/또는 그 쇼트 상태 데이터 아이템들로부터 유도된 총 쇼트 상태 데이터 아이템을 제 2 통신 유닛에 송신하도록 특히 설계된다.

편의상, "통신 유닛" 자체, 즉 넘버링 없는 "통신 유닛" 의 표현은 센서 및/또는 액추에이터 유닛의 형태로 존재하는 제 1 통신 유닛을 항상 의미한다.

편의상, 제 1 및 제 2 상태 정보 프로세싱 모듈들의 상태 메모리 유닛들은 통신 유닛 자체가 제공하는 상태 정보와 적어도 관련하여, 상기 2개의 상태 메모리 유닛들에 대한 각각의 상태 데이터가 서로 인버팅된 데이터 워드들의 형태로 존재하도록 연결 및/또는 작동된다. 특히, 제 1 및 제 2 상태 정보 프로세싱 모듈들의 마스킹 메모리 유닛들은 상기 2개의 마스킹 메모리 유닛들이 각각의 비트 마스크들이 서로 인버팅된 데이터 워드들의 형태로 존재하도록 연결 및/또는 작동된다.

바람직하게는, 적어도 제 1 및 제 2 통신 유닛을 갖는 통신 시스템은 제 1 통신 유닛이 카운터 값을 저장하는 카운터 메모리 유닛을 갖도록 설계되고, 제 1 통신 유닛은 적어도 제 1 의 정의된 통신 이벤트의 발생이 카운터 메모리 유닛 내의 카운터 값이 적어도 하나의 정의된 제 1 방식으로 변경되는 것을 촉구 (prompt) 하도록 설계되며, 적어도 정의된 레퍼런스 이벤트의 발생에 후속하여 카운터 메모리 유닛 내의 카운터 값이 적어도 하나의 정의된 제 2 방식으로 변경되며, 적어도 제 2 의 정의된 통신 이벤트 중에 제 1 통신 유닛이 카운터 메모리 유닛 내의 현재 카운터 값을 제 2 통신 유닛에 직접 또는 간접적으로 송신한다.

통신 시스템 및 방법은 특히 전자 시스템에서의 신뢰성을 증가시키기 위해 설계된다.

신뢰성 있는 이라는 용어는 "페일 세이프 (fail-safe)" 및/또는 "페일 사일런트 (fail-silent)" 라는 용어를 의미하는 것으로 이해되는 것이 바람직하다.

발생의 설명은 발생 후를 의미하는 것으로 이해되는 것이 바람직하다.

제 1 및 제 2 통신 이벤트들은 제 1 통신 유닛과 제 2 통신 유닛 사이의 통신에서 적어도 발생하거나 또는 발생할 수 있는 통신 이벤트로서 정의되는 것이 바람직하다.

카운터 메모리 유닛은 카운터 값이 수리적 동작을 이용하여 정의된 단계 사이즈만큼 정의된 제 1 방식으로 변경되도록 설계 및/또는 작동되는 것이 바람직하다. 수리적 동작은 덧셈 또는 곱셈 또는 더욱 복잡한 연산을 의미하는 것으로 특히 이해되고, 단계 사이즈는 예를 들어, 카운터 값이 증가하거나 감소하는 값, 특히 바람직하게는 하나의 값 또는 카운터 값으로 곱한 값을 의미하는 것으로 이해된다.

카운터 메모리 유닛은 제 1 및 제 2 통신 유닛들과 같은, 통신 시스템 내의 통신 유닛들 간의 통신 이벤트 각각이 카운터 메모리 유닛 내의 카운터 값이 정의된 제 1 방식으로 변경되는 것을 촉구하도록 설계 및/또는 작동되는 것이 바람직하다. 특정 선호에 따라, 제 1 통신 이벤트는 통신 시스템 내의 통신 유닛들 간의 통신 이벤트 각각이 적어도 제 1 의 정의된 통신 이벤트로서 핸들링되도록 정의된다.

카운터 메모리 유닛이 카운터 유닛으로서 설계 및/또는 작동되는 것이 바람직하고, 카운터 값의 정의된 제 2 방식으로의 변경은 카운터 유닛에 대한 리셋 동작의 형태로 존재한다. 이 리셋 동작은 카운터 값이 정의된 값, 특정 선호에 따르면 "0" 의 값으로 특히 리셋되는 것을 촉구한다.

제 1 통신 유닛은, 적어도 하나의 제 1 및 제 2 데이터 메모리 유닛을 갖고, 적어도 제 1 의 정의된 통신 이벤트의 발생이 제 1 데이터 메모리 유닛 내의 현재 데이터 아이템이 제 2 데이터 메모리 유닛에 기입되는 것을 촉구하고 카운터 메모리 유닛 내의 카운터 값이 정의된 제 1 방식으로 변경되는 것을 촉구하도록 설계되는 것이 바람직하다. 일 예로서, 이것은 동작의 특별한 모드에 대한 실시형태에 대응하고, 그 모드는 동작의 연속적 모드 또는 "연속 모드" 라고 지칭되며, 카운터 메모리 유닛 내의 카운터 값이 리셋되는 것을 특히 수반하지 않는 것이 바람직하다.

다른 선호로서, 제 1 통신 유닛은 적어도 하나의 제 1 및 제 2 데이터 메모리 유닛을 갖고, 정의된 트리거 이벤트, 특히 제 3 의 정의된 통신 이벤트 또는 내부 트리거 이벤트의 발생에 후속하여 제 1 데이터 메모리 유닛 내의 현재 데이터 아이템이 제 2 데이터 메모리 유닛에 기입되고, 특정 선호에 따라 그 후에, 카운터 메모리 유닛 내의 카운터 값이 정의된 제 2 방식으로 변경되도록 설계된다. 상당한 특정 선호에 따라, 제 1 데이터 메모리 유닛 내의 현재 데이터 아이템의 제 2 데이터 메모리 유닛으로의 기입에 후속하여 제 1 및 제 2 데이터 메모리 유닛들 내의 그 후에 저장된 데이터가 전송 유닛에서 비교된다. 이 비교의 비교 결과는 상태 정보로서 또한 이용된다.

제 1 통신 유닛은 적어도 제 1 통신 유닛과 제 2 통신 유닛 사이의 적어도 제 2 의 정의된 통신 이벤트 중에 제 2 데이터 메모리 유닛 내의 현재 데이터 아이템이 제 1 통신 유닛으로부터 제 2 통신 유닛으로 송신되도록 설계되는 것이 바람직하다.

제 2 통신 유닛은 마스터 유닛의 형태로 존재하고, 적어도 제 1 통신 유닛은 슬레이브 유닛의 형태로 존재하며, 이들은 버스 시스템에 의해 서로와 연결되는 것이 적절하다.

특히, 제 1 통신 유닛은 적어도 하나의 측정된 변수를 감지하고 적어도 하나의 측정된 가변 데이터 아이템을 제공하는 센서 유닛 및/또는 액추에이터 유닛의 형태로 존재하는 것이 바람직하다.

제 2 통신 유닛은 전자 제어 유닛의 형태, 특히 차량 제동 시스템 및/또는 차량 전자 안정성 제어 시스템 내의 전자 제어 유닛의 형태로 존재하는 것이 바람직하다.

편의상, 제 2 통신 유닛은 또한 적어도 하나의 상태 정보 프로세싱 모듈 및 인터페이스 유닛을 갖고, 적절한 쇼트 상태 데이터 또는 총 쇼트 상태 데이터를 제 1 통신 유닛에 제공한다.

카운터 메모리 유닛은 카운터 값이 타임 스탬프로서 이용되는 것이 가능하도록 설계되고/되거나 카운터 값이 통신 시스템을 동기화하기 위한 시간 기준 (time measure) 을 형성 또는 제공하도록 설계 및 작동되는 것이 바람직하다.

특히, 레퍼런스 이벤트는 제 1 데이터 메모리 유닛 내의 데이터 아이템에 대한 제 2 데이터 메모리 유닛으로의 성공적인 기입 동작으로서 정의되는 것이 바람직하다.

제 3 의 정의된 통신 이벤트는 제 2 통신 유닛로부터 적어도 제 1 통신 유닛, 특히 통신 시스템 내의 모든 다른 통신 유닛들로의 데이터 질의 또는 "샘플 커맨드" 로서 정의되는 것이 바람직하다.

내부 트리거 이벤트는 제 1 통신 유닛 내의 측정된 값 또는 파라미터의 초과 또는 언더슈팅으로서 정의되는 것이 바람직하다.

편의상, 제 2 의 정의된 통신 이벤트는 적어도 제 1 통신 유닛으로의 제 2 통신 유닛에 의한 데이터 액세스를 포함하고, 그 데이터 액세스는 제 2 데이터 메모리 유닛 내에 현재 저장된 데이터 아이템 및 현재 카운터 값이 제 1 통신 유닛으로부터 제 2 통신 유닛으로 특히 함께 송신 또는 전송되는 것을 수반한다.

상태 정보를 송신하는 방법은 인터페이스 유닛에 의해 제 2 통신 유닛으로 송신되는 적어도 하나의 쇼트 상태 데이터 아이템으로 더 전개되는 것이 바람직하다. 그 후에, 제 2 통신 유닛이 쇼트 상태 데이터 아이템을 해석하여 쇼트 상태 데이터 아이템이 제 2 통신 유닛이 반응할 필요가 있음을 나타내는 정보 아이템을 포함하는지를 결정하고, 그 후에, 제 2 통신 유닛이 반응할 필요가 있는지에 관한 이러한 정보 아이템의 존재가 식별되는 경우, 제 2 통신 유닛이 제 1 및/또는 제 2 상태 정보 프로세싱 모듈 내의 상태 데이터 아이템을 적어도 요청 또는 판독하고/하거나 제 2 통신 유닛이 자동으로 그 자신을 또 다른 동작 모드, 특히 긴급 동작 모드로 위치시키는 것이 특히 바람직하다. 제 2 통신 유닛은 적어도 하나의 쇼트 상태 데이터 아이템 및/또는 총 쇼트 상태 데이터 아이템을 해석하기 위해 정보를 저장하도록 설계되는 것이 상당히 특히 바람직하다.

또한, 편의상, 방법은 카운터 값을 저장하는 카운터 메모리 유닛을 갖는 제 1 통신 유닛에 의해 동기화되는 제 1 및 제 2 통신 유닛들 간의 통신으로 더 전개되고, 제 1 의 정의된 통신 이벤트의 발생은 카운터 메모리 유닛 내의 카운터 값이 적어도 하나의 정의된 제 1 방식으로 변경되는 것을 촉구하고, 정의된 레퍼런스 이벤트의 발생은 카운터 메모리 유닛 내의 카운터 값이 적어도 하나의 정의된 제 2 방식으로 변경되는 것을 촉구하며, 적어도 제 2 의 정의된 통신 이벤트 중에 제 1 통신 유닛이 카운터 메모리 유닛 내의 적어도 현재 카운터 값을 제 2 통신 유닛에 직접 또는 간접적으로 송신한다.

편의상, 통신을 동기화하는 방법은 적어도 하나의 제 1 및 제 2 데이터 메모리 유닛을 갖는 제 1 통신 유닛으로 전개되고, 정의된 트리거 이벤트, 특히 제 3 의 정의된 통신 이벤트 또는 내부 트리거 이벤트의 발생에 후속하여 제 1 데이터 메모리 유닛 내의 현재 데이터 아이템이 제 2 데이터 메모리 유닛에 기입되고 카운터 메모리 유닛 내의 카운터 값이 정의된 제 2 방식으로 변경되며, 제 2 의 정의된 통신 이벤트의 발생에 후속하여 제 2 데이터 메모리 유닛에 대한 현재 데이터 아이템이 제 1 통신 유닛으로부터 제 2 통신 유닛으로 적어도 송신 또는 전송된다.

또한, 본 발명은 차량, 특히 차량 제동 시스템 및/또는 차량 전자 안정성 제어 시스템 내의 통신 유닛 또는 통신 시스템의 사용에 관한 것이다.

더 바람직한 실시형태들은, 개략적인 도면들을 참조하여 일 예시적인 실시형태들에 대한 이하의 설명들 및 종속 청구항들에서 찾을 수 있다.
도 1 은 제 1 및 제 2 통신 유닛을 갖는 통신 시스템의 일 예시적인 실시형태를 도시한 것으로, 제 1 통신 유닛은 센서 유닛의 형태로 존재하며 카운터 메모리 유닛을 포함한다.
도 2 는 제 1 및 제 2 상태 정보 프로세싱 모듈의 일 예시적인 설계 및 인터페이스 유닛에 대한 연결을 도시한다.

도 1 은 제 1 통신 유닛 (1) 을 예를 들어 압력 센서 유닛의 형태로 포함하는, 일 예시적인 신뢰성 있는 통신 시스템을 도시한 것으로, 그 제 1 통신 유닛 (1) 은 데이터 전송 링크 (3) 에 의해 제 2 통신 유닛 (2) 에 연결되며, 그 제 2 통신 유닛 (2) 은 전자 제어 유닛 (ECU) 의 형태로 존재한다. 이 경우, 센서 유닛 (1) 은 예시적인 2개의 압력 센서 엘리먼트들에 따른 2개의 픽업들 (SE1, SE2) 을 갖는다. 일 예로서, 이들은 측정 당 2개의 디지털 압력 값들 (P1, P2) 및 2개의 디지털 온도 값들 (T1, T2) 을 제공하는 아날로그/디지털 컨버터 (ADC) 에 연결된다. 이 아날로그/디지털 컨버터 (ADC) 는 멀티플렉서 (Mux) 에 의해 신호 프로세싱 유닛 (4) 에, 예를 들어 디지털 신호 프로세서 (DSP) 의 형태로 연결된다. 또한, 멀티플렉서 (Mux) 는 적어도 하나의 다른 신호 라인, 예를 들어, 테스트 신호 라인들 (Test) 을 신호 프로세싱 유닛 (4) 에 공급하는데 사용되기도 한다. 센서 유닛 (1) 이 제어 유닛 (2) 에 전달할 필요가 있는 주된 정보 또는 압력 정보 (P1, P2) 에 대해, 센서 유닛 (1) 은 동기화를 위해 제 1 및 제 2 직렬 데이터 메모리 유닛 (MemA 및 MemB) 을 갖는다. 이 경우, 측정/평가 동작 또는 사이클 각각에 대해, 주된 정보, 예를 들어, 2개의 디지털 압력 값들 (P1, P2) 및 2개의 디지털 온도 값들 (T1, T2) 은 제 1 데이터 메모리 유닛 (MemA) 에 기입되고, 그 제 1 데이터 메모리 유닛 (MemA) 은 버퍼 저장부로서 사용된다. 이것은 항상 제 1 데이터 메모리 유닛 (MemA) 이 오버라이트되는 것을 수반한다. 본 예에 따르면, 신호 프로세싱 유닛 (4) 은 이용가능한 새로운 데이터가 존재할 때 제 1 데이터 메모리 유닛 (MemA) 에 자동으로 기입한다.

센서 유닛 (1) 은 통신 시스템 내의 동기적 통신을 위한 타임 스탬프 또는 시간 기준에 대응하는 카운터 값 (메시지 카운터) (MSG_CNT) 을 저장하는 카운터 메모리 유닛 (7) 을 갖는다. 제 1 통신 유닛과 제 2 통신 유닛 사이의 예시적인 모든 통신 이벤트와 함께, 적어도 제 1 통신 이벤트는 카운터 값이 정의된 제 1 방식으로 변경되는 것을 촉구한다. 본 예에 따르면, 이것은 인터페이스 유닛 ('logic'; 6) 에 의한 작동에 의해 행해진다. 카운터 메모리 유닛 (7) 은 카운터 유닛으로서 설계되고, 제 1 방식에서의 작동은 (본 예에 따르면) 카운터 값이 1씩 증가하는 것으로 정의된다.

본 예에 따르면, 제 3 통신 이벤트로서 정의되는 제 2 통신 유닛 (2; ECU) 로부터의 데이터 질의 또는 "샘플 커맨드" 는 센서 유닛 (1) 에 의해 트리거 이벤트로서 해석되고, 그 후에 센서 유닛 (1) 은 제 1 데이터 메모리 유닛 (MemA) 내의 현재 데이터 아이템을 제 2 데이터 메모리 유닛 (MemB) 에 송신 또는 기입한다. 트리거 이벤트 후의 MemA 로부터 MemB 로의 이러한 성공적인 기입 동작은 레퍼런스 이벤트로서 정의되고, 그 발생에 후속하여 카운터 메모리 유닛 (7) 또는 카운터 유닛 내의 카운터 값이 정의된 제 2 방식으로 변경되고, 그 카운터 값은, 일 예로서, "0" 의 값으로 리셋되는 카운터 값에 대응한다. 그 결과로서, 제 2 통신 유닛 (ECU) 에 의한 질의 동작은 동기화를 위해 카운터 값의 리셋에 링크된다. 그 후에, 제 2 통신 유닛에 의한 데이터 액세스 또는 판독 커맨드가 후속하며, 예를 들어, 그 액세스 또는 커맨드는 제 2 통신 이벤트로서 정의된다. 그 후에, 제 2 데이터 메모리 유닛 (MemB) 내에 현재 저장된 데이터 아이템 및 현재 카운터 값이 센서 유닛 (1) 으로부터 제어 유닛 (ECU; 2) 으로 송신된다. 이 송신은 인터페이스 유닛 ('logic'; 6) 과 (본 예에 따르면) 그 하류에 연결된 드라이버 유닛 (5) 에 의해 영향을 받는다.

따라서, 제어 유닛 (2) 은 각각의 경우에서 정확한 요청 시간에 현재 데이터를 선택하기 위해 제 3 통신 이벤트로 데이터 송신을 트리거한다 (제 1 데이터 메모리 (MemA) 내의 현재 데이터 아이템은 제 2 데이터 메모리 (MemB) 에 기입된다). 제 2 통신 이벤트라고 정의되는 ECU 에 의한 데이터 액세스 후에, MemB 로부터의 이 데이터 아이템은 그 후에 인터페이스 유닛 (6; 'logic') 을 통해 현재 카운터 값과 함께 드라이버 유닛 (5) 에 이용가능하게 되고, 상기 드라이버 유닛은 이들 데이터를 데이터 전송 링크 (3) 를 통해 제어 유닛 (2) 에 송신한다.

또한, 신호 프로세싱 유닛 (4) 은 제 1 상태 정보 프로세싱 모듈 (8) 및 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 에 공급되는 상태 정보 (stat) 를 제공하고, 그 제 1 상태 정보 프로세싱 모듈 (8) 및 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 은 인터페이스 유닛 ('logic'; 6) 에 연결된다. 이들 2개의 상태 정보 프로세싱 모듈들 (8, 9) 은 센서 유닛 (1) 으로부터 제어 유닛 (2) 으로의 상태 정보의 효율적 및 자원 절약적 송신을 허용한다.

센서 유닛 (1) 은 (본 예에 따르면) EEPROM 유닛으로서 설계되고 센서 유닛에 대한 정의된 동작 파라미터들을 저장하는 중앙 메모리 유닛 (Mem1) 을 추가로 갖는다. 이 중앙 메모리 유닛 (Mem1) 은 신호 프로세싱 유닛 (4) 및 인터페이스 유닛 ('logic') 에 또한 연결된다.

본 예에 따르면, 메모리 유닛들 (MemA 및 MemB) 각각은 주된 정보 데이터 아이템 (P1, P2, T1 및 T2) 각각에 대한 레지스터를 포함한다.

옵션적으로, 중앙 메모리 유닛 (Mem1) 은 제어 유닛 (ECU) 이 질의할 수 있고 센서 유닛 (1) 을 명백히 식별하는데 사용될 수 있는 하드웨어 식별 정보 아이템 (ID) 을 포함한다. 이것은 예를 들어, 특정 제어 유닛과 상호 작용하여 (제공되지 않은) 센서 유닛의 사용을 회피하는 것을 가능하게 한다.

신뢰성을 더 증가시키기 위하여, 타당성 검사를 위해 압력 센서 엘리먼트 (SE1 및 SE2) 에 의해 포착되고 신호 프로세싱 유닛 (4) 에 의해 제공되는 압력 값들 (P1 및 P2) 을 비교하기 위한 제어 유닛 (ECU) 이 옵션적으로 제공된다. 아날로그/디지털 컨버터 (ADC) 및/또는 신호 프로세싱 유닛 (4) 은 유사하고 바람직하지 않은 방식으로 압력 신호들에 영향을 주는 것을 배제시킬 수 없다. 따라서, 압력 값들 (P1 및 P2) 은 (본 예에 따르면) 예를 들어, 제어 유닛 (2) 에게 통지된 상대적 오프셋에 의해 또는 서로에 대해 인버스 코딩된 데이터로서 상이한 방식들로 표시 또는 인코딩된다.

또한, 정의된 시간에, 예를 들어 센서 유닛 (1) 의 테스트 모드에서, 하나 이상의 테스트 데이터 아이템들은 테스트 신호 라인들 (Test) 상에 제공되고, 제어 유닛 (2) 이, 일 예로서, 신호 프로세싱 유닛 (4) 의 필터 파라미터들 또는 다른 신호 프로세싱 함수들이 올바르게 동작하고 있는지를 검사하는 것을 허용한다. 본 예에 따르면, 제어 유닛 (2) 은 적절히 저장된 테스트 벡터들 또는 테스트 데이터, 제어 유닛 (2) 에 통지된 것과 연관된 이들 또는 출력 데이터로, 각각의 경우의 런타임에서 이들 테스트 값들을 규정하거나 또는 (센서 유닛 (1) 에서 완전히 구현된) BIST (build-in self test) 를 초기화한다.

멀티플렉서 (Mux) 에서 잘못된 선택 라인 또는 그 함수를 추가로 인지하는 것이 옵션적으로 가능하도록, 예를 들어 압력 모델을 이용하거나 또는 특정 임계값들/차동 임계값들을 이용하여, 특히 테스트 데이터의 프로세싱에 바로 후속하여, 압력 값들 (P1 및 P2) 이 제어 유닛 (2) 에서의 타당성을 위해 검사된다. 일 예로서, 여기에 설명된 통신 시스템이 차량 제동 시스템의 일부이고 센서 유닛 (1) 이 제동 압력 값들을 포착하며 제어 유닛 (2) 이 그 제동 시스템의 전자 제어 유닛으로서 설계되는 경우, 적어도 압력 값들 (P1 및 P2) 에 대한 이 타당성 검사는 "제동 시스템 레벨" 상에서 수행될 수 있다.

각각의 현재 카운터 값 또는 타임 스탬프의 시간 축은 센서 유닛 (1) 및 제어 유닛 (ECU) 양자에게 통지된다. 이 타임 스탬프는 특히 데이터 전송 링크 (3) 를 통한 데이터 송신을 위해, 가능한 샘플/타이밍 및/또는 동기화 오류들이 인지되는 것을 허용한다.

일 예로서, 데이터 전송 링크 (3) 는 단일 데이터 송신 라인만을 포함한다.

옵션적으로, 데이터 메모리 유닛들 (MemA, MemB) 은 예를 들어, 버퍼 저장부 (MemA) 내의 데이터의 메모리 (MemB) 로의 송신 직전의 메모리 (MemA) 내의 데이터를 바로 그 송신 직후의 메모리 (MemB) 내의 데이터와 비교하는데 사용되는 로직 회로를 포함하는, 연관된 송신 유닛 ('transfer') 을 갖는다. 그 결과가 상태 레지스터 ('transfer status') 에 기입된다. 또한, 송신 유닛 ('transfer') 은 로직 회로를 테스트하는데 사용되는 테스트 로직 회로를 갖는다. 본 예에 따르면, 송신 유닛 및/또는 MemB 로의 MemA 로부터의 송신은 MemA 로부터 MemB 로의 테스트 데이터의 송신에 의해 추가로 검사된다.

도 2 는 센서 유닛의 리던던트 상태 정보 프로세싱 모듈들 (8 및 9) 의 설계 및 작동을 예시하기 위해 사용된다. 본 예에 따르면, 이들 각각은 예를 들어, 인터페이스 유닛 (6; 'logic') 에 각각 택일적으로 또는 공동으로 통합되는, 상태 메모리 유닛 (10), 마스킹 메모리 유닛 (11), 상태 프로세싱 엘리먼트 (12) 및 쇼트 상태 메모리 유닛 (13) 을 포함한다. 본 예에 따르면, 상태 메모리 유닛 (10) 에는 여기에 도시되지 않은 신호 프로세싱 유닛 (4) 에 의해 각각의 상태 데이터 아이템 (stat) 이 공급되고, 상기 상태 데이터 아이템이 상태 메모리 유닛들 (10) 내에 저장된다. 이들은 상태 데이터 아이템 (stat) 이 각각의 마스킹 메모리 유닛 (11) 에 이용가능하게 하고, 그 각각의 마스킹 메모리 유닛 (11) 은 비트 마스크를 저장하여, 그 결과로서, 상태 데이터 아이템 (stat) 이 각각의 비트 마스크와 AND 되거나, 또는 비트 마스크가 정의된 상태 비트들 또는 상태 정보를 선택한다. 이 목적을 위해, 마스킹 메모리 유닛 (11) 은 각각의 로직 회로 (미도시) 또는 선택 회로를 갖는다. 본 발명에 따르면, 이 로직 회로 또는 선택 회로는 상태 데이터 아이템의 각각의 비트가 비트 마스크의 각각의 비트와 AND 되도록 설계된 AND 로직 회로를 특히 포함한다.

그 결과의 선택적 상태 데이터 아이템 (sel-stat) 이 상태 프로세싱 엘리먼트 (12) 에서 프로세싱되어서, 선택적 상태 데이터 아이템 (sel-stat) 보다 더 짧은 데이터 워드 길이를 갖는 쇼트 상태 데이터 아이템 (k-stat) 이 제공된다. 본 예에 따르면, 상태 프로세싱 엘리먼트 (12) 는 선택적 상태 데이터 아이템 (sel-stat) 의 각각의 비트들을 OR 하도록 설계된다. 쇼트 상태 데이터 아이템 (k-stat) 은 쇼트 상태 메모리 유닛 (13) 내에 저장되고 인터페이스 유닛 (6) 에 이용가능하게 된다. 본 예에 따르면, 선택적 상태 데이터 아이템의 각각의 비트들의 예시적인 OR 는 쇼트 상태 데이터 아이템 (k-stat) 이 하나의 비트만을 포함하는 것을 의미하고, 그 하나의 비트는 마스킹 메모리 유닛에 의해 선택되는 상태 비트들 중 하나 이상의 상태 비트, 즉, 적어도 하나의 상태 비트가 "1" 의 값을 갖는지를 나타내는 정보 아이템을 포함한다. 각각의 상태 정보 프로세싱 모듈 (8, 9) 내의 쇼트 상태 데이터 아이템 (k-stat) 또는 공통의 총 쇼트 상태 데이터 아이템이 제 2 통신 유닛 (여기에 도시되지 않음) 에 전송된다. 후자가 오류 또는 바람직하지 않은 상태의 발생을 식별하는 경우, 인터페이스 유닛 (6) 은 상태 메모리 유닛들 중 하나 또는 양자를 판독하여 각각의 완전한 상태 데이터 아이템을 제 2 통신 유닛에 전송한다. 인터페이스 유닛 (6) 은 판독 및 기입 액세스가 가능하도록 설계 및 마스킹 메모리 유닛 (12) 에 연결된다. 기입 액세스 또는 비트 마스크의 변경 또는 기입은 상태 데이터 아이템의 각각의 상태 비트들의 선택이 규정되는 것을 허용한다.

일 예로서, 인터페이스 유닛 (6) 은 테스트 유닛 (미도시) 을 갖고, 그 테스트 유닛은 테스트 데이터를 자동으로 제공하거나 또는 테스트 데이터, 특정 선호에 따르면, 제 2 통신 유닛에 의해 제공되는 테스트 데이터를 포워딩 및/또는 프로세싱하도록 설계된다. 이들 테스트 데이터는 각각 인터페이스 유닛에 의해 상태 정보 프로세싱 모듈들 (8, 9) 의 상태 메모리 유닛에 기입되고, 그 결과가 예상 결과와 관련하여 평가된다. 따라서, 상태 정보 프로세싱 모듈들 (8, 9) 의 동작을 테스트하는 것이 가능하다.

다른 예로서, 상태 정보 프로세싱 모듈들 (8, 9) 은 어떤 쇼트 상태 메모리 유닛들도 갖고 있지 않지만, 오히려 각각의 쇼트 상태 데이터 아이템 (k-stat) 이 인터페이스 유닛에 이용가능하게 되고, 그 인터페이스 유닛은 예를 들어, 이들 2개의 쇼트 상태 데이터 아이템들 (k-stat) 을 OR 하고, 이와 같이 그로부터 유도되고 제 2 통신 유닛에게 송신되는 총 쇼트 상태 데이터 아이템을 생성하도록 설계된다.

Claims (12)

1. 전자 통신 유닛 (1) 에 대한 상태 정보를 상태 데이터 아이템 (stat) 의 형태로 저장하는 상태 메모리 유닛 (10) 을 갖는 제 1 상태 정보 프로세싱 모듈 (8) 을 적어도 포함하는, 센서 및/또는 액추에이터 유닛의 형태의 전자 통신 유닛 (1) 으로서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 은 상기 상태 메모리 유닛 (10) 에 연결된 마스킹 메모리 유닛 (11) 및 상기 마스킹 메모리 유닛 (11) 에 연결된 상태 프로세싱 엘리먼트 (12) 를 더 포함하고,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 은, 상기 상태 데이터 아이템 (stat) 으로부터의 적어도 하나의 상태 정보 아이템이 상기 마스킹 메모리 유닛 (11) 에 의해 선택되고, 그 결과의 선택적 상태 데이터 아이템 (sel-stat) 이 상태 프로세싱 엘리먼트 (12) 에 의해 프로세싱되어, 상기 상태 프로세싱 엘리먼트의 출력이 상기 선택적 상태 데이터 아이템 (sel-stat) 보다 더 짧은 데이터 워드 길이를 갖는 쇼트 상태 데이터 아이템 (k-stat) 을 제공하도록 설계된 것을 특징으로 하는 전자 통신 유닛.
2. 제 1 항에 있어서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 은, 상기 상태 프로세싱 엘리먼트 (12) 에 연결되고 상기 쇼트 상태 데이터 아이템 (k-stat) 이 기입되는 쇼트 상태 메모리 유닛 (13) 을 추가로 갖는 것을 특징으로 하는 전자 통신 유닛.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 의 상기 상태 프로세싱 엘리먼트 (12) 의 출력부 및/또는 상기 쇼트 상태 메모리 유닛 (13) 의 출력부에 연결되고, 상기 제 1 상태 정보 프로세싱 모듈의 상기 마스킹 메모리 유닛 (11) 에 연결되어, 상기 마스킹 메모리 유닛 (11) 내에 저장된 비트 마스크를 변경 및/또는 오버라이트할 수 있도록 하는 인터페이스 유닛 (6) 을 포함하고,
   그 결과로서, 상기 인터페이스 유닛 (6) 에 상기 쇼트 상태 데이터 아이템 (k-stat) 의 형태의 정보가 제공되는지에 관한 상태 타입들의 선택을 커스터마이즈하는 것이 가능한 것을 특징으로 하는 전자 통신 유닛.
4. 제 3 항에 있어서,
   상기 인터페이스 유닛 (6) 은 또한, 상기 제 1 상태 정보 프로세싱 모듈 (8) 의 상기 상태 메모리 유닛 (10) 에 연결되어, 상기 상태 메모리 유닛 (10) 에 기입할 수 있도록 하고, 그 결과로서, 상기 상태 메모리 유닛 (10) 에 테스트 상태 데이터 아이템을 기입하는 것이 가능한 것을 특징으로 하는 전자 통신 유닛.
5. 제 3 항 또는 제 4 항에 있어서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 에 기초하여 본질적으로 설계되고 본질적으로 동일한 방법으로 상기 인터페이스 유닛 (6) 에 또한 연결되는 적어도 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 을 추가로 갖는 것을 특징으로 하는 전자 통신 유닛.
6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
   상기 전자 통신 유닛은 제 1 통신 유닛 (1) 으로서 통신 시스템의 일부이고 적어도 하나의 제 2 통신 유닛 (2) 에 연결되며,
   상기 제 1 통신 유닛 (1) 의 상기 인터페이스 유닛 (6) 은, 상기 제 1 상태 정보 프로세싱 모듈 (8) 및/또는 상기 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 내의 상기 쇼트 상태 데이터 아이템 (k-stat) 및/또는 이들 데이터 아이템들 중 하나 또는 양자로부터 유도된 총 쇼트 상태 데이터 아이템을 상기 제 2 통신 유닛 (2) 에 송신할 수 있도록 설계된 것을 특징으로 하는 전자 통신 유닛.
7. 제 6 항에 있어서,
   상기 제 1 통신 유닛 (1) 의 상기 인터페이스 유닛 (6) 은, 상기 제 2 통신 유닛 (2) 으로부터 수신된 테스트 상태 데이터 아이템을 상기 제 1 상태 정보 프로세싱 모듈 (8) 및/또는 상기 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 의 상기 상태 메모리 유닛 (10) 에 바로 또는 변형된 형태로 기입한 후에, 그 결과의 쇼트 상태 데이터 아이템들 (k-stat) 중 적어도 하나 및/또는 상기 쇼트 상태 데이터 아이템들 (k-stat) 로부터 유도된 총 쇼트 상태 데이터 아이템을 상기 제 2 통신 유닛 (2) 에 송신하도록 설계된 것을 특징으로 하는 전자 통신 유닛.
8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 및/또는 상기 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 의 상기 상태 메모리 유닛들 (10) 은, 상기 전자 통신 유닛 (1) 자체가 제공하는 상태 정보와 적어도 관련하여, 상기 2개의 상태 메모리 유닛들로부터의 각각의 상태 데이터 (stat) 가 서로 인버팅된 데이터 워드들의 형태로 존재하도록 연결 및/또는 작동되는 것을 특징으로 하는 전자 통신 유닛.
9. 제 1 통신 유닛 (1) 이 상기 제 1 통신 유닛 (1) 으로부터의 상태 정보를 상태 데이터 아이템 (stat) 의 형태로 저장하는 상태 메모리 유닛 (10) 을 갖는 제 1 상태 정보 프로세싱 모듈 (8) 을 적어도 갖는, 센서 및/또는 액추에이터 유닛의 형태로 존재하는 상기 제 1 통신 유닛 (1), 특히 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 전자 통신 유닛으로부터의 상태 정보의 송신 방법으로서,
   상기 제 1 상태 정보 프로세싱 모듈 (8) 내의 상기 상태 데이터 아이템 (stat) 으로부터의 적어도 하나의 상태 정보 아이템이 마스킹 메모리 유닛 (11) 에 의해 선택된 후에, 그 결과의 선택적 상태 데이터 아이템 (sel-stat) 이 상태 프로세싱 엘리먼트 (12) 에 의해 프로세싱되어, 상기 상태 프로세싱 엘리먼트가 상기 선택적 상태 데이터 아이템 (sel-stat) 보다 더 짧은 데이터 워드 길이를 갖는 쇼트 상태 데이터 아이템 (k-stat) 을 제공하는 것을 특징으로 하는 상태 정보의 송신 방법.
10. 제 9 항에 있어서,
    적어도 하나의 상기 쇼트 상태 데이터 아이템 (k-stat) 은 인터페이스 유닛 (6) 을 통해 제 2 통신 유닛 (2) 에게 송신되는 것을 특징으로 하는 상태 정보의 송신 방법.
11. 제 10 항에 있어서,
    상기 제 2 통신 유닛 (2) 은 상기 쇼트 상태 데이터 아이템 (k-stat) 을 해석하여 상기 쇼트 상태 데이터 아이템이 상기 제 2 통신 유닛 (2) 이 반응할 필요가 있음을 나타내는 정보 아이템을 포함하는지를 결정하고, 그 후에, 상기 제 2 통신 유닛 (2) 이 반응할 필요가 있는지에 관한 상기 정보 아이템의 존재가 식별되는 경우, 상기 제 2 통신 유닛 (2) 은 상기 제 1 상태 정보 프로세싱 모듈 (8) 및/또는 제 2 리던던트 상태 정보 프로세싱 모듈 (9) 내의 상기 상태 데이터 아이템 (stat) 을 적어도 요청 또는 판독하고/하거나 상기 제 2 통신 유닛 (2) 이 그 자신을 또 다른 동작 모드, 특히 긴급 동작 모드로 자동으로 위치시키는 것을 특징으로 하는 상태 정보의 송신 방법.
12. 제 1 항 내지 제 8 항 중 어느 한 항에 기재된 전자 통신 유닛이 차량, 특히 차량 제동 시스템 및/또는 차량 전자 안정성 제어 시스템에서 사용되는, 전자 통신 유닛의 사용.

Images