KR20110119006A - 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20110119006A
KR20110119006A KR1020100038457A KR20100038457A KR20110119006A KR 20110119006 A KR20110119006 A KR 20110119006A KR 1020100038457 A KR1020100038457 A KR 1020100038457A KR 20100038457 A KR20100038457 A KR 20100038457A KR 20110119006 A KR20110119006 A KR 20110119006A
Authority
KR
South Korea
Prior art keywords
sustain
electrode
front substrate
electrodes
disposed
Prior art date
Application number
KR1020100038457A
Other languages
English (en)
Other versions
KR101774360B1 (ko
Inventor
정연진
윤초롬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020100038457A priority Critical patent/KR101774360B1/ko
Publication of KR20110119006A publication Critical patent/KR20110119006A/ko
Application granted granted Critical
Publication of KR101774360B1 publication Critical patent/KR101774360B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/48—Sealing, e.g. seals specially adapted for leading-in conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 전면기판, 상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극 및 상기 전면기판에 대항되게 배치되는 후면기판을 포함하고, 유효 영역(Active Area)에서 서로 인접하게 배치되는 적어도 두 개의 상기 서스테인 전극은 상기 유효 영역외곽의 패드 영역(Pad Area)에서 하나로 병합될 수 있다.

Description

플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널{Plasma Display Panel and Multi Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널에 관한 것이다.
플라즈마 디스플레이 패널은 격벽으로 구획된 방전 셀(Cell) 내에 형성된 형광체 층을 포함하고, 아울러 복수의 전극(Electrode)을 포함한다.
플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명은 적어도 두 개의 서스테인 전극을 패드 영역(Pad Area, PA)에서 병합하는 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널은 전면기판, 상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극 및 상기 전면기판에 대항되게 배치되는 후면기판을 포함하고, 유효 영역(Active Area)에서 서로 인접하게 배치되는 적어도 두 개의 상기 서스테인 전극은 상기 유효 영역외곽의 패드 영역(Pad Area)에서 하나로 병합될 수 있다.
또한, 상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion)를 더 포함하고, 상기 패드 영역의 상기 실부의 외곽에 위치하고, 상기 유효 영역은 상기 실부의 내측에 위치할 수 있다.
또한, 상기 서스테인 전극은 상기 유효 영역에서 서로 인접하게 배치되는 제 1 서스테인 전극과 제 2 서스테인 전극을 포함하고, 상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극은 상기 패드 영역에서 하나로 병합될 수 있다.
또한, 상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극은 서로 다른 방전셀에 대응될 수 있다.
또한, 상기 실부와 중첩(Overlap)되는 영역에서 상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극 간의 간격은 점진적으로 작아질 수 있다.
또한, 상기 패드 영역에서 상기 스캔 전극과 상기 서스테인 전극은 나란하게 배치될 수 있다.
또한, 상기 패드 영역에서 상기 스캔 전극은 상기 서스테인 전극보다 더 연장될 수 있다.
또한, 상기 패드 영역에서 복수의 상기 서스테인 전극 중 적어도 하나의 폭은 상기 스캔 전극의 폭보다 넓을 수 있다.
또한, 상기 유효 영역에서 적어도 두 개의 상기 스캔 전극이 서로 인접하게 배치되고, 적어도 두 개의 상기 서스테인 전극이 서로 인접하게 배치될 수 있다.
또한, 상기 전면기판과 상기 후면기판의 사이에는 방전셀을 구획하는 격벽이 더 배치되고, 상기 유효 영역은 상기 격벽이 형성되는 영역에 대응될 수 있다.
또한, 본 발명에 따른 다른 플라즈마 디스플레이 패널은 전면기판, 상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극, 상기 전면기판에 대항되게 배치되는 후면기판 및 상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion)를 포함하고, 상기 전면기판의 제 1 단변(First Short Side)측에서 상기 스캔 전극과 상기 서스테인 전극은 상기 실부의 외곽까지 연장되고, 상기 실부의 외곽의 적어도 하나의 서스테인 전극은 상기 실부의 내측에서 복수개로 분할되는 부분을 포함할 수 있다.
또한, 상기 실부의 내측에서 적어도 두 개의 상기 스캔 전극이 서로 인접하게 배치되고 적어도 두 개의 상기 서스테인 전극이 서로 인접하게 배치되는 부분을 포함할 수 있다.
또한, 상기 전면기판의 상기 제 1 단변과 상기 스캔 전극 간의 간격은 상기 전면기판의 상기 제 1 단변과 상기 서스테인 전극 간의 간격보다 작을 수 있다.
또한, 상기 전면기판의 상기 제 1 단변에 대항되는 상기 전면기판의 제 2 단변(Second Short Side)측에는 적어도 두 개의 상기 서스테인 전극과 공통 연결되는 서스테인 바 전극(Sustain Bar Electrode)이 배치될 수 있다.
또한, 본 발명에 따른 멀티 플라즈마 디스플레이 패널은 인접하게 배치되는 복수의 플라즈마 디스플레이 패널을 포함하는 멀티 플라즈마 디스플레이 패널에 있어서, 복수의 상기 플라즈마 디스플레이 패널은 각각 전면기판, 상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극 및 상기 전면기판에 대항되게 배치되는 후면기판을 포함하고, 유효 영역(Active Area)에서 서로 인접하게 배치되는 적어도 두 개의 상기 서스테인 전극은 상기 유효 영역외곽의 패드 영역(Pad Area)에서 하나로 병합될 수 있다.
또한, 복수의 상기 플라즈마 디스플레이 패널은 서로 인접하게 배치되는 제 1 패널과 제 2 패널을 포함하고, 상기 제 1 패널의 일측의 상기 패드 영역에서 적어도 두 개의 상기 서스테인 전극이 병합되고, 상기 제 2 패널의 일측의 상기 패드 영역에서 적어도 두 개의 상기 서스테인 전극이 병합되고, 상기 제 1 패널의 상기 일측에 대항되는 타측과 상기 제 2 패널의 상기 일측에 대항되는 타측이 서로 인접하게 배치될 수 있다.
또한, 본 발명에 따른 다른 멀티 플라즈마 디스플레이 패널은 인접하게 배치되는 복수의 플라즈마 디스플레이 패널을 포함하는 멀티 플라즈마 디스플레이 패널에 있어서, 복수의 상기 플라즈마 디스플레이 패널은 각각 전면기판, 상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극, 상기 전면기판에 대항되게 배치되는 후면기판 및 상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion)를 포함하고, 상기 전면기판의 제 1 단변(First Short Side)측에서 상기 스캔 전극과 상기 서스테인 전극은 상기 실부의 외곽까지 연장되고, 상기 실부의 외곽의 적어도 하나의 서스테인 전극은 상기 실부의 내측에서 복수개로 분할되는 부분을 포함할 수 있다.
또한, 복수의 상기 플라즈마 디스플레이 패널은 서로 인접하게 배치되는 제 1 패널과 제 2 패널을 포함하고, 상기 제 1 패널의 상기 전면기판의 상기 제 2 단변(Second Short Side)과 상기 제 2 패널의 상기 전면기판의 상기 제 2 단변이 서로 인접하게 배치될 수 있다.
본 발명에 따른 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널은 적어도 두 개의 서스테인 전극을 패드 영역(Pad Area, PA)에서 병합함으로써 패드 영역에서 전극 간의 간격을 넓게 하여 전극 간의 단락(Short)를 방지하는 효과가 있다.
도 1 내지 도 5는 플라즈마 디스플레이 패널의 구조 및 구동방법에 대해 설명하기 위한 도면;
도 6 내지 도 19는 본 발명에 따른 플라즈마 디스플레이 패널의 구조를 보다 상세히 설명하기 위한 도면; 및
도 20 내지 도 23에 본 발명에 따른 멀티 플라즈마 디스플레이 패널에 대해 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해될 수 있다.
본 발명을 설명함에 있어서 제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지 않을 수 있다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함할 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급되는 경우는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해될 수 있다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것으로서, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 수 있다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석될 수 있으며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않을 수 있다.
아울러, 이하의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 보다 완전하게 설명하기 위해서 제공되는 것으로서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1 내지 도 5는 플라즈마 디스플레이 패널의 구조 및 구동방법에 대해 설명하기 위한 도면이다.
플라즈마 디스플레이 패널(100)은 복수의 서브필드(Subfield)를 포함하는 프레임(Frame)으로 영상을 구현할 수 있다.
자세하게는, 도 1과 같이 플라즈마 디스플레이 패널(100)은 복수의 제 1 전극(202(Y), 203(Z))과 교차하는 복수의 제 2 전극(213, X)이 형성되는 후면 기판(211)을 포함할 수 있다.
여기서, 제 1 전극(202, 203)은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 포함할 수 있고, 제 2 전극(211)은 어드레스 전극이라고 할 수 있다.
스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성된 전면 기판(201)에는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시키는 상부 유전체 층(204)이 배치될 수 있다.
상부 유전체 층(204)이 형성된 전면 기판(201)에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성될 수 있다. 이러한 보호 층(205)은 2차 전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
후면 기판(211) 상에는 어드레스 전극(213, X)이 형성되고, 이러한 어드레스 전극(213, X)이 형성된 후면 기판(211)의 상부에는 어드레스 전극(213, X)을 덮으며 어드레스 전극(213, X)을 절연시키는 하부 유전체 층(215)이 형성될 수 있다.
하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 형성될 수 있다. 이에 따라, 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R)광을 방출하는 제 1 방전 셀, 청색(Blue : B)광을 방출하는 제 2 방전 셀 및 녹색(Green : G)광을 방출하는 제 3 방전 셀 등이 형성될 수 있다.
한편, 방전셀에서는 어드레스 전극(213)이 스캔 전극(202) 및 서스테인 전극(203)과 교차할 수 있다. 즉, 방전셀은 어드레스 전극(213)이 스캔 전극(202) 및 서스테인 전극(203)과 교차하는 지점에 형성되는 것이다.
격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워질 수 있다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 형성될 수 있다. 예를 들면, 적색 광을 발생시키는 제 1 형광체 층, 청색 광을 발생시키는 제 2 형광체 층 및 녹색 광을 발생시키는 제 3 형광체 층이 형성될 수 있다.
또한, 후면 기판(211) 상에 형성되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있을 것이다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있을 것이다.
스캔 전극(202), 서스테인 전극(203) 및 어드레스 전극(213) 중 적어도 하나로 소정의 신호가 공급되면 방전셀 내에서는 방전이 발생할 수 있다. 이와 같이, 방전셀 내에서 방전이 발생하게 되면, 방전셀 내에 채워진 방전 가스에 의해 자외선이 발생할 수 있고, 이러한 자외선이 형광체층(214)의 형광체 입자에 조사될 수 있다. 그러면, 자외선이 조사된 형광체 입자가 가시광선을 발산함으로써 플라즈마 디스플레이 패널(100)의 화면에는 소정의 영상이 표시될 수 있는 것이다.
플라즈마 디스플레이 패널에서 영상의 계조를 구현하기 위한 영상 프레임(Frame)에 대해 살펴보면 아래와 같다.
도 2를 살펴보면 영상의 계조(Gray Level)를 구현하기 위한 프레임은 복수의 서브필드(Subfield, SF1~SF8)를 포함할 수 있다.
아울러, 복수의 서브필드는 방전셀을 방전이 발생하지 않을 방전셀을 선택하거나 혹은 방전이 발생하는 방전셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)을 포함할 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 예컨대 하나의 프레임은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 어드레스 기간과 서스테인 기간을 포함할 수 있다.
또는, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 초기화를 위한 리셋 기간을 더 포함하는 것도 가능하다.
아울러, 프레임의 복수의 서브필드 중 적어도 하나의 서브필드는 서스테인 기간을 포함하지 않을 수 있다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 가중치를 부여할 수 있다. 예를 들면, 제 1 서브필드의 가중치를 20으로 설정하고, 제 2 서브필드의 가중치를 21로 설정하는 방법으로 각 서브필드의 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 설정할 수 있다. 이와 같이 각 서브필드에서 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써 다양한 영상의 계조를 구현할 수 있다.
여기, 도 2에서는 하나의 영상 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 영상 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제 1 서브필드부터 제 12 서브필드까지의 12개의 서브필드로 하나의 영상 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 영상 프레임을 구성할 수도 있는 것이다.
또한, 여기 도 2에서는 하나의 영상 프레임에서 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 영상 프레임에서 서브필드들이 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
플라즈마 디스플레이 패널을 구동시키기 위한 구동파형에 대해 살펴보면 아래와 같다.
도 3을 살펴보면, 프레임(Frame)의 복수의 서브필드(Sub-Field) 중 적어도 하나의 서브필드의 초기화를 위한 리셋 기간(Reset Period : RP)에서는 스캔 전극(Y)으로 리셋 신호(RS)를 공급할 수 있다. 여기서, 리셋 신호(RS)는 전압이 점진적으로 상승하는 상승 램프 신호(Ramp-Up : RU) 및 전압이 점진적으로 하강하는 하강 램프 신호(Ramp-Down : RD)를 포함할 수 있다.
예를 들면, 리셋 기간의 셋업 기간(SU)에서는 스캔 전극에 상승 램프 신호(RU)가 공급되고, 셋업 기간 이후의 셋다운 기간(SD)에서는 스캔 전극에 하강 램프 신호(RD)가 공급될 수 있다.
스캔 전극에 상승 램프 신호가 공급되면, 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 벽 전하(Wall Charge)의 분포가 균일해질 수 있다.
상승 램프 신호가 공급된 이후, 스캔 전극에 하강 램프 신호가 공급되면, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류될 수 있다.
리셋 기간 이후의 어드레스 기간(AP)에서는 하강 램프 신호의 최저 전압보다는 높은 전압을 갖는 스캔 기준 신호(Ybias)가 스캔 전극에 공급될 수 있다.
또한, 어드레스 기간에서는 스캔 기준 신호(Ybias)의 전압으로부터 하강하는 스캔 신호(Sc)가 스캔 전극에 공급될 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극(X)에 데이터 신호(Dt)가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
아울러, 어드레스 방전이 발생하는 어드레스 기간에서 서스테인 전극에는 스캔 전극과 어드레스 전극 사이에서 어드레스 방전이 효과적으로 발생하도록 하기 위해 서스테인 기준 신호(Zbias)신호를 공급할 수 있다.
어드레스 기간 이후의 서스테인 기간(SP)에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호(SUS)가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
도 4를 살펴보면, 스캔 전극(202)과 서스테인 전극(203)은 투명 전극(Transparent Electrode : 202a, 203a)과 이러한 투명 전극(202a, 203a)의 상부에 배치되는 버스 전극(Bus Electrode : 202b, 203b)을 포함할 수 있다.
여기서, 투명전극(202a, 203a)은 실질적으로 투명한 재질, 예컨대 인듐주석산화물(Indium Tin Oxide, ITO) 재질을 포함할 수 있다.
아울러, 버스전극(202b, 203b)은 은(Ag) 등의 전기 전도성이 우수한 재질을 포함할 수 있다.
이러한 경우에는, 버스 전극(202b, 203b)에 의한 광의 반사를 방지하기 위해 투명 전극(202a, 203a)과 버스 전극(202b, 203b)의 사이에 블랙 층(500, 510)을 배치할 수 있다.
또는, 도 5의 경우와 같이 스캔 전극(202)과 서스테인 전극(203)이 투명전극을 포함하지 않는 ITO-Less 전극인 경우에도 스캔 전극(202)과 서스테인 전극(203)과 전면기판(201)의 사이에 블랙층(600, 610)을 형성할 수 있다.
도 6 내지 도 19는 본 발명에 따른 플라즈마 디스플레이 패널의 구조를 보다 상세히 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 부분의 설명은 생략한다. 예컨대, 이하의 스캔 전극과 서스테인 전극은 앞선 도 4 및/또는 도 5와 같은 구조를 갖는 경우가 가능한 것이다.
도 6을 살펴보면, 유효 영역(Active Area, AA)에서 적어도 두 개의 스캔 전극(Y)이 서로 인접하게 배치되고, 적어도 두 개의 서스테인 전극(Z)이 서로 인접하게 배치되는 것이 가능하다. 예컨대, 유효 영역(AA)에서 제 2 스캔 전극(Y2)과 제 3 스캔 전극(Y3)이 서로 인접하게 배치되고, 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2)이 서로 인접하게 배치될 수 있다.
이러한 경우, 동일한 패턴의 서스테인 신호가 공급되는 두 개의 전극을 연속하게 배치함으로써 전압 차이에 따른 커패시턴스(Capacitance)의 크기를 줄임으로써 구동을 안정시킬 수 있다.
아울러, 유효 영역에서 서로 인접하게 배치되는 적어도 두 개의 서스테인 전극(Z)은 유효 영역(AA)외곽의 패드 영역(Pad Area, PA)에서 하나로 병합되는 것이 바람직할 수 있다.
예컨대, 유효 영역(AA)에 배치되는 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2)이 전면기판(201)의 제 1 단변(First Short Side, SS1)측의 패드 영역(PA)에서 하나로 병합될 수 있다.
아울러, 유효 영역(PA)에서는 스캔 전극(202) 및 서스테인 전극(203)이 전면 기판(201)의 제 1 장변(First Long Side, LS1) 및 제 2 장변(Second Long Side, LS2)과 나란한 방향으로 배치될 수 있다.
아울러, 패드 영역(PA)에서는 스캔 전극(202) 및 서스테인 전극(203)이 외부의 구동부(Driver)와 전기적으로 연결될 수 있다. 이를 위해, 패드 영역(PA)에서는 스캔 전극(202) 및 서스테인 전극(203)이 외부로 노출될 수 있다.
예를 들면, 도 7의 경우와 같이, 스캔 전극(202) 및 서스테인 전극(203)은 전면기판(201)에서 실부(400)의 외부로 연장되어 노출될 수 있다. 여기서, 실부(400)는 전면기판(201)과 후면기판(211)의 사이에서 격벽(212)의 외곽에 배치되어 전면기판(201)과 후면기판(211)을 합착시킬 수 있다.
또한, 스캔 전극(202) 및 서스테인 전극(203)의 노출된 부분에 전극(510)을 포함하는 연성기판((Flexible Circuit, 500)이 부착될 수 있다. 이러한 연성기판(500)은 도시하지는 않았지만 후면기판(211)의 후면에 배치되는 구동부에 전기적으로 연결될 수 있다. 이에 따라, 스캔 전극(202) 및 서스테인 전극(203)이 구동부와 전기적으로 연결되는 것이 가능한 것이다.
유효 영역(AA)은 영상을 표시하기 위한 방전셀이 형성되는 영역이다. 따라서, 패드 영역(PA)과 유효 영역(AA)의 사이에 실부(400)가 배치되는 것이 바람직할 수 있다. 패드 영역(PA)과 유효 영역(AA)의 사이 영역을 더미 영역(Dummy Area)이라고 하는 것도 가능하다.
패드 영역(PA)과 유효 영역(AA)의 사이 영역에서는 스캔 전극(202) 및 서스테인 전극(203)이 유효 영역을 기준으로 할 때, 사선 방향으로 배치될 수 있다. 이에 따라, 패드 영역(PA)에서는 스캔 전극(202) 및 서스테인 전극(203)이 근접하게 모일 수 있기 때문에 스캔 전극(202)과 서스테인 전극(203)을 보다 용이하게 연성기판(500)에 연결할 수 있다.
아울러, 도 6 내지 도 7의 경우와 같이 스캔 전극(202)과 서스테인 전극(203)은 동일한 패드 영역(PA)에서 외부로 노출될 수 있다. 예컨대, 도 6의 경우와 같이, 전면기판(201)의 제 1 단변(SS1)측에 배치되는 패드 영역(PA)에서 스캔 전극(202)과 서스테인 전극(203)이 함께 외부로 노출될 수 있다. 즉, 전면기판(201)의 제 1 단변(SS1)측에 배치되는 패드 영역(PA)에서 스캔 전극(202)과 서스테인 전극(203)이 나란하게 배치될 수 있는 것이다.
이러한 경우, 스캔 전극(202)과 서스테인 전극(203)은 모두 전면기판(201)의 제 1 단변(SS1)측에서 연성기판(500)과 연결될 수 있다.
이에 따라, 도 8의 경우와 같이, 패널(100)의 제 1 단변(SS1)측에 스캔/서스테인 공통 구동부(S/CㆍD, 810)가 배치되고, 이러한 스캔/서스테인 공통 구동부(810)가 스캔 전극(202) 및 서스테인 전극(203)에 구동신호를 공급하는 것이 가능하다. 이처럼, 스캔/서스테인 공통 구동부(810)를 이용하여 스캔 전극(202) 및 서스테인 전극(203)에 모두 구동신호를 공급함으로써 구동부의 개수를 줄이고, 이에 따라 제조 단가를 저감시킬 수 있다.
도 8에서 설명하지 않은 부호 800은 어드레스 전극(X1~Xm)으로 구동신호를 공급하는 데이터 구동부(DㆍD)이다.
서스테인 전극(203)에 대해 보다 상세히 설명하면 아래와 같다.
도 9를 살펴보면, 유효 영역(AA)에서 분리되어 있던 제 1 서스테인 전극(Z1)과 서스테인 전극(Z2)이 패드 영역(PA)에서는 제 1 공통 서스테인 전극(Zc1)으로 병합될 수 있다.
여기서, 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2)은 서로 다른 방전셀에 배치될 수 있다. 예컨대, 제 1 서스테인 전극(Z1)은 제 1 방전셀(900)에 배치되고, 제 2 서스테인 전극(Z2)은 제 2 방전셀(910)에 배치될 수 있다. 즉, 유효 영역(AA)에서 서로 다른 방전셀에 배치되었던 적어도 두 개의 서스테인 전극이 패드 영역(PA)에서는 하나로 병합될 수 있는 것이다.
유효 영역(AA)의 관점에서 보면, 패드 영역(PA)에 배치되는 적어도 하나의 서스테인 전극은 유효 영역(AA)에서 서로 다른 방전셀에 대응되도록 복수개로 분할되는 것으로도 볼 수 있다.
상기와 같은 경우, 패드 영역(PA)에서 인접하는 두 개의 전극 사이의 간격이 충분히 넓을 수 있다. 예컨대, 제 1 스캔 전극(Y1)과 제 1 공통 서스테인 전극(Zc1) 사이의 간격(D1)이 충분히 넓을 수 있다. 이에 따라, 연성기판(500)을 패드 영역(PA)에 부착시키는 공정에서 정렬(Align)이 틀어지더라도 인접하는 두 개의 전극이 단락(Short)되는 것을 방지할 수 있다.
반면에, 도 10의 본 발명과는 다른 비교예에서는 유효 영역(AA)에 배치되는 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2)이 패드 영역(PA)까지 분리된 상태로 연장될 수 있다.
이러한 경우, 패드 영역(PA)에서 인접하는 두 개의 전극 사이의 간격, 예컨대 제 1 스캔 전극(Y1)과 제 1 서스테인 전극(Z1) 간의 간격(D2)이 과도하게 작아짐으로써 연성기판(500)을 패드 영역(PA)에 부착시키는 공정에서 정렬(Align)이 틀어지는 경우 제 1 스캔 전극(Y1)과 제 1 서스테인 전극(Z1)이 단락될 가능성이 높다.
또한, 패드 영역(PA)과 유효 영역(AA)의 사이에는 실부(400)가 배치될 수 있다. 즉, 패드 영역(PA)은 실부(400)의 외곽에 위치하고, 유효 영역(AA)은 실부(400)의 내측에 위치할 수 있다. 이에 따라, 실부(400)가 패드 영역(PA)과 유효 영역(AA)을 구분하는 것이 가능하다.
아울러, 유효 영역(AA)을 격벽(212)이 형성된 영역, 바람직하게는 격벽(212)에 의해 방전셀이 구획된 영역에 대응될 수 있다.
아울러, 실부(400)는 패드 영역(PA)과 유효 영역(AA)의 사이 영역에서 스캔 전극(202) 및 서스테인 전극(203)이 사선방향 배치되는 부분과 중첩될 수 있다. 바람직하게는, 스캔 전극(202) 및 서스테인 전극(203)이 사선방향 배치되는 부분은 실부(400)에 의해 가려질 수 있다.
이에 따라, 실부(400)와 중첩(Overlap)되는 영역에서 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2) 간의 간격은 점진적으로 작아질 수 있다.
또는, 도 12의 경우와 같이, 실부(400)는 스캔 전극(202) 및 서스테인 전극(203)이 사선방향 배치되는 부분의 일부에 형성되는 것도 가능하다.
또한, 패드 영역(PA)에서 스캔 전극(Y)은 서스테인 전극(Z)의 길이는 서로 다를 수 있다. 바람직하게는, 패드 영역(PA)에서 스캔 전극(Y)은 서스테인 전극(Z)보다 더 연장될 수 있다. 예를 들면, 도 13의 경우와 같이, 제 1 스캔 전극(Y1)은 제 1 공통 서스테인 전극(Zc1)보다 소정 거리(D3)만큼 더 연장될 수 있다. 이에 따라, 전면기판(201)의 일측, 예컨대 제 1 단변(SS1)과 제 1 스캔 전극(Y1) 사이의 간격(D4)은 전면기판(201)의 제 1 단변(SS1)과 제 1 공통 서스테인 전극(Zc1) 사이의 간격(D5)보다 작을 수 있다.
이러한 경우, 연성기판(500)을 패드 영역(PA)에 부착시키는 공정에서 두 개의 전극이 단락(Short)되는 것을 더욱 방지할 수 있다.
아울러, 인접하는 두 개의 전극의 전기적 단락을 더욱 효과적으로 방지하기 위해 연성기판(500)의 구조도 변경될 수 있다.
예컨대, 도 14의 경우와 같이, 연성기판(500)은 제 1 층(513), 제 1 층(513)에 배치되는 제 1 연결전극(511), 제 2 층(514), 제 2 층(514)에 배치되는 제 2 연결전극(512)을 포함할 수 있다. 아울러, 연성기판(500)에서 제 1 층(513)을 제 2 층(514)에 비해 더 길게 연장하고, 아울러 제 1 연결전극(511)도 제 2 연결전극(512)에 비해 더 길게 연장할 수 있다.
이러한 구조에서 제 1 연결전극(511)을 도 13의 제 1 공통 서스테인 전극(Zc1)에 연결하고, 제 2 연결전극(512)을 제 1, 2 스캔 전극(Y1, Y2)에 연결하는 것이 가능하다.
또는, 패드 영역(PA)에서 스캔 전극(Y)과 서스테인 전극(Z)의 폭을 다르게 하는 것도 가능하다. 바람직하게는, 패드 영역(PA)에서 복수의 서스테인 전극 중 적어도 하나의 폭은 스캔 전극의 폭보다 넓을 수 있다. 예를 들면, 도 15의 경우와 같이, 패드 영역(PA)에서 제 1 공통 서스테인 전극(Zc1)의 폭(T1)이 제 1 스캔 전극(Y1)의 폭(T1)보다 클 수 있다.
이러한 경우, 제 1 공통 서스테인 전극(Zc1)의 전기 저항을 줄임으로써, 제 1 공통 서스테인 전극(Zc1)이 유효 영역(AA)에서 제 1 서스테인 전극(Z1)과 제 2 서스테인 전극(Z2)으로 분할되더라도 안정적인 구동이 가능하다.
또는, 패드 영역(PA)에서 스캔 전극(Y) 및 서스테인 전극(Z)은 각각 유효 영역(AA)에서보다 폭이 더 넓은 부분을 포함할 수 있다.
예를 들면, 도 16의 경우와 같이, 제 1 스캔 전극(Y1)은 패드 영역(PA)에서 유효 영역(AA)에서의 폭(T4)보다 넓은 폭(T6)을 갖는 제 1 부분(1610)을 포함할 수 있다. 아울러, 제 1 공통 서스테인 전극(Zc1)은 패드 영역(PA)에서 유효 영역(AA)에서의 폭(T3)보다 넓은 폭(T5)을 갖는 제 1 부분(1600)을 포함할 수 있다.
이러한 경우, 제 1 공통 서스테인 전극(Zc1)은 제 1 스캔 전극(Y1)의 제 1 부분(1610)까지 연장될 있다. 즉, 스캔 전극 및 서스테인 전극과 교차하는 방향으로 제 1 공통 서스테인 전극(Zc1)은 제 1 스캔 전극(Y1)의 제 1 부분(1610)과 중첩되는 것이 가능한 것이다.
또는, 적어도 두 개의 서스테인 전극이 병합되는 영역의 반대 영역에서는 적어도 두 개의 서스테인 전극과 공통 연결되는 서스테인 바 전극(Sustain Bar Electrode, 1700)이 배치될 수 있다.
예컨대, 도 17의 경우와 같이, 전면기판(201)의 제 1 단변(SS1)측의 패드 영역(PA)에 공통 서스테인 전극이 배치되고, 전면기판(201)의 제 1 단변(SS1)측에 대항되는 전면기판(201)의 제 2 단변(Second Short Side, SS2)측에는 적어도 두 개의 서스테인 전극과 공통 연결되는 서스테인 바 전극(1700)이 배치될 수 있다.
또는, 복수의 스캔 전극 및 복수의 스캔 전극을 포함하는 전극 그룹(Electrode Group)을 복수개 설정하고, 복수의 전극 그룹별로 패드 영역(PA)에서 밀집시킬 수 있다.
예를 들면, 도 18의 경우와 같이, 패드 영역(PA)에서 제 1 전극 그룹(E1), 제 2 전극 그룹(E2) 및 제 3 전극 그룹(E3)별로 분할하여 도시하지 않은 연성기판에 연결할 수 있다. 자세하게는, 전면기판(201)의 제 1 단변(SS1)의 패드 영역(PA)에서 제 1 전극 그룹(E1)에는 제 1 연성기판(미도시)을 연결하고, 제 2 전극 그룹(E2)에는 제 2 연성기판(미도시)을 연결하고, 제 3 전극 그룹(E3)에는 제 3 연성기판(미도시)을 연결하는 것이 가능한 것이다.
이러한 경우, 도 19의 경우와 같이, 전면기판(201)의 제 2 단변(SS2)측에서 제 1 전극 그룹(E1)의 서스테인 전극들과 공통 연결되는 제 1 서스테인 바 전극(1710)을 형성하고, 제 2 전극 그룹(E2)의 서스테인 전극들과 공통 연결되는 제 2 서스테인 바 전극(1720)을 형성하고, 제 3 전극 그룹(E3)의 서스테인 전극들과 공통 연결되는 제 3 서스테인 바 전극(1730)을 형성할 수 있다.
도 20 내지 도 23에 본 발명에 따른 멀티 플라즈마 디스플레이 패널에 대해 설명하기 위한 도면이다. 이하에서는 이상에서 상세히 설명한 부분에 대해서는 그에 대한 설명을 생략하기로 한다. 예를 들면, 앞선 도 1 내지 도 19에서 상세히 설명한 플라즈마 디스플레이 패널의 특징들은 모두 이하의 멀티 플라즈마 디스플레이 패널에 적용될 수 있는 것이다.
도 20을 살펴보면, 본 발명에 따른 멀티 플라즈마 디스플레이 패널(10)은 서로 인접하게 배치되는 복수의 플라즈마 디스플레이 패널(100, 110, 120, 130)을 포함할 수 있다.
복수의 플라즈마 디스플레이 패널(100~130) 중 제 1 패널(100)에는 제 1-1 구동부(101)와 제 1-2 구동부(102)가 구동신호를 공급할 수 있다. 여기서, 제 1-1 구동부(101)와 제 1-2 구동부(102)는 하나의 통합 구동부로 병합될 수 있다.
또한, 제 2 패널(110)에는 제 2-1 구동부(111)와 제 2-2 구동부(112)가 구동신호를 공급할 수 있다.
상기와 같이, 각각의 플라즈마 디스플레이 패널(100, 110, 120, 130)에는 서로 다른 구동부가 각각 구동신호를 공급하도록 설정하는 것이 가능하다.
각각의 구동부는 구동보드일 수 있다.
상기와 같이, 멀티 플라즈마 디스플레이 패널(10)에서는 복수의 플라즈마 디스플레이 패널(100~130)을 인접하게 배치하기 때문에, 도 20의 경우와 같이, 인접하는 두 개의 패널의 사이 영역에서는 구동부를 배치하기 어렵다.
이에 따라, 앞선 도 1 내지 도 19의 경우와 같이, 스캔 전극과 서스테인 전극을 동일한 패드 영역에 배치한 플라즈마 디스플레이 패널이 본 발명에 따른 멀티 플라즈마 디스플레이 패널에 적용되는 것이 바람직할 수 있는 것이다.
또한, 도 11의 경우와 같이, 인접하는 두 개의 플라즈마 디스플레이 패널의 사이에는 심영역(Seam Area, SA, 140, 150)이 형성될 수 있다. 이러한 심영역(140, 150)을 인접하는 두 개의 플라즈마 디스플레이 패널의 사이 영역이라고 할 수 있다.
멀티 플라즈마 디스플레이 패널(10)에서는 개별 플라즈마 디스플레이 패널(100~130)들을 인접하게 배치하여 영상을 구현하기 때문에 인접하는 두 개의 플라즈마 디스플레이 패널(100~130)의 사이에는 심영역(140, 150)이 형성될 수 있다.
멀티 플라즈마 디스플레이 패널의 제조방법에 대해 살펴보면 아래와 같다.
도 21을 살펴보면, (a)와 같이 전면 기판(201) 및 배기홀(Exhaust hole, 200)이 형성된 후면 기판(211) 중 적어도 하나의 가장자리에 실부(400)를 형성하고, (b)와 같이 전면 기판(201)과 후면 기판(211)을 합착할 수 있다.
이후, (c)와 같이 배기홀(200)에 배기팁(Exhaust Tip, 220)을 연결하고, 이러한 배기팁(220)에 배기펌프(230)를 연결할 수 있다.
아울러, 배기펌프(230)를 이용하여 전면 기판(201)과 후면 기판(211) 사이의 방전 공간에 잔존하는 불순가스를 외부로 배출시킬 수 있고, 아울러 아르곤(Ar), 네온(Ne), 크세논(Xe) 등의 방전가스를 방전 공간에 주입할 수 있다.
이러한 방법으로 전면 기판(201)과 후면 기판(211) 사이의 방전공간을 봉합할 수 있다.
이후, 도 22의 (a)와 같이 전면기판(201)과 후면기판(211)을 합착한 상태에서 전면기판(201) 및 후면기판(211)의 일부를 소정의 커팅 라인(CL)에 따라 자를 수 있다. 여기서, 커팅과 함께 그라인딩(Grinding)을 실시하는 것이 가능하다. 예를 들면, 전면기판(201) 및 후면기판(211)의 한쪽 장변 및 한쪽 단변을 커팅 및 그라인딩 할 수 있다.
그러면, 도 22의 (b) 및 도 (c)와 같이 커팅을 실시한 부분에서는 전면기판(201) 및 후면기판(211) 중 적어도 하나가 과도하게 돌출되는 것을 방지할 수 있으며, 이에 따라 영상이 표시되지 않는 부분의 크기를 줄일 수 있는 것이다.
아울러, 도 22의 (b) 및 (c)와 같이 전면기판(201)과 후면기판(211)의 일부를 자르는 공정에서 실부(400)를 함께 자르는 것도 가능하다. 이처럼, 실부(400)를 자르게 되면 영상이 표시되지 않는 부분의 크기를 더욱 감소시킬 수 있다.
도 21 내지 도 22와 같은 방법으로 제작한 복수의 플라즈마 디스플레이 패널을 서로 인접하게 배치하여 멀티 플라즈마 디스플레이 패널을 제작할 수 있다.
예를 들면, 도 23과 같이, 제 1 패널(100)과 제 2 패널(110)을 인접하게 배치하는 것이 가능하다.
이러한 경우, 제 1 패널(100) 및 제 2 패널(110)은 각각 유효 영역(AA)에서 서로 인접하게 배치되는 적어도 두 개의 서스테인 전극은 유효 영역(AA)외곽의 패드 영역(PA)에서 하나로 병합될 수 있다.
바람직하게는, 제 1 패널(100)의 일측, 예컨대 제 1 단변(SS1) 측의 패드 영역(PA)에서 적어도 두 개의 서스테인 전극이 병합되고, 제 2 패널(110)의 일측, 예컨대 제 1 단변(SS1)의 패드 영역(PA)에서 적어도 두 개의 서스테인 전극이 병합될 수 있다. 아울러, 제 1 패널(100)의 제 1 단변(SS1)에 대항되는 제 2 단변(SS2)과 제 2 패널(110)의 제 1 단변(SS1)에 대항되는 제 2 단변(SS2)이 서로 인접하게 배치될 수 있다.
다르게 표현하면, 제 1 패널(100)의 전면기판(201)의 제 1 단변(SS1)측에서 스캔 전극과 서스테인 전극은 실부(400)의 외곽까지 연장되고, 실부(400)의 외곽의 적어도 하나의 서스테인 전극은 실부(400)의 내측에서 복수개로 분할되는 부분을 포함할 수 있다. 아울러, 제 2 패널(110)의 전면기판(201)의 제 1 단변(SS1)측에서 스캔 전극과 서스테인 전극은 실부(400)의 외곽까지 연장되고, 실부(400)의 외곽의 적어도 하나의 서스테인 전극은 실부(400)의 내측에서 복수개로 분할되는 부분을 포함할 수 있다.
이러한 경우, 제 1 패널(100)의 전면기판(201)의 제 2 단변(SS2)과 제 2 패널(110)의 전면기판(201)의 제 2 단변(SS2)이 서로 인접하게 배치될 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (18)

  1. 전면기판;
    상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극; 및
    상기 전면기판에 대항되게 배치되는 후면기판;
    을 포함하고,
    유효 영역(Active Area)에서 서로 인접하게 배치되는 적어도 두 개의 상기 서스테인 전극은 상기 유효 영역외곽의 패드 영역(Pad Area)에서 하나로 병합되는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion)를 더 포함하고,
    상기 패드 영역의 상기 실부의 외곽에 위치하고, 상기 유효 영역은 상기 실부의 내측에 위치하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 서스테인 전극은 상기 유효 영역에서 서로 인접하게 배치되는 제 1 서스테인 전극과 제 2 서스테인 전극을 포함하고,
    상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극은 상기 패드 영역에서 하나로 병합되는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극은 서로 다른 방전셀에 대응되는 플라즈마 디스플레이 패널.
  5. 제 3 항에 있어서,
    상기 실부와 중첩(Overlap)되는 영역에서 상기 제 1 서스테인 전극과 상기 제 2 서스테인 전극 간의 간격은 점진적으로 작아지는 플라즈마 디스플레이 패널.
  6. 제 2 항에 있어서,
    상기 패드 영역에서 상기 스캔 전극과 상기 서스테인 전극은 나란하게 배치되는 플라즈마 디스플레이 패널.
  7. 제 6 항에 있어서,
    상기 패드 영역에서 상기 스캔 전극은 상기 서스테인 전극보다 더 연장되는 플라즈마 디스플레이 패널.
  8. 제 7 항에 있어서,
    상기 패드 영역에서 복수의 상기 서스테인 전극 중 적어도 하나의 폭은 상기 스캔 전극의 폭보다 넓은 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 유효 영역에서 적어도 두 개의 상기 스캔 전극이 서로 인접하게 배치되고, 적어도 두 개의 상기 서스테인 전극이 서로 인접하게 배치되는 플라즈마 디스플레이 패널.
  10. 제 1 항에 있어서,
    상기 전면기판과 상기 후면기판의 사이에는 방전셀을 구획하는 격벽이 더 배치되고,
    상기 유효 영역은 상기 격벽이 형성되는 영역에 대응되는 플라즈마 디스플레이 패널.
  11. 전면기판;
    상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극;
    상기 전면기판에 대항되게 배치되는 후면기판; 및
    상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion);
    를 포함하고,
    상기 전면기판의 제 1 단변(First Short Side)측에서 상기 스캔 전극과 상기 서스테인 전극은 상기 실부의 외곽까지 연장되고,
    상기 실부의 외곽의 적어도 하나의 서스테인 전극은 상기 실부의 내측에서 복수개로 분할되는 부분을 포함하는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 실부의 내측에서 적어도 두 개의 상기 스캔 전극이 서로 인접하게 배치되고 적어도 두 개의 상기 서스테인 전극이 서로 인접하게 배치되는 부분을 포함하는 플라즈마 디스플레이 패널.
  13. 제 11 항에 있어서,
    상기 전면기판의 상기 제 1 단변과 상기 스캔 전극 간의 간격은 상기 전면기판의 상기 제 1 단변과 상기 서스테인 전극 간의 간격보다 작은 플라즈마 디스플레이 패널.
  14. 제 11 항에 있어서,
    상기 전면기판의 상기 제 1 단변에 대항되는 상기 전면기판의 제 2 단변(Second Short Side)측에는 적어도 두 개의 상기 서스테인 전극과 공통 연결되는 서스테인 바 전극(Sustain Bar Electrode)이 배치되는 플라즈마 디스플레이 패널.
  15. 인접하게 배치되는 복수의 플라즈마 디스플레이 패널을 포함하는 멀티 플라즈마 디스플레이 패널에 있어서,
    복수의 상기 플라즈마 디스플레이 패널은 각각
    전면기판;
    상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극; 및
    상기 전면기판에 대항되게 배치되는 후면기판;
    을 포함하고,
    유효 영역(Active Area)에서 서로 인접하게 배치되는 적어도 두 개의 상기 서스테인 전극은 상기 유효 영역외곽의 패드 영역(Pad Area)에서 하나로 병합되는 멀티 플라즈마 디스플레이 패널.
  16. 제 15 항에 있어서,
    복수의 상기 플라즈마 디스플레이 패널은 서로 인접하게 배치되는 제 1 패널과 제 2 패널을 포함하고,
    상기 제 1 패널의 일측의 상기 패드 영역에서 적어도 두 개의 상기 서스테인 전극이 병합되고,
    상기 제 2 패널의 일측의 상기 패드 영역에서 적어도 두 개의 상기 서스테인 전극이 병합되고,
    상기 제 1 패널의 상기 일측에 대항되는 타측과 상기 제 2 패널의 상기 일측에 대항되는 타측이 서로 인접하게 배치되는 멀티 플라즈마 디스플레이 패널.
  17. 인접하게 배치되는 복수의 플라즈마 디스플레이 패널을 포함하는 멀티 플라즈마 디스플레이 패널에 있어서,
    복수의 상기 플라즈마 디스플레이 패널은 각각
    전면기판;
    상기 전면기판에 나란하게 배치되는 복수의 스캔 전극과 서스테인 전극;
    상기 전면기판에 대항되게 배치되는 후면기판; 및
    상기 전면기판과 상기 후면기판의 사이에 배치되는 실부(Seal Portion);
    를 포함하고,
    상기 전면기판의 제 1 단변(First Short Side)측에서 상기 스캔 전극과 상기 서스테인 전극은 상기 실부의 외곽까지 연장되고,
    상기 실부의 외곽의 적어도 하나의 서스테인 전극은 상기 실부의 내측에서 복수개로 분할되는 부분을 포함하는 멀티 플라즈마 디스플레이 패널.
  18. 제 17 항에 있어서,
    복수의 상기 플라즈마 디스플레이 패널은 서로 인접하게 배치되는 제 1 패널과 제 2 패널을 포함하고,
    상기 제 1 패널의 상기 전면기판의 상기 제 2 단변(Second Short Side)과 상기 제 2 패널의 상기 전면기판의 상기 제 2 단변이 서로 인접하게 배치되는 멀티 플라즈마 디스플레이 패널.
KR1020100038457A 2010-04-26 2010-04-26 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널 KR101774360B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100038457A KR101774360B1 (ko) 2010-04-26 2010-04-26 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100038457A KR101774360B1 (ko) 2010-04-26 2010-04-26 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20110119006A true KR20110119006A (ko) 2011-11-02
KR101774360B1 KR101774360B1 (ko) 2017-09-04

Family

ID=45390639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100038457A KR101774360B1 (ko) 2010-04-26 2010-04-26 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR101774360B1 (ko)

Also Published As

Publication number Publication date
KR101774360B1 (ko) 2017-09-04

Similar Documents

Publication Publication Date Title
KR20110055089A (ko) 플라즈마 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
US8624492B2 (en) Plasma display panel and multi-plasma display panel
KR20120054330A (ko) 멀티 플라즈마 디스플레이 장치
KR20110119006A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR20110128561A (ko) 플라즈마 디스플레이 패널 및 이를 이용한 플라즈마 디스플레이 어레이
EP2343724B1 (en) Plasma display panel and multi display panel
KR20110112011A (ko) 멀티 플라즈마 디스플레이 장치
KR20120002172A (ko) 플라즈마 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
KR20110119163A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR101744085B1 (ko) 플라즈마 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
KR20120002174A (ko) 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
KR20120019937A (ko) 플라즈마 디스플레이 패널, 플라즈마 디스플레이 장치, 멀티 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 장치
KR20110128500A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR100708731B1 (ko) 플라즈마 디스플레이 패널
KR101707578B1 (ko) 멀티 디스플레이 장치
KR20110119004A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
US7999761B2 (en) Plasma display apparatus and method of driving the same
KR20120054331A (ko) 플라즈마 디스플레이 패널, 플라즈마 디스플레이 장치, 멀티 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 장치
JP2010170758A (ja) プラズマディスプレイパネル
KR20110121229A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR20110054394A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR20110083920A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR20110082361A (ko) 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널
KR20120025742A (ko) 플라즈마 디스플레이 패널, 플라즈마 디스플레이 장치, 멀티 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 장치
KR20060094311A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant