KR20110118582A - Method of manufacturing semiconductor chip - Google Patents

Method of manufacturing semiconductor chip Download PDF

Info

Publication number
KR20110118582A
KR20110118582A KR1020110037720A KR20110037720A KR20110118582A KR 20110118582 A KR20110118582 A KR 20110118582A KR 1020110037720 A KR1020110037720 A KR 1020110037720A KR 20110037720 A KR20110037720 A KR 20110037720A KR 20110118582 A KR20110118582 A KR 20110118582A
Authority
KR
South Korea
Prior art keywords
adhesive layer
semiconductor chip
base film
manufacturing
semiconductor
Prior art date
Application number
KR1020110037720A
Other languages
Korean (ko)
Other versions
KR101883912B1 (en
Inventor
다이찌 고야마
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20110118582A publication Critical patent/KR20110118582A/en
Application granted granted Critical
Publication of KR101883912B1 publication Critical patent/KR101883912B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

접착층을 가진 반도체 칩을 제조하기 위해서 사용하는 접착층 전사 시트를, 포토리소그래피법을 사용하지 않고, 게다가 롤투롤로 작성할 수 있도록 하여, 접착층을 가진 반도체 칩을 제조할 수 있도록 한다. 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층이 형성된 반도체 칩의 제조 방법은, 베이스 필름과 커버 필름과의 사이에 접착층이 협지된 적층체에 대하여 베이스 필름측으로부터 하프 컷트 처리를 행하여, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층과 베이스 필름을 커버 필름 상으로부터 제거하고, 적층체의 베이스 필름측 표면에 캐리어 필름을 접합하여 얻은 접착층 전사 시트를 사용하는 것을 특징으로 한다.The adhesive layer transfer sheet used for manufacturing a semiconductor chip with an adhesive layer can be produced by roll-to-roll without using a photolithography method, so that a semiconductor chip with an adhesive layer can be produced. The manufacturing method of the semiconductor chip in which the adhesive layer was formed in the area | region enclosed by the bump of a peripheral arrangement performs the half cut process from the base film side with respect to the laminated body in which the adhesive layer was clamped between a base film and a cover film, Using the adhesive layer transfer sheet obtained by removing the adhesive layer and base film corresponding to the area | region which is not surrounded by the bump of the peripheral arrangement of the formed semiconductor element from the cover film, and bonding a carrier film to the base film side surface of a laminated body. It is characterized by.

Description

반도체 칩의 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR CHIP}Manufacturing method of semiconductor chip {METHOD OF MANUFACTURING SEMICONDUCTOR CHIP}

본 발명은, 범프 형성면에 접착층이 형성된, 플립 칩 실장에 적합한 반도체 칩의 제조 방법에 관한 것이다.This invention relates to the manufacturing method of the semiconductor chip suitable for flip chip mounting in which the adhesive layer was formed in the bump formation surface.

종래, 플립 칩 실장에 적합한 반도체 칩으로서, 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역(접착층 형성 영역)에 접착층이 형성된 접착층을 가진 반도체 칩이 제안되어 있다(특허 문헌 1). 이 반도체 칩은, 다음과 같이 제조되어 있다.DESCRIPTION OF RELATED ART Conventionally, the semiconductor chip which has the adhesive layer in which the adhesive layer was formed in the area | region enclosed by the bump of the peripheral arrangement of a semiconductor element (adhesive layer formation area) as a semiconductor chip suitable for flip chip mounting is proposed (patent document 1). This semiconductor chip is manufactured as follows.

(1) 세퍼레이터 상에 감광성 접착층을 성막한다.(1) A photosensitive adhesive layer is formed into a film on a separator.

(2) 세퍼레이터 상에 형성된 감광성 접착층을, 반도체 웨이퍼에 형성된 개개의 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역(접착층 형성 영역)의 수, 형상에 대응하도록, 포토리소그래피법에 의해 패터닝하고, 이에 의해, 세퍼레이터 상에 복수의 접착층을 이격적으로 배치한 접착층 전사 시트를 얻는다.(2) The photosensitive adhesive layer formed on the separator is patterned by the photolithography method so as to correspond to the number and shape of regions (adhesive layer formation regions) surrounded by bumps of peripheral arrangements of individual semiconductor elements formed on the semiconductor wafer, Thereby, the contact bonding layer transfer sheet which has arrange | positioned the some contact bonding layer spaced apart on the separator is obtained.

(3) 다음으로, 이 접착층 전사 시트의 이격적으로 배치된 접착층을, 반도체 웨이퍼에 형성된 개개의 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역(접착층 형성 영역)에 전사한다.(3) Next, the spaced apart adhesive layer of the adhesive layer transfer sheet is transferred to a region (adhesive layer formation region) surrounded by bumps of a peripheral arrangement of individual semiconductor elements formed on the semiconductor wafer.

(4) 접착층이 전사된 반도체 웨이퍼를, 다이싱 라인을 따라서 다이싱한다. 이에 의해, 페리페럴 배치의 범프로 둘러싸여진 영역(접착층 형성 영역)에 접착층이 형성된 반도체 칩이 얻어진다.(4) The semiconductor wafer to which the adhesive layer has been transferred is diced along a dicing line. Thereby, the semiconductor chip in which the adhesive layer was formed in the area | region enclosed by the bump of a peripheral arrangement (adhesive layer formation area) is obtained.

이와 같은 제조 방법에 의하면, 접착층이 반도체 웨이퍼에 형성된 개개의 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역(접착층 형성 영역)에만 형성되므로, 반도체 웨이퍼 상의 얼라인먼트 마크의 시인성의 저하를 방지할 수 있는 것이 기대된다. 또한, 반도체 칩을 마더보드에 실장할 때에, 접착층으로부터 범프를 두출(頭出)시킬 필요가 없기 때문에, 범프의 파손을 방지할 수 있는 것이 기대된다.According to this manufacturing method, since the adhesive layer is formed only in the region (adhesive layer formation region) surrounded by the bump of the peripheral arrangement of the individual semiconductor elements formed on the semiconductor wafer, it is possible to prevent the deterioration of the visibility of the alignment mark on the semiconductor wafer. It is expected. In addition, when mounting the semiconductor chip on the motherboard, it is not necessary to extrude the bumps from the adhesive layer, so that breakage of the bumps can be prevented.

[특허 문헌 1] 일본 특허 공개 제2002-319647호 공보[Patent Document 1] Japanese Unexamined Patent Publication No. 2002-319647

그러나, 접착층을 가진 반도체 칩을 제조하는 특허 문헌 1의 제조 방법에서는, 세퍼레이터에 복수의 접착층을 이격적으로 배치하기 위한 패터닝에 고코스트의 포토리소그래피법을 이용하기 때문에, 접착층을 가진 반도체 칩의 제조 코스트를 저감시키는 것이 곤란해진다고 하는 문제가 있었다. 또한, 포토리소그래피법에 의한 패터닝은, 매엽식으로 행하지 않으면 안되어, 제조 효율의 관점에서, 롤투롤(Roll to Roll)로 패터닝을 가능하게 하는 것이 요구되었다.However, in the manufacturing method of patent document 1 which manufactures the semiconductor chip which has an adhesive layer, since the high cost photolithography method is used for patterning for arrange | positioning a some adhesive layer spaced apart in a separator, manufacture of a semiconductor chip with an adhesive layer is carried out. There was a problem that it was difficult to reduce the cost. In addition, the patterning by the photolithographic method must be performed by single-leaf type, and it was calculated | required to enable patterning by roll to roll from a viewpoint of manufacturing efficiency.

본 발명의 목적은, 이상의 종래의 기술의 문제점을 해결하는 것이며, 접착층을 가진 반도체 칩을 제조하기 위해서 사용하는 접착층 전사 시트를, 포토리소그래피법을 사용하지 않고, 게다가 롤투롤로 작성할 수 있도록 하여, 접착층을 가진 반도체 칩을 제조할 수 있도록 하는 것을 목적으로 한다.DISCLOSURE OF THE INVENTION An object of the present invention is to solve the above problems of the prior art, and to produce an adhesive layer transfer sheet used for producing a semiconductor chip having an adhesive layer, without using a photolithography method, but also by roll-to-roll, and to provide an adhesive layer. It is an object to be able to manufacture a semiconductor chip having a.

본 발명자는, 캐리어 필름 상에, 반도체 웨이퍼의 개개의 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 대응하도록, 포토리소그래피법을 이용하지 않고 하프 컷트 처리에 의해 이격적으로 접착층을 배치하여 얻은 접착층 전사 시트를 사용하고, 그 접착층을 반도체 웨이퍼에 전사함으로써, 전술한 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키기에 이르렀다.The present inventors obtained by arranging an adhesive layer on a carrier film by a half cut process without using a photolithography method so as to correspond to an area surrounded by bumps of a peripheral arrangement of individual semiconductor elements of a semiconductor wafer. By using the adhesive layer transfer sheet and transferring the adhesive layer onto the semiconductor wafer, the inventors have found that the above-described object can be achieved, and have completed the present invention.

즉, 본 발명은, 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층이 형성된 반도체 칩의 제조 방법으로서,That is, this invention is a manufacturing method of the semiconductor chip in which the adhesive layer was formed in the area | region enclosed by the bump of a peripheral arrangement,

(A) 베이스 필름과 커버 필름과의 사이에 접착층이 협지된 적층체에 대하여, 베이스 필름측으로부터 하프 컷트 처리를 행하는 공정과,(A) Process of performing half cut process from base film side with respect to laminated body in which adhesive layer was clamped between base film and cover film,

(B) 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층과 베이스 필름을 커버 필름 상으로부터 제거하는 공정과,(B) removing the adhesive layer and the base film corresponding to the area not surrounded by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer from the cover film;

(C) 적층체의 베이스 필름측 표면에 캐리어 필름을 접합하고, 그것에 의해 접착층 전사 시트를 작성하는 공정과,(C) bonding the carrier film to the base film side surface of the laminate and thereby creating an adhesive layer transfer sheet;

(D) 접착층 전사 시트에 접합된 커버 필름을 제거하고, 노출된 접착층을, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역에 전사하는 공정, 및(D) removing the cover film bonded to the adhesive layer transfer sheet, and transferring the exposed adhesive layer to the area enclosed by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer, and

(E) 접착층이 전사된 반도체 웨이퍼를, 다이싱 라인을 따라서 다이싱하여 반도체 칩을 얻는 공정(E) Process of dicing a semiconductor wafer to which the adhesive layer has been transferred along a dicing line to obtain a semiconductor chip

을 갖는 것을 특징으로 하는 제조 방법을 제공한다.It provides a manufacturing method characterized by having.

또한, 본 발명은, 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층이 형성된 반도체 칩의 제조 방법으로서,Moreover, this invention is a manufacturing method of the semiconductor chip in which the adhesive layer was formed in the area | region enclosed by the bump of a peripheral arrangement,

(a) 캐리어 필름 상에 베이스 필름, 또한 접착층이 적층된 적층체에 대하여, 접착층측으로부터 하프 컷트 처리를 행하는 공정과,(a) the process of performing a half cut process from the contact bonding layer side with respect to the laminated body in which the base film and the contact bonding layer were laminated | stacked on the carrier film,

(b) 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층과 베이스 필름을 캐리어 필름 상으로부터 제거하고, 그것에 의해 접착층 전사 시트를 작성하는 공정과,(b) removing the adhesive layer and the base film corresponding to the region not surrounded by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer from the carrier film, thereby creating an adhesive layer transfer sheet;

(c) 접착층 전사 시트의 접착층을, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역에 전사하는 공정, 및(c) transferring the adhesive layer of the adhesive layer transfer sheet to a region surrounded by a bump of a peripheral arrangement of semiconductor elements formed on the semiconductor wafer, and

(d) 접착층이 전사된 반도체 웨이퍼를, 다이싱 라인을 따라서 다이싱하여 반도체 칩을 얻는 공정(d) dicing the semiconductor wafer to which the adhesive layer has been transferred along a dicing line to obtain a semiconductor chip

을 갖는 것을 특징으로 하는 제조 방법을 제공한다.It provides a manufacturing method characterized by having.

또한, 본 발명은, 반도체 칩의 범프가, 배선 기판의 전극에 접착층에 의해 접합되어 이루어지는 반도체 장치의 제조 방법으로서,Moreover, this invention is a manufacturing method of the semiconductor device by which the bump of a semiconductor chip is joined by the adhesive layer to the electrode of a wiring board,

전술한 본 발명의 반도체 칩의 제조 방법에 의해 얻은 반도체 칩의 접착층 상의 베이스 필름을 제거한 후, 그 반도체 칩의 범프를 배선 기판의 전극에 위치 정렬하여 임시 압착하고, 반도체 칩측으로부터 본더에 의해 본 압착함으로써 반도체 칩의 범프와 배선 기판의 전극을 접합하는 것을 특징으로 하는 제조 방법을 제공한다.After removing the base film on the adhesive layer of the semiconductor chip obtained by the manufacturing method of the semiconductor chip of this invention mentioned above, the bump of this semiconductor chip is temporarily aligned with the electrode of a wiring board, and it crimped temporarily and crimped | bonded by the bonder from the semiconductor chip side. Thereby, the manufacturing method characterized by joining the bump of a semiconductor chip and the electrode of a wiring board is provided.

게다가, 본 발명은, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층을 형성하기 위한 접착층 전사 시트로서, 베이스 필름 및 접착층으로 이루어지는 복수의 적층물이, 캐리어 필름과 커버 필름과의 사이에서, 서로 이격적으로 형성되어 있고, 적층물의 베이스 필름이 캐리어 필름측에 배치되어 있는 것을 특징으로 하는 접착층 전사 시트를 제공한다.Moreover, this invention is an adhesive bond layer transfer sheet for forming an adhesive layer in the area | region enclosed by the bump of the peripheral arrangement of the semiconductor element formed in the semiconductor wafer, Comprising: The several laminated body which consists of a base film and an adhesive layer is a carrier film and a cover film. An adhesive layer transfer sheet is formed between and spaced apart from each other, and the base film of the laminate is disposed on the carrier film side.

또한, 본 발명은, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층을 형성하기 위한 접착층 전사 시트로서, 베이스 필름 및 접착층으로 이루어지는 복수의 적층물이, 캐리어 필름 상에, 서로 이격적으로 형성되어 있고, 적층물의 베이스 필름이 캐리어 필름측에 배치되어 있는 것을 특징으로 하는 접착층 전사 시트를 제공한다.Moreover, this invention is an adhesive bond layer transfer sheet for forming an adhesive layer in the area | region enclosed by the bump of the peripheral arrangement of the semiconductor element formed in the semiconductor wafer, Comprising: The several laminated body which consists of a base film and an adhesive layer on a carrier film, Provided are spaced apart from each other, and the base film of the laminate is disposed on the carrier film side, to provide an adhesive layer transfer sheet.

본 발명에서는, 캐리어 필름 상에, 반도체 웨이퍼의 개개의 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 대응하도록 하프 컷트 처리에 의해 이격적으로 접착층을 배치하여 얻은 접착층 전사 시트를 사용하고, 그 접착층을 반도체 웨이퍼에 전사한다. 이 때문에, 포토리소그래피법을 이용하지 않고, 롤투롤로 접착층을 가진 반도체 칩을 제조하기 위해서 사용하는 접착층 전사 시트를 작성하도록 하여, 접착층을 가진 반도체 칩을 제조할 수 있다. 따라서, 반도체 웨이퍼 상의 얼라인먼트 마크의 시인성의 저하를 방지할 수 있고, 또한, 반도체 칩을 배선 기판에 실장할 때에, 접착층으로부터 범프를 두출시킬 필요가 없기 때문에, 범프의 파손도 방지할 수 있다.In the present invention, an adhesive layer transfer sheet obtained by arranging an adhesive layer spaced apart by a half cut process so as to correspond to a region surrounded by bumps of a peripheral arrangement of individual semiconductor elements of a semiconductor wafer on a carrier film, The adhesive layer is transferred to the semiconductor wafer. For this reason, the semiconductor chip with an adhesive layer can be manufactured by making the adhesive bond layer transfer sheet used in order to manufacture the semiconductor chip with an adhesive layer by roll-to-roll, without using the photolithographic method. Therefore, the fall of the visibility of the alignment mark on a semiconductor wafer can be prevented, and since bump does not need to be bumped from an adhesive layer when mounting a semiconductor chip on a wiring board, damage of a bump can also be prevented.

도 1은 본 발명의 반도체 칩의 제조 방법에 의해 제조된 반도체 칩의 단면도.
도 2a는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 2b는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 2c는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 2d는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 2e는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 3은 반도체 웨이퍼의 부분 상면도.
도 4a는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 4b는 본 발명의 반도체 칩의 제조 방법의 설명도.
도 5a는 본 발명의 반도체 장치의 제조 방법의 설명도.
도 5b는 본 발명의 반도체 장치의 제조 방법의 설명도.1 is a cross-sectional view of a semiconductor chip manufactured by the method for manufacturing a semiconductor chip of the present invention.
2A is an explanatory diagram of a method of manufacturing a semiconductor chip of the present invention.
2B is an explanatory diagram of a method of manufacturing a semiconductor chip of the present invention.
2C is an explanatory diagram of a method for manufacturing a semiconductor chip of the present invention.
2D is an explanatory diagram of a method for manufacturing a semiconductor chip of the present invention.
2E is an explanatory diagram of a method for manufacturing a semiconductor chip of the present invention.
3 is a partial top view of a semiconductor wafer.
4A is an explanatory diagram of a method for manufacturing a semiconductor chip of the present invention.
4B is an explanatory diagram of a method for manufacturing a semiconductor chip of the present invention.
5A is an explanatory diagram of a method of manufacturing a semiconductor device of the present invention.
5B is an explanatory diagram of a method of manufacturing a semiconductor device of the present invention.

이하, 도면을 참조하면서, 도 1에 도시한 반도체 칩(100)의 제조 방법을 공정마다 설명한다. 또한, 이 반도체 칩(100)은, 페리페럴 배치의 범프(33)에 둘러싸여진 영역(34)에 접착층(12b)과, 필요에 따라서 베이스 필름(10b)이 더 적층된 구조를 갖는 것이다.Hereinafter, the manufacturing method of the semiconductor chip 100 shown in FIG. 1 is demonstrated for every process, referring drawings. In addition, the semiconductor chip 100 has a structure in which an adhesive layer 12b and a base film 10b are further laminated on a region 34 surrounded by bumps 33 in a peripheral arrangement.

<반도체 칩의 제조 방법의 제1 양태><1st aspect of the manufacturing method of a semiconductor chip>

(공정 (A))(Step (A))

우선, 도 2a에 도시한 바와 같이, 베이스 필름(10)과 커버 필름(11) 사이에 접착층(12)이 협지된 적층체(13)에 대하여, 베이스 필름(10)측으로부터, 톰슨날을 구비한 프레스 하프 커터나 피나클날을 구비한 롤 하프 커터 등의 공지의 하프 커터를 이용하여 하프 컷트 처리를 행하여, 커버 필름(11)에 도달하는 하프 컷트 라인(14)을 형성한다.First, as shown in FIG. 2A, the Thomson blade is provided from the base film 10 side with respect to the laminate 13 in which the adhesive layer 12 is sandwiched between the base film 10 and the cover film 11. A half cut process is performed using a well-known half cutter, such as a press half cutter and a roll half cutter provided with a pinnacle blade, and the half cut line 14 which reaches the cover film 11 is formed.

베이스 필름(10)이나 커버 필름(11)으로서는, 박리 처리된 폴리에틸렌테레프탈레이트 필름 등을 사용할 수 있다.As the base film 10 or the cover film 11, a peeled polyethylene terephthalate film or the like can be used.

접착층(12)으로서는, 절연성 접착제로 형성된 절연성 접착층이나, 절연성 접착제에 도전성 입자가 분산된 이방성 도전 접착제로 형성된 이방 도전성 접착층을 적용할 수 있다.As the adhesive layer 12, an insulating adhesive layer formed of an insulating adhesive or an anisotropic conductive adhesive layer formed of an anisotropic conductive adhesive having conductive particles dispersed in an insulating adhesive can be used.

절연성 접착제로서는, 페이스트 형상 혹은 필름 형상의 열경화형 에폭시계 접착제를 사용할 수 있다. 그와 같은 열경화형 에폭시계 접착제는, 막 형성 수지, 에폭시 수지(경화 성분), 경화제, 실란 커플링제 등으로 구성할 수 있다. 또한, 도전 입자를 배합함으로써, 접착층(12)에 이방 도전성을 부여할 수 있다. 이들 구성 성분은, 접착층에 요구하는 특성 등에 따라서 공지의 것으로부터 적절히 선택하여 사용할 수 있다.As the insulating adhesive, a paste- or film-shaped thermosetting epoxy adhesive can be used. Such a thermosetting epoxy adhesive can be comprised with film formation resin, an epoxy resin (hardening component), a hardening | curing agent, a silane coupling agent, etc. Moreover, anisotropic conductivity can be provided to the contact bonding layer 12 by mix | blending electroconductive particle. These structural components can be suitably selected from a well-known thing according to the characteristic etc. which are requested | required by an adhesive layer, and can be used.

막 형성 수지로서는, 페녹시 수지, 에폭시 수지, 불포화 폴리에스테르 수지, 포화 폴리에스테르 수지, 우레탄 수지, 부타디엔 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리올레핀 수지 등을 들 수 있고, 이들 2종 이상을 병용할 수 있다. 이들 중에서도, 성막성, 가공성, 접속 신뢰성의 관점에서, 페녹시 수지를 바람직하게 사용할 수 있다.Examples of the film-forming resin include phenoxy resins, epoxy resins, unsaturated polyester resins, saturated polyester resins, urethane resins, butadiene resins, polyimide resins, polyamide resins, polyolefin resins, and the like. can do. Among these, a phenoxy resin can be used preferably from a viewpoint of film-forming property, workability, and connection reliability.

에폭시 수지로서는, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 노볼락형 에폭시 수지, 그들의 변성 에폭시 수지, 지환식 에폭시 수지 등을 들 수 있고, 이들 2종 이상을 병용할 수 있다. 에폭시 수지는 액상 또는 고형이어도 된다.Examples of the epoxy resins include bisphenol A type epoxy resins, bisphenol F type epoxy resins, novolac type epoxy resins, modified epoxy resins thereof, alicyclic epoxy resins, and the like, and these two or more types can be used in combination. The epoxy resin may be liquid or solid.

경화제로서는, 폴리아민, 이미다졸 등의 음이온계 경화제나 술포늄염 등의 양이온계 경화제, 페놀계 경화제 등의 잠재성 경화제를 들 수 있다.Examples of the curing agent include latent curing agents such as anionic curing agents such as polyamines and imidazoles, cationic curing agents such as sulfonium salts, and phenolic curing agents.

실란 커플링제로서는, 에폭시계 실란 커플링제, 아크릴계 실란 커플링제 등을 들 수 있다. 이들 실란 커플링제는, 주로 알콕시 실란 유도체이다.Examples of the silane coupling agent include epoxy silane coupling agents, acrylic silane coupling agents, and the like. These silane coupling agents are mainly alkoxy silane derivatives.

도전 입자로서는, 이방성 도전 접착제에 종래 이용되고 있는 것 중으로부터 적절히 선택하여 사용할 수 있다. 예를 들면 니켈, 코발트, 은, 구리, 금, 팔라듐 등의 금속 입자, 금속 피복 수지 입자 등을 들 수 있고, 이들 2종 이상을 병용할 수 있다.As electrically conductive particle, it can select suitably from what is conventionally used for an anisotropic electrically conductive adhesive agent, and can use. For example, metal particles, such as nickel, cobalt, silver, copper, gold, palladium, a metal coating resin particle, etc. are mentioned, These 2 or more types can be used together.

열경화형 에폭시계 접착제에는, 필요에 따라서 충전제, 연화제, 촉진제, 노화 방지제, 착색제(안료, 염료), 유기 용제, 이온 캐처제 등을 배합할 수 있다.A filler, a softener, an accelerator, an anti-aging agent, a coloring agent (pigment, dye), an organic solvent, an ion catcher agent, etc. can be mix | blended with a thermosetting epoxy adhesive as needed.

적층체(13)는, 베이스 필름(10)에, 열경화형 에폭시계 접착제 등의 접착층 형성용 조성물을 상법(常法)에 의해 도포하고 건조하여 접착층(12)을 형성한 후, 커버 필름(11)을 더 적층함으로써 작성할 수 있다.After the laminated body 13 apply | coats the composition for adhesive layer formation, such as a thermosetting epoxy adhesive, to the base film 10 by a conventional method, it is dried, and forms the adhesive layer 12, the cover film 11 ) Can be prepared by further stacking.

(공정 (B))(Step (B))

반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층(12a)과 베이스 필름(10a)을 커버 필름(11) 상으로부터 제거한다. 제거는 상법에 따라서 행할 수 있다. 이에 의해, 커버 필름(11) 상에, 베이스 필름(10b)과 접착층(12b)으로 이루어지는 복수의 적층물(16)이 유지되게 된다.The adhesive layer 12a and the base film 10a corresponding to the region not surrounded by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer are removed from the cover film 11. Removal can be performed according to a commercial method. Thereby, the some laminated body 16 which consists of the base film 10b and the contact bonding layer 12b on the cover film 11 is hold | maintained.

또한, 도 3에 반도체 웨이퍼를 도시한다. 반도체 웨이퍼(30)에는, 반도체 칩으로 되는 복수의 반도체 소자(31)가 만들어 넣어져 있고, 최종적으로 다이싱 라인(32)을 따라 다이싱되어 개개의 반도체 칩으로 분할된다. 여기서, 반도체 소자(31)의 범프(33)는 페리페럴 배치로 되어 있고, 페리페럴 배치의 범프(33)로 둘러싸여진 영역(34)(도면 중 사선 부분)에 접착층이 전사된다. 따라서, 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)로 둘러싸여져 있지 않은 영역이란, 영역(34) 이외의 영역을 나타낸다.3 shows a semiconductor wafer. In the semiconductor wafer 30, a plurality of semiconductor elements 31 serving as semiconductor chips are formed and finally diced along the dicing line 32 and divided into individual semiconductor chips. Here, the bump 33 of the semiconductor element 31 is in a peripheral arrangement, and the adhesive layer is transferred to the region 34 (the oblique portion in the figure) surrounded by the bump 33 in the peripheral arrangement. Therefore, the region not surrounded by the bumps 33 in the peripheral arrangement of the semiconductor elements 31 formed on the semiconductor wafer 30 represents regions other than the region 34.

(공정 (C))(Step (C))

다음으로, 적층체(13)의 베이스 필름(10)측 표면에, 점착층이 형성된 폴리에틸렌 필름 등의 캐리어 필름(15)을 접합하고, 그것에 의해 접착층 전사 시트(17)를 작성한다. 이 접착층 전사 시트(17)는, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역(도 3, 참조 부호 34)에 접착층을 형성하기 위한 것이고, 구체적으로는, 도 2c에 도시되어 있는 바와 같이, 베이스 필름(10b) 및 접착층(12b)으로 이루어지는 복수의 적층물(16)이, 캐리어 필름(15) 상에, 서로 이격적으로 형성되고, 적층물(16)의 베이스 필름(10b)이 캐리어 필름(15)측에 배치되고, 반대측에 커버 필름(11)이 적층된 구조를 갖는다. 여기서, "이격적으로 형성"이란, 도 3의 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)에 둘러싸여진 영역(34)에 대응하여 형성하는 것을 의미한다.Next, the carrier film 15, such as a polyethylene film in which the adhesion layer was formed, is bonded to the surface of the base film 10 side of the laminated body 13, and the adhesive layer transfer sheet 17 is created by this. This adhesive layer transfer sheet 17 is for forming an adhesive layer in the region (FIG. 3, reference numeral 34) enclosed by the bump of the peripheral arrangement of the semiconductor element formed in the semiconductor wafer, specifically, shown in FIG. 2C. As it is, the some laminated body 16 which consists of the base film 10b and the contact bonding layer 12b is formed on the carrier film 15, and is mutually spaced apart, and the base film 10b of the laminated body 16 is carried out. ) Is disposed on the carrier film 15 side, and the cover film 11 is laminated on the opposite side. Here, "separatingly formed" means forming corresponding to the region 34 surrounded by the bump 33 of the peripheral arrangement of the semiconductor element 31 formed in the semiconductor wafer 30 of FIG.

이와 같은 접착층 전사 시트(17)도 본 발명의 하나의 양태이며, 상세하게는 후술한다.Such an adhesive layer transfer sheet 17 is also an aspect of the present invention, which will be described later in detail.

또한, 도 3에서, 반도체 소자(31)의 페리페럴 배치의 범프(33)에 둘러싸여진 영역(34)의 면적은, 지나치게 작으면 범프까지 충분히 접착층이 넓어지지 않게 되어 접착력이 저하되어, 접속 신뢰성에도 문제점이 생기게 되고, 지나치게 크면 범프의 외측까지 접착층이 넓어져, 불필요한 접착층이 존재하게 되어, 코스트적인 관점을 포함하여 바람직하지 않다. 반도체 소자(31)(반도체 칩(100)(도 1))의 범프측 표면적의 바람직하게는 50∼90％, 보다 바람직하게는 70∼80％로 되도록 설정한다 In addition, in FIG. 3, if the area of the area | region 34 surrounded by the bump 33 of the peripheral arrangement of the semiconductor element 31 is too small, an adhesive layer will not become wide enough to bump and adhesive force will fall, and connection reliability will be reduced. In addition, if too large, the adhesive layer is widened to the outside of the bump, an unnecessary adhesive layer is present, which is not preferable including the cost point of view. The bump side surface area of the semiconductor element 31 (semiconductor chip 100 (Fig. 1)) is preferably set to 50 to 90%, more preferably 70 to 80%.

(공정 (D))(Step (D))

다음으로, 도 2d에 도시한 바와 같이, 접착층 전사 시트(17)에 접합된 커버 필름(11)을 제거한다. 노출된 접착층(12b)을, 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)로 둘러싸여진 영역(34)에 상법에 의해 필요에 따라서 가열하면서 압압하여 전사하고, 캐리어 필름(15)을 제거한다. 이에 의해, 도 2e에 도시한 바와 같이, 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)로 둘러싸여져 있는 영역(34)에 접착층(12b)이, 베이스 필름(10b)과 함께 전사된다.Next, as shown in FIG. 2D, the cover film 11 bonded to the adhesive layer transfer sheet 17 is removed. The exposed adhesive layer 12b is pressed and transferred to the region 34 surrounded by the bumps 33 of the peripheral arrangement of the semiconductor elements 31 formed on the semiconductor wafer 30 by heating, if necessary, by a conventional method. The carrier film 15 is removed. As a result, as shown in FIG. 2E, the adhesive layer 12b is formed on the region 34 surrounded by the bumps 33 of the peripheral arrangement of the semiconductor elements 31 formed on the semiconductor wafer 30. 10b) together.

(공정 (E))(Step (E))

다음으로, 도 2e에 도시한 바와 같이, 접착층(12b)이 전사된 반도체 웨이퍼(30)를, 다이싱 라인(32)을 따라서 상법에 의해 다이싱하여, 도 1에 도시한 바와 같이 분할된 반도체 칩(100)이 얻어진다.Next, as shown in FIG. 2E, the semiconductor wafer 30 to which the adhesive layer 12b has been transferred is diced by a conventional method along the dicing line 32 and divided into semiconductors as shown in FIG. 1. Chip 100 is obtained.

이상 설명한 반도체 칩의 제조 방법의 제1 양태에서는, 접착층 전사 시트(17)를 작성할 때에 커버 필름을 사용하였지만, 그와 같은 커버 필름을 사용하지 않은 양태를 이하에 설명한다.In the 1st aspect of the manufacturing method of the semiconductor chip demonstrated above, although the cover film was used at the time of creating the contact bonding layer transfer sheet 17, the aspect which does not use such a cover film is demonstrated below.

<반도체 칩의 제조 방법의 제2 양태><2nd aspect of the manufacturing method of a semiconductor chip>

(공정 (a))(Step (a))

도 4a에 도시한 바와 같이, 캐리어 필름(15) 상에 베이스 필름(10), 또한 접착층(12)이 적층된 적층체(18)에 대하여, 접착층(12)측으로부터 하프 컷트 처리를 행하여, 캐리어 필름(15)에 도달하는 하프 컷트 라인(14)을 형성한다.As shown in FIG. 4A, the half-cut process is performed from the adhesion layer 12 side with respect to the laminated body 18 in which the base film 10 and the adhesive layer 12 were laminated | stacked on the carrier film 15, and a carrier is performed. The half cut lines 14 that reach the film 15 are formed.

적층체(18)는, 베이스 필름(10)에, 열경화형 에폭시계 접착제 등의 접착층 형성용 조성물을 상법에 의해 도포하고 건조하여 접착층(12)을 형성한 후, 베이스 필름(10)측에 캐리어 필름(15)을 더 적층함으로써 작성할 수 있다.The laminate 18 is applied to the base film 10 by applying a composition for forming an adhesive layer, such as a thermosetting epoxy adhesive, by a conventional method, and dried to form the adhesive layer 12, and then the carrier on the base film 10 side. It can create by laminating | stacking the film 15 further.

(공정 (b))(Step (b))

도 3에 도시한 바와 같은 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)로 둘러싸여져 있지 않은 영역에 대응하는 접착층(12a)과 베이스 필름(10a)을 캐리어 필름(15) 상으로부터 제거한다. 제거는 상법에 따라서 행할 수 있다. 이에 의해 도 4b의 접착층 전사 시트(19)가 얻어진다. 이 접착층 전사 시트(19)에서는, 캐리어 필름(15) 상에, 베이스 필름(10b)과 접착층(12b)으로 이루어지는 복수의 적층물(16)이 유지되게 된다.An adhesive layer 12a and a base film 10a corresponding to a region not surrounded by bumps 33 in a peripheral arrangement of the semiconductor elements 31 formed on the semiconductor wafer 30 as shown in FIG. (15) Remove from phase. Removal can be performed according to a commercial method. Thereby, the adhesive layer transfer sheet 19 of FIG. 4B is obtained. In this adhesive layer transfer sheet 19, a plurality of laminates 16 including the base film 10b and the adhesive layer 12b are held on the carrier film 15.

이와 같은 접착층 전사 시트(19)도 본 발명의 하나의 양태이지만, 접착층 전사 시트(17)와 함께 후술한다.Such an adhesive layer transfer sheet 19 is also one embodiment of the present invention, but will be described later together with the adhesive layer transfer sheet 17.

(공정 (c))(Step (c))

다음으로, 본 발명의 반도체 칩의 제조 방법의 제1 양태에서의 공정 (D)를 반복함으로써, 도 2e에 도시한 바와 같이, 반도체 웨이퍼(30)에 형성된 반도체 소자(31)의 페리페럴 배치의 범프(33)로 둘러싸여져 있는 영역(34)에 접착층(12b)이, 베이스 필름(10b)과 함께 전사된다.Next, by repeating step (D) in the first aspect of the method for manufacturing a semiconductor chip of the present invention, as shown in FIG. 2E, the peripheral arrangement of the semiconductor elements 31 formed in the semiconductor wafer 30 is obtained. The adhesive layer 12b is transferred together with the base film 10b to the region 34 surrounded by the bumps 33.

(공정 (d))(Step (d))

다음으로, 본 발명의 반도체 칩의 제조 방법의 제1 양태에서의 공정 (E)를 반복함으로써, 도 1에 도시한 바와 같이 분할된 반도체 칩(100)이 얻어진다.Next, the semiconductor chip 100 divided | segmented as shown in FIG. 1 is obtained by repeating process (E) in the 1st aspect of the manufacturing method of the semiconductor chip of this invention.

<반도체 장치의 제조 방법><Method for Manufacturing Semiconductor Device>

다음으로, 본 발명은 반도체 칩의 제조 방법에 의해 얻어진 반도체 칩을 사용하는 반도체 장치의 제조 방법에 대하여 설명한다. 이 제조 방법은, 반도체 칩의 제조 방법의 공정에 이어서 실시할 수 있다. 따라서, 본 발명의 반도체 장치의 제조 방법은, 본 발명의 반도체 칩의 제조 방법의 발명의 구성을 필수적인 구성으로서 갖는 발명으로서 자리매김할 수 있다.Next, this invention demonstrates the manufacturing method of the semiconductor device using the semiconductor chip obtained by the manufacturing method of a semiconductor chip. This manufacturing method can be performed following the process of the manufacturing method of a semiconductor chip. Therefore, the manufacturing method of the semiconductor device of this invention can be established as invention which has the structure of invention of the manufacturing method of the semiconductor chip of this invention as an essential structure.

즉, 도 5a에 도시한 바와 같이, 얻어진 도 1의 반도체 칩(100)의 접착층(12b) 상의 베이스 필름(10b)을 제거한 후, 그 반도체 칩(100)의 범프(33)를, 글래스 배선 기판이나 플렉시블 배선 기판, 글래스 에폭시 배선 기판 등의 공지의 배선 기판(50)의 구리 등의 전극(51)에 위치 정렬하여 임시 압착하고, 반도체 칩(100)측으로부터 공지의 본더(52)에 의해 본 압착함으로써 반도체 칩(100)의 범프(33)와 배선 기판(50)의 전극(51)을 접합함으로써 반도체 장치(200)를 얻을 수 있다(도 5b). 또한, 본 압착 시에 사용하는 본더로서, 압압면이 탄성체로 구성되어 있는 탄성 본더(예를 들면, 일본 특허 공개 제2005-32952호 공보, 동 제2006-24554호 공보의 각각의 청구항 1 참조)를 사용함으로써, 범프 성상(性狀)의 배선 높이의 오차에 상관없이 반도체 칩을 배선 기판에 실장하는 것이 용이해진다. 또한, 복수의 반도체 칩을 배선 기판에 일괄 실장하는 것도 용이해진다.That is, as shown in FIG. 5A, after removing the base film 10b on the adhesive layer 12b of the semiconductor chip 100 of FIG. 1 obtained, the bump 33 of the semiconductor chip 100 is removed from the glass wiring board. And temporarily crimped by aligning with electrodes 51 such as copper of a known wiring board 50 such as a flexible wiring board and a glass epoxy wiring board, and viewed from the semiconductor chip 100 side by a known bonder 52. The semiconductor device 200 can be obtained by bonding the bump 33 of the semiconductor chip 100 and the electrode 51 of the wiring board 50 by crimping | bonding (FIG. 5B). Moreover, as a bonder used at the time of this crimping | bonding, the elastic bonder whose press surface consists of elastic bodies (for example, refer each claim 1 of Unexamined-Japanese-Patent No. 2005-32952, 2006-24554). By using the above, it is easy to mount the semiconductor chip on the wiring board irrespective of the error in the wiring height of the bump characteristics. In addition, it is also easy to collectively mount a plurality of semiconductor chips on a wiring board.

또한, 접착층(12b)으로서 절연성 접착층을 적용한 경우에는, 범프(33)와 전극(51)과의 사이로부터 그들이 접촉하여 도통이 가능하게 될 정도까지 접착층을 배제하여 도통을 확보한다. 한편, 접착층(12b)으로서 이방 도전성 접착층을 적용한 경우에는, 범프(33)와 전극(51)과의 사이에 도전 입자를 통하여 이방성 도전 접속이 가능하게 된다.In addition, when an insulating adhesive layer is applied as the adhesive layer 12b, the conductive layer is removed to secure the electrical conductivity from the bump 33 to the electrode 51 to the extent that they are brought into contact with each other to allow conduction. On the other hand, when an anisotropic conductive adhesive layer is applied as the adhesive layer 12b, anisotropic conductive connection is possible between the bump 33 and the electrode 51 through the conductive particles.

<접착층 전사 시트 그 1><Adhesive layer transfer sheet 1>

도 2c의 본 발명의 접착층 전사 시트(17)는, 베이스 필름(10b) 및 접착층(12b)으로 이루어지는 복수의 적층물(16)이, 캐리어 필름(15) 상에, 서로 이격적으로 형성되고, 적층물(16)의 베이스 필름(10b)이 캐리어 필름(15)측에 배치되고, 반대측에 커버 필름(11)이 적층된 구조를 갖는다. 재료 및 작성 방법에 대해서는 이미 설명한 대로이다.In the adhesive layer transfer sheet 17 of the present invention of FIG. 2C, a plurality of laminates 16 formed of the base film 10b and the adhesive layer 12b are formed on the carrier film 15 and spaced apart from each other. The base film 10b of the laminate 16 is disposed on the carrier film 15 side, and the cover film 11 is laminated on the opposite side. Materials and preparation methods are as already described.

이 접착층 전사 시트(17)에서, 접착층(12b)과 베이스 필름(10b)과의 사이의 박리력을 a[N/5㎝]로 하고, 캐리어 필름(15)과 베이스 필름(10b) 사이의 박리력을b[N/5㎝]로 하고, 접착층(12b)과 커버 필름(11)과의 사이의 박리력을 c[N/5㎝]로 할 때, a>b>c의 관계가 충족되어 있는 것이 바람직하다. 이것은, 처음에 박리 제거하는 것이 커버 필름이고, 다음으로 박리 제거하는 것이 캐리어 필름이기 때문이다. 따라서, b는 바람직하게는 0.3a∼0.7a, 보다 바람직하게는 0.4a∼0.6a이고, c는 바람직하게는 0.1a∼0.3a, 보다 바람직하게는 0.1∼0.2a라고 하는 박리력인 것이 바람직하다. 박리력의 조정은, 재료의 배합이나 표면 개질 처리 등에 의해 행할 수 있다.In this adhesive layer transfer sheet 17, the peel force between the adhesive layer 12b and the base film 10b is set to a [N / 5 cm], and the peeling between the carrier film 15 and the base film 10b is performed. When the force is b [N / 5 cm] and the peel force between the adhesive layer 12b and the cover film 11 is c [N / 5 cm], the relationship of a> b> c is satisfied. It is desirable to have. This is because peeling removal is a cover film initially, and peeling removal is a carrier film next. Therefore, b is preferably 0.3a to 0.7a, more preferably 0.4a to 0.6a, and c is preferably a peeling force of 0.1a to 0.3a, more preferably 0.1 to 0.2a. Do. Adjustment of peeling force can be performed by mix | blending a material, surface modification, etc.

박리력의 측정은, JIS Z0237에 준거하여 행할 수 있다.The peeling force can be measured based on JIS Z0237.

이와 같은 접착층 전사 시트(17)에서의 접착층(12b)의 두께는, 압착 시에 접착층이 반도체 칩의 범프까지 넓어지도록 하는 용적을 확보하기 위해서, 반도체 소자(반도체 칩)(도 3의 참조 부호 31)의 범프(도 3의 참조 부호 33) 높이보다도 높은 것이 바람직하다. 바람직하게는, 범프 높이의 1.1∼2.0배, 보다 바람직하게는 1.4∼1.6배이다.The thickness of the adhesive layer 12b in such an adhesive layer transfer sheet 17 is a semiconductor element (semiconductor chip) (reference numeral 31 in FIG. 3) in order to secure a volume that the adhesive layer widens to the bumps of the semiconductor chip at the time of pressing. Is higher than the height of the bumps (33 in FIG. 3). Preferably, it is 1.1 to 2.0 times the bump height, More preferably, it is 1.4 to 1.6 times.

또한, 접착층(12b)의 글래스 전이 온도에 관하여, 실온보다 낮은 경우에는 점착성이 높아지기 때문에, 반도체 웨이퍼에의 전사를 가열 없이 혹은 약가열에 의해 용이하게 행할 수 있는 경향이 있고, 게다가 베이스 필름과의 밀착성도 양호하기 때문에 다이싱이나 반송 시의 파손을 방지할 수 있는 경향이 있지만, 한편, 필름 가공성(하프 컷트 가공)이 저하되는 경향이 있다. 따라서, 접착층(12b)의 재료로서는, 전사 시에 가열 처리하는 것을 고려하여, 글래스 전이 온도가 바람직하게는 0∼60℃, 보다 바람직하게는 20∼40℃의 것을 사용한다.Moreover, with respect to the glass transition temperature of the adhesive layer 12b, since adhesiveness becomes high when it is lower than room temperature, it exists in the tendency which can transfer easily to a semiconductor wafer easily without heating or by weak heating, and also with a base film. Since adhesiveness is also favorable, there exists a tendency which can prevent the damage at the time of dicing and conveyance, but there exists a tendency for film workability (half cut process) to fall. Therefore, as a material of the adhesive layer 12b, in consideration of heat treatment at the time of transfer, a glass transition temperature is preferably 0 to 60 ° C, more preferably 20 to 40 ° C.

또한, 접착층(12b)은, 단층이어도 되지만, 제1 접착층에 제2 접착층이 적층된 적층 구조로 해도 된다. 이 경우, 베이스 필름측에 배치하는 제1 접착층의 연화점을 제2 접착층의 연화점보다도 낮게, 바람직하게는 실온 이하로 하는 것이 바람직하다. 이에 의해, 비교적 높은 글래스 전이 온도의 제2 접착층에 의해, 양호한 필름 가공성을 담보할 수 있고, 게다가 반도체 칩의 배선 기판에의 양호한 임시 압착을 실현할 수 있다. 또한, 제1 접착층, 제2 접착층 및 제3 접착층의 3층 구조로 해도 된다. 이 경우, 제3 접착층은 제1 접착층과 동일한 구성으로 하는 것이 바람직하다. 이에 의해, 베이스 필름과의 밀착성도 높일 수 있어, 다이싱이나 반송 시의 파손을 보다 방지할 수 있다.In addition, although the single layer may be sufficient as the contact bonding layer 12b, you may have a laminated structure by which the 2nd contact bonding layer was laminated | stacked on the 1st contact bonding layer. In this case, it is preferable to make the softening point of the 1st contact bonding layer arrange | positioned at the base film side lower than the softening point of a 2nd contact bonding layer, Preferably it is room temperature or less. Thereby, the 2nd contact bonding layer of a comparatively high glass transition temperature can ensure favorable film formability, and can also realize favorable temporary crimping of the semiconductor chip to the wiring board. Moreover, it is good also as a three-layered structure of a 1st contact bonding layer, a 2nd contact bonding layer, and a 3rd contact bonding layer. In this case, it is preferable to make a 3rd contact bonding layer the same structure as a 1st contact bonding layer. Thereby, adhesiveness with a base film can also be improved and the damage at the time of dicing and conveyance can be prevented more.

<접착층 전사 시트 그 2><Adhesive layer transfer sheet 2>

도 4b의 본 발명의 접착층 전사 시트(19)는, 베이스 필름(10b) 및 접착층(12b)으로 이루어지는 복수의 적층물(16)이, 캐리어 필름(15) 상에, 서로 이격적으로 형성되고, 적층물(16)의 베이스 필름(10b)이 캐리어 필름(15)측에 배치된 구조를 갖는다. 재료 및 작성 방법에 대해서는 이미 설명한 대로이다.In the adhesive layer transfer sheet 19 of this invention of FIG. 4B, the several laminated body 16 which consists of a base film 10b and the contact bonding layer 12b is formed on the carrier film 15, and is spaced apart from each other, The base film 10b of the laminated body 16 has a structure arrange | positioned at the carrier film 15 side. Materials and preparation methods are as already described.

이 접착층 전사 시트(19)에서, 접착층(12b)과 베이스 필름(10b)과의 사이의 박리력을 a'[N/5㎝]로 하고, 캐리어 필름(15)과 베이스 필름(10b)의 사이의 박리력을 b'[N/5㎝]로 하였을 때, a'>b'의 관계가 충족되어 있는 것이 바람직하다. 이것은, 먼저 박리 제거하는 것이 캐리어 필름이기 때문이다. 따라서, b'는 바람직하게는 0.3a'∼0.7a', 보다 바람직하게는 0.4a'∼0.6a'라고 하는 박리력이다.In this adhesive layer transfer sheet 19, the peeling force between the adhesive layer 12b and the base film 10b is set to a '[N / 5 cm], and between the carrier film 15 and the base film 10b. When the peel force of is set to b '[N / 5 cm], it is preferable that the relationship of a'> b 'is satisfied. This is because peeling and removing first is a carrier film. Accordingly, b 'is preferably a peel force of 0.3a' to 0.7a ', more preferably 0.4a' to 0.6a '.

또한, 이와 같은 접착층 전사 시트(19)에서의 접착층(12b)의 두께는, 앞서 설명한 접착층 전사 시트(17)의 경우와 동일하다.The thickness of the adhesive layer 12b in the adhesive layer transfer sheet 19 is the same as in the case of the adhesive layer transfer sheet 17 described above.

이상 설명한 접착층 전사 시트(19)에서의 접착층의 글래스 전이점에 관하여, 접착층 전사 시트(17)의 경우와 마찬가지로, 실온보다 낮은 경우에는 점착성이 높아지기 때문에, 반도체 웨이퍼에의 전사를 가열 없이 혹은 약가열에 의해 용이하게 행할 수 있는 경향이 있고, 게다가 베이스 필름과의 밀착성도 양호하기 때문에 다이싱이나 반송 시의 파손을 방지할 수 있는 경향이 있지만, 한편, 필름 가공성(하프 컷트 가공)이 저하되는 경향이 있다. 따라서, 접착층(12b)의 재료로서는, 전사 시에 가열 처리하는 것을 고려하여, 글래스 전이 온도가 바람직하게는 0∼60℃, 보다 바람직하게는 20∼40℃의 것을 사용한다.As for the glass transition point of the adhesive layer in the adhesive layer transfer sheet 19 described above, when the temperature is lower than room temperature as in the case of the adhesive layer transfer sheet 17, the adhesiveness is increased, so that transfer to the semiconductor wafer is performed without heating or weak heating. Tends to be easily carried out, and also has good tendency to prevent breakage during dicing and conveyance due to good adhesion to the base film, while on the other hand, tendency to decrease film workability (half cut processing). There is this. Therefore, as a material of the adhesive layer 12b, in consideration of heat treatment at the time of transfer, the glass transition temperature is preferably 0 to 60 ° C, more preferably 20 to 40 ° C.

또한, 접착층(12b)을 다층화하는 경우에는, 커버 시트가 존재하지 않기 때문에, 캐리어 필름(15)의 배면에 이형(離型) 처리를 실시한다(이형층을 형성한다)고 하는 구성으로 하는 것이 바람직하다.In addition, when multilayering the contact bonding layer 12b, since a cover sheet does not exist, it is set as the structure which performs a mold release process on the back surface of the carrier film 15 (forms a mold release layer). desirable.

본 발명에 따르면, 캐리어 필름 상에, 반도체 웨이퍼의 개개의 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 대응하도록 하프 컷트 처리에 의해 이격적으로 접착층을 배치하여 얻은 접착층 전사 시트를 사용하고, 그 접착층을 반도체 웨이퍼에 전사한다. 이 때문에, 포토리소그래피법을 이용하지 않고, 접착층을 가진 반도체 칩을 제조하기 위해서 사용하는 접착층 전사 시트를 작성할 수 있으므로, 접착층을 가진 반도체 칩의 제조에 유용하다.According to the present invention, an adhesive layer transfer sheet obtained by arranging an adhesive layer spaced apart by a half cut process so as to correspond to a region surrounded by bumps of peripheral arrangements of individual semiconductor elements of a semiconductor wafer on a carrier film, The adhesive layer is transferred to a semiconductor wafer. For this reason, since the adhesive bond layer transfer sheet used in order to manufacture the semiconductor chip which has an adhesive layer can be produced, without using the photolithography method, it is useful for manufacture of the semiconductor chip which has an adhesive layer.

10, 10a, 10b : 베이스 필름
11 : 커버 필름
12, 12a, 12b : 접착층
13, 18 : 적층체
14 : 하프 컷트 라인
15 : 캐리어 필름
16 : 적층물
17, 19 : 접착층 전사 시트
30 : 반도체 웨이퍼
31 : 반도체 소자
32 : 다이싱 라인
33 : 페리페럴 배치의 범프
34 : 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역
50 : 배선 기판
51 : 전극
52 : 본더
100 : 반도체 칩
200 : 반도체 장치10, 10a, 10b: base film
11: cover film
12, 12a, 12b: adhesive layer
13, 18: laminated body
14: half cut line
15: carrier film
16: stack
17, 19: adhesive layer transfer sheet
30: semiconductor wafer
31: semiconductor device
32: dicing line
33: Bump of Peripheral Placement
34: A region enclosed by bumps of a peripheral arrangement of semiconductor elements formed on a semiconductor wafer
50: wiring board
51 electrode
52: Bonder
100: semiconductor chip
200: semiconductor device

Claims (14)

페리페럴 배치의 범프에 둘러싸여진 영역에 접착층이 형성된 반도체 칩의 제조 방법으로서,
(A) 베이스 필름과 커버 필름과의 사이에 접착층이 협지된 적층체에 대하여, 베이스 필름측으로부터 하프 컷트 처리를 행하는 공정과,
(B) 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층과 베이스 필름을 커버 필름 상으로부터 제거하는 공정과,
(C) 적층체의 베이스 필름측 표면에 캐리어 필름을 접합하고, 그것에 의해 접착층 전사 시트를 작성하는 공정과,
(D) 접착층 전사 시트에 접합된 커버 필름을 제거하고, 노출된 접착층을, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역에 전사하는 공정, 및
(E) 접착층이 전사된 반도체 웨이퍼를, 다이싱 라인을 따라서 다이싱하여 반도체 칩을 얻는 공정
을 갖는 것을 특징으로 하는 반도체 칩의 제조 방법.A method of manufacturing a semiconductor chip in which an adhesive layer is formed in a region surrounded by bumps in a peripheral arrangement,
(A) Process of performing half cut process from base film side with respect to laminated body in which adhesive layer was clamped between base film and cover film,
(B) removing the adhesive layer and the base film corresponding to the area not surrounded by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer from the cover film;
(C) bonding the carrier film to the base film side surface of the laminate and thereby creating an adhesive layer transfer sheet;
(D) removing the cover film bonded to the adhesive layer transfer sheet, and transferring the exposed adhesive layer to the area enclosed by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer, and
(E) Process of dicing a semiconductor wafer to which the adhesive layer has been transferred along a dicing line to obtain a semiconductor chip
It has a manufacturing method of the semiconductor chip characterized by the above-mentioned. 제1항에 있어서,
전사 조건 하에서의 접착층과 베이스 필름과의 사이의 박리력을 a[N/5㎝]로 하고, 캐리어 필름과 베이스 필름과의 사이의 박리력을 b[N/5㎝]로 하고, 접착층과 커버 필름과의 사이의 박리력을 c[N/5㎝]로 하였을 때, a>b>c의 관계가 충족되어 있는 반도체 칩의 제조 방법.The method of claim 1,
The peel force between the adhesive layer and the base film under the transfer condition is a [N / 5 cm], the peel force between the carrier film and the base film is b [N / 5 cm], and the adhesive layer and the cover film The manufacturing method of the semiconductor chip in which the relationship of a>b> c is satisfy | filled when the peeling force between and is set to c [N / 5 cm]. 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층이 형성된 반도체 칩의 제조 방법으로서,
(a) 캐리어 필름 상에 베이스 필름, 또한 접착층이 적층된 적층체에 대하여, 접착층측으로부터 하프 컷트 처리를 행하는 공정과,
(b) 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여져 있지 않은 영역에 대응하는 접착층과 베이스 필름을 캐리어 필름 상으로부터 제거하고, 그것에 의해 접착층 전사 시트를 작성하는 공정과,
(c) 접착층 전사 시트의 접착층을, 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프로 둘러싸여진 영역에 전사하는 공정, 및
(d) 접착층이 전사된 반도체 웨이퍼를, 다이싱 라인을 따라서 다이싱하여 반도체 칩을 얻는 공정
을 갖는 것을 특징으로 하는 반도체 칩의 제조 방법.A method of manufacturing a semiconductor chip in which an adhesive layer is formed in a region surrounded by bumps in a peripheral arrangement,
(a) the process of performing a half cut process from the contact bonding layer side with respect to the laminated body in which the base film and the contact bonding layer were laminated | stacked on the carrier film,
(b) removing the adhesive layer and the base film corresponding to the region not surrounded by the bumps of the peripheral arrangement of the semiconductor elements formed on the semiconductor wafer from the carrier film, thereby creating an adhesive layer transfer sheet;
(c) transferring the adhesive layer of the adhesive layer transfer sheet to a region surrounded by a bump of a peripheral arrangement of semiconductor elements formed on the semiconductor wafer, and
(d) dicing the semiconductor wafer to which the adhesive layer has been transferred along a dicing line to obtain a semiconductor chip
It has a manufacturing method of the semiconductor chip characterized by the above-mentioned. 제3항에 있어서,
전사 조건 하에서의 접착층과 베이스 필름과의 사이의 박리력을 a[N/5㎝]로 하고, 캐리어 필름과 베이스 필름과의 사이의 박리력을 b[N/5㎝]로 하였을 때, a>b의 관계가 충족되어 있는 반도체 칩의 제조 방법.The method of claim 3,
When the peel force between the adhesive layer and the base film under the transfer condition is a [N / 5 cm], and the peel force between the carrier film and the base film is b [N / 5 cm], a> b A method for manufacturing a semiconductor chip in which the relationship is satisfied. 제1항 내지 제4항 중 어느 한 항에 있어서,
접착층의 두께가, 반도체 칩의 범프 높이보다도 큰 반도체 칩의 제조 방법.The method according to any one of claims 1 to 4,
The manufacturing method of the semiconductor chip whose thickness of an adhesive layer is larger than the bump height of a semiconductor chip. 제1항 내지 제5항 중 어느 한 항에 있어서,
반도체 칩의 페리페럴 배치의 범프에 둘러싸여진 영역의 면적이, 반도체 칩의 범프측 표면적의 50∼80％인 반도체 칩의 제조 방법.The method according to any one of claims 1 to 5,
The area of the area | region enclosed by the bump of the peripheral arrangement of a semiconductor chip is a manufacturing method of the semiconductor chip whose 50-80% of the bump side surface area of a semiconductor chip is. 제1항 내지 제6항 중 어느 한 항에 있어서,
접착층이, 제1 접착층에 제2 접착층이 적층된 적층 구조를 갖고 있고, 베이스 필름측에 배치된 제1 접착층의 연화점이 제2 접착층의 연화점보다도 낮은 반도체 칩의 제조 방법.The method according to any one of claims 1 to 6,
The adhesive layer has the laminated structure by which the 2nd contact bonding layer was laminated | stacked on the 1st contact bonding layer, and the softening point of the 1st contact bonding layer arrange | positioned at the base film side is lower than the softening point of a 2nd contact bonding layer. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 접착층이, 절연성 접착제 또는 이방성 도전 접착제로 구성되는 반도체 칩의 제조 방법.The method according to any one of claims 1 to 7,
The said adhesive layer is a manufacturing method of the semiconductor chip which consists of an insulating adhesive or an anisotropic conductive adhesive. 반도체 칩의 범프가, 배선 기판의 전극에 접착층에 의해 접합되어 이루어지는 반도체 장치의 제조 방법으로서,
제1항 내지 제8항 중 어느 한 항에 기재된 반도체 칩의 제조 방법에 의해 얻은 반도체 칩의 접착층 상의 베이스 필름을 제거한 후, 그 반도체 칩의 범프를 배선 기판의 전극에 위치 정렬하여 임시 압착하고, 반도체 칩측으로부터 본더에 의해 본 압착함으로써 반도체 칩의 범프와 배선 기판의 전극을 접합하는 것을 특징으로 하는 반도체 장치의 제조 방법.As a method of manufacturing a semiconductor device, bumps of a semiconductor chip are joined to an electrode of a wiring board by an adhesive layer.
After removing the base film on the contact bonding layer of the semiconductor chip obtained by the manufacturing method of the semiconductor chip in any one of Claims 1-8, the bump of this semiconductor chip is aligned with the electrode of a wiring board and temporarily crimped, A method of manufacturing a semiconductor device, comprising bonding the bumps of the semiconductor chip and the electrodes of the wiring board by pressing the main body by bonding with the bonder from the semiconductor chip side. 제9항에 있어서,
본 압착 시에 사용하는 본더가, 압압면이 탄성체로 구성되어 있는 탄성 본더인 반도체 장치의 제조 방법.10. The method of claim 9,
The bonder used at the time of this crimping | bonding is a manufacturing method of the semiconductor device which is an elastic bonder in which a press surface consists of an elastic body. 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층을 형성하기 위한 접착층 전사 시트로서,
베이스 필름 및 접착층으로 이루어지는 복수의 적층물이, 캐리어 필름과 커버 필름과의 사이에서, 서로 이격적으로 형성되어 있고, 적층물의 베이스 필름이 캐리어 필름측에 배치되어 있는 것을 특징으로 하는 접착층 전사 시트.An adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by bumps of a peripheral arrangement of semiconductor elements formed on a semiconductor wafer,
A plurality of laminates comprising a base film and an adhesive layer are formed spaced apart from each other between the carrier film and the cover film, and the base film of the laminate is disposed on the carrier film side. 제11항에 있어서,
전사 조건 하에서의 접착층과 베이스 필름과의 사이의 박리력을 a[N/5㎝]로 하고, 캐리어 필름과 베이스 필름과의 사이의 박리력을 b[N/5㎝]로 하고, 접착층과 커버 필름과의 사이의 박리력을 c[N/5㎝]로 하였을 때, a>b>c의 관계가 충족되어 있는 접착층 전사 시트.The method of claim 11,
The peel force between the adhesive layer and the base film under the transfer condition is a [N / 5 cm], the peel force between the carrier film and the base film is b [N / 5 cm], and the adhesive layer and the cover film The adhesive layer transfer sheet | seat which the relationship of a>b> c is satisfied when the peeling force between and is set to c [N / 5 cm]. 반도체 웨이퍼에 형성된 반도체 소자의 페리페럴 배치의 범프에 둘러싸여진 영역에 접착층을 형성하기 위한 접착층 전사 시트로서,
베이스 필름 및 접착층으로 이루어지는 복수의 적층물이, 캐리어 필름 상에, 서로 이격적으로 형성되어 있고, 적층물의 베이스 필름이 캐리어 필름측에 배치되어 있는 것을 특징으로 하는 접착층 전사 시트.An adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by bumps of a peripheral arrangement of semiconductor elements formed on a semiconductor wafer,
A plurality of laminates comprising a base film and an adhesive layer are formed spaced apart from each other on a carrier film, and the base film of the laminate is disposed on the carrier film side. 제13항에 있어서,
전사 조건 하에서의 접착층과 베이스 필름과의 사이의 박리력을 a'[N/5㎝]로 하고, 캐리어 필름과 베이스 필름과의 사이의 박리력을 b'[N/5㎝]로 하였을 때, a'>b'의 관계가 충족되어 있는 접착층 전사 시트.The method of claim 13,
When the peeling force between the adhesive layer and the base film under the transfer condition is a '[N / 5cm], and the peeling force between the carrier film and the base film is b' [N / 5cm], a The adhesive layer transfer sheet in which the relationship of ">b" is satisfied.
KR1020110037720A 2010-04-23 2011-04-22 Method of manufacturing semiconductor chip KR101883912B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-100339 2010-04-23
JP2010100339A JP5423563B2 (en) 2010-04-23 2010-04-23 Manufacturing method of semiconductor chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180086689A Division KR20180089886A (en) 2010-04-23 2018-07-25 Method of manufacturing semiconductor chip

Publications (2)

Publication Number Publication Date
KR20110118582A true KR20110118582A (en) 2011-10-31
KR101883912B1 KR101883912B1 (en) 2018-08-01

Family

ID=42972501

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020110037720A KR101883912B1 (en) 2010-04-23 2011-04-22 Method of manufacturing semiconductor chip
KR1020180086689A KR20180089886A (en) 2010-04-23 2018-07-25 Method of manufacturing semiconductor chip

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180086689A KR20180089886A (en) 2010-04-23 2018-07-25 Method of manufacturing semiconductor chip

Country Status (2)

Country Link
JP (1) JP5423563B2 (en)
KR (2) KR101883912B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532756B1 (en) * 2014-03-28 2015-07-01 주식회사 이녹스 Thermosetting temporary-bonding-film for semiconductor wafer, laminated body comprising the same and method for debonding laminated body

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5903168B2 (en) * 2011-12-15 2016-04-13 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング Method for manufacturing an adhesive film in the form of a precut semiconductor wafer on a dicing tape

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319647A (en) 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2003324125A (en) * 2002-04-26 2003-11-14 Seiko Instruments Inc Semiconductor device
KR20060101235A (en) * 2005-03-17 2006-09-22 엘에스전선 주식회사 Apparatus and method for manufacturing adhesive tape used for semiconductor manufacturing
JP2008282945A (en) * 2007-05-10 2008-11-20 Toyota Motor Corp Method for releasing protective film of adhesive tape, and method for manufacturing semiconductor package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246423A (en) * 1996-03-13 1997-09-19 Hitachi Ltd Semiconductor device
JP4830740B2 (en) * 2005-11-16 2011-12-07 株式会社デンソー Manufacturing method of semiconductor chip
JP5023664B2 (en) * 2006-03-16 2012-09-12 日立化成工業株式会社 Manufacturing method of semiconductor device
JP5022756B2 (en) * 2007-04-03 2012-09-12 オンセミコンダクター・トレーディング・リミテッド Mounting method of semiconductor chip
JP4866312B2 (en) * 2007-07-19 2012-02-01 リンテック株式会社 Sheet manufacturing apparatus and method for sticking

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319647A (en) 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2003324125A (en) * 2002-04-26 2003-11-14 Seiko Instruments Inc Semiconductor device
KR20060101235A (en) * 2005-03-17 2006-09-22 엘에스전선 주식회사 Apparatus and method for manufacturing adhesive tape used for semiconductor manufacturing
JP2008282945A (en) * 2007-05-10 2008-11-20 Toyota Motor Corp Method for releasing protective film of adhesive tape, and method for manufacturing semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532756B1 (en) * 2014-03-28 2015-07-01 주식회사 이녹스 Thermosetting temporary-bonding-film for semiconductor wafer, laminated body comprising the same and method for debonding laminated body
WO2015147509A1 (en) * 2014-03-28 2015-10-01 주식회사 이녹스 Temporary adhesive film for thermosetting semiconductor wafer, laminate comprising same, and method for separating laminate

Also Published As

Publication number Publication date
KR20180089886A (en) 2018-08-09
JP5423563B2 (en) 2014-02-19
JP2010212709A (en) 2010-09-24
KR101883912B1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
TWI425611B (en) Microelectronic assembly and method of fabricating a stacked microelectronic assembly
TWI466244B (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
TWI229890B (en) Semiconductor device and method of manufacturing same
US9984900B2 (en) Semiconductor device including at least one element
WO2017112252A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US8900993B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
US20140042621A1 (en) Package on Package Devices and Methods of Forming Same
US8435837B2 (en) Panel based lead frame packaging method and device
EP1906445A2 (en) Manufacturing method of semiconductor device
JPWO2013089199A1 (en) Semiconductor chip with anisotropic conductive film, semiconductor wafer with anisotropic conductive film, and semiconductor device
JP5556864B2 (en) Manufacturing method of semiconductor device
JP2004055770A (en) Method for manufacturing semiconductor device and the semiconductor device
KR20180089886A (en) Method of manufacturing semiconductor chip
JP5720748B2 (en) Manufacturing method of semiconductor chip
WO2012077447A1 (en) Method for mounting semiconductor elements, and mounted body
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
JP2007294575A (en) Method for manufacturing semiconductor device
KR20110001155A (en) Method of fabricating semiconductor package
WO2018220868A1 (en) Semiconductor device and method for manufacturing semiconductor device
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
US9673063B2 (en) Terminations
JP5459099B2 (en) Manufacturing method of semiconductor device
JP6944533B2 (en) Anisotropic conductive film and laminate
JP2001168232A (en) Circuit part connection body and its manufacturing method, double-sided circuit board and its manufacturing method, circuit part packaging body, and multilayer circuit board
JP4265478B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant