KR20110001155A - Method of fabricating semiconductor package - Google Patents

Method of fabricating semiconductor package Download PDF

Info

Publication number
KR20110001155A
KR20110001155A KR1020090058560A KR20090058560A KR20110001155A KR 20110001155 A KR20110001155 A KR 20110001155A KR 1020090058560 A KR1020090058560 A KR 1020090058560A KR 20090058560 A KR20090058560 A KR 20090058560A KR 20110001155 A KR20110001155 A KR 20110001155A
Authority
KR
South Korea
Prior art keywords
semiconductor
polymer adhesive
manufacturing
wafer
semiconductor package
Prior art date
Application number
KR1020090058560A
Other languages
Korean (ko)
Inventor
손호영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090058560A priority Critical patent/KR20110001155A/en
Publication of KR20110001155A publication Critical patent/KR20110001155A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/449—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of mechanical vibrations, e.g. ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Abstract

PURPOSE: A semiconductor package manufacturing method is provided to manufacture a stack package without the loss of a semiconductor chip by spreading the polymer adhesive before bonding the semiconductor chip. CONSTITUTION: A wafer(110) comprises a plurality of first semiconductor chips(110a). The first semiconductor chips comprise the respective penetrating electrodes(110b). A first polymer adhesive(150a) is spread on the front side of wafer. A second semiconductor chip(120a) is arranged on the first semiconductor chip of the wafer.

Description

반도체 패키지의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR PACKAGE}Manufacturing method of semiconductor package {METHOD OF FABRICATING SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게, 공정 단계 및 공정 시간을 단축하여 제조 수율을 향상시킬 수 있는 반도체 패키지의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a method of manufacturing a semiconductor package that can improve the manufacturing yield by shortening the process step and the process time.

반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다. In the semiconductor industry, packaging technology for integrated circuits is continuously developed to meet the demand for miniaturization and mounting reliability. For example, the demand for miniaturization is accelerating the development of technologies for packages that are close to chip size, and the demand for mounting reliability highlights the importance of packaging technologies that can improve the efficiency of mounting operations and mechanical and electrical reliability after mounting. I'm making it.

또한, 전기·전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 모듈을 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 모듈을 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다. In addition, as miniaturization of electric and electronic products and high performance is required, various technologies for providing a high capacity semiconductor module have been researched and developed. As a method for providing a high capacity semiconductor module, there is a high integration of a memory chip, which can be realized by integrating a larger number of cells in a limited space of the semiconductor chip.

하지만, 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도 의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 모듈을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다. 상기 스택 기술로서, 칩과 칩을 본딩하는 방법과 칩과 웨이퍼를 본딩하는 방법 및 웨이퍼와 웨이퍼를 본딩하는 방법이 있다.However, high integration of memory chips requires high technology and a lot of development time, such as precise fine line width. Therefore, a stack technology has been proposed as another method for providing a high capacity semiconductor module. As the stack technology, there are a method of bonding a chip and a chip, a method of bonding a chip and a wafer, and a method of bonding a wafer and a wafer.

그러나, 전술한 스택 기술 중 칩과 칩을 본딩하는 경우에는 굳-다이를 이용하여 칩과 칩을 개별적으로 본딩하기 때문에 수율 면에서는 유리하지만 단위 공정 시간이 많이 소요된다는 단점이 있으며, 웨이퍼와 웨이퍼를 본딩하는 경우에는 단위 공정 시간은 감소되나 불량인 칩이 존재하더라도 이를 리페어할 수 없으므로 제조 수율이 낮아진다는 단점이 있다. 또한, 칩과 칩을 본딩하거나 웨이퍼와 웨이퍼를 본딩하는 경우에 칩을 개별화한 후에 개별화된 스택 구조에 언더필을 주입하는데, 이때, 언더필을 주입하는 공정이 칩 단위로 이루어지기 때문에 공정 단계 및 공정 시간이 증가하여 반도체 패키지의 제조 수율이 저하된다는 한계가 있다.However, in the stack technology described above, bonding chips and chips is advantageous in terms of yield because the bonding of chips and chips separately using a die-dye requires a long process time. In the case of bonding, the unit process time is reduced, but even if a defective chip is present, it cannot be repaired, resulting in a low manufacturing yield. In addition, when bonding chips and chips or bonding wafers and wafers, underfill is injected into the individualized stack structure after the chips are individualized. In this case, the underfill injection process is performed in units of chips. As a result, there is a limit that the manufacturing yield of the semiconductor package is lowered.

본 발명은 공정 단계 및 공정 시간을 단축할 수 있는 반도체 패키지의 제조방법을 제공한다.The present invention provides a method for manufacturing a semiconductor package that can shorten the process steps and process time.

또한, 본 발명은 제조 수율을 향상시킬 수 있는 반도체 패키지의 제조방법을 제공한다.In addition, the present invention provides a method for manufacturing a semiconductor package that can improve the manufacturing yield.

본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은, 다수의 제1 반도 체 칩으로 이루어진 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와, 상기 폴리머 접착제가 도포된 웨이퍼의 상기 제1 반도체 칩 상에 양품의 제2 반도체 칩을 각각 배치시키는 단계와, 상기 제1 반도체 칩 상에 상기 폴리머 접착제의 개재 하에 제2 반도체 칩이 배치된 웨이퍼를 칩 레벨로 개별화하는 단계 및 상기 칩 레벨로 개별화된 제1 반도체 칩과 제2 반도체 칩의 적층물을 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시키는 단계를 포함한다.A method of manufacturing a semiconductor package according to an embodiment of the present invention includes applying a polymer adhesive on a front surface of a wafer including a plurality of first semiconductor chips, and the first semiconductor chip of the wafer on which the polymer adhesive is applied. Disposing a good second semiconductor chip on the chip; individualizing the wafer on which the second semiconductor chip is disposed on the first semiconductor chip under the polymer adhesive; Bonding the laminate of the first semiconductor chip and the second semiconductor chip onto a substrate and curing the polymer adhesive.

상기 각각의 제1 및 제2 반도체 칩은 관통 전극을 구비한다.Each of the first and second semiconductor chips has a through electrode.

상기 폴리머 접착제는 비전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 포함한다.The polymer adhesive is nonconductive and includes a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent and a nonconductive particle.

상기 폴리머 접착제는 전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 포함한다.The polymer adhesive is conductive and includes a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, nonconductive particles, and conductive particles.

상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함한다.The polymer resin includes at least one of an epoxy resin, an acrylic resin, and a phenoxy resin.

상기 폴리머 접착제는 용액, 페이스트 및 필름 중 어느 하나의 형태로 도포된다.The polymer adhesive is applied in the form of any one of a solution, a paste and a film.

상기 용액 또는 페이스트 형태로 이루어진 폴리머 접착제는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포된다.The polymer adhesive in the form of the solution or paste is applied by any one of a doctor blade, spin coating, screen printing and dispensing.

상기 필름 형태로 이루어진 폴리머 접착제는 라미네이션 방식으로 도포된다.The polymer adhesive made of the film form is applied in a lamination method.

상기 폴리머 접착제는 B-스테이지 상태로 도포된다.The polymer adhesive is applied in the B-stage state.

상기 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와 상기 폴리머 접 착제가 도포된 웨이퍼의 제1 반도체 칩 상에 양품의 제2 반도체 칩을 각각 배치시키는 단계는, 적어도 1회 이상 반복 수행한다.Applying a polymer adhesive on the front surface of the wafer and disposing a second semiconductor chip of good quality on the first semiconductor chip of the wafer to which the polymer adhesive is applied are performed at least once or more times.

상기 본딩은 열압착, 열초음파 및 초음파 중 어느 하나의 방식으로 수행한다.The bonding is performed by any one of thermocompression, thermosonic and ultrasonic waves.

본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법은, 다수의 제1 반도체 칩으로 이루어진 제1 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와, 상기 폴리머 접착제가 도포된 제1 웨이퍼 상에 양품의 제2 반도체 칩으로 재구성된 제2 웨이퍼를 배치시키는 단계와, 상기 제2 및 제1 웨이퍼를 칩 레벨로 개별화하는 단계 및 상기 칩 레벨로 개별화된 제1 반도체 칩과 제2 반도체 칩의 적층물을 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: applying a polymer adhesive on a front surface of a first wafer including a plurality of first semiconductor chips; Disposing a second wafer reconstructed into a second semiconductor chip of the substrate; individualizing the second and first wafers to a chip level; and stacking the first semiconductor chip and the second semiconductor chip to be separated at the chip level. Bonding to the substrate and curing the polymer adhesive.

상기 각각의 제1 및 제2 반도체 칩은 관통 전극을 구비한다.Each of the first and second semiconductor chips has a through electrode.

상기 폴리머 접착제는 비전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 포함한다.The polymer adhesive is nonconductive and includes a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent and a nonconductive particle.

상기 폴리머 접착제는 전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 포함한다.The polymer adhesive is conductive and includes a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, nonconductive particles, and conductive particles.

상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함한다.The polymer resin includes at least one of an epoxy resin, an acrylic resin, and a phenoxy resin.

상기 폴리머 접착제는 용액, 페이스트 및 필름 중 어느 하나의 형태로 도포된다.The polymer adhesive is applied in the form of any one of a solution, a paste and a film.

상기 용액 또는 페이스트 형태로 이루어진 폴리머 접착제는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포된다.The polymer adhesive in the form of the solution or paste is applied by any one of a doctor blade, spin coating, screen printing and dispensing.

상기 필름 형태로 이루어진 폴리머 접착제는 라미네이션 방식으로 도포된다.The polymer adhesive made of the film form is applied in a lamination method.

상기 폴리머 접착제는 B-스테이지 상태로 도포된다.The polymer adhesive is applied in the B-stage state.

상기 제1 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와 상기 폴리머 접착제가 도포된 제1 웨이퍼 상에 양품의 제2 반도체 칩으로 재구성된 제2 웨이퍼를 배치시키는 단계는, 적어도 1회 이상 반복 수행한다.Applying a polymer adhesive on the front surface of the first wafer and placing a second wafer reconstituted with a good second semiconductor chip on the first wafer coated with the polymer adhesive are performed at least once or more times. do.

상기 본딩은 열압착, 열초음파 및 초음파 중 어느 하나의 방식으로 수행한다.The bonding is performed by any one of thermocompression, thermosonic and ultrasonic waves.

상기 제1 웨이퍼 상에 양품의 제2 반도체 칩들로 재구성된 제2 웨이퍼를 배치시키는 단계는, 상기 다수의 제2 반도체 칩들로 이루어진 제2 웨이퍼를 UV 테이프에 부착하는 단계와, 상기 UV 테이프에 부착된 제2 웨이퍼를 각각 제2 반도체 칩들로 분리시키는 단계와, 상기 분리된 제2 반도체 칩들 중 불량 칩을 선택적으로 제거해서, 양품의 제2 반도체 칩들만 남기는 단계와, 상기 UV 테이프에 부착된 양품의 제2 반도체 칩들을 각각 대응하는 제1 반도체 칩 상에 배치되도록 제1 웨이퍼 상에 배치시키는 단계 및 상기 UV 테이프를 제거하는 단계를 포함한다.Placing a second wafer reconstituted with good second semiconductor chips on the first wafer includes attaching a second wafer of the plurality of second semiconductor chips to a UV tape, and attaching to the UV tape. Separating each of the separated second wafers into second semiconductor chips, selectively removing the defective chips from the separated second semiconductor chips, leaving only the second semiconductor chips of good quality, and the good product attached to the UV tape. Disposing the second semiconductor chips of the substrate on the first wafer to be disposed on the corresponding first semiconductor chip, respectively, and removing the UV tape.

상기 분리된 제2 반도체 칩들 중 불량 칩을 선택적으로 제거해서, 양품의 제2 반도체 칩들만 남기는 단계 후, 그리고, 상기 UV 테이프에 부착된 양품의 제2 반도체 칩들을 제1 웨이퍼 상에 배치시키는 단계 전, 상기 불량 칩이 제거된 UV 테이프 부분에 양품의 다른 제2 반도체 칩들을 부착하는 단계를 더 포함한다.Selectively removing the defective chips from the separated second semiconductor chips, leaving only the second semiconductor chips of good quality, and then placing the second good semiconductor chips attached to the UV tape on the first wafer. And, attaching other good second semiconductor chips to the portion of the UV tape from which the bad chips have been removed.

본 발명은 관통 전극을 구비한 제1 반도체 칩들로 이루어진 웨이퍼 상에 B-스테이지 상태의 폴리머 접착제를 도포한 후에 양품의 제2 반도체 칩들을 배치한 다음, 상기 제2 반도체 칩들이 배치된 웨이퍼를 칩 레벨로 개별화하고, 상기 개별화된 제1 및 제2 반도체 칩의 적층물을 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시킴으로써 반도체 패키지를 제조한다.According to the present invention, after applying a polymer adhesive in a B-stage state on a wafer made of first semiconductor chips having through electrodes, the second semiconductor chips of good quality are disposed, and then the wafer on which the second semiconductor chips are disposed is chipped. A semiconductor package is fabricated by individualizing to a level, bonding the individualized stack of first and second semiconductor chips onto a substrate, and curing the polymer adhesive.

이렇게 함에 따라, 본 발명은, 반도체 칩의 본딩 이전에 접착제로서 폴리머 접착제가 도포되기 때문에 반도체 칩의 손실 없이 스택 패키지를 제조할 수 있으며, 이러한 폴리머 접착제 도포가 웨이퍼 레벨에서 이루어지기 때문에 칩 간의 간격이 좁은 경우에도 적용 가능할 뿐 아니라 공정 단계와 공정 시간 및 제조 단가를 절감할 수 있다.In doing so, the present invention allows the stack package to be produced without the loss of the semiconductor chip since the polymer adhesive is applied as the adhesive prior to bonding of the semiconductor chip, and the gap between the chips is increased because such polymer adhesive application is made at the wafer level. Not only can it be applied in narrow cases, it can save process steps, process time and manufacturing cost.

또한, 본 발명은 제1 반도체 칩돌로 이루어진 웨이퍼 상에 양품으로 판정된 제2 반도체 칩들을 배치하기 때문에 초기 웨이퍼의 수율 감소에 따라 최종 스택 패키지의 수율이 급격히 감소하는 문제를 해결할 수 있다. 그러므로, 본 발명은 반도체 패키지의 제조 수율을 향상시킬 수 있다.In addition, the present invention can solve the problem that the yield of the final stack package is drastically reduced as the yield of the initial wafer is reduced because the second semiconductor chips, which are determined to be good, are disposed on the wafer made of the first semiconductor chip stones. Therefore, the present invention can improve the manufacturing yield of the semiconductor package.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.1A to 1H are cross-sectional views illustrating processes for manufacturing a semiconductor package according to an embodiment of the present invention.

도 1a를 참조하면, 다수의 제1 반도체 칩(110a)으로 이루어진 웨이퍼(110)를 마련한다. 상기 제1 반도체 칩(110a)들은 각각 관통 전극(110b)을 구비하고 있으며, 상기 관통 전극(110b)은 도전성 물질, 예컨대, 구리(Cu) 등의 금속 물질들로 이루어진다. Referring to FIG. 1A, a wafer 110 including a plurality of first semiconductor chips 110a is prepared. Each of the first semiconductor chips 110a includes a through electrode 110b, and the through electrode 110b is formed of a conductive material, for example, metal materials such as copper (Cu).

도 1b를 참조하면, 상기 웨이퍼(110)의 전면 상에 B-스테이지 상태의 제1 폴리머 접착제(150a)를 도포한다. 상기 제1 폴리머 접착제(150a)는 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 가지며 비전도성을 띠거나, 또는, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 가지며 전도성을 띤다. 상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함한다.Referring to FIG. 1B, the first polymer adhesive 150a in a B-stage state is applied onto the entire surface of the wafer 110. The first polymer adhesive 150a has a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, and a non-conductive particle and is non-conductive, or a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, a non-conductive material. It has particles and conductive particles and is conductive. The polymer resin includes at least one of an epoxy resin, an acrylic resin, and a phenoxy resin.

여기서, 상기 제1 폴리머 접착제(150a)는 용액, 페이스트 및 필름 중 어느 하나의 형태로 이루어지며, 상기 제1 폴리머 접착제(150a)의 형태에 따라 다른 방식으로 도포된다. 예컨대, 상기 제1 폴리머 접착제(150a)가 용액 또는 페이스트 형태로 이루어진 경우에는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포되며, 제1 폴리머 접착제(150a)가 필름 형태로 이루어진 경우에는 라미네이션 방식으로 도포된다.Here, the first polymer adhesive 150a may be formed of any one of a solution, a paste, and a film, and may be applied in different ways according to the shape of the first polymer adhesive 150a. For example, when the first polymer adhesive 150a is formed in a solution or paste form, the first polymer adhesive 150a is applied by any one of a doctor blade, spin coating, screen printing, and dispensing method, and the first polymer adhesive 150a is formed in a film form. If it consists of a lamination method is applied.

도 1c를 참조하면, 상기 제1 폴리머 접착제(150a)가 도포된 웨이퍼(110)의 각 제1 반도체 칩(110a) 상에 양품으로 판정된 제2 반도체 칩(120a)을 배치시킨다. 상기 제2 반도체 칩(120a)들은 각각 관통 전극(120b)을 구비하고 있으며, 각각의 관통 전극(120b)을 통해 그 아래의 제1 반도체 칩(110a)과 전기적으로 연결된다.Referring to FIG. 1C, the second semiconductor chip 120a, which is determined to be good, is disposed on each of the first semiconductor chips 110a of the wafer 110 to which the first polymer adhesive 150a is applied. Each of the second semiconductor chips 120a includes a through electrode 120b, and is electrically connected to the first semiconductor chip 110a below the through electrodes 120b.

이때, 상기 제2 반도체 칩(120a)의 배치는 상기 제1 폴리머 접착제(150a)의 경화가 일어나지 않는 온도 조건에서 수행되어야 한다. 여기서, 상기 제1 폴리머 접착제(150a)는 경화되지 않은 B-스테이지 상태로서 유동성을 가지고 있기 때문에, 상기 제2 반도체 칩(120a)의 배치시 가해지는 압력과 열에 의해 웨이퍼(110) 위로 흘러나와 상기 제2 반도체 칩(120a)들 사이에도 배치된다.In this case, the second semiconductor chip 120a may be disposed under a temperature condition in which curing of the first polymer adhesive 150a does not occur. Here, since the first polymer adhesive 150a has fluidity as an uncured B-stage state, the first polymer adhesive 150a flows out onto the wafer 110 by the pressure and heat applied when the second semiconductor chip 120a is disposed. Also disposed between the second semiconductor chips 120a.

도 1d를 참조하면, 상기 제2 반도체 칩(120a)의 전면 상에 B-스테이지 상태의 제2 폴리머 접착제(150b)를 도포한다. 상기 제2 폴리머 접착제(150b)는 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 가지며 비전도성을 띠거나, 또는, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 가지며 전도성을 띤다. 상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함한다.Referring to FIG. 1D, a second polymer adhesive 150b in a B-stage state is coated on the entire surface of the second semiconductor chip 120a. The second polymer adhesive 150b has a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, and a non-conductive particle and is non-conductive, or a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, a non-conductive material. It has particles and conductive particles and is conductive. The polymer resin includes at least one of an epoxy resin, an acrylic resin, and a phenoxy resin.

여기서, 상기 제2 폴리머 접착제(150b)는 용액, 페이스트 및 필름 중 어느 하나의 형태로 이루어지며, 상기 제2 폴리머 접착제(150b)의 형태에 따라 다른 방식으로 도포된다. 예컨대, 상기 제2 폴리머 접착제(150b)가 용액 또는 페이스트 형태로 이루어진 경우에는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포되며, 제2 폴리머 접착제(150b)가 필름 형태로 이루어진 경우에는 라미네이션 방식으로 도포된다.Here, the second polymer adhesive 150b is formed of any one of a solution, a paste, and a film, and is applied in different ways according to the shape of the second polymer adhesive 150b. For example, when the second polymer adhesive 150b is formed in a solution or paste form, the second polymer adhesive 150b is applied by any one of a doctor blade, spin coating, screen printing, and dispensing method, and the second polymer adhesive 150b is formed in a film form. If it consists of a lamination method is applied.

이때, 상기 제2 폴리머 접착제(150b)는 경화되지 않은 B-스테이지 상태로서 유동성을 가지고 있기 때문에, 상기 제2 반도체 칩(120a)들 사이로 흘러내려가 제1 폴리머 접착제(150a)와 접촉하여 제2 반도체 칩(120a)들 사이에도 배치된다.At this time, since the second polymer adhesive 150b has fluidity as an uncured B-stage state, the second polymer adhesive 150b flows down between the second semiconductor chips 120a and contacts the first polymer adhesive 150a so as to contact the second semiconductor. It is also arranged between the chips (120a).

도 1e를 참조하면, 상기 제2 폴리머 접착제(150b)가 도포된 각 제2 반도체 칩(120a)들 상에 제3 반도체 칩(130a)을 배치한다. 상기 제3 반도체 칩(130a)들은 각각 관통 전극(130b)을 구비하고 있으며, 각각의 관통 전극(130b)을 통해 그 아래의 제2 반도체 칩(120a)들과 전기적으로 연결된다.Referring to FIG. 1E, a third semiconductor chip 130a is disposed on each of the second semiconductor chips 120a to which the second polymer adhesive 150b is applied. Each of the third semiconductor chips 130a includes a through electrode 130b, and is electrically connected to the second semiconductor chips 120a below the through electrodes 130b.

이때, 상기 제3 반도체 칩(130a)의 배치는 상기 제1 및 제2 폴리머 접착제(150a, 150b)의 경화가 일어나지 않는 온도 조건에서 수행되어야 한다. 여기서, 상기 제2 폴리머 접착제(150b)는 경화되지 않은 B-스테이지 상태로서 유동성을 가지고 있기 때문에, 상기 제3 반도체 칩(130a)의 스택시 가해지는 압력과 열에 의해 제2 반도체 칩(120a) 위로 흘러나와 상기 제3 반도체 칩(130a)들 사이에도 배치된다.In this case, the third semiconductor chip 130a may be disposed under a temperature condition in which curing of the first and second polymer adhesives 150a and 150b does not occur. In this case, since the second polymer adhesive 150b has fluidity as an uncured B-stage state, the second polymer adhesive 150b is moved over the second semiconductor chip 120a by pressure and heat applied when the third semiconductor chip 130a is stacked. It also flows out and is disposed between the third semiconductor chips 130a.

도 1f를 참조하면, 상기 제3 반도체 칩(130a)의 전면 상에 B-스테이지 상태의 제3 폴리머 접착제(150c)를 도포하고, 상기 제3 폴리머 접착제(150c)가 도포된 각 제3 반도체 칩(130a)들 상에 제4 반도체 칩(140a)을 배치한다. 이상에서와 같이, 상기 폴리머 접착제의 도포 및 반도체 칩의 배치 과정을 적어도 1회 이상 반복 수행하는 것이 바람직하다.Referring to FIG. 1F, each of the third semiconductor chips coated with the third polymer adhesive 150c in the B-stage state on the entire surface of the third semiconductor chip 130a and coated with the third polymer adhesive 150c The fourth semiconductor chip 140a is disposed on the 130a. As described above, it is preferable to repeat the application of the polymer adhesive and the disposition of the semiconductor chip at least once.

도 1g를 참조하면, 상기 제1 내지 제3 폴리머 접착제(150a, 150b, 150c)의 개재 하에 제2 내지 제4 반도체 칩들(120a, 130a, 140a)이 배치된 웨이퍼를 칩 레벨로 개별화한다. 즉, 상기 제2 내지 제4 반도체 칩들(120a, 130a, 140a) 및 웨이퍼를 칩 레벨로 쏘잉한다. 그 결과, 적어도 둘 이상의 반도체 칩들(110a, 120a, 130a, 140a)이 적층되고, 상기 반도체 칩들(110a, 120a, 130a, 140a)은 반도체 칩 들(110a, 120a, 130a, 140a) 각각에 구비된 관통 전극들(110b, 120b, 130b)을 통해 서로 전기적으로 연결된다. Referring to FIG. 1G, the wafer on which the second to fourth semiconductor chips 120a, 130a, and 140a are disposed under the first to third polymer adhesives 150a, 150b, and 150c is individualized at the chip level. That is, the second to fourth semiconductor chips 120a, 130a, and 140a and the wafer are sawn at the chip level. As a result, at least two or more semiconductor chips 110a, 120a, 130a and 140a are stacked, and the semiconductor chips 110a, 120a, 130a and 140a are provided in each of the semiconductor chips 110a, 120a, 130a and 140a. The through electrodes 110b, 120b, and 130b are electrically connected to each other.

도 1h를 참조하면, 상기 개별화된 반도체 칩들(110a, 120a, 130a, 140a)을 기판(100) 상에 본딩시킴과 아울러 상기 제1 내지 제3 폴리머 접착제를 경화시킨다. 상기 본딩은 열압착, 열초음파 및 초음파 중 어느 하나의 방식으로 수행하며, 상기 반도체 칩들(110a, 120a, 130a, 140a) 중 최하층에 배치된 반도체 칩(110a)은 범프(160)를 통해 상기 기판(100)과 연결된다. Referring to FIG. 1H, the individualized semiconductor chips 110a, 120a, 130a, and 140a are bonded onto the substrate 100, and the first to third polymer adhesives are cured. The bonding may be performed by any one of thermocompression, thermosonic, and ultrasonic waves, and the semiconductor chip 110a disposed at the lowermost layer among the semiconductor chips 110a, 120a, 130a, and 140a may be formed through the substrate 160 through the bumps 160. Connected with 100.

여기서, 각 반도체 칩들(110a, 120a, 130a, 140a) 사이에 배치되었던 제1 내지 제3 폴리머 접착제는 경화 가능한 온도 조건 및 충분한 압력을 가함으로써 상기 범프(160) 외부로 빠져나가면서 경화되며, 이를 통해, 상기 반도체 칩들(110a, 120a, 130a, 140a)은 상기 폴리머 접착제(150)를 통해 물리적으로 연결되는 동시에 전기적으로 연결된다. 이때, 상기 반도체 칩들(110a, 120a, 130a, 140a)의 본딩시 열압착 방식을 적용하면 상기 폴리머 접착제(150)에 충분한 압력을 가할 수 있으며, 초음파 또는 열초음파 방식을 적용하면 손실 계수가 큰 폴리머 접착제(150)에만 국부적으로 열을 가할 수 있다.Here, the first to third polymer adhesives disposed between the semiconductor chips 110a, 120a, 130a, and 140a are cured while exiting the bumps 160 by applying a curable temperature condition and sufficient pressure. Through this, the semiconductor chips 110a, 120a, 130a, and 140a may be physically connected and electrically connected through the polymer adhesive 150. In this case, when the thermocompression bonding method is applied when the semiconductor chips 110a, 120a, 130a, and 140a are bonded, sufficient pressure may be applied to the polymer adhesive 150, and when the ultrasonic or thermosonic method is applied, the polymer having a large loss factor is applied. Only adhesive 150 may be locally heated.

이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 패키지의 제조를 완성한다.Thereafter, although not shown, a series of subsequent known processes are sequentially performed to complete the manufacture of the semiconductor package according to the embodiment of the present invention.

이상에서와 같이, 본 발명의 실시예에서는 B-스테이지 상태의 폴리머 접착제를 도포한 후에 이를 경화시킴으로써, 한 번의 본딩 공정을 통해 반도체 칩들간을 연결시킬 수 있으며, 이를 통해, 본 발명은 반도체 패키지 제조시 공정 단계와 공 정 시간 및 제조 단가를 절감할 수 있다.As described above, in the embodiment of the present invention by applying a polymer adhesive in the B-stage state and then curing it, it is possible to connect the semiconductor chips through one bonding process, through which the present invention is a semiconductor package manufacturing This saves time in process steps, process time and manufacturing costs.

또한, 본 발명은 반도체 칩의 본딩 이전에 접착제인 폴리머 접착제가 도포되기 때문에 상기 반도체 칩의 손실 없이 스택 패키지를 제조할 수 있으며, 상기 폴리머 접착제의 도포가 웨이퍼 레벨에서 이루어지기 때문에 반도체 칩들 간의 간격이 좁은 경우에도 적용 가능할 뿐 아니라 언더필 공정을 생략할 수 있다는 장점이 있다. In addition, the present invention can manufacture a stack package without the loss of the semiconductor chip because the adhesive is applied before the bonding of the semiconductor chip, the gap between the semiconductor chips because the application of the polymer adhesive is made at the wafer level It is not only applicable to the narrow case, but also has the advantage that the underfill process can be omitted.

게다가, 본 발명은 웨이퍼 상에 테스트를 통해 양품으로 판명된 반도체 칩들을 배치하기 때문에 초기 웨이퍼의 수율 감소에 따라 최종 스택 패키지의 수율이 급격히 감소하는 문제를 해결할 수 있으므로, 반도체 패키지의 제조 수율을 향상시킬 수 있다.In addition, the present invention solves the problem that the yield of the final stack package is drastically reduced as the yield of the initial wafer decreases because the semiconductor chips which are proved to be good on the wafer are disposed, thereby improving the manufacturing yield of the semiconductor package. You can.

한편, 전술한 본 발명의 실시예에서는 웨이퍼 상에 양품으로 판명된 반도체 칩들을 배치함으로써 반도체 패키지의 제조 수율을 향상시켰지만, 본 발명의 다른 실시예로서 상기 웨이퍼 상에 양품의 반도체 칩들로 재구성 웨이퍼들을 배치함으로써 반도체 패키지의 제조 수율을 향상시키는 것도 가능하다.On the other hand, while the above-described embodiment of the present invention improves the manufacturing yield of the semiconductor package by disposing a good semiconductor chip on the wafer, as another embodiment of the present invention reconstructed wafers with good semiconductor chips on the wafer It is also possible to improve the manufacturing yield of a semiconductor package by arrange | positioning.

도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 재구성 웨이퍼의 배치 과정을 설명하기 위한 공정별 단면도이다.2A through 2B are cross-sectional views illustrating processes of disposing a reconstructed wafer according to another exemplary embodiment of the present invention.

도 2a를 참조하면, 다수의 제1 반도체 칩(210a)으로 이루어진 제1 웨이퍼(210)를 마련한다. 상기 제1 반도체 칩(210a)은 각각 다수개의 관통 전극(210b)을 구비하고 있다. 그리고 나서, 상기 제1 웨이퍼(210)의 전면 상에 폴리머 접착제(250)를 도포하고, 상기 폴리머 접착제(250)가 도포된 제1 웨이퍼(210)의 각 반 도체 칩(210a) 양품의 제1 반도체 칩(220)들로 재구성된 제2 웨이퍼를 배치한다. Referring to FIG. 2A, a first wafer 210 including a plurality of first semiconductor chips 210a is prepared. Each of the first semiconductor chips 210a includes a plurality of through electrodes 210b. Then, a polymer adhesive 250 is coated on the entire surface of the first wafer 210, and a first good of each semiconductor chip 210a of the first wafer 210 to which the polymer adhesive 250 is coated is applied. The second wafer reconstituted with the semiconductor chips 220 is disposed.

여기서, 상기 제2 웨이퍼는 제구성 웨이퍼로서, 제2 웨이퍼는 UV 테이프(270)에 부착되어 있으며 상기 UV 테이프(270)에 부착된 제2 웨이퍼는 불량 칩은 선택적으로 제거되어 양품의 제2 반도체 칩(220)들만 잔류된 상태이다. 또한, 상기 제2 웨이퍼는 불량 칩이 선택적으로 제거된 후에 상기 불량칩이 제거된 부분에 양품의 제2 반도체 칩(220)들이 부착된 상태인 재구성 웨이퍼인 것도 가능하다.Here, the second wafer is a prefabricated wafer, the second wafer is attached to the UV tape 270, the second wafer attached to the UV tape 270 is bad chip is selectively removed to remove the good second semiconductor Only the chips 220 remain. In addition, the second wafer may be a reconstructed wafer in which a good second semiconductor chip 220 is attached to a portion where the defective chip is removed after the defective chip is selectively removed.

도 2b를 참조하면, 상기 UV 테이프에 UV를 조사하여 상기 제2 웨이퍼로부터 UV 테이프를 제거한다. Referring to FIG. 2B, the UV tape is irradiated with UV to remove the UV tape from the second wafer.

이어서, 도시하지는 않았으나 전술한 바와 같은 폴리머 접착제의 도포, UV 테이프 부착 및 제거 과정을 적어도 1회 이상 반복 수행해서, 상기 제2 반도체 칩(220) 상에 양품의 반도체 칩 또는 양품의 반도체 칩들로 재구성된 웨이퍼를 배치하고, 상기 웨이퍼 및 반도체 칩들을 칩 레벨로 개별화하고 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시켜 본 발명의 다른 실시예에 따른 반도체 패키지의 제조를 완성한다.Subsequently, a process of applying the polymer adhesive, attaching and removing the UV tape, and the like, as described above, are repeatedly performed at least one or more times to reconstitute the good semiconductor chip or the good semiconductor chips on the second semiconductor chip 220. The prepared wafer is placed, the wafer and the semiconductor chips are individualized at the chip level and bonded onto the substrate, and the polymer adhesive is cured to complete the manufacture of the semiconductor package according to another embodiment of the present invention.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도.1A to 1H are cross-sectional views illustrating processes for manufacturing a semiconductor package according to an embodiment of the present invention.

도 2a 내지 도 2b는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도.2A to 2B are cross-sectional views illustrating processes for manufacturing a semiconductor package according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 100: substrate

110a, 120a, 130a, 140a : 반도체 칩110a, 120a, 130a, 140a: semiconductor chip

110b, 120b, 130b : 관통 전극110b, 120b, 130b: through electrode

150 : 폴리머 접착제150: polymer adhesive

160 : 범프160: bump

Claims (24)

다수의 제1 반도체 칩으로 이루어진 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계;Applying a polymer adhesive on the front surface of the wafer consisting of a plurality of first semiconductor chips; 상기 폴리머 접착제가 도포된 웨이퍼의 각 제1 반도체 칩 상에 양품의 제2 반도체 칩을 배치시키는 단계;Disposing a good second semiconductor chip on each first semiconductor chip of the wafer coated with the polymer adhesive; 상기 웨이퍼 레벨의 각 제1 반도체 칩 상에 상기 폴리머 접착제의 개재 하에 제2 반도체 칩이 배치된 결과물을 칩 레벨로 개별화하는 단계; 및 Individualizing the resultant at which the second semiconductor chip is disposed on the first semiconductor chip at the wafer level under the polymer adhesive; And 상기 칩 레벨로 개별화된 제1 반도체 칩과 제2 반도체 칩의 적층물을 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시키는 단계;Bonding the laminate of the first semiconductor chip and the second semiconductor chip separated to the chip level on a substrate and curing the polymer adhesive; 를 포함하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 반도체 칩은 각각 관통 전극을 구비한 것을 특징으로 하는 반도체 패키지의 제조방법.And the first and second semiconductor chips each have a through electrode. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 접착제는 비전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is nonconductive and has a method of manufacturing a semiconductor package comprising a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent and a non-conductive particle. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 접착제는 전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is conductive and has a method of manufacturing a semiconductor package, comprising a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, non-conductive particles, and conductive particles. 제 3 항 또는 제 4 항 중 어느 하나의 항에 있어서,The method according to any one of claims 3 to 4, 상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer resin is a method of manufacturing a semiconductor package, characterized in that it comprises at least one of an epoxy resin, an acrylic resin, a phenoxy resin. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 접착제는 용액, 페이스트 및 필름 중 어느 하나의 형태로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is a method of manufacturing a semiconductor package, characterized in that applied in the form of any one of a solution, a paste and a film. 제 6 항에 있어서,The method of claim 6, 상기 용액 또는 페이스트 형태로 이루어진 폴리머 접착제는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive in the form of a solution or paste is a method of manufacturing a semiconductor package, characterized in that the coating is applied by any one of a doctor blade, spin coating, screen printing and dispensing method. 제 6 항에 있어서,The method of claim 6, 상기 필름 형태로 이루어진 폴리머 접착제는 라미네이션 방식으로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of manufacturing a semiconductor package, characterized in that the polymer adhesive formed in the film form is applied in a lamination method. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 접착제는 완전 경화가 이루어지지 않은 B-스테이지 상태로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is a method of manufacturing a semiconductor package, characterized in that the coating is applied in a B-stage state that is not completely cured. 제 1 항에 있어서,The method of claim 1, 상기 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와 상기 폴리머 접착제가 도포된 웨이퍼의 각 제1 반도체 칩 상에 양품의 제2 반도체 칩을 배치시키는 단계는, 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.The step of applying a polymer adhesive on the front surface of the wafer and the step of disposing a good second semiconductor chip on each first semiconductor chip of the wafer coated with the polymer adhesive, characterized in that it is carried out at least one or more times A method of manufacturing a semiconductor package. 제 1 항에 있어서,The method of claim 1, 상기 본딩은 열압착, 열초음파 및 초음파 중 어느 하나의 방식으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.The bonding is a method of manufacturing a semiconductor package, characterized in that performed by any one of thermocompression, thermosonic and ultrasonic. 다수의 제1 반도체 칩으로 이루어진 제1 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계;Applying a polymer adhesive on the front surface of the first wafer consisting of a plurality of first semiconductor chips; 상기 폴리머 접착제가 도포된 제1 웨이퍼 상에 양품의 제2 반도체 칩들로 재 구성된 제2 웨이퍼를 배치시키는 단계;Placing a second wafer reconstituted with good second semiconductor chips on the first wafer to which the polymer adhesive is applied; 상기 제2 및 제1 웨이퍼를 칩 레벨로 개별화하는 단계; 및 Individualizing the second and first wafers at a chip level; And 상기 칩 레벨로 개별화된 제1 반도체 칩과 제2 반도체 칩의 적층물을 기판 상에 본딩시킴과 아울러 상기 폴리머 접착제를 경화시키는 단계;Bonding the laminate of the first semiconductor chip and the second semiconductor chip separated to the chip level on a substrate and curing the polymer adhesive; 를 포함하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 및 제2 반도체 칩은 각각 관통 전극을 구비한 것을 특징으로 하는 반도체 패키지의 제조방법.And the first and second semiconductor chips each have a through electrode. 제 12 항에 있어서,13. The method of claim 12, 상기 폴리머 접착제는 비전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제 및 비전도성 입자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is nonconductive and has a method of manufacturing a semiconductor package comprising a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent and a non-conductive particle. 제 12 항에 있어서,13. The method of claim 12, 상기 폴리머 접착제는 전도성을 가지며, 폴리머 레진, 경화제, 솔벤트, 경화 개시제, 커플링제, 비전도성 입자 및 전도성 입자를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is conductive and has a method of manufacturing a semiconductor package, comprising a polymer resin, a curing agent, a solvent, a curing initiator, a coupling agent, non-conductive particles, and conductive particles. 제 14 항 또는 제 15 항 중 어느 하나의 항에 있어서,The method according to any one of claims 14 to 15, 상기 폴리머 레진은 에폭시 수지, 아크릴 수지, 페녹시 수지 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer resin is a method of manufacturing a semiconductor package, characterized in that it comprises at least one of an epoxy resin, an acrylic resin, a phenoxy resin. 제 12 항에 있어서,13. The method of claim 12, 상기 폴리머 접착제는 용액, 페이스트 및 필름 중 어느 하나의 형태로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is a method of manufacturing a semiconductor package, characterized in that applied in the form of any one of a solution, a paste and a film. 제 17 항에 있어서,The method of claim 17, 상기 용액 또는 페이스트 형태로 이루어진 폴리머 접착제는 닥터 블레이드, 스핀 코팅, 스크린 프린팅 및 디스펜싱 방식 중 어느 하나의 방식으로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive in the form of a solution or paste is a method of manufacturing a semiconductor package, characterized in that the coating is applied by any one of a doctor blade, spin coating, screen printing and dispensing method. 제 17 항에 있어서,The method of claim 17, 상기 필름 형태로 이루어진 폴리머 접착제는 라미네이션 방식으로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of manufacturing a semiconductor package, characterized in that the polymer adhesive formed in the film form is applied in a lamination method. 제 12 항에 있어서,13. The method of claim 12, 상기 폴리머 접착제는 완전 경화가 이루어지지 않은 B-스테이지 상태로 도포되는 것을 특징으로 하는 반도체 패키지의 제조방법.The polymer adhesive is a method of manufacturing a semiconductor package, characterized in that the coating is applied in a B-stage state that is not completely cured. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 웨이퍼의 전면 상에 폴리머 접착제를 도포하는 단계와 상기 폴리머 접착제가 도포된 제1 웨이퍼 상에 양품의 제2 반도체 칩으로 재구성된 제2 웨이퍼를 배치시키는 단계는, 적어도 1회 이상 반복 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.Applying a polymer adhesive on the front surface of the first wafer and placing a second wafer reconstituted with a good second semiconductor chip on the first wafer coated with the polymer adhesive are performed at least once or more times. Method of manufacturing a semiconductor package, characterized in that. 제 12 항에 있어서,13. The method of claim 12, 상기 본딩은 열압착, 열초음파 및 초음파 중 어느 하나의 방식으로 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.The bonding is a method of manufacturing a semiconductor package, characterized in that performed by any one of thermocompression, thermosonic and ultrasonic. 제 12 항에 있어서,13. The method of claim 12, 상기 제1 웨이퍼 상에 양품의 제2 반도체 칩들로 재구성된 제2 웨이퍼를 배치시키는 단계는,Placing a second wafer reconstituted with good second semiconductor chips on the first wafer, 상기 다수의 제2 반도체 칩들로 이루어진 제2 웨이퍼를 UV 테이프에 부착하는 단계;Attaching a second wafer of the plurality of second semiconductor chips to a UV tape; 상기 UV 테이프에 부착된 제2 웨이퍼를 각각 제2 반도체 칩들로 분리시키는 단계;Separating each of the second wafers attached to the UV tape into second semiconductor chips; 상기 분리된 제2 반도체 칩들 중 불량 칩을 선택적으로 제거해서, 양품의 제2 반도체 칩들만 남기는 단계;Selectively removing the defective chips from the separated second semiconductor chips to leave only good second semiconductor chips; 상기 UV 테이프에 부착된 양품의 제2 반도체 칩들을 각각 대응하는 제1 반도체 칩 상에 배치되도록 제1 웨이퍼 상에 배치시키는 단계; 및 Disposing good second semiconductor chips attached to the UV tape on the first wafer so as to be disposed on corresponding first semiconductor chips, respectively; And 상기 UV 테이프를 제거하는 단계;Removing the UV tape; 를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.Method of manufacturing a semiconductor package comprising a. 제 23 항에 있어서,The method of claim 23, 상기 분리된 제2 반도체 칩들 중 불량 칩을 선택적으로 제거해서, 양품의 제2 반도체 칩들만 남기는 단계 후, 그리고, 상기 UV 테이프에 부착된 양품의 제2 반도체 칩들을 제1 웨이퍼 상에 배치시키는 단계 전, Selectively removing defective chips from the separated second semiconductor chips to leave only good second semiconductor chips, and disposing good second semiconductor chips attached to the UV tape on the first wafer. I'm, 상기 불량 칩이 제거된 UV 테이프 부분에 양품의 다른 제2 반도체 칩들을 부착하는 단계;Attaching other good second semiconductor chips to a portion of the UV tape from which the bad chips have been removed; 를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of manufacturing a semiconductor package further comprising.
KR1020090058560A 2009-06-29 2009-06-29 Method of fabricating semiconductor package KR20110001155A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058560A KR20110001155A (en) 2009-06-29 2009-06-29 Method of fabricating semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058560A KR20110001155A (en) 2009-06-29 2009-06-29 Method of fabricating semiconductor package

Publications (1)

Publication Number Publication Date
KR20110001155A true KR20110001155A (en) 2011-01-06

Family

ID=43609755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058560A KR20110001155A (en) 2009-06-29 2009-06-29 Method of fabricating semiconductor package

Country Status (1)

Country Link
KR (1) KR20110001155A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
KR20200094097A (en) * 2019-01-29 2020-08-06 주식회사 엘지화학 Method for manufacturing semiconductor package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9376541B2 (en) 2013-10-10 2016-06-28 Samsung Electronics Co., Ltd. Non-conductive film and non-conductive paste including zinc particles, semiconductor package including the same, and method of manufacturing the semiconductor package
US10354985B2 (en) 2016-06-15 2019-07-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
US10923465B2 (en) 2016-06-15 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor device having stacked semiconductor chips and method for fabricating the same
KR20200094097A (en) * 2019-01-29 2020-08-06 주식회사 엘지화학 Method for manufacturing semiconductor package

Similar Documents

Publication Publication Date Title
US10461007B2 (en) Semiconductor package with electromagnetic interference shielding
KR101536045B1 (en) Fan-Out Wafer Level Package Structure
CN115224013A (en) Chip packaging structure
US7825517B2 (en) Method for packaging semiconductor dies having through-silicon vias
US9899239B2 (en) Carrier ultra thin substrate
KR100398314B1 (en) High Adhesion Triple layered anisotropic conductive adhesive film
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
US10276545B1 (en) Semiconductor package and manufacturing method thereof
CN101765911B (en) Semiconductor die having a redistribution layer
WO2017112252A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
CN111883521B (en) Multi-chip 3D packaging structure and manufacturing method thereof
TW200931628A (en) Stacking die package structure for semiconductor devices and method of the same
CN103474421A (en) High-yield semiconductor device
JP2014110337A (en) Electronic component device manufacturing method, electronic component device and electronic device
TW202243151A (en) Structure and formation method of chip package with protective lid
KR20110001155A (en) Method of fabricating semiconductor package
US20230017445A1 (en) Scalable Extreme Large Size Substrate Integration
CN115394768A (en) Multilayer high-bandwidth memory and manufacturing method thereof
CN114171405A (en) Packaging method and packaging structure of fan-out type stacked chip
CN114171406A (en) Packaging method and packaging structure of fan-out type stacked chip
CN114171402A (en) Packaging method and packaging structure of fan-out type stacked chip
CN114446918A (en) MCM encapsulation structure and manufacturing method thereof
KR20110118582A (en) Method of manufacturing semiconductor chip
US9466553B2 (en) Package structure and method for manufacturing package structure
CN113571435B (en) Method for forming chip packaging structure

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid