JP2010212709A - Method for manufacturing semiconductor chip - Google Patents

Method for manufacturing semiconductor chip Download PDF

Info

Publication number
JP2010212709A
JP2010212709A JP2010100339A JP2010100339A JP2010212709A JP 2010212709 A JP2010212709 A JP 2010212709A JP 2010100339 A JP2010100339 A JP 2010100339A JP 2010100339 A JP2010100339 A JP 2010100339A JP 2010212709 A JP2010212709 A JP 2010212709A
Authority
JP
Japan
Prior art keywords
adhesive layer
base film
semiconductor chip
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010100339A
Other languages
Japanese (ja)
Other versions
JP5423563B2 (en
Inventor
Taichi Koyama
太一 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2010100339A priority Critical patent/JP5423563B2/en
Publication of JP2010212709A publication Critical patent/JP2010212709A/en
Priority to KR1020110037720A priority patent/KR101883912B1/en
Application granted granted Critical
Publication of JP5423563B2 publication Critical patent/JP5423563B2/en
Priority to KR1020180086689A priority patent/KR20180089886A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor chip with an adhesive layer, capable of forming an adhesive layer transfer sheet which is used for manufacturing a semiconductor chip with an adhesive layer, without having to use a photolithographic method, and moreover, forming with a roll-to-roll method. <P>SOLUTION: The method for manufacturing a semiconductor chip 100, provided with an adhesive layer 12b formed in a region surrounded by bumps 33 with peripheral arrangement, includes carrying out a half-cut processing to a laminate formed, by holding an adhesive layer 12b between a base film 10b and a cover film, from a side of the base film 10b; removing the adhesive layer 12b and the base film 10b, corresponding to a region of a semiconductor element formed in a semiconductor wafer which is not surrounded by the bumps 33 with the peripheral arrangement, from the top surface of the cover film; and using an adhesive layer transfer sheet, obtained by laminating a carrier film on a surface of a side of the base film 10b of the laminate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、バンプ形成面に接着層が形成された、フリップチップ実装に適した半導体チップの製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor chip suitable for flip chip mounting, in which an adhesive layer is formed on a bump forming surface.

従来、フリップチップ実装に適した半導体チップとして、半導体素子のペリフェラル配置のバンプで囲まれた領域（接着層形成領域）に接着層が形成された接着層付き半導体チップが提案されている（特許文献１）。この半導体チップは、次のように製造されている。
（１）セパレータ上に感光性接着層を成膜する。
（２）セパレータ上に形成された感光性接着層を、半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域（接着層形成領域）の数、形状に対応するように、フォトリソグラフィ法によりパターニングし、これにより、セパレータ上に複数の接着層を離隔的に配置した接着層転写シートを得る。
（３）次に、この接着層転写シートの離隔的に配置された接着層を、半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域（接着層形成領域）に転写する。
（４）接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングする。これにより、ペリフェラル配置のバンプで囲まれた領域（接着層形成領域）に接着層が形成された半導体チップが得られる。 Conventionally, as a semiconductor chip suitable for flip chip mounting, a semiconductor chip with an adhesive layer in which an adhesive layer is formed in an area (adhesive layer forming area) surrounded by bumps in a peripheral arrangement of semiconductor elements has been proposed (Patent Document) 1). This semiconductor chip is manufactured as follows.
(1) A photosensitive adhesive layer is formed on the separator.
(2) The photosensitive adhesive layer formed on the separator corresponds to the number and shape of the regions (adhesive layer forming regions) surrounded by the peripherally arranged bumps of the individual semiconductor elements formed on the semiconductor wafer. Then, patterning is performed by a photolithography method, thereby obtaining an adhesive layer transfer sheet in which a plurality of adhesive layers are spaced apart on the separator.
(3) Next, the adhesive layers arranged separately on the adhesive layer transfer sheet are transferred to an area (adhesive layer forming area) surrounded by peripheral arrangement bumps of individual semiconductor elements formed on the semiconductor wafer. To do.
(4) The semiconductor wafer to which the adhesive layer has been transferred is diced along a dicing line. Thereby, a semiconductor chip in which an adhesive layer is formed in a region (adhesive layer forming region) surrounded by peripherally arranged bumps is obtained.

このような製造方法によれば、接着層が半導体ウエハに形成された個々の半導体素子のペリフェラル配置のバンプで囲まれた領域（接着層形成領域）だけに形成されるので、半導体ウエハ上のアライメントマークの視認性の低下を防止できることが期待される。また、半導体チップをマザーボードに実装する際に、接着層からバンプを頭出しさせる必要がないため、バンプの破損を防止できることが期待される。   According to such a manufacturing method, since the adhesive layer is formed only in the region (adhesive layer forming region) surrounded by the peripherally arranged bumps of the individual semiconductor elements formed on the semiconductor wafer, alignment on the semiconductor wafer is performed. It is expected that the visibility of the mark can be prevented from being lowered. Further, when mounting the semiconductor chip on the mother board, it is not necessary to cue the bumps from the adhesive layer, so that it is expected that damage to the bumps can be prevented.

特開２００２−３１９６４７号公報JP 2002-319647 A

しかしながら、接着層付きの半導体チップを製造する特許文献１の製造方法においては、セパレータに複数の接着層を離隔的に配置するためのパターニングに高コストのフォトリソグラフィ法を利用するために、接着層付きの半導体チップの製造コストを低減させることが困難になるという問題があった。また、フォトリソグラフィ法によるパターニングは、枚葉式で行わなければならず、製造効率の観点から、ロールツーロールでパターニングを可能とすることが求められていた。   However, in the manufacturing method of Patent Document 1 for manufacturing a semiconductor chip with an adhesive layer, in order to use a high-cost photolithography method for patterning for disposing a plurality of adhesive layers on a separator, the adhesive layer There is a problem that it is difficult to reduce the manufacturing cost of the attached semiconductor chip. In addition, patterning by a photolithography method has to be performed by a single wafer type, and from the viewpoint of manufacturing efficiency, it has been required to enable patterning by roll-to-roll.

本発明の目的は、以上の従来の技術の問題点を解決することであり、接着層付きの半導体チップを製造するために使用する接着層転写シートを、フォトリソグラフィ法を使用することがなく、しかもロールツーロールで作成できるようにした上で、接着層付きの半導体チップを製造できるようにすることを目的とする。   An object of the present invention is to solve the above-described problems of the conventional technology, and an adhesive layer transfer sheet used for manufacturing a semiconductor chip with an adhesive layer does not use a photolithography method. Moreover, it is an object of the present invention to make it possible to manufacture a semiconductor chip with an adhesive layer after making it roll-to-roll.

本発明者は、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するように、フォトリソグラフィ法を利用することなくハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写することにより、上述の目的を達成できることを見出し、本発明を完成させるに至った。   The present inventor separated the adhesive layer on the carrier film by half-cut processing without using a photolithography method so as to correspond to the region surrounded by the peripherally arranged bumps of the individual semiconductor elements of the semiconductor wafer. By using the adhesive layer transfer sheet obtained by arranging the above and transferring the adhesive layer to the semiconductor wafer, it was found that the above-mentioned object can be achieved, and the present invention has been completed.

即ち、本発明は、ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
（Ａ）ベースフィルムとカバーフィルムとの間に接着層が挟持された積層体に対し、ベースフィルム側からハーフカット処理を行う工程；
（Ｂ）半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをカバーフィルム上から除去する工程；
（Ｃ）積層体のベースフィルム側表面にキャリアフィルムを貼り合わせ、それにより接着層転写シートを作成する工程；
（Ｄ）接着層転写シートに貼り合わされたカバーフィルムを除去し、露出した接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程； 及び
（Ｅ）接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法を提供する。 That is, the present invention is a method of manufacturing a semiconductor chip in which an adhesive layer is formed in an area surrounded by peripherally arranged bumps,
(A) The process of performing a half cut process from the base film side with respect to the laminated body by which the contact bonding layer was pinched | interposed between the base film and the cover film;
(B) removing the adhesive layer and the base film corresponding to the region not surrounded by the peripherally arranged bumps of the semiconductor element formed on the semiconductor wafer from the cover film;
(C) A step of bonding a carrier film to the base film side surface of the laminate, thereby creating an adhesive layer transfer sheet;
(D) removing the cover film bonded to the adhesive layer transfer sheet, and transferring the exposed adhesive layer to a region surrounded by peripheral arrangement bumps of the semiconductor element formed on the semiconductor wafer; and (E) There is provided a manufacturing method comprising a step of dicing a semiconductor wafer to which an adhesive layer has been transferred along a dicing line to obtain a semiconductor chip.

また、本発明は、ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
（ａ）キャリアフィルム上にベースフィルム、更に接着層が積層された積層体に対し、接着層側からハーフカット処理を行う工程；
（ｂ）半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをキャリアフィルム上から除去し、それにより接着層転写シートを作成する工程；
（ｃ）接着層転写シートの接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程； 及び
（ｄ）接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法を提供する。 Further, the present invention is a method for manufacturing a semiconductor chip in which an adhesive layer is formed in a region surrounded by bumps in a peripheral arrangement,
(A) A step of performing a half-cut treatment from the adhesive layer side on the laminate in which the base film and the adhesive layer are further laminated on the carrier film;
(B) removing the adhesive layer and the base film corresponding to the region not surrounded by the peripherally arranged bumps of the semiconductor element formed on the semiconductor wafer from the carrier film, thereby creating an adhesive layer transfer sheet;
(C) a step of transferring the adhesive layer of the adhesive layer transfer sheet to a region surrounded by peripherally arranged bumps of a semiconductor element formed on the semiconductor wafer; and (d) dicing the semiconductor wafer to which the adhesive layer has been transferred. There is provided a manufacturing method comprising a step of dicing along a line to obtain a semiconductor chip.

更に、本発明は、半導体チップのバンプが、配線基板の電極に接着層により接合されてなる半導体装置の製造方法であって、
上述の本発明の半導体チップの製造方法で得た半導体チップの接着層上のベースフィルムを取り除いた後、当該半導体チップのバンプを配線基板の電極に位置合わせして仮圧着し、半導体チップ側からボンダーにより本圧着することにより半導体チップのバンプと配線基板の電極とを接合することを特徴とする製造方法を提供する。 Furthermore, the present invention is a method for manufacturing a semiconductor device in which bumps of a semiconductor chip are bonded to electrodes of a wiring board by an adhesive layer,
After removing the base film on the adhesive layer of the semiconductor chip obtained by the semiconductor chip manufacturing method of the present invention described above, the bump of the semiconductor chip is aligned with the electrode of the wiring board and temporarily crimped, and from the semiconductor chip side Provided is a manufacturing method characterized in that a bump of a semiconductor chip and an electrode of a wiring substrate are joined by main pressure bonding with a bonder.

加えて、本発明は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルムとカバーフィルムとの間で、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シートを提供する。   In addition, the present invention is an adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by peripherally arranged bumps of a semiconductor element formed on a semiconductor wafer, and includes a plurality of base films and adhesive layers. A laminate is provided between the carrier film and the cover film so as to be spaced apart from each other, and a base film of the laminate is disposed on the carrier film side.

また、本発明は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルム上に、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シートを提供する。   The present invention also provides an adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by peripherally arranged bumps of a semiconductor element formed on a semiconductor wafer, and a plurality of laminated layers comprising a base film and an adhesive layer The adhesive layer transfer sheet is characterized in that the product is provided on the carrier film so as to be spaced apart from each other, and the base film of the laminate is disposed on the carrier film side.

本発明においては、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するようにハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写する。このため、フォトリソグラフィ法を利用することなく、ロールツーロールで接着層付きの半導体チップを製造するために使用する接着層転写シートを作成した上で、接着層付きの半導体チップを製造できる。従って、半導体ウエハ上のアライメントマークの視認性の低下を防止でき、また、半導体チップを配線基板に実装する際に、接着層からバンプを頭出しさせる必要がないため、バンプの破損も防止できる。   In the present invention, the adhesive layer transfer obtained by disposing the adhesive layer on the carrier film at a distance by half-cut processing so as to correspond to the region surrounded by the peripherally arranged bumps of the individual semiconductor elements of the semiconductor wafer. Using the sheet, the adhesive layer is transferred to the semiconductor wafer. For this reason, a semiconductor chip with an adhesive layer can be manufactured after producing an adhesive layer transfer sheet used for manufacturing a semiconductor chip with an adhesive layer by roll-to-roll without using a photolithography method. Accordingly, it is possible to prevent the visibility of the alignment mark on the semiconductor wafer from being lowered, and it is not necessary to cue the bump from the adhesive layer when the semiconductor chip is mounted on the wiring board, so that the damage to the bump can be prevented.

図１は、本発明の半導体チップの製造方法で製造された半導体チップの断面図である。FIG. 1 is a cross-sectional view of a semiconductor chip manufactured by the semiconductor chip manufacturing method of the present invention. 図２Ａは、本発明の半導体チップの製造方法の説明図である。FIG. 2A is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図２Ｂは、本発明の半導体チップの製造方法の説明図である。FIG. 2B is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図２Ｃは、本発明の半導体チップの製造方法の説明図である。FIG. 2C is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図２Ｄは、本発明の半導体チップの製造方法の説明図である。FIG. 2D is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図２Ｅは、本発明の半導体チップの製造方法の説明図である。FIG. 2E is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図３は、半導体ウエハの部分上面図である。FIG. 3 is a partial top view of the semiconductor wafer. 図４Ａは、本発明の半導体チップの製造方法の説明図である。FIG. 4A is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図４Ｂは、本発明の半導体チップの製造方法の説明図である。FIG. 4B is an explanatory diagram of the semiconductor chip manufacturing method of the present invention. 図５Ａは、本発明の半導体装置の製造方法の説明図である。FIG. 5A is an explanatory diagram of the semiconductor device manufacturing method of the present invention. 図５Ｂは、本発明の半導体装置の製造方法の説明図である。FIG. 5B is an explanatory diagram of the semiconductor device manufacturing method of the present invention.

以下、図面を参照しながら、図１に示す半導体チップ１００の製造方法を工程毎に説明する。なお、この半導体チップ１００は、ペリフェラル配置のバンプ３３に囲まれた領域３４に接着層１２ｂと、必要に応じて更にベースフィルム１０ｂとが積層された構造を有するものである。   Hereinafter, a method of manufacturing the semiconductor chip 100 shown in FIG. 1 will be described for each process with reference to the drawings. The semiconductor chip 100 has a structure in which an adhesive layer 12b and, if necessary, a base film 10b are further laminated on a region 34 surrounded by peripherally arranged bumps 33.

＜半導体チップの製造方法の第１の態様＞
（工程（Ａ））
まず、図２Ａに示すように、ベースフィルム１０とカバーフィルム１１との間に接着層１２が挟持された積層体１３に対し、ベースフィルム１０側から、トムソン刃を備えたプレスハーフカッターやピナクル刃を備えたロールハーフカッター等の公知のハーフカッターを用いてハーフカット処理を行い、カバーフィルム１１に達するハーフカットライン１４を形成する。 <First Aspect of Semiconductor Chip Manufacturing Method>
(Process (A))
First, as shown in FIG. 2A, a press half cutter or pinnacle blade provided with a Thomson blade from the base film 10 side with respect to the laminate 13 in which the adhesive layer 12 is sandwiched between the base film 10 and the cover film 11. Half-cut processing is performed using a known half-cutter such as a roll half-cutter provided with a half-cut line 14 reaching the cover film 11.

ベースフィルム１０やカバーフィルム１１としては、剥離処理されたポリエチレンテレフタレートフィルム等を使用することができる。   As the base film 10 or the cover film 11, a polyethylene terephthalate film subjected to a release treatment can be used.

接着層１２としては、絶縁性接着剤から形成された絶縁性接着層や、絶縁性接着剤に導電性粒子が分散した異方性導電接着剤から形成された異方導電性接着層を適用することができる。   As the adhesive layer 12, an insulating adhesive layer formed from an insulating adhesive or an anisotropic conductive adhesive layer formed from an anisotropic conductive adhesive in which conductive particles are dispersed in the insulating adhesive is applied. be able to.

絶縁性接着剤としては、ペースト状或いはフィルム状の熱硬化型エポキシ系接着剤を使用することができる。そのような熱硬化型エポキシ系接着剤は、膜形成樹脂、エポキシ樹脂（硬化成分）、硬化剤、シランカップリング剤等から構成することができる。また、更に、導電粒子を配合することにより、接着層１２に異方導電性を付与することができる。これらの構成成分は、接着層に求める特性等に応じて公知のものから適宜選択して使用することができる。   As the insulating adhesive, a paste-like or film-like thermosetting epoxy adhesive can be used. Such a thermosetting epoxy adhesive can be composed of a film-forming resin, an epoxy resin (curing component), a curing agent, a silane coupling agent, and the like. Furthermore, anisotropic conductivity can be imparted to the adhesive layer 12 by blending conductive particles. These components can be appropriately selected from known ones according to the characteristics required for the adhesive layer.

膜形成樹脂としては、フェノキシ樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、飽和ポリエステル樹脂、ウレタン樹脂、ブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリオレフィン樹脂等を挙げることができ、これらの２種以上を併用することができる。これらの中でも、成膜性、加工性、接続信頼性の観点から、フェノキシ樹脂を好ましく使用することができる。   Examples of the film-forming resin include phenoxy resin, epoxy resin, unsaturated polyester resin, saturated polyester resin, urethane resin, butadiene resin, polyimide resin, polyamide resin, polyolefin resin, and the like. be able to. Among these, a phenoxy resin can be preferably used from the viewpoints of film formability, processability, and connection reliability.

エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック型エポキシ樹脂、それらの変性エポキシ樹脂、脂環式エポキシ樹脂などを挙げることができ、これらの２種以上を併用することができる。エポキシ樹脂は液状または固形であってよい。   Examples of the epoxy resin include a bisphenol A type epoxy resin, a bisphenol F type epoxy resin, a novolac type epoxy resin, a modified epoxy resin thereof, an alicyclic epoxy resin, and the like. it can. The epoxy resin may be liquid or solid.

硬化剤としては、ポリアミン、イミダゾール等のアニオン系硬化剤やスルホニウム塩などのカチオン系硬化剤、フェノール系硬化剤等の潜在性硬化剤を挙げることができる。   Examples of the curing agent include anionic curing agents such as polyamine and imidazole, cationic curing agents such as sulfonium salts, and latent curing agents such as phenolic curing agents.

シランカップリング剤としては、エポキシ系シランカップリング剤、アクリル系シランカップリング剤等を挙げることができる。これらのシランカップリング剤は、主としてアルコキシシラン誘導体である。   Examples of the silane coupling agent include an epoxy silane coupling agent and an acrylic silane coupling agent. These silane coupling agents are mainly alkoxysilane derivatives.

導電粒子としては、異方性導電接着剤に従来用いられているものの中から適宜選択して使用することができる。例えばニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、金属被覆樹脂粒子などが挙げることができ、これらの２種以上を併用することができる。   The conductive particles can be appropriately selected from those conventionally used for anisotropic conductive adhesives. For example, metal particles such as nickel, cobalt, silver, copper, gold, and palladium, metal-coated resin particles, and the like can be used, and two or more of these can be used in combination.

熱硬化型エポキシ系接着剤には、必要に応じて充填剤、軟化剤、促進剤、老化防止剤、着色剤（顔料、染料）、有機溶剤、イオンキャッチャー剤などを配合することができる。   If necessary, the thermosetting epoxy adhesive may contain a filler, a softener, an accelerator, an anti-aging agent, a colorant (pigment, dye), an organic solvent, an ion catcher agent, and the like.

積層体１３は、ベースフィルム１０に、熱硬化型エポキシ系接着剤等の接着層形成用組成物を常法により塗布し乾燥して接着層１２を形成した後、更にカバーフィルム１１を積層することにより作成することができる。   The laminate 13 is formed by applying a composition for forming an adhesive layer such as a thermosetting epoxy adhesive to the base film 10 by a conventional method and drying to form the adhesive layer 12, and then laminating the cover film 11 further. Can be created.

（工程（Ｂ））
半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層１２ａとベースフィルム１０ａとをカバーフィルム１１上から除去する。除去は常法に従って行うことができる。これにより、カバーフィルム１１上に、ベースフィルム１０ｂと接着層１２ｂとからなる複数の積層物１６が保持されることになる。 (Process (B))
The adhesive layer 12a and the base film 10a corresponding to the region not surrounded by the peripherally arranged bumps of the semiconductor element formed on the semiconductor wafer are removed from the cover film 11. Removal can be performed according to a conventional method. Thereby, on the cover film 11, the some laminated body 16 which consists of the base film 10b and the contact bonding layer 12b is hold | maintained.

なお、図３に半導体ウエハを示す。半導体ウエハ３０には、半導体チップとなる複数の半導体素子３１が作り込まれており、最終的にダイシングライン３２でダイシングされ個々の半導体チップに分割される。ここで、半導体素子３１のバンプ３３はペリフェラル配置となっており、ペリフェラル配置のバンプ３３で囲まれた領域３４（図中斜線部分）に接着層が転写される。従って、半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３で囲まれていない領域とは、領域３４以外の領域を示す。   FIG. 3 shows a semiconductor wafer. A plurality of semiconductor elements 31 to be semiconductor chips are formed in the semiconductor wafer 30 and finally diced by a dicing line 32 and divided into individual semiconductor chips. Here, the bumps 33 of the semiconductor element 31 have a peripheral arrangement, and the adhesive layer is transferred to a region 34 (shaded area in the figure) surrounded by the bumps 33 of the peripheral arrangement. Therefore, the region not surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 formed on the semiconductor wafer 30 indicates a region other than the region 34.

（工程（Ｃ））
次に、積層体１３のベースフィルム１０側表面に、粘着層が形成されたポリエチレンフィルム等のキャリアフィルム１５を貼り合わせ、それにより接着層転写シート１７を作成する。この接着層転写シート１７は、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域（図３、３４）に接着層を形成するためのものであり、具体的には、図２Ｃに示されているように、ベースフィルム１０ｂ及び接着層１２ｂからなる複数の積層物１６が、キャリアフィルム１５上に、互いに離隔的に設けられ、積層物１６のベースフィルム１０ｂがキャリアフィルム１５側に配置され、反対側にカバーフィルム１１が積層された構造を有する。ここで、“離隔的に設け”とは、図３の半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３に囲まれた領域３４に対応して設けることを意味する。 (Process (C))
Next, a carrier film 15 such as a polyethylene film on which an adhesive layer is formed is bonded to the surface of the laminate 13 on the base film 10 side, thereby creating an adhesive layer transfer sheet 17. This adhesive layer transfer sheet 17 is for forming an adhesive layer in a region (FIGS. 3 and 34) surrounded by peripherally arranged bumps of a semiconductor element formed on a semiconductor wafer. As shown in FIG. 2C, a plurality of laminates 16 composed of a base film 10b and an adhesive layer 12b are provided on the carrier film 15 so as to be spaced apart from each other, and the base film 10b of the laminate 16 is on the carrier film 15 side. The cover film 11 is laminated on the opposite side. Here, “separately provided” means to be provided corresponding to the region 34 surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 formed on the semiconductor wafer 30 of FIG. 3.

このような接着層転写シート１７も本発明の一つの態様であり、詳しくは後述する。   Such an adhesive layer transfer sheet 17 is also one aspect of the present invention, and will be described in detail later.

なお、図３において、半導体素子３１のペリフェラル配置のバンプ３３に囲まれた領域３４の面積は、小さすぎるとバンプまで十分に接着層が広がらなくなり接着力が低下し、接続信頼性にも不具合が生じることとなり、大きすぎるとバンプの外側まで接着層が広がり、不要な接着層が存在することになり、コスト的な観点を含めて好ましくない。半導体素子３１（半導体チップ１００（図１））のバンプ側表面積の好ましくは５０〜９０％、より好ましくは７０〜８０％となるように設定する。   In FIG. 3, if the area of the region 34 surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 is too small, the adhesive layer does not spread sufficiently to the bumps and the adhesive force is lowered, and there is a problem in connection reliability. If it is too large, the adhesive layer spreads to the outside of the bump, and an unnecessary adhesive layer exists, which is not preferable from the viewpoint of cost. The bump side surface area of the semiconductor element 31 (semiconductor chip 100 (FIG. 1)) is preferably set to 50 to 90%, more preferably 70 to 80%.

（工程（Ｄ））
次に、図２Ｄに示すように、接着層転写シート１７に貼り合わされたカバーフィルム１１を除去する。露出した接着層１２ｂを、半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３で囲まれた領域３４に常法により必要に応じて加熱しながら押圧して転写し、キャリアフィルム１５を取り去る。これにより、図２Ｅに示すように、半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３で囲まれている領域３４に接着層１２ｂが、ベースフィルム１０ｂともども転写される。 (Process (D))
Next, as shown in FIG. 2D, the cover film 11 bonded to the adhesive layer transfer sheet 17 is removed. The exposed adhesive layer 12b is pressed and transferred to a region 34 surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 formed on the semiconductor wafer 30 while heating as necessary, and the carrier film 15 is transferred. Take away. As a result, as shown in FIG. 2E, the adhesive layer 12b is transferred together with the base film 10b to the region 34 surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 formed on the semiconductor wafer 30.

（工程（Ｅ））
次に、図２Ｅに示すように、接着層１２ｂが転写された半導体ウエハ３０を、ダイシングライン３２に沿って常法によりダイシングし、図１に示すように分割された半導体チップ１００が得られる。 (Process (E))
Next, as shown in FIG. 2E, the semiconductor wafer 30 to which the adhesive layer 12b has been transferred is diced by a conventional method along the dicing line 32, and the semiconductor chip 100 divided as shown in FIG. 1 is obtained.

以上説明した半導体チップの製造方法の第１態様では、接着層転写シート１７を作成する際にカバーフィルムを使用したが、そのようなカバーフィルムを使用しない態様を以下に説明する。   In the first aspect of the semiconductor chip manufacturing method described above, a cover film is used when the adhesive layer transfer sheet 17 is formed. An aspect in which such a cover film is not used will be described below.

＜半導体チップの製造方法の第２の態様＞
（工程（ａ））
図４Ａに示すように、キャリアフィルム１５上にベースフィルム１０、更に接着層１２が積層された積層体１８に対し、接着層１２側からハーフカット処理を行い、キャリアフィルム１５に達するハーフカットライン１４を形成する。 <Second Aspect of Semiconductor Chip Manufacturing Method>
(Process (a))
As shown in FIG. 4A, a half-cut line 14 that reaches the carrier film 15 by performing a half-cut process from the adhesive layer 12 side on the laminate 18 in which the base film 10 and the adhesive layer 12 are further laminated on the carrier film 15. Form.

積層体１８は、ベースフィルム１０に、熱硬化型エポキシ系接着剤などの接着層形成用組成物を常法により塗布し乾燥して接着層１２を形成した後、ベースフィルム１０側に更にキャリアフィルム１５を積層することにより作成することができる。   The laminate 18 is formed by applying a composition for forming an adhesive layer such as a thermosetting epoxy adhesive to the base film 10 by a conventional method and drying to form the adhesive layer 12. 15 can be formed by laminating.

（工程（ｂ））
図３に示すような半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３で囲まれていない領域に対応する接着層１２ａとベースフィルム１０ａとをキャリアフィルム１５上から除去する。除去は常法に従って行うことができる。これにより図４Ｂの接着層転写シート１９が得られる。この接着層転写シート１９においては、キャリアフィルム１５上に、ベースフィルム１０ｂと接着層１２ｂとからなる複数の積層物１６が保持されることになる。 (Process (b))
The adhesive layer 12 a and the base film 10 a corresponding to the region not surrounded by the peripherally arranged bumps 33 of the semiconductor element 31 formed on the semiconductor wafer 30 as shown in FIG. 3 are removed from the carrier film 15. Removal can be performed according to a conventional method. Thereby, the adhesive layer transfer sheet 19 of FIG. 4B is obtained. In the adhesive layer transfer sheet 19, a plurality of laminates 16 composed of the base film 10 b and the adhesive layer 12 b are held on the carrier film 15.

このような接着層転写シート１９も本発明の一つの態様であるが、接着層転写シート１７と共に後述する。   Such an adhesive layer transfer sheet 19 is also an embodiment of the present invention, and will be described later together with the adhesive layer transfer sheet 17.

（工程（ｃ））
次に、本発明の半導体チップの製造方法の第１の態様における工程（Ｄ）を繰り返すことにより、図２Ｅに示すように、半導体ウエハ３０に形成された半導体素子３１のペリフェラル配置のバンプ３３で囲まれている領域３４に接着層１２ｂが、ベースフィルム１０ｂともども転写される。 (Process (c))
Next, by repeating the step (D) in the first aspect of the semiconductor chip manufacturing method of the present invention, as shown in FIG. 2E, the bumps 33 in the peripheral arrangement of the semiconductor element 31 formed on the semiconductor wafer 30 are used. The adhesive layer 12b is transferred to the enclosed area 34 together with the base film 10b.

（工程（ｄ））
次に、本発明の半導体チップの製造方法の第１の態様における工程（Ｅ）を繰り返すことにより、図１に示すように分割された半導体チップ１００が得られる。 (Process (d))
Next, the semiconductor chip 100 divided as shown in FIG. 1 is obtained by repeating the step (E) in the first aspect of the semiconductor chip manufacturing method of the present invention.

＜半導体装置の製造方法＞
次に、本発明は半導体チップの製造方法により得られた半導体チップを使用する半導体装置の製造方法について説明する。この製造方法は、半導体チップの製造方法の工程に引き続いて実施することができる。従って、本発明の半導体装置の製造方法は、本発明の半導体チップの製造方法の発明の構成を必須の構成として有する発明として位置づけることができる。 <Method for Manufacturing Semiconductor Device>
Next, the present invention will be described with respect to a method for manufacturing a semiconductor device using a semiconductor chip obtained by the method for manufacturing a semiconductor chip. This manufacturing method can be carried out following the steps of the semiconductor chip manufacturing method. Therefore, the semiconductor device manufacturing method of the present invention can be positioned as an invention having the configuration of the semiconductor chip manufacturing method of the present invention as an essential configuration.

即ち、図５Ａに示すように、得られた図１の半導体チップ１００の接着層１２ｂ上のベースフィルム１０ｂを取り除いた後、当該半導体チップ１００のバンプ３３を、ガラス配線基板やフレキシブル配線基板、ガラスエポキシ配線基板などの公知の配線基板５０の銅などの電極５１に位置合わせして仮圧着し、半導体チップ１００側から公知のボンダー５２により本圧着することにより半導体チップ１００のバンプ３３と配線基板５０の電極５１とを接合することにより半導体装置２００を得ることができる（図５Ｂ）。なお、本圧着の際に使用するボンダーとして、押圧面が弾性体から構成されている弾性ボンダー（例えば、特開２００５−３２９５２号公報、同２００６−２４５５４号公報のそれぞれの請求項１参照）を使用することにより、バンプ性状の配線高さの誤差によらず半導体チップを配線基板に実装することが容易となる。また、複数の半導体チップを配線基板に一括実装することも容易となる。   That is, as shown in FIG. 5A, after removing the base film 10b on the adhesive layer 12b of the obtained semiconductor chip 100 of FIG. 1, the bump 33 of the semiconductor chip 100 is replaced with a glass wiring board, a flexible wiring board, or glass. The bumps 33 of the semiconductor chip 100 and the wiring substrate 50 are aligned and temporarily bonded to the electrodes 51 such as copper of a known wiring substrate 50 such as an epoxy wiring substrate, and finally bonded by a known bonder 52 from the semiconductor chip 100 side. The semiconductor device 200 can be obtained by bonding the electrode 51 (FIG. 5B). In addition, as a bonder used in the case of this press-bonding, an elastic bonder whose pressing surface is made of an elastic body (for example, refer to claims 1 of JP 2005-32952 A and JP 2006-24554 A). By using it, it becomes easy to mount the semiconductor chip on the wiring board regardless of the wiring height error of the bump property. Further, it becomes easy to collectively mount a plurality of semiconductor chips on the wiring board.

なお、接着層１２ｂとして絶縁性接着層を適用した場合には、バンプ３３と電極５１との間からそれらが接触して導通が可能となる程度まで接着層を排除して導通を確保する。他方、接着層１２ｂとして異方導電性接着層を適用した場合には、バンプ３３と電極５１との間に導電粒子を介して異方性導電接続が可能となる。   When an insulating adhesive layer is applied as the adhesive layer 12b, the adhesive layer is removed from between the bumps 33 and the electrodes 51 to the extent that they can conduct to ensure conduction. On the other hand, when an anisotropic conductive adhesive layer is applied as the adhesive layer 12b, an anisotropic conductive connection is possible between the bump 33 and the electrode 51 via conductive particles.

＜接着層転写シートその１＞
図２Ｃの本発明の接着層転写シート１７は、ベースフィルム１０ｂ及び接着層１２ｂからなる複数の積層物１６が、キャリアフィルム１５上に、互いに離隔的に設けられ、積層物１６のベースフィルム１０ｂがキャリアフィルム１５側に配置され、反対側にカバーフィルム１１が積層された構造を有する。材料並びに作成方法については既に説明したとおりである。 <Adhesive layer transfer sheet 1>
In the adhesive layer transfer sheet 17 of the present invention shown in FIG. 2C, a plurality of laminates 16 including a base film 10b and an adhesive layer 12b are provided on the carrier film 15 so as to be spaced apart from each other, and the base film 10b of the laminate 16 is provided. It is arranged on the carrier film 15 side and has a structure in which the cover film 11 is laminated on the opposite side. The material and the production method are as described above.

この接着層転写シート１７において、接着層１２ｂとベースフィルム１０ｂとの間の剥離力をａ[Ｎ／５ｃｍ]とし、キャリアフィルム１５とベースフィルム１０ｂの間の剥離力をｂ[Ｎ／５ｃｍ]とし、接着層１２ｂとカバーフィルム１１との間の剥離力をｃ[Ｎ／５ｃｍ]としたとき、ａ＞ｂ＞ｃの関係が満たされていることが好ましい。これは、最初に剥離除去するものがカバーフィルムであり、次に剥離除去するものがキャリアフィルムだからである。従って、ｂは好ましくは０．３ａ〜０．７ａ、より好ましくは０．４ａ〜０．６ａであり、ｃは好ましくは０．１ａ〜０．３ａ、より好ましくは０．１〜０．２ａという剥離力であることが好ましい。剥離力の調整は、材料の配合や表面改質処理等により行うことができる。   In this adhesive layer transfer sheet 17, the peel force between the adhesive layer 12 b and the base film 10 b is a [N / 5 cm], and the peel force between the carrier film 15 and the base film 10 b is b [N / 5 cm]. When the peeling force between the adhesive layer 12b and the cover film 11 is c [N / 5 cm], it is preferable that the relationship of a> b> c is satisfied. This is because the first film to be peeled and removed is the cover film, and the second film to be peeled and removed is the carrier film. Therefore, b is preferably 0.3a to 0.7a, more preferably 0.4a to 0.6a, and c is preferably 0.1a to 0.3a, more preferably 0.1 to 0.2a. It is preferable that it is peeling force. The peeling force can be adjusted by blending materials or surface modification treatment.

剥離力の測定は、ＪＩＳ Ｚ０２３７に準拠して行うことができる。   The peeling force can be measured according to JIS Z0237.

このような接着層転写シート１７における接着層１２ｂの厚さは、圧着時に接着層が半導体チップのバンプまで拡がるような容積を確保するために、半導体素子（半導体チップ）（図３の３１）のバンプ（図３の３３）高さよりも高いことが好ましい。好ましくは、バンプ高さの１．１〜２．０倍、より好ましくは１．４〜１．６倍である。   The thickness of the adhesive layer 12b in such an adhesive layer transfer sheet 17 is sufficient to secure a volume that allows the adhesive layer to extend to the bumps of the semiconductor chip during pressure bonding. It is preferable that the height is higher than the bump (33 in FIG. 3). Preferably, it is 1.1 to 2.0 times the bump height, more preferably 1.4 to 1.6 times.

なお、接着層１２ｂのガラス転移温度に関し、室温より低い場合には粘着性が高まるため、半導体ウエハへの転写を加熱なしもしくは弱加熱で容易に行うことができる傾向があり、しかもベースフィルムとの密着性も良好なためダイシングや搬送時の破損を防止することができる傾向があるが、他方、フィルム加工性（ハーフカット加工）が低下する傾向がある。従って、接着層１２ｂの材料としては、転写の際に加熱処理することを踏まえて、ガラス転移温度が好ましくは０〜６０℃、より好ましくは２０〜４０℃のものを使用する。   Regarding the glass transition temperature of the adhesive layer 12b, the adhesiveness increases when the temperature is lower than room temperature. Therefore, there is a tendency that transfer to a semiconductor wafer can be easily performed without heating or with weak heating, and with the base film. Since the adhesiveness is also good, there is a tendency that breakage during dicing or conveyance can be prevented, but on the other hand, film processability (half-cut processing) tends to be reduced. Accordingly, as the material for the adhesive layer 12b, a material having a glass transition temperature of preferably 0 to 60 ° C., more preferably 20 to 40 ° C. is used in consideration of heat treatment during transfer.

また、接着層１２ｂは、単層であってもよいが、第１接着層に第２接着層が積層された積層構造にしてもよい。この場合、ベースフィルム側に配置する第１接着層の軟化点を第２接着層の軟化点よりも低く、好ましくは室温以下とすることが好ましい。これにより、比較的高いガラス転移温度の第２接着層により、良好なフィルム加工性を担保することができ、しかも半導体チップの配線基板への良好な仮圧着を実現することができる。更に、第１接着層、第２接着層及び第３接着層の３層構造としてもよい。この場合、第３接着層は第１接着層と同じ構成とすることが好ましい。これにより、ベースフィルムとの密着性も高めることができ、ダイシングや搬送時の破損をより防止することができる。   The adhesive layer 12b may be a single layer, but may have a laminated structure in which the second adhesive layer is laminated on the first adhesive layer. In this case, the softening point of the first adhesive layer disposed on the base film side is lower than the softening point of the second adhesive layer, and is preferably room temperature or lower. Thereby, with the second adhesive layer having a relatively high glass transition temperature, it is possible to ensure good film processability, and it is possible to realize good temporary pressure bonding of the semiconductor chip to the wiring board. Furthermore, it is good also as a 3 layer structure of a 1st contact bonding layer, a 2nd contact bonding layer, and a 3rd contact bonding layer. In this case, it is preferable that the third adhesive layer has the same configuration as the first adhesive layer. Thereby, adhesiveness with a base film can also be improved and the damage at the time of dicing or conveyance can be prevented more.

＜接着層転写シートその２＞
図４Ｂの本発明の接着層転写シート１９は、ベースフィルム１０ｂ及び接着層１２ｂからなる複数の積層物１６が、キャリアフィルム１５上に、互いに離隔的に設けられ、積層物１６のベースフィルム１０ｂがキャリアフィルム１５側に配置された構造を有する。材料並びに作成方法については既に説明したとおりである。 <Adhesive layer transfer sheet 2>
In the adhesive layer transfer sheet 19 of the present invention shown in FIG. 4B, a plurality of laminates 16 composed of a base film 10b and an adhesive layer 12b are provided on the carrier film 15 so as to be separated from each other, and the base film 10b of the laminate 16 is provided. It has a structure arranged on the carrier film 15 side. The material and the production method are as described above.

この接着層転写シート１９において、接着層１２ｂとベースフィルム１０ｂとの間の剥離力をａ′[Ｎ／５ｃｍ]とし、キャリアフィルム１５とベースフィルム１０ｂの間の剥離力をｂ′[Ｎ／５ｃｍ]としたとき、ａ′＞ｂ′の関係が満たされていることが好ましい。これは、先に剥離除去するものがキャリアフィルムだからである。従って、ｂ′は好ましくは０．３ａ′〜０．７ａ′、より好ましくは０．４ａ′〜０．６ａ′という剥離力である。   In this adhesive layer transfer sheet 19, the peel force between the adhesive layer 12b and the base film 10b is a ′ [N / 5 cm], and the peel force between the carrier film 15 and the base film 10 b is b ′ [N / 5 cm. ], It is preferable that the relationship of a ′> b ′ is satisfied. This is because what is peeled off first is a carrier film. Therefore, b 'is preferably a peel force of 0.3a' to 0.7a ', more preferably 0.4a' to 0.6a '.

また、このような接着層転写シート１９における接着層１２ｂの厚さは、先に説明した接着層転写シート１７の場合と同じである。   In addition, the thickness of the adhesive layer 12b in the adhesive layer transfer sheet 19 is the same as that of the adhesive layer transfer sheet 17 described above.

以上説明した接着層転写シート１９における接着層のガラス転移点に関し、接着層転写シート１７の場合と同様に、室温より低い場合には粘着性が高まるため、半導体ウエハへの転写を加熱なしもしくは弱加熱で容易に行うことができる傾向があり、しかもベースフィルムとの密着性も良好なためダイシングや搬送時の破損を防止することができる傾向があるが、他方、フィルム加工性（ハーフカット加工）が低下する傾向がある。従って、接着層１２ｂの材料としては、転写の際に加熱処理することを踏まえて、ガラス転移温度が好ましくは０〜６０℃、より好ましくは２０〜４０℃のものを使用する。   Regarding the glass transition point of the adhesive layer in the adhesive layer transfer sheet 19 described above, as in the case of the adhesive layer transfer sheet 17, the adhesiveness increases when the temperature is lower than room temperature. There is a tendency that it can be easily performed by heating, and it has a tendency to prevent damage during dicing and transport because of its good adhesion to the base film, but on the other hand, film processability (half-cut processing) Tends to decrease. Accordingly, as the material for the adhesive layer 12b, a material having a glass transition temperature of preferably 0 to 60 ° C., more preferably 20 to 40 ° C. is used in consideration of heat treatment during transfer.

なお、接着層１２ｂを多層化する場合には、カバーシートが存在しないため、キャリアフィルム１５の背面に離型処理を施した（離型層を設ける）という構成にすることが好ましい。   In the case where the adhesive layer 12b is multilayered, since there is no cover sheet, it is preferable that a release treatment is performed on the back surface of the carrier film 15 (a release layer is provided).

本発明によれば、キャリアフィルム上に、半導体ウエハの個々の半導体素子のペリフェラル配置のバンプに囲まれた領域に対応するようにハーフカット処理により離隔的に接着層を配置して得た接着層転写シートを使用し、当該接着層を半導体ウエハに転写する。このため、フォトリソグラフィ法を利用することなく、接着層付きの半導体チップを製造するために使用する接着層転写シートを作成することができるので、接着層付きの半導体チップの製造に有用である。   According to the present invention, an adhesive layer obtained by disposing an adhesive layer on a carrier film at a distance by a half-cut process so as to correspond to a region surrounded by peripherally arranged bumps of individual semiconductor elements of a semiconductor wafer. Using the transfer sheet, the adhesive layer is transferred to the semiconductor wafer. For this reason, since the adhesive layer transfer sheet used for manufacturing a semiconductor chip with an adhesive layer can be created without using a photolithography method, it is useful for manufacturing a semiconductor chip with an adhesive layer.

１０、１０ａ、１０ｂ ベースフィルム
１１ カバーフィルム
１２、１２ａ、１２ｂ 接着層
１３、１８ 積層体
１４ ハーフカットライン
１５ キャリアフィルム
１６ 積層物
１７、１９ 接着層転写シート
３０ 半導体ウエハ
３１ 半導体素子
３２ ダイシングライン
３３ ペリフェラル配置のバンプ
３４ 半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域
５０ 配線基板
５１ 電極
５２ ボンダー
１００ 半導体チップ
２００ 半導体装置 10, 10a, 10b Base film 11 Cover film 12, 12a, 12b Adhesive layer 13, 18 Laminate 14 Half cut line 15 Carrier film 16 Laminate 17, 19 Adhesive layer transfer sheet 30 Semiconductor wafer 31 Semiconductor element 32 Dicing line 33 Peripheral Arrangement bump 34 Area 50 surrounded by peripheral arrangement bump of semiconductor element formed on semiconductor wafer 50 Wiring substrate 51 Electrode 52 Bonder 100 Semiconductor chip 200 Semiconductor device

Claims (14)

ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
（Ａ）ベースフィルムとカバーフィルムとの間に接着層が挟持された積層体に対し、ベースフィルム側からハーフカット処理を行う工程；
（Ｂ）半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをカバーフィルム上から除去する工程；
（Ｃ）積層体のベースフィルム側表面にキャリアフィルムを貼り合わせ、それにより接着層転写シートを作成する工程；
（Ｄ）接着層転写シートに貼り合わされたカバーフィルムを除去し、露出した接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程； 及び
（Ｅ）接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法。 A method of manufacturing a semiconductor chip in which an adhesive layer is formed in a region surrounded by peripheral arrangement bumps,
(A) The process of performing a half cut process from the base film side with respect to the laminated body by which the contact bonding layer was pinched | interposed between the base film and the cover film;
(B) removing the adhesive layer and the base film corresponding to the region not surrounded by the peripherally arranged bumps of the semiconductor element formed on the semiconductor wafer from the cover film;
(C) A step of laminating a carrier film on the base film side surface of the laminate, thereby creating an adhesive layer transfer sheet;
(D) removing the cover film bonded to the adhesive layer transfer sheet, and transferring the exposed adhesive layer to a region surrounded by peripheral arrangement bumps of the semiconductor element formed on the semiconductor wafer; and (E) A manufacturing method comprising a step of dicing a semiconductor wafer to which an adhesive layer has been transferred along a dicing line to obtain a semiconductor chip. 転写条件下での接着層とベースフィルムとの間の剥離力をａ[Ｎ／５ｃｍ]とし、キャリアフィルムとベースフィルムとの間の剥離力をｂ[Ｎ／５ｃｍ]とし、接着層とカバーフィルムとの間の剥離力をｃ[Ｎ／５ｃｍ]としたとき、ａ＞ｂ＞ｃの関係が満たされている請求項１記載の製造方法。   The peel force between the adhesive layer and the base film under the transfer condition is a [N / 5 cm], the peel force between the carrier film and the base film is b [N / 5 cm], and the adhesive layer and the cover film The manufacturing method according to claim 1, wherein a relationship of a> b> c is satisfied, where c is a peel force between the first and second c. ペリフェラル配置のバンプに囲まれた領域に接着層が形成された半導体チップの製造方法であって、
（ａ）キャリアフィルム上にベースフィルム、更に接着層が積層された積層体に対し、接着層側からハーフカット処理を行う工程；
（ｂ）半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれていない領域に対応する接着層とベースフィルムとをキャリアフィルム上から除去し、それにより接着層転写シートを作成する工程；
（ｃ）接着層転写シートの接着層を、半導体ウエハに形成された半導体素子のペリフェラル配置のバンプで囲まれた領域に転写する工程； 及び
（ｄ）接着層が転写された半導体ウエハを、ダイシングラインに沿ってダイシングして半導体チップを得る工程
を有することを特徴とする製造方法。 A method of manufacturing a semiconductor chip in which an adhesive layer is formed in a region surrounded by peripheral arrangement bumps,
(A) A step of performing a half-cut treatment from the adhesive layer side on the laminate in which the base film and the adhesive layer are further laminated on the carrier film;
(B) removing the adhesive layer and the base film corresponding to the region not surrounded by the peripherally arranged bumps of the semiconductor element formed on the semiconductor wafer from the carrier film, thereby creating an adhesive layer transfer sheet;
(C) a step of transferring the adhesive layer of the adhesive layer transfer sheet to a region surrounded by peripherally arranged bumps of a semiconductor element formed on the semiconductor wafer; and (d) dicing the semiconductor wafer to which the adhesive layer has been transferred. A manufacturing method comprising a step of obtaining a semiconductor chip by dicing along a line. 転写条件下での接着層とベースフィルムとの間の剥離力をａ[Ｎ／５ｃｍ]とし、キャリアフィルムとベースフィルムとの間の剥離力をｂ[Ｎ／５ｃｍ]としたとき、ａ＞ｂの関係が満たされている請求項３記載の製造方法。   When the peel force between the adhesive layer and the base film under the transfer conditions is a [N / 5 cm] and the peel force between the carrier film and the base film is b [N / 5 cm], a> b The manufacturing method according to claim 3, wherein the relationship is satisfied. 接着層の厚さが、半導体チップのバンプ高さよりも大である請求項１〜４のいずれかに記載の製造方法。   The manufacturing method according to claim 1, wherein the thickness of the adhesive layer is larger than the bump height of the semiconductor chip. 半導体チップのペリフェラル配置のバンプに囲まれた領域の面積が、半導体チップのバンプ側表面積の５０〜８０％である請求項１〜５のいずれかに記載の製造方法。   The manufacturing method according to claim 1, wherein an area of a region surrounded by the peripherally arranged bumps of the semiconductor chip is 50 to 80% of a bump side surface area of the semiconductor chip. 接着層が、第１接着層に第２接着層が積層された積層構造を有しており、ベースフィルム側に配置された第１接着層の軟化点が第２接着層の軟化点よりも低い請求項１〜６のいずれかに記載の製造方法。   The adhesive layer has a laminated structure in which the second adhesive layer is laminated on the first adhesive layer, and the softening point of the first adhesive layer disposed on the base film side is lower than the softening point of the second adhesive layer The manufacturing method in any one of Claims 1-6. 該接着層が、絶縁性接着剤または異方性導電接着剤から構成される請求項１〜７のいずれかに記載の製造方法   The manufacturing method according to claim 1, wherein the adhesive layer is made of an insulating adhesive or an anisotropic conductive adhesive. 半導体チップのバンプが、配線基板の電極に接着層により接合されてなる半導体装置の製造方法であって、
請求項１〜８のいずれかに記載の半導体チップの製造方法で得た半導体チップの接着層上のベースフィルムを取り除いた後、当該半導体チップのバンプを配線基板の電極に位置合わせして仮圧着し、半導体チップ側からボンダーにより本圧着することにより半導体チップのバンプと配線基板の電極とを接合することを特徴とする製造方法。 A method of manufacturing a semiconductor device in which bumps of a semiconductor chip are bonded to electrodes of a wiring board by an adhesive layer,
After removing the base film on the adhesive layer of the semiconductor chip obtained by the method for manufacturing a semiconductor chip according to any one of claims 1 to 8, the bumps of the semiconductor chip are aligned with the electrodes of the wiring board and temporarily bonded. Then, the bumps of the semiconductor chip and the electrodes of the wiring substrate are joined by performing main pressure bonding with a bonder from the semiconductor chip side. 本圧着に際に使用するボンダーが、押圧面が弾性体から構成されている弾性ボンダーである請求項９記載の製造方法。   The manufacturing method according to claim 9, wherein the bonder used for the main pressure bonding is an elastic bonder having a pressing surface made of an elastic body. 半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルムとカバーフィルムとの間で、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シート。   An adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by peripherally arranged bumps of a semiconductor element formed on a semiconductor wafer, wherein a plurality of laminates composed of a base film and an adhesive layer are combined with a carrier film An adhesive layer transfer sheet, which is provided between the cover film and spaced apart from each other, and the base film of the laminate is disposed on the carrier film side. 転写条件下での接着層とベースフィルムとの間の剥離力をａ[Ｎ／５ｃｍ]とし、キャリアフィルムとベースフィルムとの間の剥離力をｂ[Ｎ／５ｃｍ]とし、接着層とカバーフィルムとの間の剥離力をｃ[Ｎ／５ｃｍ]としたとき、ａ＞ｂ＞ｃの関係が満たされている請求項１１記載の接着層転写シート。   The peel force between the adhesive layer and the base film under the transfer condition is a [N / 5 cm], the peel force between the carrier film and the base film is b [N / 5 cm], and the adhesive layer and the cover film The adhesive layer transfer sheet according to claim 11, wherein a relationship of a> b> c is satisfied, where c [N / 5 cm] is a peeling force between the first and second layers. 半導体ウエハに形成された半導体素子のペリフェラル配置のバンプに囲まれた領域に接着層を形成するための接着層転写シートであって、ベースフィルム及び接着層からなる複数の積層物が、キャリアフィルム上に、互いに離隔的に設けられており、積層物のベースフィルムがキャリアフィルム側に配置されていることを特徴とする接着層転写シート。   An adhesive layer transfer sheet for forming an adhesive layer in a region surrounded by peripherally arranged bumps of a semiconductor element formed on a semiconductor wafer, wherein a plurality of laminates comprising a base film and an adhesive layer are formed on a carrier film And an adhesive layer transfer sheet, wherein the base film of the laminate is disposed on the carrier film side. 転写条件下での接着層とベースフィルムとの間の剥離力をａ′[Ｎ／５ｃｍ]とし、キャリアフィルムとベースフィルムとの間の剥離力をｂ′[Ｎ／５ｃｍ]としたとき、ａ′＞ｂ′の関係が満たされている請求項１３記載の接着層転写シート。   When the peeling force between the adhesive layer and the base film under the transfer conditions is a ′ [N / 5 cm] and the peeling force between the carrier film and the base film is b ′ [N / 5 cm], a The adhesive layer transfer sheet according to claim 13, wherein the relationship of “> b” is satisfied.
JP2010100339A 2010-04-23 2010-04-23 Manufacturing method of semiconductor chip Active JP5423563B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010100339A JP5423563B2 (en) 2010-04-23 2010-04-23 Manufacturing method of semiconductor chip
KR1020110037720A KR101883912B1 (en) 2010-04-23 2011-04-22 Method of manufacturing semiconductor chip
KR1020180086689A KR20180089886A (en) 2010-04-23 2018-07-25 Method of manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100339A JP5423563B2 (en) 2010-04-23 2010-04-23 Manufacturing method of semiconductor chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013193911A Division JP5720748B2 (en) 2013-09-19 2013-09-19 Manufacturing method of semiconductor chip

Publications (2)

Publication Number Publication Date
JP2010212709A true JP2010212709A (en) 2010-09-24
JP5423563B2 JP5423563B2 (en) 2014-02-19

Family

ID=42972501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010100339A Active JP5423563B2 (en) 2010-04-23 2010-04-23 Manufacturing method of semiconductor chip

Country Status (2)

Country Link
JP (1) JP5423563B2 (en)
KR (2) KR101883912B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089982A1 (en) * 2011-12-15 2013-06-20 Henkel Corporation Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101532756B1 (en) * 2014-03-28 2015-07-01 주식회사 이녹스 Thermosetting temporary-bonding-film for semiconductor wafer, laminated body comprising the same and method for debonding laminated body

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246423A (en) * 1996-03-13 1997-09-19 Hitachi Ltd Semiconductor device
JP2002319647A (en) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2007165841A (en) * 2005-11-16 2007-06-28 Denso Corp Method of bonding semiconductor wafer to sheet
JP2007281415A (en) * 2006-03-16 2007-10-25 Hitachi Chem Co Ltd Adhesive sheet
JP2008258318A (en) * 2007-04-03 2008-10-23 Sanyo Electric Co Ltd Semiconductor chip, its packaging method and semiconductor device
JP2009023783A (en) * 2007-07-19 2009-02-05 Lintec Corp Device and method for manufacturing sheet for pasting

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324125A (en) * 2002-04-26 2003-11-14 Seiko Instruments Inc Semiconductor device
KR100725289B1 (en) * 2005-03-17 2007-06-07 엘에스전선 주식회사 Apparatus and method for manufacturing adhesive tape used for semiconductor manufacturing
JP2008282945A (en) * 2007-05-10 2008-11-20 Toyota Motor Corp Method for releasing protective film of adhesive tape, and method for manufacturing semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246423A (en) * 1996-03-13 1997-09-19 Hitachi Ltd Semiconductor device
JP2002319647A (en) * 2001-04-24 2002-10-31 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
JP2007165841A (en) * 2005-11-16 2007-06-28 Denso Corp Method of bonding semiconductor wafer to sheet
JP2007281415A (en) * 2006-03-16 2007-10-25 Hitachi Chem Co Ltd Adhesive sheet
JP2008258318A (en) * 2007-04-03 2008-10-23 Sanyo Electric Co Ltd Semiconductor chip, its packaging method and semiconductor device
JP2009023783A (en) * 2007-07-19 2009-02-05 Lintec Corp Device and method for manufacturing sheet for pasting

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013089982A1 (en) * 2011-12-15 2013-06-20 Henkel Corporation Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
CN103999195A (en) * 2011-12-15 2014-08-20 汉高知识产权控股有限责任公司 Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
KR101449909B1 (en) 2011-12-15 2014-10-13 헨켈 아이피 앤드 홀딩 게엠베하 Method for removing the trimmed scrap of adhesive film from a carrier support tape
CN103999195B (en) * 2011-12-15 2016-03-30 汉高知识产权控股有限责任公司 Bonding film is prepared in cutting belt the method for precut semiconductor die toroidal

Also Published As

Publication number Publication date
KR20110118582A (en) 2011-10-31
KR101883912B1 (en) 2018-08-01
JP5423563B2 (en) 2014-02-19
KR20180089886A (en) 2018-08-09

Similar Documents

Publication Publication Date Title
JP6361709B2 (en) Manufacturing method of semiconductor device
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
TW201347054A (en) Method for fabricating semiconductor device and device for fabricating semiconductor device
TW200805569A (en) Process for manufacturing semiconductor device
TW200939428A (en) Multi-chip package structure and method of fabricating the same
TW200832649A (en) Semiconductor device and method of manufacturing the same
WO2008038345A1 (en) Method for manufacturing semiconductor device
WO2011067875A1 (en) Method for manufacturing electronic component, electronic component and conductive film
JP2013021337A (en) Manufacturing method of semiconductor device
JP2013149660A (en) Method for manufacturing semiconductor device
JP5720748B2 (en) Manufacturing method of semiconductor chip
KR20180089886A (en) Method of manufacturing semiconductor chip
JP2004055770A (en) Method for manufacturing semiconductor device and the semiconductor device
JP2013171916A (en) Semiconductor device manufacturing method
JP2007294575A (en) Method for manufacturing semiconductor device
JP2007281415A (en) Adhesive sheet
JP2013030808A (en) Temporary substrate for wiring board manufacturing and manufacturing method of the same
JP2012204589A (en) Semiconductor device wafer bonding method
KR20110001155A (en) Method of fabricating semiconductor package
JP2008147367A (en) Semiconductor device and its manufacturing method
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
JP6343980B2 (en) Manufacturing method of semiconductor device
WO2021192341A1 (en) Production method for semiconductor packages
JP5459099B2 (en) Manufacturing method of semiconductor device
JP2014146639A (en) Method of manufacturing wiring board with adhesive layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5423563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250