KR20110111075A - Package structure and method for manufacturing the same - Google Patents

Package structure and method for manufacturing the same Download PDF

Info

Publication number
KR20110111075A
KR20110111075A KR1020100030468A KR20100030468A KR20110111075A KR 20110111075 A KR20110111075 A KR 20110111075A KR 1020100030468 A KR1020100030468 A KR 1020100030468A KR 20100030468 A KR20100030468 A KR 20100030468A KR 20110111075 A KR20110111075 A KR 20110111075A
Authority
KR
South Korea
Prior art keywords
substrate
epoxy
guide
package structure
chips
Prior art date
Application number
KR1020100030468A
Other languages
Korean (ko)
Other versions
KR101648222B1 (en
Inventor
이기민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100030468A priority Critical patent/KR101648222B1/en
Publication of KR20110111075A publication Critical patent/KR20110111075A/en
Application granted granted Critical
Publication of KR101648222B1 publication Critical patent/KR101648222B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 패키지 구조 및 그의 제조 방법에 관한 것이다.
즉, 본 발명의 패키지 구조는 전극 라인들이 형성된 기판과; 상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 칩과; 상기 칩을 커버링(Covering)하고 상기 기판에 프린트된 몰딩부를 포함하여 구성된다.The present invention relates to a package structure and a method of manufacturing the same.
That is, the package structure of the present invention includes a substrate on which electrode lines are formed; A chip mounted on the substrate and electrically connected to the electrode lines; Covering the chip (Covering) and comprises a molding portion printed on the substrate.

Description

패키지 구조 및 그의 제조 방법 { Package structure and method for manufacturing the same }Package structure and method for manufacturing the same {Package structure and method for manufacturing the same}

본 발명은 에폭시가 흘러가서 기판을 오염시키거나 몰딩부의 형상에 불량을 초래하는 문제점을 해결할 수 있는 패키지 구조 및 그의 제조 방법에 관한 것이다.
The present invention relates to a package structure and a method of manufacturing the same that can solve the problem that the epoxy flows to contaminate the substrate or cause a defect in the shape of the molding.

최근 무선통신 단말기의 소형 및 슬림화 추세로 인해, 단말기내에 실장되는 개별 부품의 사이즈도 소형화되고 있다.Recently, due to the trend toward miniaturization and slimming of wireless communication terminals, the size of individual components mounted in the terminal is also being reduced.

이러한 추세로 기존의 메탈 캔(Metal can) 구조로 패키징된 부품들은 트랜스퍼 몰드(Transfer mold) 공정 또는 프린트 몰드 공정을 수행하여 패키징하여 소형화 및 슬림화시키고 있다.Due to this trend, components packaged in a conventional metal can structure are packaged by performing a transfer mold process or a print mold process to miniaturize and slim down.

상기 프린트 몰드 공정은 부품 및 기판에 고열 및 고압을 가하지 않아 최근 부각되고 있지만, 에폭시의 프린트 면적이 넓을 경우 경화 전에 에폭시가 흘러가서 오염되는 단점이 있다.
The print mold process has recently emerged because it does not apply high heat and high pressure to components and substrates, but when the print area of the epoxy is large, the epoxy flows and becomes contaminated before curing.

본 발명은 에폭시가 흘러가서 기판을 오염시키거나 몰딩부의 형상에 불량을 초래하는 문제점을 해결하는 과제를 해결하는 것이다.
The present invention is to solve the problem that the epoxy flows to contaminate the substrate or cause a defect in the shape of the molding portion.

본 발명은, The present invention,

전극 라인들이 형성된 기판과; A substrate on which electrode lines are formed;

상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 칩과; A chip mounted on the substrate and electrically connected to the electrode lines;

상기 칩을 커버링(Covering)하고 상기 기판에 프린트된 몰딩부를 포함하는 패키지 구조가 제공된다.
A package structure is provided which covers the chip and includes a molding part printed on the substrate.

본 발명은, The present invention,

전극 라인들이 형성된 기판과; A substrate on which electrode lines are formed;

상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 복수개의 칩들과; A plurality of chips mounted on the substrate and electrically connected to the electrode lines;

상기 기판에 프린트되며, 상기 복수개의 칩들을 커버링하는 제 1 경화 영역과 상기 제 1 경화 영역의 외측에 존재하는 제 2 경화 영역으로 이루어진 몰딩부를 포함하는 패키지 구조가 제공된다.
A package structure is printed on the substrate and includes a molding part including a first hardened region covering the plurality of chips and a second hardened region existing outside the first hardened region.

본 발명은, The present invention,

전극 라인들이 형성된 기판에 칩을 실장하고, 상기 전극 라인들과 상기 칩을 전기적으로 연결하는 단계와;Mounting a chip on a substrate on which electrode lines are formed, and electrically connecting the electrode lines and the chip;

상기 기판에 히팅이 가능한 가이드를 위치시키고, 상기 가이드 내부를 충진하여 상기 칩을 에폭시로 프린트 몰딩하는 단계와;Placing a heatable guide on the substrate, filling the inside of the guide to print molding the chip with epoxy;

상기 히팅이 가능한 가이드로 상기 프린트 몰딩된 에폭시의 일부 영역을 경화시키는 단계와;Curing a portion of the print molded epoxy with the heated guide;

상기 가이드를 상기 기판 및 상기 에폭시로부터 이탈시키고, 상기 프린트 몰딩된 에폭시의 나머지 영역을 경화시키는 단계를 포함하는 패키지 구조의 제조 방법이 제공된다.
A method of manufacturing a package structure is provided that includes removing the guide from the substrate and the epoxy and curing the remaining area of the print molded epoxy.

본 발명의 패키지 구조는 패키지의 외형적인 측면에서 균일한 형상을 제공할 수 있어, 양품의 패키지를 구현할 수 있는 효과가 있다.Package structure of the present invention can provide a uniform shape in terms of the appearance of the package, there is an effect that can implement a good package.

또, 본 발명의 실시예의 패키지 구조를 제조하는 방법은 래핑 공정이 필요없는 효과가 있다.In addition, the method of manufacturing the package structure of the embodiment of the present invention has the effect that no lapping step is required.

또한, 본 발명의 실시예의 패키지 구조를 제조하는 방법은 히팅 가능한 가이드에 의해 에폭시의 가장자리가 경화되어 몰딩부가 소정의 각도를 가질 수 있어 패키지 구조의 균일성을 충족하여 양품의 수율을 높일 수 있는 효과가 있다.In addition, the method of manufacturing a package structure of an embodiment of the present invention has the effect that the edge of the epoxy is cured by the heating guide can be molded at a predetermined angle to meet the uniformity of the package structure to increase the yield of good products There is.

또한, 본 발명의 패키지 구조는 기판에 복수개의 칩들이 실장되어 있고, 이 복수개의 칩들 중 일부 칩들 또는 일부 칩들 각각에 제 1 경화 영역과 제 2 경화 영역으로 이루어진 몰딩부를 프린트 몰딩 공정을 수행하여, 몰딩 공정으로 에폭시가 흘러가서 기판을 오염시키거나 몰딩부의 형상에 불량을 초래하는 문제점을 해결할 수 있는 효과가 있다.
In addition, in the package structure of the present invention, a plurality of chips are mounted on a substrate, and a molding part including a first hardened region and a second hardened region is performed on each of some chips or some chips of the plurality of chips, thereby performing a print molding process. Epoxy flows through the molding process to contaminate the substrate or there is an effect that can solve the problem of causing a defect in the shape of the molding.

도 1은 본 발명의 제 1 실시예에 따른 패키지 구조의 개략적인 단면도
도 2는 본 발명의 제 1 실시예에 따른 패키지 구조의 개략적인 사시도
도 3은 도 1의 A의 확대도
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도
도 5a 내지 도 5f는 본 발명의 비교예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도
도 6은 도 5f의 B의 확대도
도 7은 본 발명의 제 2 실시예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도1 is a schematic cross-sectional view of a package structure according to a first embodiment of the present invention
2 is a schematic perspective view of a package structure according to a first embodiment of the present invention;
3 is an enlarged view of A of FIG.
4A to 4F are schematic cross-sectional views illustrating a method of manufacturing a package structure according to a first embodiment of the present invention.
5A to 5F are schematic cross-sectional views illustrating a method of manufacturing a package structure according to a comparative example of the present invention.
FIG. 6 is an enlarged view of B of FIG. 5F
7 is a schematic cross-sectional view for explaining a method of manufacturing a package structure according to a second embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 제 1 실시예에 따른 패키지 구조의 개략적인 단면도이다.1 is a schematic cross-sectional view of a package structure according to a first embodiment of the present invention.

본 발명의 제 1 실시예에 따른 패키지 구조는 전극 라인들이 형성된 기판(100)과; 상기 기판(100)에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 칩(200)과; 상기 칩(200)을 커버링(Covering)하고 상기 기판(100)에 프린트된 몰딩부(250)를 포함하여 구성된다.The package structure according to the first embodiment of the present invention includes a substrate 100 on which electrode lines are formed; A chip (200) mounted on the substrate (100) and electrically connected to the electrode lines; Covering the chip 200 and includes a molding part 250 printed on the substrate 100.

그리고, 상기 기판(100)에는 수동 소자들(220)이 실장될 수 있으며, 상기 수동 소자들(220)은 상기 몰딩부(250)로 커버링되어 있게 구성할 수 있다.In addition, passive elements 220 may be mounted on the substrate 100, and the passive elements 220 may be covered with the molding part 250.

또, 상기 칩(200)은 무선 통신 단말기를 구동하기 위한 칩인 것이 좋다.In addition, the chip 200 may be a chip for driving a wireless communication terminal.

그리고, 상기 기판(100)으로 인쇄회로기판을 적용할 수 있으며, 상기 인쇄회로기판은 다층 인쇄회로기판으로 구성될 수 있다.A printed circuit board may be applied to the substrate 100, and the printed circuit board may be formed of a multilayer printed circuit board.

상기 몰딩부(250)는 상기 기판(100)에 프린트되어 형성된 후, 후술된 가이드에 의해 일부가 경화된 다음, 전체가 경화되어 에폭시가 측면으로 퍼지는 현상이 방지되어, 구조적으로 상면이 평탄하게 된다.The molding part 250 is printed and formed on the substrate 100, and then partially cured by the guide described below, and then the whole is cured to prevent the epoxy from spreading to the side, thereby making the top surface flat. .

그리고, 도 3에 도시된 바와 같이, 상기 몰딩부(250)의 모서리는 소정의 각도(θ)를 갖는다.As shown in FIG. 3, the corner of the molding part 250 has a predetermined angle θ.

즉, 상기 몰딩부(250)의 상면이 평판화되고, 측면이 후술된 절단 공정으로 대략 수직하게 되어, 상기 몰딩부(250)의 상면과 측면은 소정 각도로 만나게 되는 것이다.That is, the upper surface of the molding part 250 is flattened, and the side surface is substantially perpendicular to the cutting process described below, so that the upper surface and the side surface of the molding part 250 meet at a predetermined angle.

이를 다르게 표현하면, 본 발명의 패키지 구조의 몰딩부(250)의 모서리는 전혀 각도가 존재하지 않는 곡면 상태가 아니고, 각도가 존재하는 도 2와 같은 사각기둥의 모서리와 같은 것이다.In other words, the corner of the molding part 250 of the package structure of the present invention is not a curved state without an angle at all, but is the same as the corner of the square pillar as shown in FIG. 2.

그러므로, 본 발명의 패키지 구조는 패키지의 외형적인 측면에서 균일한 형상을 제공할 수 있어, 양품의 패키지를 구현할 수 있는 장점이 있다.
Therefore, the package structure of the present invention can provide a uniform shape in terms of the appearance of the package, there is an advantage that can implement a good quality package.

도 4a 내지 도 4f는 본 발명의 제 1 실시예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도이다.4A to 4F are schematic cross-sectional views illustrating a method of manufacturing a package structure according to a first embodiment of the present invention.

먼저, 전극 라인들이 형성된 기판(100)에 칩(200)을 실장하고, 상기 전극 라인들과 상기 칩(200)을 전기적으로 연결한다.(도 4a)First, the chip 200 is mounted on the substrate 100 on which the electrode lines are formed, and the electrode lines and the chip 200 are electrically connected to each other (FIG. 4A).

상기 칩(200)과 상기 전극 라인들의 전기적인 연결은 도 4a와 같이 와이어(210) 본딩으로 수행할 수 있다.Electrical connection between the chip 200 and the electrode lines may be performed by bonding the wire 210 as shown in FIG. 4A.

이어서, 상기 기판(100)에 히팅(Heating)이 가능한 가이드(300)를 위치시키고, 상기 가이드(300) 내부를 충진하여 상기 칩(200)을 에폭시(500)로 프린트 몰딩한다.(도 4b)Subsequently, a guide (300) capable of heating (Heating) is placed on the substrate (100), and the inside of the guide (300) is filled to print mold the chip (200) with epoxy (500).

이때, 상기 에폭시(500)를 상기 가이드(300) 내부에 위치시킨 후, 도 4b와 같이, 스퀴즈(Squeeze)(550)로 상기 에폭시(500)를 밀면서 상기 가이드(300) 내부에 균일하게 충진시킴과 동시에, 프린트 몰딩되는 에폭시(500)의 상면을 도 4c와 같이 평탄화시키게 된다.At this time, after placing the epoxy 500 inside the guide 300, as shown in Figure 4b, while filling the inside of the guide 300 while pushing the epoxy 500 with a squeeze (Squeeze) (550). At the same time, the top surface of the epoxy 500 to be printed molded is flattened as shown in FIG. 4C.

그리고, 상기 히팅(Heating)이 가능한 가이드(300)는 가이드 본체에 가열할 수 있는 수단이 내장된 것이다.In addition, the heating (Heating) guide 300 is a built-in means for heating the guide body.

예컨대, 가이드 본체에 열선을 내장시키고, 경화시킬 때 상기 열선으로 전원을 인가하면 상기 에폭시(500)에 가열할 수 있다.For example, when the heating wire is embedded in the guide main body and the power is applied to the heating wire, the heating may be performed on the epoxy 500.

또한, 상기 히팅이 가능한 가이드(300)는 상부면 또는 하부면에 전류를 통하면 발열되는 저항 코일 패턴을 형성하여 구현할 수도 있다.In addition, the heating guide 300 may be implemented by forming a resistance coil pattern that generates heat when a current flows through the upper or lower surface.

그리고, 상기 저항 코일 패턴의 양끝단에 전기적 접촉단자를 형성할 수 있으며, 상기 히팅이 가능한 가이드(300)가 상기 기판(100)에 위치될 때, 상기 전기적 접촉단자는 전원 공급 단자와 전기적으로 연결되어, 상기 히팅이 가능한 가이드(300)로 전원이 공급될 수 있도록 구성될 수도 있다.Further, electrical contact terminals may be formed at both ends of the resistance coil pattern, and when the heating guide 300 is positioned on the substrate 100, the electrical contact terminals may be electrically connected to a power supply terminal. Thus, the heating may be configured such that power can be supplied to the guide 300.

이때, 상기 전원 공급 단자는 본 발명의 패키지 구조를 패키징하기 위한 장비에 설치된 단자로 구현될 수 있다. In this case, the power supply terminal may be implemented as a terminal installed in the equipment for packaging the package structure of the present invention.

또, 상기 가이드(300)는 링(Ring) 형상으로 내부에 충진된 에폭시(500)는 상기 가이드(300) 내부에 잔존되고, 상기 가이드(300) 외부로 누출되지 않는다.
In addition, the guide 300 is filled in the ring (Ring) shape of the epoxy 500 is remaining inside the guide 300, and does not leak to the outside of the guide 300.

그 후, 상기 히팅이 가능한 가이드(300)로 상기 프린트 몰딩된 에폭시(500)의 일부 영역을 경화시킨다.(도 4d)Thereafter, a portion of the printed molded epoxy 500 is cured with the heating guide 300 (FIG. 4D).

여기서, 상기 가이드(300)에 근접되어 있는 에폭시(510)는 경화되고, 상기 가이드(300)로부터 멀리 있는 에폭시(520)는 경화되지 않는다.Here, the epoxy 510 in proximity to the guide 300 is cured, and the epoxy 520 far from the guide 300 is not cured.

그리고, 상기 에폭시(500) 일부 영역을 경화시키는 것은 대략 200℃ ~ 300℃ 정도로 급속으로 경화시켜 굳힘으로써, 상기 가이드(300)를 이탈시에도 에폭시의 흐름을 방지할 수 있다.In addition, hardening a portion of the epoxy 500 by hardening rapidly at about 200 ° C. to 300 ° C. may prevent the flow of epoxy even when the guide 300 is separated.

계속, 상기 가이드(300)를 상기 기판(100) 및 상기 에폭시(500)로부터 이탈시키고, 상기 프린트 몰딩된 에폭시(500)의 나머지 영역을 경화시킨다.(도 4e)Subsequently, the guide 300 is separated from the substrate 100 and the epoxy 500, and the remaining area of the print molded epoxy 500 is cured (FIG. 4E).

상기 프린트 몰딩된 에폭시(500)의 나머지 영역을 경화시키는 온도는 대략 120℃ ~ 160℃에서 30분 정도 수행하는 것이 좋다.The temperature for curing the remaining region of the printed molded epoxy 500 is preferably performed for about 30 minutes at 120 ℃ ~ 160 ℃.

연이어, 상기 경화된 프린트 몰딩된 에폭시(500) 및 상기 기판(100)을 절단하여 상기 칩(200)이 내장된 단일 패키지 구조로 분리한다.(도 4f)Subsequently, the cured print molded epoxy 500 and the substrate 100 are cut and separated into a single package structure in which the chip 200 is embedded (FIG. 4F).

상기 경화된 프린트 몰딩된 에폭시(500)를 절단할 때, 도 4d와 같이 상기 가이드(300)에 의한 일부 경화된 에폭시 영역은 제거할 수도 있다.
When cutting the cured print molded epoxy 500, some cured epoxy regions by the guide 300 may be removed as shown in FIG. 4D.

한편, 전술된 제조 방법에서, 도 4f의 공정을 수행하지 않고, 다수의 칩들이 포함되는 패키지 구조를 구현할 수도 있다.Meanwhile, in the above-described manufacturing method, a package structure including a plurality of chips may be implemented without performing the process of FIG. 4F.

이런 패키지 구조는 특정 기능을 수행하는 모듈을 하나의 몰딩부로 봉지하는 구조로 달성할 수 있으며, 일부 경화된 에폭시 영역은 제거되지 않아 패키지 구조에 남아 있을 수 있다.Such a package structure can be achieved in a structure that encapsulates a module performing a specific function with one molding portion, and some cured epoxy regions may not be removed and remain in the package structure.

즉, 패키지 구조는 전극 라인들이 형성된 기판과; 상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 복수개의 칩들과; 상기 기판에 프린트되며, 상기 복수개의 칩들을 커버링하는 제 1 경화 영역과 상기 제 1 경화 영역의 외측에 존재하는 제 2 경화 영역으로 이루어진 몰딩부를 포함하여 구성된다.That is, the package structure includes a substrate on which electrode lines are formed; A plurality of chips mounted on the substrate and electrically connected to the electrode lines; And a molding part printed on the substrate, the molding part including a first curing area covering the plurality of chips and a second curing area on an outer side of the first curing area.

여기서, 상기 제 1 경화 영역은 몰딩부의 내측에 존재하는 것이고, 전술된 도 4e의 경화 공정에서 경화되어 형성된 것이며, 상기 제 2 경화 영역은 히팅이 가능한 가이드(300)에 의해 경화되어 형성된 것으로 상기 제 1 경화 영역의 외측(몰딩부의 가장자리)에 위치된다. Here, the first hardened region is formed inside the molding part, and is formed by curing in the curing process of FIG. 4E, and the second hardened region is formed by curing by the guide 300 capable of heating. It is located outside of one hardened area (edge of the molding part).

그리고, 상기 복수개의 칩들 모두는 상기 몰딩부로 커버링되어 있다.In addition, all of the plurality of chips are covered with the molding part.

도 5a 내지 도 5f는 본 발명의 비교예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도이다.5A to 5F are schematic cross-sectional views illustrating a method of manufacturing a package structure according to a comparative example of the present invention.

본 발명의 비교예에 따른 패키지 구조를 제조하는 방법은 전극 라인들이 형성된 기판(700)에 칩(710)을 실장하고, 상기 전극 라인들과 상기 칩(710)을 전기적으로 연결하고(도 5a), 상기 기판(700)에 가이드(720)를 위치시키고, 상기 가이드(720) 내부를 충진하여 상기 칩(710)을 에폭시(730)로 프린트 몰딩한다.(도 5b 및 도 5c)In the method of manufacturing a package structure according to a comparative example of the present invention, a chip 710 is mounted on a substrate 700 on which electrode lines are formed, and the electrode lines and the chip 710 are electrically connected (FIG. 5A). In addition, the guide 720 is positioned on the substrate 700, and the inside of the guide 720 is filled to print mold the chip 710 with epoxy 730 (FIGS. 5B and 5C).

이어서, 상기 가이드(720)를 상기 기판(700) 및 상기 에폭시(730)로부터 이탈시키고, 상기 프린트 몰딩된 에폭시(730)의 전체를 경화시킨다.(도 5d)Subsequently, the guide 720 is separated from the substrate 700 and the epoxy 730 and the entirety of the print molded epoxy 730 is cured (FIG. 5D).

이때, 상기 가이드(720)가 이탈되면, 상기 에폭시(730)는 측면으로 흘러가 기판을 오염시킬 수 있다.In this case, when the guide 720 is separated, the epoxy 730 may flow to the side to contaminate the substrate.

계속, 상기 경화된 에폭시(730)를 래핑(Lapping)하여 상기 경화된 에폭시(730) 상면을 평탄화시킨다.(도 5e)Then, the cured epoxy 730 is wrapped to planarize the top surface of the cured epoxy 730 (FIG. 5E).

그 후, 상기 래핑된 에폭시(730) 및 상기 기판(700)을 절단하여 상기 칩(710)이 내장된 단일 패키지 구조로 분리한다.(도 5f)Thereafter, the wrapped epoxy 730 and the substrate 700 are cut and separated into a single package structure in which the chip 710 is embedded (FIG. 5F).

이와 같은 비교예의 패키지 구조를 제조하는 방법에서는 래핑 공정을 수행하여 경화된 에폭시 상면을 평탄화시키는 공정을 수행하여 공정이 복잡한 단점이 있으나, 본 발명의 실시예의 패키지 구조를 제조하는 방법은 래핑 공정이 필요없는 장점이 있다.In the method of manufacturing the package structure of the comparative example, the process is complicated by performing the process of flattening the cured epoxy upper surface by performing the lapping process, but the method of manufacturing the package structure of the embodiment of the present invention requires the lapping process. There is no advantage.

또한, 비교예의 패키지 구조를 제조하는 방법은 가이드의 이탈시 에폭시가 흘러내려가는 문제점으로 쇼트(Short)가 발생될 가능성이 크고, 경화된 에폭시의 모서리가 도 6에 도시된 바와 같이, 곡면을 갖게 되어 패키지 구조의 균일성을 저해하여 불량이 발생될 확률이 높으나, 본 발명의 실시예의 패키지 구조를 제조하는 방법은 히팅 가능한 가이드에 의해 에폭시의 가장자리가 경화되어 몰딩부가 소정의 각도를 가질 수 있어 패키지 구조의 균일성을 충족하여 양품의 수율을 높일 수 있는 장점이 있다.
In addition, the method of manufacturing the package structure of the comparative example is likely to generate a short (Short) due to the problem that the epoxy flows off when the guide is removed, the edge of the cured epoxy has a curved surface, as shown in FIG. In the method of manufacturing the package structure according to the embodiment of the present invention, the edge of the epoxy is hardened by a heatable guide, and thus the molding part may have a predetermined angle. There is an advantage to increase the yield of good quality by meeting the uniformity of.

도 7은 본 발명의 제 2 실시예에 따른 패키지 구조를 제조하는 방법을 설명하기 위한 개략적인 단면도이다.7 is a schematic cross-sectional view for describing a method of manufacturing a package structure according to a second embodiment of the present invention.

복수개 칩들(910,920)이 실장되어 있고 전극 라인들이 형성된 기판(900)을 준비하고, 상기 복수개 칩들(910,920) 중 일부의 외측에 상기 기판(900)에 히팅이 가능한 가이드(930)를 위치시키고, 상기 가이드(930) 내부를 충진하여 상기 복수개 칩들(910,920) 중 일부 칩들 또는 일부 칩들 각각을 에폭시(940)로 프린트 몰딩한 후, 상기 가이드(930)로 에폭시(940) 일부 영역을 경화시킨 다음, 상기 가이드(930)를 이탈시킨 후, 상기 에폭시(940)의 나머지 영역을 경화시키는 공정을 수행하여 제 2 실시예에 따른 패키지 구조를 제조한다.Preparing a substrate 900 having a plurality of chips 910 and 920 mounted thereon and electrode lines formed thereon, and positioning a guide 930 capable of heating the substrate 900 outside of some of the plurality of chips 910 and 920. After filling some of the plurality of chips 910 and 920 or each of the chips with the epoxy 940 by filling the inside of the guide 930, the partial region of the epoxy 940 is cured with the guide 930. After leaving the guide 930, a process of curing the remaining area of the epoxy 940 is performed to manufacture a package structure according to the second embodiment.

이때, 상기 가이드(930)로 에폭시(940) 일부 영역을 경화시킬 때는 대략 150℃ ~ 200℃에서 10초 정도 수행하여 상기 경화된 에폭시(940) 일부 영역의 점성을 높여 상기 기판(900) 측면으로 에폭시(940)가 흘러가지 못하게 만들 수 있다.In this case, when curing the partial region of the epoxy 940 by the guide 930 to about 10 seconds at about 150 ℃ ~ 200 ℃ to increase the viscosity of the portion of the cured epoxy 940 to the side of the substrate 900 Epoxy 940 may be prevented from flowing.

그 후, 상기 에폭시(940)의 나머지 영역을 경화시키는 공정에서 상기 에폭시(940) 일부 영역을 완전 경화시킨다.
Thereafter, a portion of the epoxy 940 is partially cured in a process of curing the remaining region of the epoxy 940.

이렇게 제조된 제 2 패키지 구조는 기판의 일부 칩들만 에폭시로 봉지된 것으로, 전극 라인들이 형성된 기판과; 상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 복수개의 칩들과; 상기 기판에 프린트되며, 상기 복수개의 칩들 중 일부 칩들 또는 일부 칩들 각각을 커버링하는 제 1 경화 영역과 상기 제 1 경화 영역의 외측에 존재하는 제 2 경화 영역으로 이루어진 몰딩부를 포함하여 구성된다.The second package structure manufactured as described above includes only a portion of chips of the substrate sealed with epoxy, the substrate having electrode lines formed thereon; A plurality of chips mounted on the substrate and electrically connected to the electrode lines; And a molding part printed on the substrate, the molding part including a first curing area covering some of the plurality of chips or each of the chips, and a second curing area outside the first curing area.

이런 본 발명의 제 2 실시예에 따른 패키지 구조는 기판에 복수개의 칩들이 실장되어 있고, 이 복수개의 칩들 중 일부 칩들 또는 일부 칩들 각각에 제 1 경화 영역과 제 2 경화 영역으로 이루어진 몰딩부를 프린트 몰딩 공정을 수행하여, 몰딩공정으로 에폭시가 흘러가서 기판을 오염시키거나 몰딩부의 형상에 불량을 초래하는 문제점을 해결할 수 있는 것이다.
In the package structure according to the second embodiment of the present invention, a plurality of chips are mounted on a substrate, and a molding part including a first hardened region and a second hardened region is printed on some or some of the plurality of chips. By performing the process, it is possible to solve the problem that the epoxy flows into the molding process to contaminate the substrate or cause a defect in the shape of the molding part.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (10)

전극 라인들이 형성된 기판과;
상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 칩과;
상기 칩을 커버링(Covering)하고 상기 기판에 프린트된 몰딩부를 포함하는 패키지 구조.
A substrate on which electrode lines are formed;
A chip mounted on the substrate and electrically connected to the electrode lines;
And a molding part covering the chip and printed on the substrate.
청구항 1에 있어서,
상기 몰딩부의 모서리는,
소정의 각도를 갖는 패키지 구조.
The method according to claim 1,
The corner of the molding portion,
Package structure having a predetermined angle.
청구항 1에 있어서,
상기 기판에는 수동 소자들이 더 실장되어 있으며, 상기 수동 소자들은 상기 몰딩부로 커버링되어 있는 패키지 구조.
The method according to claim 1,
Passive elements are further mounted on the substrate, and the passive elements are covered with the molding part.
전극 라인들이 형성된 기판과;
상기 기판에 실장되며, 상기 전극 라인들에 전기적으로 연결되는 복수개의 칩들과;
상기 기판에 프린트되며, 상기 복수개의 칩들을 커버링하는 제 1 경화 영역과 상기 제 1 경화 영역의 외측에 존재하는 제 2 경화 영역으로 이루어진 몰딩부를 포함하는 패키지 구조.
A substrate on which electrode lines are formed;
A plurality of chips mounted on the substrate and electrically connected to the electrode lines;
And a molding part printed on the substrate, the molding part including a first hardened area covering the plurality of chips and a second hardened area existing outside the first hardened area.
청구항 4에 있어서,
상기 몰딩부는,
복수개의 칩들 중 일부 칩들 또는 일부 칩들 각각을 커버링하는 패키지 구조.
The method of claim 4,
The molding part,
A package structure covering each of some chips or some of a plurality of chips.
전극 라인들이 형성된 기판에 칩을 실장하고, 상기 전극 라인들과 상기 칩을 전기적으로 연결하는 단계와;
상기 기판에 히팅이 가능한 가이드를 위치시키고, 상기 가이드 내부를 충진하여 상기 칩을 에폭시로 프린트 몰딩하는 단계와;
상기 히팅이 가능한 가이드로 상기 프린트 몰딩된 에폭시의 일부 영역을 경화시키는 단계와;
상기 가이드를 상기 기판 및 상기 에폭시로부터 이탈시키고, 상기 프린트 몰딩된 에폭시의 나머지 영역을 경화시키는 단계를 포함하는 패키지 구조의 제조 방법.
Mounting a chip on a substrate on which electrode lines are formed, and electrically connecting the electrode lines and the chip;
Placing a heatable guide on the substrate, filling the inside of the guide to print molding the chip with epoxy;
Curing a portion of the print molded epoxy with the heated guide;
Removing the guide from the substrate and the epoxy, and curing the remaining area of the print molded epoxy.
청구항 6에 있어서,
상기 가이드를 상기 기판 및 상기 에폭시로부터 이탈시키고, 상기 프린트 몰딩된 에폭시의 나머지 영역을 경화시키는 단계 후에,
상기 경화된 프린트 몰딩된 에폭시 및 상기 기판을 절단하여 상기 칩이 내장된 단일 패키지 구조로 분리하는 단계가 더 구비된 패키지 구조의 제조 방법.
The method of claim 6,
After removing the guide from the substrate and the epoxy and curing the remaining area of the print molded epoxy,
Cutting the cured print molded epoxy and the substrate to separate the chip into a single package structure in which the chip is embedded.
청구항 6에 있어서,
상기 기판에는 복수개의 칩들이 실장되어 있고,
상기 에폭시로 프린트 몰딩은,
상기 복수개의 칩들 중 일부 칩들 또는 일부 칩들에만 수행하는 패키지 구조의 제조 방법.
The method of claim 6,
A plurality of chips are mounted on the substrate,
Print molding with the epoxy,
The manufacturing method of the package structure to perform only some of the plurality of chips or some of the chips.
청구항 6에 있어서,
상기 히팅이 가능한 가이드는,
상부면 또는 하부면에 전류를 통하면 발열되는 저항 코일 패턴이 형성되어 있는 패키지 구조의 제조 방법.
The method of claim 6,
The heating guide is possible,
A method of manufacturing a package structure in which a resistance coil pattern is generated which is heated by a current through an upper surface or a lower surface.
청구항 9에 있어서,
상기 저항 코일 패턴의 양끝단에는 전기적 접촉단자가 더 형성되어 있고,
상기 히팅이 가능한 가이드가 상기 기판에 위치될 때, 상기 전기적 접촉단자는 전원 공급 단자와 전기적으로 연결되어, 상기 히팅이 가능한 가이드로 전원이 공급될 수 있는 패키지 구조의 제조 방법.











The method according to claim 9,
Electrical contact terminals are further formed at both ends of the resistance coil pattern,
And when the heating enabled guide is positioned on the substrate, the electrical contact terminal is electrically connected to a power supply terminal, so that power can be supplied to the heating enabled guide.











KR1020100030468A 2010-04-02 2010-04-02 Package structure and method for manufacturing the same KR101648222B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030468A KR101648222B1 (en) 2010-04-02 2010-04-02 Package structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030468A KR101648222B1 (en) 2010-04-02 2010-04-02 Package structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110111075A true KR20110111075A (en) 2011-10-10
KR101648222B1 KR101648222B1 (en) 2016-08-12

Family

ID=45027357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030468A KR101648222B1 (en) 2010-04-02 2010-04-02 Package structure and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101648222B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167799A (en) * 1997-08-22 1999-03-09 Nippon Retsuku Kk Manufacture of electronic component
JP3393247B2 (en) * 1995-09-29 2003-04-07 ソニー株式会社 Optical device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393247B2 (en) * 1995-09-29 2003-04-07 ソニー株式会社 Optical device and method of manufacturing the same
JPH1167799A (en) * 1997-08-22 1999-03-09 Nippon Retsuku Kk Manufacture of electronic component

Also Published As

Publication number Publication date
KR101648222B1 (en) 2016-08-12

Similar Documents

Publication Publication Date Title
CN105643855B (en) Electronic unit, its manufacturing method and manufacturing device
JP6654994B2 (en) Circuit component manufacturing method
US9210813B2 (en) Production method of high-density SIM card package
JP6400509B2 (en) Manufacturing method of electronic parts
JP2005259147A (en) Method for manufacturing non-contact chip card, and non-contact chip card
US20190237393A1 (en) Integrated Circuit (IC) Package with a Solder Receiving Area and Associated Methods
CN104124216A (en) Substrate chip carrier CSP package and production method thereof
KR101730916B1 (en) Semiconductor package and manufacturing method thereof
US8384202B2 (en) Semiconductor device, and communication apparatus and electronic apparatus having the same
KR101352233B1 (en) Semiconductor package and the method
JP5749066B2 (en) Inductor-integrated lead frame, electronic circuit module and manufacturing method thereof
CN108321092B (en) Method for manufacturing circuit component and circuit component
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101077887B1 (en) Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module
US9474162B2 (en) Circuit substrate and method of manufacturing same
US20070158830A1 (en) Circuit module
KR20080074468A (en) Surface mounting method of semi-conduct chip using the ultrasonic wave
KR101648222B1 (en) Package structure and method for manufacturing the same
US6124152A (en) Method for fabricating cob type semiconductor package
TWI596718B (en) A circuit module package structure and packaging method thereof
KR101661919B1 (en) Manufacturing method of semiconductor package
KR101783711B1 (en) Semiconductor package and manufacturing method thereof
KR101670894B1 (en) Manufacturing method of semiconductor package
US8912641B1 (en) Low profile electronic package and associated methods
JP6171920B2 (en) Mold package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 4