KR101077887B1 - Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module - Google Patents

Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module Download PDF

Info

Publication number
KR101077887B1
KR101077887B1 KR1020090057032A KR20090057032A KR101077887B1 KR 101077887 B1 KR101077887 B1 KR 101077887B1 KR 1020090057032 A KR1020090057032 A KR 1020090057032A KR 20090057032 A KR20090057032 A KR 20090057032A KR 101077887 B1 KR101077887 B1 KR 101077887B1
Authority
KR
South Korea
Prior art keywords
oxide layer
metal substrate
forming
electronic component
metal
Prior art date
Application number
KR1020090057032A
Other languages
Korean (ko)
Other versions
KR20100069545A (en
Inventor
김경민
Original Assignee
(주)웨이브닉스이에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)웨이브닉스이에스피 filed Critical (주)웨이브닉스이에스피
Publication of KR20100069545A publication Critical patent/KR20100069545A/en
Application granted granted Critical
Publication of KR101077887B1 publication Critical patent/KR101077887B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

외부 회로와의 연결을 와이어 본딩 등을 사용하지 않으므로 단락이나 파손 등을 효과적으로 방지하는 것이 가능하도록, 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 금속 기판의 상면을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 금속 기판의 하면에서 테두리를 따라 일정한 폭으로 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 금속 기판 또는 산화물층에 전자부품을 실장하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함하여 이루어지는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공한다.A substrate preparation step of preparing a metal substrate formed of a conductive metal material, and the upper surface of the metal substrate to a predetermined depth so that the connection to an external circuit does not use wire bonding or the like, so that a short circuit or damage can be effectively prevented. An oxidation step of oxidizing to form an oxide layer, an insulating groove forming step of forming an insulating groove from the lower surface of the metal substrate to an oxide layer at a predetermined width along the edge, and a gap between the center portion and the edge of the metal substrate which is disconnected by the insulating groove A terminal forming step of forming a plurality of external connection terminals by removing along the edges, a mounting step of mounting an electronic component on a metal substrate or an oxide layer, and a terminal connection electrically connecting the electrode and the external connection terminal of the electronic component. Provides a terminal integrated package method for a metal base package module comprising a step The.

금속 기판, 패키지, 반도체, 모듈, 외부연결단자, 리드선, 실장, 절연 Metal Board, Package, Semiconductor, Module, External Connector, Lead Wire, Mount, Insulation

Description

단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 {Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module}Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module

본 발명은 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것으로서, 보다 상세하게는 금속 기판의 일부를 외부 회로와 연결하는 외부연결단자로 활용하므로 실장이 용이하고 단락이나 파손의 위험이 적은 금속베이스 패키지 모듈을 용이하게 제조하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것이다.The present invention relates to a terminal-integrated metal base package module and a terminal-integrated package method for a metal base package module, and more particularly, because the metal substrate is used as an external connection terminal for connecting a part of the metal substrate to an external circuit. A terminal integrated metal base package module and a terminal integrated package method for a metal base package module capable of easily manufacturing a metal base package module having a low risk of damage.

반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.In the manufacturing process of a semiconductor device, a packaging process is an operation of improving the reliability of a semiconductor device by protecting the semiconductor chip from an external environment, shaping the semiconductor chip for ease of use, and protecting an operation function configured in the semiconductor chip.

최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.Recently, as the degree of integration of semiconductor devices is improved and the functions of semiconductor devices are diversified, the trend of the packaging process is gradually shifting from a process with fewer package pins to a multi-pinning process, a printed circuit board (PCB). ) Is shifting from package-mounted structure to surface-mounted device. There are many kinds of surface mount packages such as Small Outline Package (SOP), Plastic Leaded Chip Carrier (PLCC), Quad Flat Package (QFP), Ball Grid Array (BGA) and Chip Scale Package (CSP). .

이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다. 세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.Base substrates used in chip carriers or printed circuit boards associated with such semiconductor packages must be thermally, electrically and mechanically stable. As a chip carrier or a substrate substrate for a PCB, an expensive ceramic substrate or a resin substrate made of polyimide resin, fluorine resin, silicone resin or the like has conventionally been used. Since the ceramic substrate and the resin substrate are insulative, there is no need to apply an insulating material after the through hole process. However, in the case of the resin substrates, not only the material itself is expensive, but also moisture resistance and heat resistance are poor, which makes it difficult to use the chip carrier substrate. In addition, it is true that the ceramic substrate is somewhat superior in heat resistance as compared with the resin substrate. However, the ceramic substrate is expensive as in the case of the resin substrate, and has a disadvantage in that processing costs are required as well as processing difficulties.

이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 기판에 실장된 부품(예를 들면 광소자, 반도체 칩, 수동소자 또는 패드, PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등)과 외부 회로(예를 들면 구동회로)와의 연결을 와이어 본딩 등을 이용하여 행하여야 한다는 불편함이 있다. 특히 와이어 본딩을 행하는 과정에서 단락이 발생하거나 파손 또는 손상이 발생할 우려가 높다.In order to overcome the disadvantages of such a ceramic or resin substrate, the use of a metal material substrate has been proposed. Metal substrates have the advantages of low cost, easy processing and good thermal reliability. However, such a metal substrate must be separately subjected to unnecessary insulation treatment in the above-described resin or ceramic substrate, and the components mounted on the substrate (for example, optical devices, semiconductor chips, passive devices or pads, PAs, LNAs, face shifters) phase shifter), a mixer, an oscillator, a VCO, etc.) and an external circuit (for example, a driving circuit) have to be connected using wire bonding or the like. In particular, there is a high possibility that a short circuit, breakage or damage may occur during the wire bonding process.

최근 소개되고 개발되는 금속 기판을 이용한 패키지 모듈 기술로는 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등이 공개되어 있다. 이들 기술은 저가의 금속 기판에 산화막을 형성하여 반도체 칩을 포함한 모듈을 완성하는 기술로 높은 고주파 특성, 반도체 공정 호환성 및 높은 열적 신뢰성과 EMI, EMC 안정성을 갖는 패키지 모듈을 제공한다.As a package module technology using a metal substrate recently introduced and developed, Korean Patent Nos. 10-0656295, 10-0656300, and 10-0625196 are disclosed. These technologies form oxide films on low-cost metal substrates to complete modules including semiconductor chips, and provide package modules with high high frequency characteristics, semiconductor process compatibility, high thermal reliability, EMI, and EMC stability.

일반적인 패키징 방식은 완성된 반도체 칩을 다시 패키징 전문 회사를 통하여 완성하게 된다. 통상의 패키징 과정은 반도체 칩을 재분배 과정을 통하여 다시 리드프레임 등에 본딩(die bonding)하고, 외부 단자와 반도체 칩을 연결(wire bonding)하는 기본 과정이 수행되며, 최종 반도체 칩의 보호를 위하여 EMC(Encapsulated Molding Compound) 등으로 리드프레임과 반도체 칩을 덮어 보호하는 방식을 사용한다. 이를 후공정(Back-End Process)이라고 한다. 이러한 후공정은 완성된 반도체 패키지의 약 30% 이상의 원가를 차지하는 고비용의 공정으로, 리드프레임에 반도체 칩을 재배치하는 장비와 와이어 본딩 장비들이 필수적으로 사용된다.The general packaging method is to complete the completed semiconductor chip through a packaging company. In general packaging process, the basic process of bonding the semiconductor chip to the lead frame through redistribution process again, and connecting the external terminal and the semiconductor chip (wire bonding) is performed. Encapsulated Molding Compound) is used to protect the leadframe and semiconductor chips. This is called a back-end process. This post process is an expensive process that takes about 30% or more of the cost of the completed semiconductor package, and equipment and wire bonding equipment for relocating the semiconductor chip to the lead frame are indispensable.

최근에는 후공정 작업에 소요되는 비용을 절감하고 반도체 칩의 크기를 줄이기 위해 웨이퍼 레벨 패키징(WLP;Wafer Level Packaging) 기술이 개발되어 사용되고 있다. 대부분의 WLP 방식은 전극 패드에 볼(Ball)을 형성하여 플립 칩(Flip Chip) 방식 또는 패드를 형성하여 와이어 본딩 방식에 의해 외부 회로와 연결하여 사용한다. 하지만 플립 칩 방식은 고가의 패키지 방식이고, 고가의 장비와 소자의 신뢰성, 작업 처리율(throughput) 등의 문제가 있어서, 패키지 제조업체에서 피하고자 하는 방식이다.Recently, wafer level packaging (WLP) technology has been developed and used to reduce the cost of post-processing and reduce the size of semiconductor chips. Most of the WLP method is formed by forming a ball on an electrode pad and forming a flip chip method or a pad to be connected to an external circuit by a wire bonding method. However, the flip chip method is an expensive package method, and there are problems such as reliability of expensive equipment and devices and throughput, and thus is a method that package manufacturers want to avoid.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 금속 기판의 상면에는 산화물층을 형성하여 전자부품을 실장하고 금속 기판의 테두리 부분 일부를 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 단락이나 파손 등을 효과적으로 방지하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈을 제공하기 위한 것이다.An object of the present invention is to solve the above problems, by forming an oxide layer on the upper surface of the metal substrate to mount the electronic component and to utilize the part of the edge of the metal substrate as an external connection terminal to provide electrical connection with the external circuit. The present invention provides a terminal integrated metal base package module that can effectively prevent short circuit, damage, and the like.

본 발명의 다른 목적은 금속 기판의 상면에는 산화물층을 형성하고 금속 기판의 테두리 부분 일부를 내부와 절연시켜 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 반도체 패키징 공정에서 주로 사용하는 후공정(다이본딩, 리드프레임 작업 및 와이어본딩 작업 등) 작업을 따로 행하지 않고, 바로 외부연결단자 위에 형성되는 형태로 제조원가를 획기적으로 절감하는 것이 가능한 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.Another object of the present invention is to form an oxide layer on the upper surface of the metal substrate and to insulate a part of the edge of the metal substrate from the inside to make an electrical connection with the external circuit by using as an external connection terminal, mainly used in the semiconductor packaging process Provides a terminal-integrated package method for metal base package modules that can significantly reduce manufacturing costs in the form formed directly on the external connection terminal without performing post-processing (die bonding, lead frame work, wire bonding work, etc.) separately. It is to.

본 발명의 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하는 것이 가능하므로 시스템 온 리드프레임(System on Leadframe) 구조를 새롭게 제안하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.It is another object of the present invention to manufacture a metal base package module in which a device completed in a WLP method is formed in a lead frame method, and thus a terminal for a metal base package module newly proposed in a system on leadframe structure. It is to provide an integrated package method.

본 발명의 또 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하여 패키징된 칩의 면적을 획기적으로 줄이고, 기존에 가장 많이 사용하는 표면실장기술을 바로 적용하여 생산성을 높일 수 있는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.It is still another object of the present invention to manufacture a metal base package module in which a device completed in a WLP method is formed in a lead frame method, which dramatically reduces the area of a packaged chip, and directly applies the surface mounting technology most commonly used. An object of the present invention is to provide an integrated terminal package method for a metal base package module that can increase productivity.

본 발명이 제안하는 단자 일체형 금속베이스 패키지 모듈은 전도성의 금속 재질로 형성되는 금속 기판과, 상기 금속 기판 상에 형성되는 산화물층과, 상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성 재질의 금속이 남겨져 형성되는 다수의 외부연결단자와, 상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 포함하여 이루어진다.The terminal integrated metal base package module proposed by the present invention includes a metal substrate formed of a conductive metal material, an oxide layer formed on the metal substrate, and a metal of conductive material spaced apart along an outer edge of the metal substrate. And a plurality of external connection terminals left and formed, and an insulating layer formed of an insulating material to insulate the external connection terminals from other parts along the edge of the metal substrate and to prevent a short circuit between the external connection terminals.

상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 상기 외부연결단자는 와이어 본딩 등을 통하여 연결한다.Electrodes of the electronic component mounted or fabricated on the metal substrate or the oxide layer and the external connection terminals are connected through wire bonding or the like.

그리고 본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 상기 금속 기판의 한쪽면(상면)을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 상기 금속 기판의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 상기 금속 기판 또는 산화물층에 전자부품을 실장 또는 제작하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함하여 이루어진다.In addition, the terminal integrated package method for a metal base package module of the present invention includes a substrate preparation step of preparing a metal substrate formed of a conductive metal material, and oxidizing an oxide layer by oxidizing one side (upper surface) of the metal substrate to a predetermined depth. An oxide groove forming step, an insulating groove forming step of forming an insulating groove from the opposite side (lower surface) of the metal substrate to the oxide layer with a predetermined width along the edge, and an edge portion of the metal substrate which is disconnected from the center portion by the insulating groove. A terminal forming step of forming a plurality of external connection terminals by removing a plurality of external connection terminals at intervals therebetween; a mounting step of mounting or manufacturing an electronic component on the metal substrate or oxide layer; and an electrode and an external connection terminal of the electronic component. Including the terminal connection step for connecting.

본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자형성단계 이후에 상기 절연홈과 다수의 외부연결단자 사이를 절연물질로 채우는 절연층형성단계를 더 포함하는 것도 가능하다.The terminal integrated package method for the metal base package module of the present invention may further include an insulating layer forming step of filling an insulating material between the insulating groove and the plurality of external connection terminals after the terminal forming step.

또 본 발명의 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자연결단계 이후에 몰딩물질을 이용하여 몰딩처리하는 몰딩단계를 더 포함하는 것도 가능하다.In addition, the terminal integrated package method for a metal base package module of the present invention may further include a molding step of molding process using a molding material after the terminal connection step.

상기에서 절연층형성단계를 별도로 행하지 않고 몰딩단계에서 절연층을 형성하도록 구성하는 것도 가능하다.It is also possible to configure the insulating layer in the molding step without performing the insulating layer forming step separately.

본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판의 테두리를 따라 외부연결단자가 형성되므로, 와이어 본딩을 행하지 않고 BGA(Ball Grid Array) 또는 LGA(Land Grid Array) 등의 방식으로 직접 외부의 회로(예를 들면 구동회로 등)와 전기적으로 연결하는 것이 가능하고, 모듈의 실장이 매우 효율적으로 이루어진다.According to the terminal integrated metal base package module and the terminal integrated package method for the metal base package module according to the present invention, since external connection terminals are formed along the edge of the metal substrate, a ball grid array (BGA) or LGA is not performed without wire bonding. (Land Grid Array) or the like can be directly connected to an external circuit (for example, a drive circuit, etc.) directly, and the module can be mounted very efficiently.

그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판을 사용하므로 우수한 열방출 성능을 유지하는 것이 가능하다.In addition, according to the terminal integrated metal base package module and the terminal integrated package method for the metal base package module according to the present invention, it is possible to maintain excellent heat dissipation performance because a metal substrate is used.

본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술과 접목시에 금속 기판의 테두리 부분을 외부연결단자로 형성하여 모듈의 형성과 동시에 패키지가 완성되므로, 제조공정이 매우 효율적으로 이루어진다.According to the terminal integrated package method for the metal base package module according to the present invention, the edge portion of the metal substrate when grafted with the disclosed technology, such as Korean Patent Nos. 10-0656295, 10-0656300, 10-0625196 Since the package is completed at the same time the module is formed by forming the external connection terminal, the manufacturing process is made very efficiently.

또 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통하여 외부연결단자(리드프레임)가 완성되어 새로운 개념의 시스템 온 리드프레임(또는 칩 온 리드프레임) 기술이 확립되고, 기존 방식인 반도체 공정을 통한 칩 제작 공정 이후 다른 장소에서 다른 공정을 이용한 후공정(다이 본딩 및 와이어본딩 등) 작업을 통한 패키지 작업이 필요없으므로, 제작 공정 시간을 단축하고 한 공정라인에서 리드프레임 형태의 패키징이 완료되어 제조원가를 획기적으로 낮추는 것이 가능하고, 안정된 반도체 공정을 통하여 높은 작업처리율(throughput)을 가지는 BGA 또는 LGA 형태의 WLP가 가능해진다.In addition, according to the terminal integrated package method for a metal base package module according to the present invention, an external connection terminal (lead frame) is completed through the WLP to establish a new system on lead frame (or chip on lead frame) technology, Since the chip manufacturing process using the semiconductor process, which is a conventional method, does not require package work through post-processing (die bonding and wire bonding, etc.) using other processes at different places, the manufacturing process time is shortened and lead frame form in one process line. Packaging is completed, it is possible to significantly reduce the manufacturing cost, and through the stable semiconductor process it becomes possible to WLP of the BGA or LGA type having a high throughput (throughput).

본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통해 완성된 리드프레임 형태의 패키지 모듈은 제품의 크기를 획기적으로 줄여서 표준 테이프(Tape)와 릴(Reel) 사이즈에 맞출 수 있고, 이를 통하여 저가의 범용으로 사용되는 표면실장기술(Surface Mount Technology)을 바로 적용하여 제품 제작의 작업처리속도와 공정 단가를 획기적으로 줄일 수 있다.According to the terminal integrated package method for the metal base package module according to the present invention, the lead frame-type package module completed through the WLP can significantly reduce the size of the product to fit the standard tape and reel size Through this, it is possible to drastically reduce the work process speed and the process cost of the product manufacturing by directly applying the surface mount technology (Surface Mount Technology) which is used at low cost and general purpose.

그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 반도체 소자가 기판 내부에 실장되고 집적 연결되는 방식인 대한민국 특허 제10-0656300호 등에 접목하는 경우 와이어본딩 없이 모듈이 완성되어 신뢰성이 증가하고, 매우 얇은 모듈의 제작이 가능해진다.In addition, according to the terminal integrated package method for a metal base package module according to the present invention, when the semiconductor device is mounted on the substrate and connected to the Republic of Korea Patent No. 10-0656300 which is a method of integrated connection, etc., the module is completed without wire bonding and reliability This increases, making it possible to manufacture very thin modules.

다음으로 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이 스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.Next, a preferred embodiment of a terminal integrated metal base package module and a terminal integrated package method for a metal base package module according to the present invention will be described in detail with reference to the accompanying drawings.

그러나, 본 발명의 실시예들은 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되지 않는다. 본 발명의 실시예들은 해당 기술분야에서 보통의 지식을 가진 자가 본 발명을 이해할 수 있도록 설명하기 위해서 제공되는 것이고, 도면에서 나타내는 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 예시적으로 나타내는 것이다. 그리고, 도면에서 동일한 구성은 동일한 부호로 표시하고, 반복적인 상세한 설명은 생략한다.However, embodiments of the present invention may be modified in many different forms, the scope of the invention is not to be construed as limited to the embodiments described below. Embodiments of the present invention are provided to explain those skilled in the art to understand the present invention, the shape of the elements shown in the drawings and the like are shown by way of example in order to emphasize more clear description. In the drawings, the same components are denoted by the same reference numerals, and detailed description thereof will be omitted.

본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예는 도 1 내지 도 4에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 이용하여 이루어진다.The first embodiment of the terminal integrated metal base package module according to the present invention uses a metal substrate 10 formed of a conductive metal material, as shown in FIGS.

상기에서 금속 기판(10)의 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 열거된다.Examples of the material of the metal substrate 10 include aluminum (Al), magnesium (Mg), titanium (Ti), and the like.

상기 금속 기판(10)은 우수한 열방출 성능을 유지하면서, 충분한 강도와 경박단소가 가능한 두께로 형성하는 것이 바람직하다.The metal substrate 10 is preferably formed to a sufficient strength and light and thin thickness while maintaining excellent heat dissipation performance.

예를 들면 상기 금속 기판(10)은 0.1∼5mm 정도 두께로 형성하며, 바람직하게는 0.15∼1.0mm 정도의 얇은 두께로 형성하는 것이 좋다.For example, the metal substrate 10 is formed to a thickness of about 0.1 to 5mm, preferably, a thin thickness of about 0.15 to 1.0mm.

상기 금속 기판(10)은 판형상 및 웨이퍼 형상 등의 임의의 형상으로 형성하는 것이 가능하며, 인쇄회로 기술 및 반도체 공정 등의 적용이 가능하도록 이루어 진다.The metal substrate 10 may be formed in any shape such as a plate shape and a wafer shape, and may be applied to a printed circuit technology and a semiconductor process.

상기 금속 기판(10) 상에는 산화물층(20)이 형성된다.An oxide layer 20 is formed on the metal substrate 10.

상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.The oxide layer 20 is formed along the edge of the metal substrate 10 except for the region in which the electronic component 60 is to be mounted, and is formed at a predetermined width from the edge of the edge end surface of the metal substrate 10. do.

즉 상기 산화물층(20)은 전자부품(60)이 실장되는 부분을 제외한 나머지 부분에 형성하며, 절연홈(14)과 근접하여 위치하는 상기 외부연결단자(18)의 일부까지 위치하도록 산화물층(20)을 형성한다.That is, the oxide layer 20 is formed in the remaining portions except for the portion in which the electronic component 60 is mounted, and the oxide layer 20 is positioned to a part of the external connection terminal 18 located close to the insulating groove 14. 20).

상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.The oxide layer 20 can be formed by applying a method such as anodization.

상기와 같이 전자부품(60)을 금속 기판(10) 위에 직접 실장하게 되면, 열의 방출이 보다 효율적으로 이루어지므로, 발열량이 많은 전자부품(60)의 경우에 매우 효과적이다.When the electronic component 60 is directly mounted on the metal substrate 10 as described above, heat is emitted more efficiently, and thus, the electronic component 60 having a large amount of heat generation is very effective.

상기에서 산화물층(20)은 선택 산화방식을 이용하여 필요한 곳에만 형성되도록 제어하는 것이 가능하다.In the above, the oxide layer 20 may be controlled to be formed only where necessary by using a selective oxidation method.

상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.When aluminum is used as the metal substrate 10, an aluminum oxide layer is formed through the anodization as the oxide layer 20.

상기 금속 기판(10)에 실장되는 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter), 믹서, 오실레이터, VCO 등이 열거 가능하다.Examples of the electronic component 60 mounted on the metal substrate 10 include an optical device, a semiconductor chip, a passive device, a PA, an LNA, a phase shifter, a mixer, an oscillator, a VCO, and the like.

상기 전자부품(60)에는 구리(Cu) 또는 금(Au) 등의 도전성 금속으로 이루어진 전극(64)이 상면에 형성된다.In the electronic component 60, an electrode 64 made of a conductive metal such as copper (Cu) or gold (Au) is formed on an upper surface thereof.

상기에서 전자부품(60)을 실장하는 방법은 일반적으로 반도체 공정 등에서 사용하는 다양한 방법을 적용하여 실시하는 것이 가능하므로 상세한 설명은 생략한다.Since the method of mounting the electronic component 60 in the above may be generally applied by various methods used in a semiconductor process or the like, detailed description thereof will be omitted.

또 상기 전자부품(60)은 금속 기판(10) 상에 직접 제작하는 방식으로 설치하는 것도 가능하다.In addition, the electronic component 60 may be installed on the metal substrate 10 in a manner that is directly manufactured.

본 발명은 산화물층(20)을 형성하거나 전자부품(60)을 실장 또는 제작하는 방식에 기술적 특징이 있는 것이 아니므로 산화물층(20)의 형성과 전자부품(60)의 실장 또는 제작은 종래 공지된 다양한 방식과 구조로 실시하는 것이 가능하며, 이들 기술을 본 발명에 적용하는 것이 가능하다. 예를 들면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술을 본 발명의 실시예에 적용하는 것도 가능하다.Since the present invention does not have technical features in the method of forming the oxide layer 20 or mounting or fabricating the electronic component 60, the formation of the oxide layer 20 and the mounting or fabrication of the electronic component 60 are conventionally known. It is possible to implement in a variety of ways and structures, it is possible to apply these techniques to the present invention. For example, published techniques such as Korean Patent Nos. 10-0656295, 10-0656300, and 10-0625196 may be applied to embodiments of the present invention.

그리고 상기 금속 기판(10)의 외곽 테두리를 따라 간격을 두고 전도성의 금속 재질이 남도록 다수의 외부연결단자(18)를 형성한다.In addition, a plurality of external connection terminals 18 are formed such that conductive metal materials remain at intervals along the outer edge of the metal substrate 10.

즉 상기 외부연결단자(18)는 금속 기판(10)의 일부에 의하여 형성된다.That is, the external connection terminal 18 is formed by a part of the metal substrate 10.

상기 외부연결단자(18)는 절연층(30), (40)에 의하여 절연이 이루어진다.The external connection terminal 18 is insulated by the insulating layers 30 and 40.

예를 들면, 상기 금속 기판(10)의 내부와는 테두리를 따라 전 둘레에 걸쳐 형성되는 절연층(30)에 의하여 절연이 이루어지고, 외부연결단자(18) 끼리는 사이에 형성되는 절연층(40)에 의하여 단락이 방지된다.For example, the insulation layer 40 is insulated from the inside of the metal substrate 10 by an insulation layer 30 formed over the perimeter along an edge thereof, and is formed between the external connection terminals 18. The short circuit is prevented by

상기 절연층(30), (40)은 전기가 통하지 않는 부도체인 절연물질을 이용하여 형성한다.The insulating layers 30 and 40 are formed using an insulating material that is a non-conductive non-conductive material.

상기 절연층(30), (40)은 절연재질인 합성수지나 실리콘, 산화물, 세라믹 등을 이용하여 형성한다.The insulating layers 30 and 40 are formed using synthetic resin, silicon, oxide, ceramic, or the like, which are insulating materials.

상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다. 그러나 절연층(30), (40)을 형성하게 되면, 기계적 안정성이 보다 증대되는 효과를 얻을 수 있다.The insulating layers 30 and 40 may be formed of an air layer placed in an empty space without forming an insulating material as necessary. However, when the insulating layers 30 and 40 are formed, the mechanical stability can be increased more.

상기 절연층(30), (40)은 금속 기판(10)의 일정한 범위를 특정하여 효과적으로 제어하면서 선택적으로 산화물층을 형성하는 것이 가능한 경우에는 산화물층을 금속 기판(10)에 일체로 형성하는 것에 의하여 구성하는 것도 가능하다.The insulating layers 30 and 40 may be formed integrally with the metal substrate 10 when the oxide layer may be selectively formed while specifying and effectively controlling a certain range of the metal substrate 10. It is also possible to comprise.

그리고 상기 금속 기판(10)에 실장되는 전자부품(60)의 전극(64)과 상기 외부연결단자(18)를 와이어 본딩(66) 등을 통하여 연결한다.The electrode 64 of the electronic component 60 mounted on the metal substrate 10 and the external connection terminal 18 are connected through a wire bonding 66 or the like.

상기와 같이 구성되는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 일실시예의 경우에는 외부 회로(예를 들면 구동회로)와 외부연결단자(18)를 연결하는 것에 의하여 모듈의 설치공정이 완료되므로, 실장하는 작업이 매우 용이하게 이루어진다. 특히 슬롯이나 착탈식으로 패키지 모듈을 외부 회로가 구현된 기판에 장착하는 것만으로 외부연결단자(18)와 외부 회로와의 연결을 완료하는 것도 가능하므로, 매우 편리하다.In one embodiment of the terminal-integrated metal base package module according to the present invention configured as described above, since the installation process of the module is completed by connecting an external circuit (for example, a driving circuit) and the external connection terminal 18, Mounting work is very easy. In particular, it is also very convenient to complete the connection between the external connection terminal 18 and the external circuit by simply mounting the package module on the board on which the external circuit is implemented by a slot or a removable.

다음으로 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 도 5 및 도 6을 참조하여 설명한다.Next, a first embodiment of a terminal integrated package method for a metal base package module according to the present invention will be described with reference to FIGS. 5 and 6.

먼저, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비한다(S10).First, a metal substrate 10 formed of a conductive metal material is prepared (S10).

상기에서 금속 기판(10)으로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 사용 가능하다.As the metal substrate 10, aluminum (Al), magnesium (Mg), titanium (Ti), or the like may be used.

상기와 같이 준비된 금속 기판(10)의 한쪽면(상면)을 산화하여 산화물층(20)을 형성한다(S20).The oxide layer 20 is formed by oxidizing one side (upper surface) of the metal substrate 10 prepared as described above (S20).

상기 금속 기판(10)의 상면에 산화물층(20)을 형성하는 경우에는, 하면쪽에서는 산화가 이루어지지 않도록 산화방지 마스킹 패턴을 형성하거나, 금속 기판(10)의 하면부를 다른 기기나 기구를 이용하여 보호하는 것이 바람직하다.In the case where the oxide layer 20 is formed on the upper surface of the metal substrate 10, an anti-oxidation masking pattern is formed on the lower surface so that oxidation is not performed, or another device or mechanism is used on the lower surface of the metal substrate 10. It is desirable to protect by.

상기 산화물층(20)은 상기 금속 기판(10)에 실장되는 전자부품(60)의 높이에 대응하는 두께로 형성하는 것도 가능하다.The oxide layer 20 may be formed to a thickness corresponding to the height of the electronic component 60 mounted on the metal substrate 10.

상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.The oxide layer 20 is formed along the edge of the metal substrate 10 except for the region in which the electronic component 60 is to be mounted, and is formed at a predetermined width from the edge of the edge end surface of the metal substrate 10. do.

상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.The oxide layer 20 can be formed by applying a method such as anodization.

상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.When aluminum is used as the metal substrate 10, an aluminum oxide layer is formed through the anodization as the oxide layer 20.

상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)을 형성한다(S30).Insulating grooves 14 are formed from the opposite surface (lower surface) of the metal substrate 10 to the oxide layer 20 in a predetermined width along an edge (S30).

상기에서 절연홈(14)은 상기 산화물층(20)을 관통하지 않도록 상기 금속 기 판(10)을 충분하게 제거하면서 상기 산화물층(20)의 내면과 접하는 부분까지의 깊이로 형성한다.In the insulating groove 14, the metal substrate 10 is sufficiently removed so as not to penetrate the oxide layer 20, and the insulating groove 14 is formed to have a depth up to a portion contacting the inner surface of the oxide layer 20.

상기 절연홈(14)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.The insulating groove 14 is preferably formed by setting the width so that sufficient insulation is made when the insulating material is filled. For example, the insulating groove 14 can be formed in a width (thickness) in the range of about 0.05 ~ 0.5mm.

상기에서 금속 기판(10)을 접지(ground) 전극으로 활용하는 경우에는 적어도 하나의 외부연결단자(18)가 금속 기판(10)과 연결되도록 절연홈(14)을 형성한다.In the case where the metal substrate 10 is used as a ground electrode, the insulating groove 14 is formed so that at least one external connection terminal 18 is connected to the metal substrate 10.

즉 절연홈(14)을 금속 기판(10)의 테두리를 따라 전체 둘레에 걸쳐 폐곡선 형태로 형성하지 않고, 금속 기판(10)의 테두리 일부가 내부와 연결되는 일부가 단절된 개곡선 형태로 절연홈(14)을 형성하는 것도 가능하다.That is, the insulating groove 14 is not formed in the shape of a closed curve along the entire circumference along the edge of the metal substrate 10, and the insulating groove is formed in the shape of a curved line in which a part of the edge of the metal substrate 10 is connected to the inside. It is also possible to form 14).

그리고 상기 절연홈(14)에 의하여 중앙부와 단절된 금속 기판(10)의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈(16)을 형성하는 것에 의하여 다수의 외부연결단자(18)를 형성한다(S40).In addition, a plurality of external connection terminals 18 are formed by forming the separation grooves 16 by removing the edge portions of the metal substrate 10 disconnected from the center portion by the insulating grooves 14 at intervals. (S40).

즉 상기 외부연결단자(18)는 금속 기판(10)의 테두리 일부를 잘라내어 형성되는 분리홈(16)을 사이에 두고 배열되어 형성된다.That is, the external connection terminal 18 is formed by being arranged with a separation groove 16 formed therein by cutting a part of the edge of the metal substrate 10.

상기에서는 절연홈(14)과 분리홈(16)을 2단계로 나누어 형성하는 것으로 설명하였지만, 절연홈(14)과 분리홈(16)을 동시에 함께 형성하는 것도 가능하다.In the above description, the insulating grooves 14 and the separating grooves 16 have been described in two steps, but the insulating grooves 14 and the separating grooves 16 may be formed together at the same time.

예를 들면 상기 절연홈(14)과 분리홈(16)은 금속 기판(10)의 저면에 패터닝한 다음에 한번의 식각 공정으로 동시에 형성하는 것도 가능하다. 특히 금속체와 금속산화물 사이의 높은 선택적 화학 식각 특성을 이용하게 되면, 패터닝되지 않은 금속만 식각이 이루어지고 금속산화물은 식각되지 않아, 용이하게 절연홈(14)과 분리홈(16)을 동시에 형성하는 것이 가능하다.For example, the insulating grooves 14 and the separation grooves 16 may be formed simultaneously in a single etching process after patterning the bottom surface of the metal substrate 10. In particular, when the high selective chemical etching property between the metal body and the metal oxide is used, only the unpatterned metal is etched and the metal oxide is not etched, thereby easily forming the insulating groove 14 and the separation groove 16 at the same time. It is possible to.

나아가 화학 식각 공정 이외에 건식 식각 공정이나 기계적 가공 방식 등을 이용하여 절연홈(14)과 분리홈(16)을 형성하는 것도 가능하다.Furthermore, in addition to the chemical etching process, the insulating grooves 14 and the separation grooves 16 may be formed using a dry etching process or a mechanical processing method.

상기 절연홈(14) 및 분리홈(16)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14) 및 분리홈(16)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.The insulating groove 14 and the separation groove 16 is preferably formed by setting the width so that sufficient insulation is made when the insulating material is filled. For example, the insulating groove 14 and the separation groove 16 can be formed in a width (thickness) in the range of about 0.05 ~ 0.5mm.

상기 절연홈(14) 및 분리홈(16)은 필요에 따라 0.5mm 이상의 폭으로 형성하는 것도 가능하다. 예를 들면 충분한 공간의 확보와 가공 등의 관점에서 필요한 경우에는 상기 절연홈(14) 및 분리홈(16)의 폭은 상기한 범위에 한정되지 않고, 다양한 폭으로 형성하는 것이 가능하다. 나아가 상기 절연홈(14) 및 분리홈(16)은 절연이 가능하다면 상기한 범위보다 작은 폭을 갖도록 형성하는 것도 가능하다.The insulating groove 14 and the separation groove 16 may be formed to a width of 0.5mm or more as necessary. For example, when it is necessary from the viewpoint of ensuring sufficient space, processing, etc., the width | variety of the said insulating groove 14 and the separating groove 16 is not limited to the said range, It can be formed in various widths. In addition, the insulating groove 14 and the separation groove 16 may be formed to have a width smaller than the above-mentioned range if insulation is possible.

그리고 상기와 같이 형성되는 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성한다(S50).Then, the insulating grooves 14 and the separation grooves 16 formed as described above are filled with an insulating material to form the insulating layers 30 and 40 (S50).

상기에서 절연물질로는 전기가 통하지 않는 부도체인 합성수지나 실리콘, 산화물, 세라믹 등이 사용 가능하다.As the insulating material, synthetic resins, silicon, oxides, ceramics, etc., which are non-conducting materials, may be used.

상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다.The insulating layers 30 and 40 may be formed of an air layer placed in an empty space without forming an insulating material as necessary.

상기 산화물층(20)이 형성되지 않는 금속 기판(10) 부분의 해당 구역에 전자 부품(60)을 실장한다(S60).The electronic component 60 is mounted in a corresponding region of the metal substrate 10 where the oxide layer 20 is not formed (S60).

상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 전기적으로 연결한다(S70).The external connection terminal 18 corresponding to the electrode 64 of the electronic component 60 is electrically connected (S70).

상기 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter) 등이 사용 가능하다.As the electronic component 60, an optical device, a semiconductor chip, a passive device, a PA, an LNA, a phase shifter, or the like may be used.

상기 전자부품(60)의 상부에는 전극(64)을 설치하고, 상기 전극(64)과 대응되는 외부연결단자(18)를 와이어 본딩(66) 등을 이용하여 전기적으로 연결한다.An electrode 64 is installed on the electronic component 60, and an external connection terminal 18 corresponding to the electrode 64 is electrically connected using a wire bonding 66 or the like.

그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예는 도 7에 나타낸 바와 같이, 전자부품(60)을 금속 기판(10) 위에 직접 실장하고, 산화물층(20)은 금속 기판(10)과 외부연결단자(18)가 서로 단락되는 것을 방지하기 위하여 절연홈(14) 주위에 형성하여 절연을 행하도록 구성하며, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.In the second embodiment of the terminal-integrated metal base package module according to the present invention, as shown in FIG. 7, the electronic component 60 is directly mounted on the metal substrate 10, and the oxide layer 20 is disposed on the metal substrate 10. ) And the external connection terminal 18 are formed around the insulating groove 14 to prevent short-circuit with each other and to insulate the electrode 64 and the external connection terminal 18 of the electronic component 60. After connecting to the wire bonding 66, a molding layer 90 for protecting the electronic component 60 and the wire bonding 66 is formed using a molding material (eg, an encapsulated molding compound (EMC)). .

상기 몰딩층(90)은 금속 기판(10)의 전체 면에 대하여 형성하는 것도 가능하고, 상기 전자부품(60)과 와이어본딩(66) 부분을 감싸도록 일부에만 형성하는 것도 가능하다.The molding layer 90 may be formed on the entire surface of the metal substrate 10, or may be formed only on a portion of the molding layer 90 so as to surround portions of the electronic component 60 and the wire bonding 66.

그리고 필요에 따라 몰딩재료를 이용하여 상기 몰딩층(90)을 형성하는 대신에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 씌우는 방식 등의 다양한 방법을 이용하여 보호막을 형성하는 것도 가능하다. 예를 들면, LED의 경우 실리콘 등을 이용하 여 형광체 도포와 동시에 회로를 보호하는 것도 가능하다.If necessary, instead of forming the molding layer 90 using a molding material, a protective film may be formed using various methods such as a metal cap, a ceramic cap, a plastic cap, and the like. For example, in the case of LED, it is also possible to protect the circuit at the same time as the phosphor coating using silicon or the like.

또 상기 외부연결단자(18)에는 BGA 또는 LGA 등을 접합하기 위한 접합패드(80)를 설치한다. 상기 접합패드(80)는 외부연결단자(18)의 저면에 형성하며, 도전성의 접착물질을 이용하여 형성한다.In addition, the external connection terminal 18 is provided with a bonding pad 80 for bonding the BGA or LGA. The bonding pad 80 is formed on the bottom surface of the external connection terminal 18 and is formed using a conductive adhesive material.

그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예는 도 8에 나타낸 바와 같이, 외부연결단자(18)와 산화물층(20)의 위에 외부배선(84)을 형성하고, 상기 외부배선(84)과 전자부품(60)의 전극(64)을 와이어본딩(66)으로 연결하도록 구성한다.In the third embodiment of the terminal-integrated metal base package module according to the present invention, as shown in FIG. 8, an external wiring 84 is formed on the external connection terminal 18 and the oxide layer 20, and the external wiring is formed. The 84 and the electrode 64 of the electronic component 60 are configured to be connected by wire bonding 66.

상기에서 외부배선(84)은 실크스크린 등의 방식을 이용하여 형성하는 것이 가능하다.In the above, the external wiring 84 can be formed using a method such as silk screen.

상기와 같이 구성하면, 전자부품(60)은 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.When configured as described above, the electronic component 60 is electrically connected to the external connection terminal 18 through the external wiring 84.

본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예는 도 9에 나타낸 바와 같이, 내부배선(86)이나 수동소자(68) 등을 산화물층(20) 위에 형성하고, 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고, 내부배선(86)과 연결되도록 산화물층(20)과 외부연결단자(18) 위에 외부배선(84)을 형성하여 이루어진다.In the fourth embodiment of the terminal integrated metal base package module according to the present invention, as shown in FIG. 9, the internal wiring 86, the passive element 68, and the like are formed on the oxide layer 20, and the electronic component 60 Connecting the electrode 64 and the inner wiring 86 to the wire bonding 66, and forming an outer wiring 84 on the oxide layer 20 and the external connection terminal 18 to be connected to the inner wiring 86 Is done.

상기에서 내부배선(86)이나 수동소자(68)는 실크스크린 등의 방식이나 박막필름공정(Thick Film Process) 등을 이용하여 형성하는 것이 가능하다.The internal wiring 86 or the passive element 68 may be formed using a silk screen or the like, or a thin film process.

상기 수동소자(68)는 표면실장부품(SMD) 등으로 구성하는 것도 가능하다.The passive element 68 may be formed of a surface mount component (SMD) or the like.

상기와 같이 구성하면, 전자부품(60)은 내부배선(86) 및 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.When configured as described above, the electronic component 60 is electrically connected to the external connection terminal 18 through the internal wiring 86 and the external wiring 84.

상기와 같이 이루어지는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 다양한 기능을 하는 패키지 모듈을 필요에 따라 다양하게 구성하는 것이 가능하다.By applying the technology of the terminal-integrated metal base package module according to the present invention made as described above it is possible to variously configure a package module having a variety of functions as needed.

예를 들면, 도 10 내지 도 12에 나타낸 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예 내지 제7실시예와 같이, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈에 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 구현하는 것도 가능하다.For example, as in the fifth to seventh embodiments of the terminal integrated metal base package module according to the present invention shown in FIGS. 10 to 12, Korean Patent Nos. 10-0656295, 10-0656300, and 10th It is also possible to implement by applying the technology of the terminal-integrated metal base package module according to the present invention to a package module, which is a disclosed technique such as -0625196.

상기한 제2실시예 내지 제7실시예에 있어서도, 상기한 구성 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로, 상세한 설명은 생략한다.Also in the above-described second to seventh embodiments, the present invention can be implemented in the same configuration as the above-described first embodiment except for the above-described configuration, and thus detailed description thereof will be omitted.

다음으로 상기와 같이 구성되는 제2실시예 내지 제7실시예의 제조과정인 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 실시예를 도면을 참조하여 설명한다.Next, an embodiment of a terminal integrated package method for a metal base package module according to the present invention, which is a manufacturing process of the second to seventh embodiments configured as described above, will be described with reference to the drawings.

먼저 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제2실시예는 도 13에 나타낸 바와 같이, 상기한 단자 일체형 금속베이스 패키지 모듈의 제2실시예의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하 고(S20), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S30), (S40), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S50), 상기 산화물층(20)에 전자부품(60)을 실장하고(S60), 상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 와이어본딩(66)으로 연결하고(S70), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S80)하는 과정으로 이루어진다.First, the second embodiment of the terminal integrated package method for the metal base package module according to the present invention is a conductive metal material in the case of the second embodiment of the terminal integrated metal base package module as shown in FIG. The metal substrate 10 to be formed is prepared (S10), an oxide layer 20 is formed on one side of the metal substrate 10 (S20), and on the opposite side (lower surface) of the metal substrate 10 External connection terminals 18 are formed by forming insulating grooves 14 and separation grooves 16 up to the oxide layer 20 in a predetermined width along an edge (S30), (S40), and the insulating grooves ( 14 and insulating grooves 16 are filled with an insulating material to form insulating layers 30 and 40 (S50), and the electronic component 60 is mounted on the oxide layer 20 (S60). The external connection terminal 18 corresponding to the electrode 64 of the component 60 is connected by wire bonding 66 (S70), and the electronic component 60 and the wire Subjected to a molding process for the guiding (66) comprises a process of forming (S80) a molding layer (90).

상기에서 절연층(30), (40)을 형성(S50)한 다음, 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S52), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S54)하고, 전자부품(60)을 실장(S60)하는 과정으로 진행하는 것도 가능하다.After forming the insulating layers 30 and 40 (S50), grinding and lapping the bottom (bottom) of the metal substrate 10 to a desired height (S52), BGA or A bonding pad 80 for bonding LGA or the like may be formed on the external connection terminal 18 (S54), and the electronic component 60 may be mounted (S60).

상기에서 래핑은 필요에 따라 선택적으로 실시하는 것이 가능하다.Lapping in the above can be carried out selectively as needed.

상기와 같이 금속 기판(10)의 저면에 대한 연마와 래핑을 행할 때에 금속 기판(10)의 측면에 대해서도 함께 표면처리를 행하는 것이 솔더볼(solder ball) 또는 마더보드(mother board)와의 부착을 위한 솔더링(soldering)이 효과적으로 이루어져, 생산성이 향상되고 신뢰성이 증가하므로 바람직하다.When polishing and lapping the bottom surface of the metal substrate 10 as described above, surface treatment is also performed on the side surface of the metal substrate 10 to solder the solder ball or the mother board. It is preferable because the soldering is made effectively, productivity is improved and reliability is increased.

상기 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분에는 산화물층(20)이 형성되지 않도록 선택적 양극산화를 행한다.In step S20 of forming the oxide layer 20, selective anodization is performed to prevent the oxide layer 20 from being formed in the portion for installing the electronic component 60.

상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막 을 형성하는 것도 가능하다.In the forming of the molding layer 90 (S80), instead of forming the molding layer 90 by using the molding material, it is also possible to form a protective film for protecting the upper part through a capping process or the like.

그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제3실시예는 도 14에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예의 경우(도 9 참조)에 있어서, 외부연결단자(18)에 BGA나 LGA 등을 접합하기 위한 접합패드(80)를 형성(S54)한 다음, 산화물층(20)과 외부연결단자(18)의 위에 실크스크린 등의 방식으로 외부배선(84) 및 내부배선(86)을 형성하고(S62), 전자부품(60)과 수동소자(68) 등을 실장하고(S64), 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고(S70), 전자부품(60)과 수동소자(68), 와이어본딩(66) 부분을 몰딩층(90)으로 몰딩처리(S80)하는 과정으로 이루어진다.The third embodiment of the terminal integrated package method for the metal base package module according to the present invention is the case of the fourth embodiment of the terminal integrated metal base package module according to the present invention as shown in FIG. ), A bonding pad 80 for bonding BGA or LGA to the external connection terminal 18 is formed (S54), and then a silk screen or the like is formed on the oxide layer 20 and the external connection terminal 18. The external wiring 84 and the internal wiring 86 are formed in a manner (S62), the electronic component 60 and the passive element 68 are mounted (S64), and the electrodes 64 of the electronic component 60 and the like. The process of connecting the internal wiring 86 to the wire bonding 66 (S70) and molding the electronic component 60, the passive element 68, and the wire bonding 66 to the molding layer 90 (S80). Is done.

상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 것도 가능하다. 이하의 다른 실시예에 있어서도 몰딩층(90) 대신에 캡을 씌우는 보호막을 형성하는 것이 가능하다.In the forming of the molding layer 90 (S80), instead of forming the molding layer 90 by using the molding material, it is also possible to form a protective film for protecting the upper part through a capping process or the like. It is also possible to form the protective film which caps instead of the molding layer 90 also in the following other embodiment.

그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예는 도 15에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예의 경우(도 8 참조)에 있어서, 전자부품(60)을 실장하고(S64), 전자부품(60)의 전극(64)과 외부배선(84)을 직접 와이어본딩(66)으로 연결(S70)하는 과정을 제외하고, 상기한 제3실시예와 마찬가지의 과정으로 이루어진다.The fourth embodiment of the terminal integrated package method for the metal base package module according to the present invention is the case of the third embodiment of the terminal integrated metal base package module according to the present invention as shown in FIG. 15 (see FIG. 8). Except for mounting the electronic component 60 (S64) and connecting the electrode 64 and the external wiring 84 of the electronic component 60 directly to the wire bonding 66 (S70), The same process as in the above-described third embodiment is carried out.

나아가 도 10 내지 도 12에 나타낸 바와 같이 특허 제10-0656295호 및 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈의 기술에 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 실시예를 적용하는 경우에는 도 16에 나타낸 바와 같은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예에 의한 과정으로 제조하는 것이 가능하다.Furthermore, as shown in Figs. 10 to 12, the implementation of the terminal-integrated metal base package module according to the present invention in the technology of the package module, which is a disclosed technique such as Patent Nos. 10-0656295, 10-0656300, and 10-0625196, etc. In the case of applying the example, it is possible to manufacture by the process according to the fourth embodiment of the terminal integrated package method for the metal base package module according to the present invention as shown in FIG.

예를 들면, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예는 도 16에 나타낸 바와 같이, 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 모듈을 구성하는 수동소자(68)(예를 들면, 레지스터, 인덕터, 캐패시터, 전송선 등)와 외부배선(84) 및 내부배선(86)을 반도체 박막 필름 공정(Thin Film Process)이나 실크스크린 방식 등으로 형성한 다음 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 내부배선(86)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S95), BGA나 LGA 등을 접합하기 위 한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.For example, the fifth embodiment of the terminal integrated package method for the metal base package module according to the present invention is shown in FIG. 16 in the case of the fifth embodiment of the terminal integrated metal base package module according to the present invention. In this case, a metal substrate 10 formed of a conductive metal material is prepared (S10), an oxide layer 20 is formed on one side of the metal substrate 10 (S20), and the oxide layer 20 Passive elements 68 constituting the module (for example, resistors, inductors, capacitors, transmission lines, etc.), external wirings 84, and internal wirings 86 may be formed using a semiconductor thin film process or a silk screen method. Next, the electronic component 60 is mounted, and the internal wiring 86 corresponding to the electrode 64 of the electronic component 60 is connected by wire bonding 66 (S91), and the electronic component 60 is connected to the electronic component 60. Molding process is performed for the wire bonding 66, the external wiring 84, the internal wiring 86, and the like. The molding layer 90 is formed (S92), and the insulating groove 14 and the separation groove 16 up to the oxide layer 20 with a constant width along the edge on the opposite surface (lower surface) of the metal substrate 10. Forming an external connection terminal 18 (S93), and filling the insulating grooves 14 and the separation grooves 16 with an insulating material to form insulating layers 30 and 40 (S94). In addition, the bottom surface (bottom) of the metal substrate 10 is ground (grinded) and lapping to a desired height (S95), and a bonding pad 80 for bonding a BGA or LGA, etc., with an external connection terminal 18 Formed in step (S96).

상기 몰딩층(90)을 형성하는 단계(S92)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 몰딩처리를 행하는 것도 가능하다.In the forming of the molding layer 90 (S92), instead of forming the molding layer 90 using the molding material, a molding process of forming a protective film to protect the upper portion may be performed through a capping process or the like. Do.

상기의 모든 공정은 반도체 제조공정 또는 실크스크린 방식 등을 통해서 구현하는 것이 가능하다.All of the above processes can be implemented through a semiconductor manufacturing process or a silk screen method.

도 9에 나타낸 상기한 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예에 있어서도, 전자부품(60)과 수동소자(68)(예를 들면 레지스터, 캐패시터, 인덕터, 전송선 등) 등의 시스템을 금속 기판(10) 위에 형성 및 실장하고, 몰딩처리 또는 캡으리 씌워서 상부를 보호하는 보호막을 형성한 다음, 외부연결단자(18)를 형성하는 공정을 실시하는 것도 가능하다. 즉 상기한 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예의 공정을 적용하여 실시하는 것도 가능하다. 이 경우에는 같은 공정상에서 패키지가 완성되므로, 외부연결단자를 먼저 형성하고 실장하는 것에 비하여 공정 효율이 향상되고 비용이 절감된다.Also in the fourth embodiment of the terminal integrated metal base package module according to the present invention shown in FIG. 9, the electronic component 60 and the passive element 68 (for example, resistors, capacitors, inductors, transmission lines, etc.) It is also possible to form and mount the system on the metal substrate 10, to form a protective film to protect the upper portion by molding or capping, and then to form the external connection terminal 18. That is, it is also possible to apply the process of the fifth embodiment of the terminal integrated package method for the metal base package module according to the present invention. In this case, since the package is completed in the same process, the process efficiency is improved and the cost is reduced compared to forming and mounting the external connection terminal first.

상기와 같이 이루어지는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 실시예에 의하면, 시스템을 금속 기판(10) 상에 반도체 공정을 통하여 형성하고, 외부연결단자(18)도 반도체 공정을 통하여 형성하는 것이 가능하므로, 웨이퍼 레벨 패키징(WLP)을 기존의 플립칩용 볼 형성 방식이 아닌 리드프레임 형태로 구현하는 것이 가능하다. 즉 새로운 개념인 시스템 온 리드프레임 방식으로 반도체 칩이 패키징되는 기술의 구현이 가능하다.According to an embodiment of the terminal integrated metal base package module and the terminal integrated package method for the metal base package module according to the present invention made as described above, the system is formed on the metal substrate 10 through a semiconductor process, the external connection terminal Since 18 can be formed through a semiconductor process, it is possible to implement wafer level packaging (WLP) in a lead frame form instead of a conventional ball forming method for flip chips. In other words, it is possible to implement a technology in which a semiconductor chip is packaged using a new concept of system-on-lead frame method.

예를 들면 도 11에 나타낸 바와 같이, 반도체 공정을 통하여 와이어 본딩없이 시스템이 완성되고, 리드프레임 형태의 패키지 모듈이 완성되므로, 매우 얇은 형태의 패키지 모듈의 제조가 가능하다. 나아가, 와이어 본딩이 없으므로, 신뢰성이 높고 공정 단가를 크게 절감하는 것이 가능하다. 또한 패키지의 두께를 SMD와 같은 두께까지 구현하는 것이 가능하므로, 패키징된 칩의 실장을 SMD 실장 방식의 장비를 이용하여 전체 마더보드에 조립하는 것도 가능하다.For example, as shown in FIG. 11, a system is completed without wire bonding through a semiconductor process, and a package module in a leadframe form is completed, thus making it possible to manufacture a very thin package module. Furthermore, since there is no wire bonding, it is possible to have high reliability and greatly reduce the process cost. In addition, since the thickness of the package can be realized to the same thickness as the SMD, it is also possible to assemble the packaged chip on the entire motherboard using the SMD mounting method.

그리고 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예는 도 17에 나타낸 바와 같이, 산화물층(20) 위에 전자부품(60)을 실장하고, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.In addition, according to the eighth embodiment of the terminal integrated metal base package module according to the present invention, the electronic component 60 is mounted on the oxide layer 20, and the electrode 64 of the electronic component 60 is connected with the electrode 64. The external connection terminal 18 is connected to the wire bonding 66, and then a molding for protecting the electronic component 60 and the wire bonding 66 using a molding material (e.g., an encapsulated molding compound (EMC)). Form layer 90.

상기에서 몰딩재료를 이용한 몰딩층(90)을 형성하는 대신에 메탈 캡, 플라스틱 캡, 세라믹 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.Instead of forming the molding layer 90 using the molding material, it is also possible to form a protective film for protecting the upper portion by using a metal cap, a plastic cap, a ceramic cap, or the like.

상기한 제8실시예의 경우에는 도 18에 나타낸 바와 같이, 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분까지 산화물층(20)을 형성하며, 이외에는 상기한 제2실시예와 마찬가지의 과정으로 제조하는 것이 가능하다.In the case of the eighth embodiment, as shown in FIG. 18, the oxide layer 20 is formed up to a portion for installing the electronic component 60 in the step S20 of forming the oxide layer 20. It is possible to manufacture by the same process as in the second embodiment.

그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예는 도 19에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 마스킹패턴(22)을 형성한 다음 선택적 양극 산화를 행하여 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 화학적 식각을 통하여 비어홀(27)을 형성하고(S22), 상기 비어홀(27)에 전도성 물질을 채워 비어전극(28)을 형성하고(S23), 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 비어전극(28)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.In a sixth embodiment of a terminal integrated package method for a metal base package module according to the present invention, as shown in FIG. 19, a metal substrate 10 formed of a conductive metal material is prepared (S10). The masking pattern 22 is formed on one side of the surface 10 and then subjected to selective anodization to form the oxide layer 20 (S20), and the via hole 27 is formed in the oxide layer 20 through chemical etching. (S22), the via hole 27 is filled with a conductive material to form a via electrode 28 (S23), the electronic component 60 is mounted, and the via electrode corresponding to the electrode 64 of the electronic component 60 is formed. (28) are connected to the wire bonding 66 (S91), and the molding process is performed on the electronic component 60 and the wire bonding 66 to form a molding layer 90 (S92), and the metal substrate ( On the opposite side (bottom surface) of 10), the insulating grooves 14 and the minute portions are formed to the oxide layer 20 in a constant width along the rim. By forming the groove 16, the external connection terminal 18 is formed (S93), and the insulating layers 30 and 40 are formed by filling the insulating groove 14 and the separation groove 16 with an insulating material. (S94), forming a bonding pad 80 for bonding the BGA or LGA to the external connection terminal 18 (S96).

상기에서 공정 순서를 변경하여 상기 외부연결단자(18)를 형성하는 공정(S93)과 절연층(30), (40)을 형성하는 공정(S94)을 먼저 행하고, 전자부품(60)을 실장하고 와이어본딩(66)으로 연결하는 공정(S91)과 몰딩층(90)을 형성하는 공정(S92)을 나중에 수행하는 것도 가능하다.In the above, the process order is changed to form the external connection terminal 18 (S93) and the insulating layers 30 and 40 (S94) are formed first, and then the electronic component 60 is mounted. It is also possible to perform a step (S91) of connecting the wire bonding 66 and a step (S92) of forming the molding layer 90 later.

그리고 상기 절연층(30), (40)은 불필요한 경우에는 형성하지 않는 것도 가능하다.In addition, the insulating layers 30 and 40 may not be formed if unnecessary.

상기와 같이 산화물층(20)에 비어전극(28)을 형성하고, 이를 통하여 외부연 결단자(18)와 전자부품(60)을 전기적으로 연결하면, 외부배선(84)을 형성하여 연결하는 방식에 비하여 전체적인 모듈의 크기를 더 작게 구성하는 것이 가능하다.As described above, when the via electrode 28 is formed on the oxide layer 20, and the external connector 18 and the electronic component 60 are electrically connected thereto, an external wiring 84 is formed and connected thereto. In comparison, it is possible to make the overall module size smaller.

도 20 및 도 21에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예를 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제7실시예 및 제8실시예를 나타낸다.20 and 21 are applied to the sixth embodiment of the terminal integrated package method for a metal base package module according to the present invention to the metal base according to the present invention made by applying the Republic of Korea Patent Nos. 10-0656295 and 10-0656300, respectively The seventh and eighth embodiments of the terminal integrated package method for a package module are shown.

그리고 도 22에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예는 산화물층(20)을 형성하기 위한 선택적 양극 산화를 행하는 공정(S20)에서 외부연결단자(18)가 형성될 부분에 위치하는 금속 기판(10)의 일부를 산화시키지 않는 것에 의하여 산화물층(20)에 비어전극(29)이 바로 형성되도록 구성하고, 비어전극(29)의 상면에 내부배선(86)을 형성하여 전자부품(60)의 전극과 와이어본딩(66)으로 연결하도록 구성한다.And, as shown in Figure 22, the ninth embodiment of the terminal integrated package method for the metal base package module according to the present invention is the external connection terminal in the step (S20) to perform a selective anodization for forming the oxide layer 20 The via electrode 29 is formed directly on the oxide layer 20 by not oxidizing a part of the metal substrate 10 positioned at the portion where the 18 is to be formed, and is formed on the upper surface of the via electrode 29. The wiring 86 is formed to connect the electrode of the electronic component 60 to the wire bonding 66.

상기와 같이 구성하면, 산화물층(20)의 형성하는 공정(S20)에서 외부연결단자(18)에 연결되는 비어전극(29)이 동시에 형성되므로, 비어전극(29)을 매우 간단하게 구성하는 것이 가능하고, 보다 저가의 패키지 모듈을 제조하는 것이 가능하다.In this configuration, since the via electrode 29 connected to the external connection terminal 18 is simultaneously formed in the step S20 of forming the oxide layer 20, the via electrode 29 is very simple. It is possible to manufacture a lower cost package module.

도 23 및 도 24에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제10실시예 및 제11실시예를 나타낸다.23 and 24 are applied to the ninth embodiment of the terminal integrated package method for the metal base package module according to the present invention to the Korean Patent Nos. 10-0656295 and 10-0656300 respectively, the metal base according to the present invention The tenth and eleventh embodiments of the terminal integrated package method for a package module are shown.

또 도 25에는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 대한민국 특허출원 제10-2007-0076676호의 기술에 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타낸다.25 is an embodiment of a terminal integrated metal base package module manufactured by applying a ninth embodiment of the terminal integrated package method for a metal base package module according to the present invention to the technology of Korean Patent Application No. 10-2007-0076676. Indicates.

그리고 도 26에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제12실시예는 절연홈(14)을 형성하는 공정(S30)에서 산화물층(20)에 관통홀(25)을 형성하고, 절연층(30), (40) 및 몰딩층(90)을 형성할 때에 관통홀(25)을 통하여 상면과 하면에 동시에 채워져 형성되도록 구성한다.As shown in FIG. 26, the twelfth embodiment of the terminal integrated package method for the metal base package module according to the present invention includes a through hole in the oxide layer 20 in the step S30 of forming the insulating groove 14. 25 is formed, and when the insulating layers 30, 40 and the molding layer 90 are formed, the upper and lower surfaces are simultaneously filled and formed through the through holes 25.

상기에서 관통홀(25)의 형성은 화학적 식각 방식이나 기계가공 방식 등을 이용하는 것이 가능하다.The through hole 25 may be formed using a chemical etching method or a machining method.

상기와 같이 관통홀(25)을 형성하여 몰딩층(90)을 형성하면서 관통홀(25)을 통하여 절연층(30), (40)이 동시에 형성되도록 구성하면, 공정 비용의 절감이 가능하고, 몰딩층(90)을 구성하는 EMC 등의 몰딩물질의 접착 강도가 증가(몰딩층(90)과 절연층(30), (40)이 서로 못처럼 박히게 되어 접착 강도가 증가)되어 전체적인 패키지 모듈의 내구성이 향상된다.By forming the through holes 25 and forming the molding layer 90 as described above, the insulating layers 30 and 40 are formed at the same time through the through holes 25, thereby reducing the process cost. The adhesive strength of molding materials such as EMC constituting the molding layer 90 is increased (the molding layer 90 and the insulating layers 30 and 40 are nailed to each other, thereby increasing the adhesive strength), Durability is improved.

상기한 제12실시예의 방법은 상기한 제1실시예 내지 제11실시예에 모두 적용하는 것이 가능하다.The method of the twelfth embodiment described above can be applied to all of the first to eleventh embodiments described above.

그리고 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예 내지 제12실시예에 있어서, 도 27 및 도 28에 나타낸 바와 같이, 웨이퍼 레벨 패키지(wafer level package)로 제작한 칩을 각 단위 모듈로 절단하는 공정을 상기 절연홈(14)과 분리홈(16)을 형성하는 과정(S93)에서 함께 수행하도록 구성하는 것도 가능하다.In the fifth to twelfth embodiments of the terminal integrated package method for a metal base package module according to the present invention, as shown in FIGS. 27 and 28, a chip made of a wafer level package It is also possible to be configured to perform the process of cutting each unit module in the process of forming the insulating groove 14 and the separation groove 16 (S93).

예를 들면, 도 27에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제13실시예는 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 보호막(100)을 제거하여 각 단위 모듈로 분리(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.
상기에서 절단홈(114)은 상기 절연홈(14)과 분리홈(16)을 형성하는 방법과 마찬가지의 방법(예를 들면, 화학 식각 공정이나 건식 식각 공정, 기계적 가공 방식 등)을 사용하여 형성하는 것이 가능하므로, 상세한 설명을 생략한다.For example, as shown in FIG. 27, the thirteenth embodiment of the terminal integrated package method for a metal base package module according to the present invention includes the electronic component 60, the wire bonding 66, the external wiring 84, After molding the internal wiring 86 or the like to form a molding layer 90 (S92), the protective film 100 is attached to the surface of the molding layer 90 so as to prevent deformation or breakage ( S100, while forming an insulating groove 14 and a separation groove 16 from the lower surface of the metal substrate 10 to the oxide layer 20, a cutting groove 114 is formed to separate each unit module (S93). It is also possible to further include the step of removing the protective film 100 to be separated into each unit module (S110).
The cutting groove 114 is formed using the same method as the method of forming the insulating groove 14 and the separation groove 16 (for example, chemical etching process, dry etching process, mechanical processing method, etc.). It is possible to do so, detailed description thereof will be omitted.

상기 보호막(100)으로는 예를 들면, 테이프, 더미 웨이퍼(저가의 재사용되는 웨이퍼), 필름 등으로 구성하는 것이 가능하다.For example, the protective film 100 may be formed of a tape, a dummy wafer (a low-cost reused wafer), a film, or the like.

상기한 제13실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성(S94)하는 과정 등을 더 수행하는 것도 가능하다.Also in the thirteenth embodiment, in the case of the separate unit modules, the insulating grooves 14 and the insulating grooves 16 are filled with an insulating material as necessary to form the insulating layers 30 and 40 (S94). It is also possible to perform a process such as).

일반적으로 반도체 제조공정을 통하여 웨이퍼(wafer)에 칩(chip)이 완성되면 각각의 칩을 하나하나 자르기 위해서 소윙(sawing) 공정을 수행한다. 소윙공정은 작은 다이아몬드 블레이드(diamond blade)를 이용하여 절단하는 공정이며, 알루미늄 웨이퍼의 경우에도 소우 커팅(saw cutting)이 가능하다.Generally, when a chip is completed on a wafer through a semiconductor manufacturing process, a sawing process is performed to cut each chip one by one. The sawing process is a process of cutting using a small diamond blade, and in the case of an aluminum wafer, saw cutting is possible.

그리고 소윙공정에서는 절단 작업을 위하여 몰딩(molding)틀을 필요로 하는 데, 몰딩틀의 제작시에 매우 비싼 제작원가가 소요되며, 각 칩의 크기(size)에 따라 각각 다른 몰딩틀의 제작이 필요하여 경제성의 면에서 어려움이 있다.In the swinging process, a molding mold is required for cutting, and a very expensive manufacturing cost is required when manufacturing the molding mold, and a different molding mold is required according to the size of each chip. This is difficult in terms of economics.

상기와 같이 이루어지는 본 발명에 따르면, 외부연결단자(18)를 형성하는 과정에서 용이하게 화학적 식각공정을 통하여 각 단위 모듈(예를 들면 칩(chip))별로 절단하여 분리하는 것이 가능하므로, 절단공정이 매우 용이하게 이루어지며, 생산성 및 경제성이 크게 향상된다.According to the present invention made as described above, in the process of forming the external connection terminal 18 can be easily cut and separated for each unit module (for example, chip) through a chemical etching process, cutting process This is done very easily and productivity and economics are greatly improved.

그리고, 도 28에 나타낸 바와 같이, 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제14실시예는 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 절단홈(114)이 형성된 부분의 몰딩층(90)을 소우 커팅(saw cutting)하여 각 단위 모듈별로 분리하고(S105), 상기 보호막(100)을 제거(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.As shown in FIG. 28, a fourteenth embodiment of a terminal integrated package method for a metal base package module according to the present invention includes the electronic component 60, wire bonding 66, external wiring 84, and internal wiring. (86) and the like to form a molding layer 90 (S92), and then attach a protective film 100 on the surface of the molding layer 90 to prevent deformation or damage (S100). In addition, the insulating groove 14 and the separation groove 16 are formed from the lower surface of the metal substrate 10 to the oxide layer 20 to form a cutting groove 114 for separating each unit module (S93). Saw cutting the molding layer 90 of the portion where the cutting groove 114 is formed by saw cutting (separation) for each unit module (S105), and further comprising the step of removing the protective film 100 (S110) It is also possible.

상기한 제14실시예에 있어서도, 절단홈(114)을 형성하는 것에 의하여 소우 커팅을 행하기 위한 몰딩틀을 필요로 하지 않으므로, 생산성 및 경제성이 종래 절단공정에 비하여 크게 향상된다.Also in the fourteenth embodiment described above, since the molding groove for performing the saw cutting is not required by forming the cutting groove 114, productivity and economy are greatly improved as compared with the conventional cutting process.

상기한 제14실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하 는 과정(S94) 등을 더 수행하는 것도 가능하다.Also in the fourteenth embodiment described above, in the case of separate unit modules, the insulating grooves 14 and the isolation grooves 16 are filled with an insulating material to form the insulating layers 30 and 40 as necessary. It is also possible to further perform the process S94.

상기한 제5실시예 내지 제17실시예에 있어서, 몰딩 처리시에 일반적인 주입방식 외에도 스핀코팅 방식을 사용하는 것도 가능하며, 몰딩물질을 반경화하여 붙이거나 몰딩용 파우더를 직접 상판에 도포한 이후 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 것도 가능하다.In the fifth embodiment to the seventeenth embodiment, in addition to the usual injection method in the molding process, it is also possible to use a spin coating method, after semi-curing the molding material or applying the powder for molding directly to the top plate It is also possible to melt the molding material by applying heat and apply it to the entire surface.

그리고 상기한 상기한 제5실시예 내지 제17실시예에 있어서, 몰딩 처리시에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.In the aforementioned fifth to seventeenth embodiments, it is also possible to form a protective film for protecting the upper portion by using a metal cap, a ceramic cap, a plastic cap, or the like during the molding process.

상기에서는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.In the above, a preferred embodiment of the terminal integrated metal base package module and the terminal integrated package method for the metal base package module according to the present invention have been described, but the present invention is not limited thereto. Various modifications can be made within the scope of one drawing, and this is also within the scope of the present invention.

도 1은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예를 나타내는 평면 사시도이다.1 is a plan perspective view showing a first embodiment of a terminal integrated metal base package module according to the present invention.

도 2는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제1실시예를 나타내는 저면 사시도이다.2 is a bottom perspective view showing a first embodiment of a terminal integrated metal base package module according to the present invention.

도 3은 도 1의 A-A선 단면도이다.3 is a cross-sectional view taken along the line A-A of FIG.

도 4는 도 1의 B-B선 단면도이다.4 is a cross-sectional view taken along the line B-B in FIG.

도 5는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 나타내는 블럭 순서도이다.5 is a block flow diagram illustrating a first embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 6은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제1실시예를 나타내는 공정 순서도이다.6 is a process flowchart showing a first embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 7은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예를 나타내는 도 3에 대응하는 단면도이다.7 is a cross-sectional view corresponding to FIG. 3 showing a second embodiment of a terminal integrated metal base package module according to the present invention.

도 8은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예를 나타내는 도 3에 대응하는 단면도이다.8 is a cross-sectional view corresponding to FIG. 3 showing a third embodiment of a terminal integrated metal base package module according to the present invention.

도 9는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예를 나타내는 도 3에 대응하는 단면도이다.9 is a cross-sectional view corresponding to FIG. 3 showing a fourth embodiment of a terminal integrated metal base package module according to the present invention.

도 10은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제5실시예를 나타내는 도 3에 대응하는 단면도이다.10 is a cross-sectional view corresponding to FIG. 3 showing a fifth embodiment of a terminal integrated metal base package module according to the present invention.

도 11은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제6실시예를 나타내는 도 3에 대응하는 단면도이다.11 is a cross-sectional view corresponding to FIG. 3 showing a sixth embodiment of a terminal integrated metal base package module according to the present invention.

도 12는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제7실시예를 나타내는 도 3에 대응하는 단면도이다.12 is a cross-sectional view corresponding to FIG. 3 showing a seventh embodiment of a terminal integrated metal base package module according to the present invention.

도 13은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제2실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제2실시예를 나타내는 공정도이다.13 is a process diagram showing a second embodiment of a terminal integrated package method for a metal base package module according to the present invention showing a process of manufacturing a second embodiment of a terminal integrated metal base package module according to the present invention.

도 14는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제4실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제3실시예를 나타내는 공정도이다.14 is a process diagram showing a third embodiment of a terminal integrated package method for a metal base package module according to the present invention showing a process of manufacturing a fourth embodiment of a terminal integrated metal base package module according to the present invention.

도 15는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제3실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제4실시예에 있어서 전자부품을 실장한 상태를 나타내는 도 3에 대응하는 단면도이다.15 is a view illustrating a process of manufacturing a third embodiment of a terminal integrated metal base package module according to the present invention, in which a electronic component is mounted in the fourth embodiment of the terminal integrated package method for a metal base package module according to the present invention. It is sectional drawing corresponding to FIG. 3 which shows a state.

도 16은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제6실시예를 제조하는 과정을 나타내는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제5실시예를 나타내는 공정도이다.16 is a process diagram showing a fifth embodiment of a terminal integrated package method for a metal base package module according to the present invention showing a process of manufacturing a sixth embodiment of a terminal integrated metal base package module according to the present invention.

도 17은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예를 나타내는 도 3에 대응하는 단면도이다.17 is a cross-sectional view corresponding to FIG. 3 showing an eighth embodiment of a terminal integrated metal base package module according to the present invention.

도 18은 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈의 제8실시예를 제조하는 과정에서 산화물층을 형성한 상태를 나타내는 도 3에 대응하는 단면도이 다.18 is a cross-sectional view corresponding to FIG. 3 illustrating a state in which an oxide layer is formed in a process of manufacturing an eighth embodiment of a terminal integrated metal base package module according to the present invention.

도 19는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제6실시예를 나타내는 공정도이다.19 is a flowchart illustrating a sixth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 20은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제7실시예를 나타내는 공정도이다.20 is a flowchart illustrating a seventh embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 21은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제8실시예를 나타내는 공정도이다.21 is a flowchart illustrating an eighth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 22는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 나타내는 공정도이다.22 is a flowchart illustrating a ninth embodiment of the terminal integrated package method for a metal base package module according to the present invention.

도 23은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제10실시예를 나타내는 공정도이다.23 is a flowchart illustrating a tenth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 24는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제11실시예를 나타내는 공정도이다.24 is a flowchart illustrating an eleventh embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 25는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제9실시예를 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타내는 도 3에 대응하는 단면도이다.FIG. 25 is a cross-sectional view corresponding to FIG. 3 illustrating an embodiment of a terminal integrated metal base package module manufactured by applying the ninth embodiment of the terminal integrated package method for a metal base package module according to the present invention.

도 26은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제12실시예를 나타내는 공정도이다.26 is a flowchart illustrating a twelfth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 27은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제13실시예를 나타내는 공정도이다.27 is a process diagram showing a thirteenth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

도 28은 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제14실시예를 나타내는 공정도이다.28 is a flowchart illustrating a fourteenth embodiment of a terminal integrated package method for a metal base package module according to the present invention.

Claims (27)

전도성의 금속 재질로 형성되는 금속 기판과,A metal substrate formed of a conductive metal material, 상기 금속 기판 상에 형성되는 산화물층과,An oxide layer formed on the metal substrate; 상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성 재질의 금속이 남겨져 형성되는 다수의 외부연결단자를 포함하는 단자 일체형 금속베이스 패키지 모듈.And a terminal integrated metal base package module including a plurality of external connection terminals formed by leaving metal of a conductive material at intervals along an outer edge of the metal substrate. 청구항 1에 있어서,The method according to claim 1, 상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.And an insulating layer formed of an insulating material to insulate the external connection terminals from other portions along the edge of the metal substrate and to prevent a short circuit between the external connection terminals. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 대응되는 외부연결단자를 와이어 본딩을 통하여 전기적으로 연결하는 단자 일체형 금속베이스 패키지 모듈.The terminal integrated metal base package module for electrically connecting the external connection terminal corresponding to the electrode of the electronic component mounted or fabricated on the metal substrate or the oxide layer through wire bonding. 청구항 3에 있어서,The method of claim 3, 캡을 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 보호막을 더 포함하는 단자 일체형 금속 베이스 패키지 모듈.And a protective film formed on the oxide layer and the metal substrate to protect the electronic component and the wire bonding by using a cap. 청구항 3에 있어서,The method of claim 3, 몰딩재료를 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 몰딩층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.And a molding layer formed on the oxide layer and the metal substrate to protect the electronic component and the wire bonding by using the molding material. 청구항 5에 있어서,The method according to claim 5, 상기 산화물층에 관통홀을 형성하고,Through holes are formed in the oxide layer, 상기 몰딩층과 절연층이 관통홀을 통하여 일체로 연결되는 단자 일체형 금속베이스 패키지 모듈.And a terminal integrated metal base package module in which the molding layer and the insulating layer are integrally connected through the through hole. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 외부연결단자의 저면에 형성하는 접합패드를 더 포함하는 단자 일체형 금속베이스 패키지 모듈.And a bonding pad formed on the bottom surface of the external connection terminal. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 전자부품을 금속 기판 위에 직접 실장하고, 상기 산화물층은 전자부품이 실장되는 부분을 제외하고 형성하는 단자 일체형 금속베이스 패키지 모듈.And mounting the electronic component directly on a metal substrate and forming the oxide layer except for a portion where the electronic component is mounted. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 외부연결단자와 산화물층의 위에 외부배선을 형성하고, 상기 외부배선과 전자부품의 전극을 와이어본딩으로 연결하는 단자 일체형 금속베이스 패키지 모듈.The terminal integrated metal base package module to form an external wiring on the external connection terminal and the oxide layer, and to connect the external wiring and the electrode of the electronic component by wire bonding. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 산화물층 위에 내부배선이나 수동소자를 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하고, 상기 내부배선과 연결되도록 산화물층과 외부연결단자 위에 외부배선을 형성하는 단자 일체형 금속베이스 패키지 모듈.A terminal integrated metal base forming an internal wiring or a passive element on the oxide layer, connecting the electrode and the internal wiring of the electronic component by wire bonding, and forming an external wiring on the oxide layer and the external connection terminal to be connected to the internal wiring. Package module. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 산화물층에 외부연결단자와 연결되는 비어홀을 형성하고,Forming a via hole connected to an external connection terminal in the oxide layer, 상기 비어홀에 전도성 물질을 채워 비어전극을 형성하고,Filling the via hole with a conductive material to form a via electrode, 상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.The terminal integrated metal base package module for electrical connection between the external connection terminal and the internal wiring formed on the oxide layer or the passive element via a via electrode. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키 지 않는 것에 의하여 산화물층에 비어전극을 바로 형성하고,The via electrode is directly formed in the oxide layer by not oxidizing a part of the metal substrate positioned at the portion where the external connection terminal is to be formed, 상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.The terminal integrated metal base package module for electrical connection between the external connection terminal and the internal wiring formed on the oxide layer or the passive element via a via electrode. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,Preparing a metal substrate formed of a conductive metal material; 상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,Oxidizing one side of the metal substrate to form an oxide layer; 상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,Forming an insulating groove by removing a portion of the metal substrate from the opposite side of the metal substrate to the oxide layer at a predetermined width along an edge; 상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,Forming a plurality of external connection terminals by forming separation grooves by removing the edge portions of the metal substrate which are disconnected from the center portion by the insulating grooves along the edges at intervals; 상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,Mounting or fabricating an electronic component on the metal substrate or oxide layer; 상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.An integrated terminal packaging method for a metal base package module comprising the step of electrically connecting the electrode and the external connection terminal of the electronic component. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,Preparing a metal substrate formed of a conductive metal material; 상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,Oxidizing one side of the metal substrate to form an oxide layer; 상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,Mounting or fabricating an electronic component on the metal substrate or oxide layer; 상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,Forming an insulating groove by removing a portion of the metal substrate from the opposite side of the metal substrate to the oxide layer at a predetermined width along an edge; 상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,Forming a plurality of external connection terminals by forming separation grooves by removing the edge portions of the metal substrate which are disconnected from the center portion by the insulating grooves along the edges at intervals; 상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.An integrated terminal packaging method for a metal base package module comprising the step of electrically connecting the electrode and the external connection terminal of the electronic component. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩처리를 행하여 몰딩층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.And forming a molding layer by forming a molding process so as to surround a connection portion between the electronic component and the external connection terminal. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 전자부품과 외부연결단자와의 연결부분을 보호하도록 상부에 캡을 설치하여 보호막을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지 방법.The method of claim 1, further comprising the step of forming a protective film by installing a cap on the upper portion to protect the connection between the electronic component and the external connection terminal. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 절연홈과 분리홈을 절연물질로 채우는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.The method of claim 1, further comprising the step of filling the insulating groove and the separation groove with an insulating material. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.And a bonding pad formed on a bottom surface of the external connection terminal. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 산화물층과 외부연결단자의 위에 외부배선 및 내부배선을 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.Forming an external wiring and an internal wiring on the oxide layer and the external connection terminal, and connecting the electrodes and the internal wiring of the electronic component by wire bonding. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 산화물층에 외부연결단자와 연결되도록 비어전극을 형성하고,A via electrode is formed on the oxide layer to be connected to an external connection terminal. 상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.And an electrical connection between the electronic component and the via electrode. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 산화물층을 형성하기 위한 산화를 행하는 공정에서 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키지 않는 것에 의하여 산화물층 에 비어전극을 바로 형성하고,In the step of oxidizing the oxide layer, a via electrode is directly formed in the oxide layer by not oxidizing a part of the metal substrate positioned at the portion where the external connection terminal is to be formed. 상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속 베이스 패키지 모듈을 위한 단자 일체형 패키지방법.And electrically connecting the electronic component and the via electrode. 청구항 13 또는 청구항 14에 있어서,The method according to claim 13 or 14, 상기 산화물층에 절연홈과 연결되는 관통홀을 형성하고,Forming through holes connected to the insulating grooves in the oxide layer; 상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩재료를 이용하여 몰딩층을 형성하면서 관통홀을 통하여 상기 절연홈과 분리홈을 몰딩재료로 채워 절연층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.Forming a molding layer using a molding material to surround the connecting portion between the electronic component and the external connection terminal while filling the insulating groove and the separation groove with a molding material through a through hole to form an insulating layer metal Terminal integrated package method for base package module. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,Preparing a metal substrate formed of a conductive metal material; 상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,Oxidizing one side of the metal substrate to form an oxide layer; 상기 산화물층에 내부배선 및 외부배선을 형성한 다음 전자부품을 실장하고 전자부품의 전극과 대응되는 내부배선을 와이어본딩으로 연결하는 단계와,Forming internal wirings and external wirings on the oxide layer, mounting electronic components, and connecting internal wirings corresponding to electrodes of the electronic components by wire bonding; 상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,Forming a molding layer by performing molding processing on the electronic component, wire bonding, internal wiring, and external wiring; 상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈과 분리홈을 형성하는 것에 의하여 외부연결단자를 형성하는 단계와,Forming an external connection terminal by forming an insulation groove and a separation groove from the opposite side of the metal substrate to the oxide layer at a predetermined width along an edge; 상기 절연홈과 분리홈을 절연물질로 채워 절연층을 형성하는 단계와,Filling the insulating grooves and the separating grooves with an insulating material to form an insulating layer; 상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.And a bonding pad formed on a bottom surface of the external connection terminal. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,Preparing a metal substrate formed of a conductive metal material; 상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,Oxidizing one side of the metal substrate to form an oxide layer; 상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,Mounting or fabricating an electronic component on the metal substrate or oxide layer; 상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,Connecting the electrode and the internal wiring or the external wiring of the electronic component by wire bonding; 상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,Forming a molding layer by performing molding processing on the electronic component, wire bonding, internal wiring, and external wiring; 상기 몰딩층의 표면에 보호막을 부착하는 단계와,Attaching a protective film to the surface of the molding layer; 상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,Forming a cutting groove separating each unit module while forming an insulating groove and a separation groove from the opposite side of the metal substrate to the oxide layer; 상기 보호막을 제거하여 각 단위 모듈로 분리하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.Removing the protective film to separate into each unit module terminal packaging method for a metal base package module comprising a. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,Preparing a metal substrate formed of a conductive metal material; 상기 금속 기판의 한쪽면을 산화하여 산화물층을 형성하는 단계와,Oxidizing one side of the metal substrate to form an oxide layer; 상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,Mounting or fabricating an electronic component on the metal substrate or oxide layer; 상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,Connecting the electrode and the internal wiring or the external wiring of the electronic component by wire bonding; 상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,Forming a molding layer by performing molding processing on the electronic component, wire bonding, internal wiring, and external wiring; 상기 몰딩층의 표면에 보호막을 부착하는 단계와,Attaching a protective film to the surface of the molding layer; 상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,Forming a cutting groove separating each unit module while forming an insulating groove and a separation groove from the opposite side of the metal substrate to the oxide layer; 상기 절단홈이 형성된 부분의 몰딩층을 소우 커팅하여 각 단위 모듈별로 분리하는 단계와,Cutting sawing the molding layer of the portion where the cutting groove is formed and separating each unit module; 상기 보호막을 제거하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.The terminal integrated package method for a metal base package module comprising the step of removing the protective film. 청구항 24 또는 청구항 25에 있어서,The method according to claim 24 or 25, 상기 보호막은 테이프, 더미 웨이퍼, 필름 중에서 선택하여 사용하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.The protective film is a terminal integrated package method for a metal base package module to use selected from the tape, dummy wafer, film. 청구항 23 내지 청구항 25 중 어느 한항에 있어서,The method according to any one of claims 23 to 25, 상기 몰딩층을 형성하는 단계에서는 몰딩처리를 주입방식, 스핀코팅방식, 몰 딩물질을 반경화하여 부탁하는 방식, 몰딩용 파우더를 도포한 다음 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 방식 중에서 선택하여 행하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.In the forming of the molding layer, the molding process is selected from an injection method, a spin coating method, a method of semi-curing the molding material, a method of applying a molding powder, and then applying heat to melt the molding material and apply it to the entire surface. Terminal integrated package method for a metal base package module to be carried out.
KR1020090057032A 2008-12-16 2009-06-25 Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module KR101077887B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080127684 2008-12-16
KR1020080127684 2008-12-16

Publications (2)

Publication Number Publication Date
KR20100069545A KR20100069545A (en) 2010-06-24
KR101077887B1 true KR101077887B1 (en) 2011-10-31

Family

ID=42367619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090057032A KR101077887B1 (en) 2008-12-16 2009-06-25 Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module

Country Status (1)

Country Link
KR (1) KR101077887B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686036A (en) * 2011-03-10 2012-09-19 大日科技股份有限公司 Electronic module with guide foot and packaging method thereof
KR101322868B1 (en) * 2012-09-20 2013-10-28 강병수 Metal pcb useful for mounting led package and method for fabricating the same
KR101344802B1 (en) * 2012-11-30 2014-01-16 임영재 Wired contactor with dummy for wire-cutting and manufacturing method thereof
WO2016208947A1 (en) * 2015-06-25 2016-12-29 주식회사 포인트엔지니어링 Substrate having metal and non-metal bonded together
CN116364681B (en) * 2023-05-19 2023-08-15 合肥矽迈微电子科技有限公司 Induction chip packaging structure, process and semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070080360A1 (en) 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Also Published As

Publication number Publication date
KR20100069545A (en) 2010-06-24

Similar Documents

Publication Publication Date Title
US8664538B2 (en) Terminal-integrated metal base package module and terminal-integrated metal base packaging method
KR100347706B1 (en) New molded package having a implantable circuits and manufacturing method thereof
US7042072B1 (en) Semiconductor package and method of manufacturing the same which reduces warpage
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US20020195705A1 (en) Semiconductor apparatus with decoupling capacitor
US5362679A (en) Plastic package with solder grid array
US20040173892A1 (en) Multilayer laser trim interconnect method
EP1652227A2 (en) Lead frame routed chip pads for semiconductor packages
EP0923120A1 (en) Method for manufacturing semiconductor device
JP2008130701A (en) Wiring substrate, semiconductor device using the substrate, and method of manufacturing the semiconductor device
KR101077887B1 (en) Terminal Integrated Type Metal-Based Package Module and Terminal Integrated Type Packaging Method for Metal-Based Package Module
WO2012077060A1 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
US20230207509A1 (en) Multi-layer semiconductor package with stacked passive components
CN111048478A (en) Semiconductor device package, electronic assembly and method of manufacturing the same
JP4497304B2 (en) Semiconductor device and manufacturing method thereof
US20080048303A1 (en) Semiconductive Device Having Improved Copper Density for Package-on-Package Applications
KR102225628B1 (en) Plastic qfn package with improved heat characteristic
US20080083994A1 (en) Method for producing a semiconductor component and substrate for carrying out the method
KR20110080491A (en) Manufacturing method for semi-conductor chip package
KR100473336B1 (en) semiconductor package
KR100704311B1 (en) Semiconductor chip package having exposed inner lead and manufacturing method thereof
KR20150014282A (en) Semiconductor chip package module and manufacturing method
KR100600366B1 (en) Semiconductor and method for manufacturing the same
KR20020057516A (en) Method for manufacturing ball grid array package with thermal emissive plate
KR19990025703A (en) Chip scale package and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 9