KR20110110261A - Film formation method, and plasma film formation apparatus - Google Patents

Film formation method, and plasma film formation apparatus Download PDF

Info

Publication number
KR20110110261A
KR20110110261A KR1020117017698A KR20117017698A KR20110110261A KR 20110110261 A KR20110110261 A KR 20110110261A KR 1020117017698 A KR1020117017698 A KR 1020117017698A KR 20117017698 A KR20117017698 A KR 20117017698A KR 20110110261 A KR20110110261 A KR 20110110261A
Authority
KR
South Korea
Prior art keywords
film
gas
plasma
thin film
forming
Prior art date
Application number
KR1020117017698A
Other languages
Korean (ko)
Inventor
히데아키 야마사키
마사토 고아쿠츠
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110110261A publication Critical patent/KR20110110261A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 성막 방법에 있어서, 상기 오목부 내의 표면을 포함하는 상기 피처리체의 표면에, 플라즈마 CVD법을 이용하여, 질화타이타늄막의 박막을 형성하는 박막 형성 공정과, 질화 가스의 존재 하에서, 플라즈마를 이용한 질화 처리를 하는 것에 의해, 상기 박막을 질화하는 질화 공정을 구비한 것을 특징으로 하는 성막 방법이다.The present invention is a film forming method in which a thin film is formed on an object to be processed having an insulating layer having a recess formed thereon, the titanium nitride being formed on the surface of the object including the surface of the recess using a plasma CVD method. A film forming method comprising a thin film forming step of forming a thin film of a film and a nitriding step of nitriding the thin film by performing a nitriding treatment using plasma in the presence of a nitride gas.

Figure pct00001
Figure pct00001

Description

성막 방법 및 플라즈마 성막 장치{FILM FORMATION METHOD, AND PLASMA FILM FORMATION APPARATUS}Film deposition method and plasma film deposition apparatus {FILM FORMATION METHOD, AND PLASMA FILM FORMATION APPARATUS}

본 발명은, 성막 방법 및 플라즈마 성막 장치에 관한 것이고, 특히 반도체 웨이퍼 등의 피처리체의 표면에 배리어층 등의 박막을 형성하는 성막 방법 및 플라즈마 성막 장치에 관한 것이다.
TECHNICAL FIELD This invention relates to a film-forming method and a plasma film-forming apparatus. Specifically, It is related with the film-forming method and plasma deposition apparatus which form a thin film, such as a barrier layer, on the surface of a to-be-processed object, such as a semiconductor wafer.

일반적으로, 반도체 디바이스를 제조할 때에는, 반도체 웨이퍼에 대하여, 성막 처리, 에칭 처리, 어닐링 처리, 산화 확산 처리 등의 각종 처리가 반복하여 행해진다. 이에 의해, 소망하는 디바이스가 제조된다. 반도체 디바이스의 제조 공정의 도중에 있어서의 배선 재료나 매립 재료로서는, 종래에는 주로 알루미늄 합금이 이용되고 있었다. 그러나, 최근에는, 선폭이나 홀 직경이 점점 미세화되고, 또한, 동작 속도의 고속화가 요구되고 있어, 텅스텐(W)이나 구리(Cu) 등도 이용되는 경향이 있다.Generally, when manufacturing a semiconductor device, various processes, such as a film forming process, an etching process, an annealing process, and an oxide diffusion process, are performed repeatedly with respect to a semiconductor wafer. Thereby, a desired device is manufactured. As the wiring material and the embedding material in the middle of the manufacturing process of the semiconductor device, aluminum alloy has mainly been used. However, in recent years, line widths and hole diameters have become increasingly finer, and speeding up of operation speeds is required, and tungsten (W), copper (Cu) and the like tend to be used.

그리고, 상기 Al, W, Cu 등의 금속 재료를 배선 재료나 콘택트를 위한 홀의 매립 재료로서 이용하는 경우에는, 예컨대 실리콘 산화막(SiO2) 등의 절연 재료와 상기 금속 재료의 사이에서, 예컨대 실리콘의 확산이 생기는 것을 방지할 목적으로, 혹은, 막의 밀착성을 향상시킨다고 하는 목적으로, 혹은, 홀의 바닥에서 콘택트되는 하층의 전극이나 배선층 등의 도전층과의 사이의 밀착성 등을 향상시킬 목적으로, 상기 절연 재료나 하층의 도전층과의 사이의 경계 부분에 배리어층을 개재시키는 것이 행해지고 있다. 당해 배리어층으로서는, Ta막, TaN막, Ti막, TiN막 등이 널리 알려져 있다(일본 특허 공개 평 11-186197 호 공보, 일본 특허 공개 제 2004-232080 호 공보, 일본 특허 공개 제 2003-142425 호 공보, 일본 특허 공개 제 2006-148074 호 공보, 및, 일본 특허 공표 평 10-501100 호 공보 참조). 이 점에 대하여, 도 8(a)~도 8(c)를 참조하여 설명한다.In the case where the metal material such as Al, W, Cu or the like is used as a wiring material or a buried material for a contact, for example, diffusion of silicon, for example, between an insulating material such as silicon oxide film (SiO 2 ) and the metal material The above insulating material for the purpose of preventing this from occurring or for improving the adhesion of the film, or for the purpose of improving the adhesion between the conductive layer such as an electrode or a wiring layer of the lower layer contacted from the bottom of the hole. It is performed to interpose a barrier layer in the boundary part with the lower conductive layer. As the barrier layer, Ta films, TaN films, Ti films, TiN films and the like are widely known (Japanese Patent Laid-Open No. 11-186197, Japanese Patent Laid-Open No. 2004-232080, Japanese Patent Laid-Open No. 2003-142425). See Japanese Patent Application Laid-Open No. 2006-148074, and Japanese Patent Application Laid-open No. Hei 10-501100. This point will be described with reference to FIGS. 8A to 8C.

도 8(a)~도 8(c)는 반도체 웨이퍼의 표면의 오목부의 매립시의 성막 방법을 나타내는 공정도이다. 도 8(a)에 나타내는 바와 같이, 피처리체로서의 예컨대 실리콘 기판 등으로 이루어지는 반도체 웨이퍼 W의 표면에, 예컨대 배선층 등이 되는 도전층(102)이 형성되어 있다. 이 도전층(102)을 덮도록 하여, 반도체 웨이퍼 W의 표면 전체에, 예컨대 SiO2막 등으로 이루어지는 절연층(104)이 소정의 두께로 형성되어 있다. 상기 도전층(102)은, 예컨대 불순물이 도핑된 실리콘층으로 이루어지고, 구체적으로는, 트랜지스터나 콘덴서 등의 전극 등에 대응하는 경우도 있다. 특히 트랜지스터에 대한 콘택트의 경우에는, NiSi(니켈실리사이드) 등에 의해 형성된다.8 (a) to 8 (c) are process charts showing the film formation method at the time of embedding the concave portion on the surface of the semiconductor wafer. As shown in Fig. 8A, a conductive layer 102, for example, a wiring layer, is formed on the surface of a semiconductor wafer W made of, for example, a silicon substrate or the like as an object to be processed. An insulating layer 104 made of, for example, a SiO 2 film or the like is formed on the entire surface of the semiconductor wafer W so as to cover the conductive layer 102. The conductive layer 102 is made of, for example, a silicon layer doped with impurities, and specifically, may correspond to an electrode such as a transistor or a capacitor. In particular, in the case of a contact to a transistor, it is formed by NiSi (nickel silicide) or the like.

그리고, 상기 절연층(104)에, 상기 도전층(102)에 대하여 전기적 콘택트를 도모하기 위한 스루홀이나 비아홀 등의 콘택트용 오목부(106)가 형성되어 있다. 오목부(106)로서, 가늘고 긴 트렌치(홈)가 형성되는 경우도 있다. 이 오목부(106)의 바닥에서, 도전층(102)의 표면이 노출된 상태로 되어 있다. 그리고, 이 오목부(106)의 바닥면 및 측면을 포함한 반도체 웨이퍼 W의 표면 전체에, 즉, 절연층(104)의 상면 전체에, 전술한 기능을 갖는 배리어층을 형성하도록, 도 8(b)에 나타내는 바와 같이, 오목부(106)의 표면(내면) 전체도 포함시킨 웨이퍼 표면 전체(상면 전체)에, 예컨대 Ti막(108)이 성막되고, 또한 상기 Ti막(108)상에, 도 8(c)에 나타내는 바와 같이, TiN막(110)이 성형되어, Ti막(108)과 TiN막(110)의 2층 구조로 이루어지는 배리어층(112)이 형성된다. 그리고, TiN막(110)을 안정화하기 위해, NH3 분위기 중에서 이것을 가열함으로써, 질화 처리가 가해진다(또, TiN막(110)을 형성하지 않고, Ti막(108)만으로 배리어층(112)이 구성되는 경우도 있다).In the insulating layer 104, contact recesses 106, such as through holes and via holes, are formed for the electrical contact with the conductive layer 102. As the recessed part 106, an elongate trench (groove) may be formed. At the bottom of the recess 106, the surface of the conductive layer 102 is exposed. 8 (b) to form the barrier layer having the above-described function on the entire surface of the semiconductor wafer W including the bottom and side surfaces of the recess 106, that is, the entire upper surface of the insulating layer 104. ), The Ti film 108 is formed on the entire wafer surface (the entire upper surface) including the entire surface (inner surface) of the recess 106, and on the Ti film 108, As shown in 8 (c), the TiN film 110 is molded to form a barrier layer 112 having a two-layer structure of the Ti film 108 and the TiN film 110. In order to stabilize the TiN film 110, nitriding treatment is applied by heating it in an NH 3 atmosphere (the barrier layer 112 is formed only by the Ti film 108 without forming the TiN film 110). May be configured).

상기 Ti막(108)은, 예컨대 스퍼터 성막 처리나 TiCl4를 이용한 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 형성되고, 상기 TiN막(110)은, 예컨대 TiCl4 가스 등을 이용한 열 CVD법이나 원료 가스와 질화 가스를 교대로 흐르게 하는 SFD(Sequential Flow Deposition)법에 의해 형성된다. 상기와 같이 하여 배리어층(112)이 형성되었으면, 오목부(106) 내가 텅스텐 등의 도전 재료로 매립되고, 그 후, 여분의 도전 재료가 에칭 등에 의해 깎아내어진다.The Ti film 108 is formed by, for example, a sputter film deposition process or a plasma CVD (Chemical Vapor Deposition) method using TiCl 4. The TiN film 110 may be formed using a thermal CVD method or a raw material using, for example, TiCl 4 gas or the like. It is formed by a sequential flow deposition (SFD) method in which a gas and a nitride gas flow alternately. When the barrier layer 112 is formed as described above, the recess 106 is filled with a conductive material such as tungsten, and then the extra conductive material is scraped off by etching or the like.

최근에 있어서는, 상기한 배리어층(112)의 재질 중에서, 도 8(a)~도 8(c)를 이용하여 설명한 바와 같이, 특히 TiN막을 포함하는 배리어층(112)이 주목받고 있다. 그 이유는, TiN막을 포함하는 배리어층은, 금속 등의 확산을 특히 억제할 수 있고, 전기 저항도 매우 작고, 또 체적 팽창률도 작아, 배선 재료와의 밀착성도 양호한 점 등의 이점을 갖기 때문이다.In recent years, among the materials of the barrier layer 112 described above, as described with reference to Figs. 8A to 8C, the barrier layer 112 including the TiN film is particularly noticed. The reason is that the barrier layer including the TiN film can particularly suppress diffusion of metals and the like, have very small electrical resistance, small volume expansion ratio, and good adhesion to the wiring material. .

상술한 배리어층(112)의 형성 방법은, 선폭이나 홀 직경이 그다지 엄격하지 않고 설계 기준이 엄하지 않던 종래에 있어서는, 그다지 문제가 생기고 있지 않았다. 그러나, 미세화 경향이 보다 진행되어 선폭이나 홀 직경이 보다 작아져 설계 기준이 엄격해진 최근에는, 다음과 같은 문제가 생기고 있다. 즉, 상술한 바와 같이 TiN막을 열 CVD법이나 SFD법으로 형성하는 경우, 이들 성막 방법은 스텝 커버리지가 양호하여, 오목부(106)의 바닥뿐만 아니라 오목부(106) 내의 측벽의 부분에도 충분한 두께의 TiN막이 퇴적하여버리는 것이다.In the method of forming the barrier layer 112 described above, in the conventional art in which the line width and hole diameter were not very strict and the design criteria were not strict, there was no problem. However, the following problems arise in recent years when the tendency for miniaturization is further advanced and the line width and the hole diameter are smaller and the design criteria are strict. That is, in the case where the TiN film is formed by the thermal CVD method or the SFD method as described above, these film forming methods have good step coverage, and have a sufficient thickness not only at the bottom of the recess 106 but also at the part of the side wall in the recess 106. TiN film is deposited.

이 결과, 오목부(106) 내에서 차지하는 TiN막의 비율이 올라가, 매립 금속 재료 예컨대 텅스텐의 비율이 적어져, 전체적으로 콘택트 저항이 증대되어버린다고 하는 문제가 있다. 특히, 오목부(106)의 구멍 직경이 50㎚ 이하가 되면, 성막시의 스텝 커버리지의 장점에 기인하여, 콘택트 저항이 급격히 증대되어버린다고 하는 문제가 있다.As a result, there is a problem that the proportion of the TiN film occupied in the concave portion 106 increases, so that the proportion of the buried metal material such as tungsten decreases, and the contact resistance as a whole increases. In particular, when the hole diameter of the concave portion 106 is 50 nm or less, there is a problem that the contact resistance is rapidly increased due to the advantage of the step coverage during film formation.

그래서, 열 CVD법보다도 지향성이 높고 오목부의 측벽에 박막이 퇴적되기 어려운 플라즈마를 이용한 CVD법에 의해 TiN막의 박막을 퇴적하는 것이 행해지고 있다. 이것에 의하면, 오목부 내의 바닥에는 어느 정도의 두께의 박막이 퇴적되는 것에 비하여, 오목부 내의 측벽 부분에는 상기 바닥에 비하여 적은 두께로밖에 박막이 퇴적되지 않는다. 이에 의해, 적절하게, 오목부(106) 내에서의 매립 금속 재료의 비율(체적비)을 높이는 것이 가능하다.Therefore, deposition of a thin film of a TiN film is performed by a CVD method using plasma having higher directivity than thermal CVD and hardly depositing a thin film on the sidewall of the recess. According to this, a thin film having a certain thickness is deposited on the bottom of the recess, whereas a thin film is deposited only on the side wall portion of the recess with a smaller thickness than the bottom. Thereby, it is possible to raise the ratio (volume ratio) of the embedding metal material in the recessed part 106 suitably.

그러나, 이 경우, 배리어층의 막질이 그다지 양호하지 않고, 배리어성이 저하되어버린다고 하는 문제가 있다. 특히, 미세화 경향에 따라 배리어층 자체도 박막화하는 것이 요구되고 있기 때문에, 배리어성의 유지가 보다 곤란해진다고 하는 문제가 있다.
However, in this case, the film quality of a barrier layer is not so good, and there exists a problem that a barrier property falls. In particular, since the barrier layer itself is required to be thinned according to the miniaturization tendency, there is a problem in that barrier property is more difficult to maintain.

본 발명은, 이상과 같은 문제점에 착안하여, 이것을 유효하게 해결하도록 창안된 것이다. 본 발명의 목적은, 콘택트 저항을 작게 유지하고 또한 배리어성은 높다고 하는 박막을 성막하는 방법 및 처리 장치를 제공하는 것에 있다.
The present invention has been devised to solve the above problems and to effectively solve the above problems. An object of the present invention is to provide a method and a processing apparatus for forming a thin film which maintains a small contact resistance and has high barrier properties.

본 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 성막 방법에 있어서, 상기 오목부 내의 표면을 포함하는 상기 피처리체의 표면에, 플라즈마 CVD법을 이용하여, 질화타이타늄막의 박막을 형성하는 박막 형성 공정과, 질화 가스의 존재 하에서, 플라즈마를 이용한 질화 처리를 행하는 것에 의해, 상기 박막을 질화하는 질화 공정을 구비한 것을 특징으로 하는 성막 방법이다.The present invention is a film forming method in which a thin film is formed on an object to be processed having an insulating layer having a recess formed thereon, the titanium nitride being formed on the surface of the object including the surface of the recess using a plasma CVD method. A film forming method comprising a thin film forming step of forming a thin film of a film and a nitriding step of nitriding the thin film by performing a nitriding treatment using plasma in the presence of a nitride gas.

본 발명에 의해 형성되는 박막은, 전체적인 콘택트 저항을 작게 유지할 수 있는 한편, 배리어성이 높아 현저하게 유용하다고 하는 것이, 본건 발명자에 의해 실제로 확인되었다.The inventors of the present invention have actually confirmed that the thin film formed by the present invention can keep the overall contact resistance small while being markedly useful due to its high barrier property.

바람직하게는, 상기 박막 형성 공정에서는, 원료 가스로서, TiCl4 가스가 이용된다.Preferably, in the thin film forming process, as a raw material gas, the TiCl 4 gas are used.

또한, 바람직하게는, 상기 박막 형성 공정에서, 상기 오목부 내의 바닥에 형성되는 상기 박막의 두께는, 2~10㎚의 범위 내이다.Moreover, Preferably, in the said thin film formation process, the thickness of the said thin film formed in the bottom in the said recessed part exists in the range of 2-10 nm.

또한, 바람직하게는, 상기 질화 공정에서의 프로세스 시간은, 5~60sec의 범위 내이다.Moreover, Preferably, the process time in the said nitriding process is in the range of 5-60 sec.

또한, 바람직하게는, 상기 박막 형성 공정에서의 프로세스 압력은, 400~667㎩의 범위 내이다.Moreover, Preferably, the process pressure in the said thin film formation process exists in the range of 400-667 kPa.

또한, 바람직하게는, 상기 질화 공정에서 이용되는 상기 질화 가스는, NH3 가스이다.Also, preferably, the nitriding gas used in the nitriding step is NH 3 gas.

또한, 바람직하게는, 상기 박막 형성 공정의 전공정(前工程)으로서, 상기 오목부 내의 표면을 포함하는 상기 피처리체에, 플라즈마 CVD법을 이용하여, 타이타늄막으로 이루어지는 박막을 형성하는 타이타늄막 형성 공정이 행해진다.Preferably, a titanium film is formed in which a thin film made of a titanium film is formed on the object to be treated including the surface in the recess by a plasma CVD method as a pre-process of the thin film forming step. The process is performed.

이 경우, 바람직하게는, 상기 타이타늄막 형성 공정과 상기 박막 형성 공정과 상기 질화 공정은, 동일한 처리 용기 내에서 연속적으로 행해진다.In this case, Preferably, the said titanium film formation process, the said thin film formation process, and the said nitriding process are performed continuously in the same process container.

혹은, 바람직하게는, 상기 타이타늄막 형성 공정의 뒤이면서 상기 박막 형성 공정의 앞에, 상기 타이타늄막으로 이루어지는 박막을 질화 가스의 존재 하에서 플라즈마를 이용하여 질화하는 타이타늄막 질화 공정이 행해진다.Alternatively, a titanium film nitriding step of nitriding a thin film made of the titanium film using a plasma in the presence of a nitride gas is performed after the titanium film forming step and before the thin film forming step.

이 경우, 바람직하게는, 상기 타이타늄막 형성 공정과 상기 타이타늄막 질화 공정과 상기 박막 형성 공정과 상기 질화 공정은, 동일한 처리 용기 내에서 연속적으로 행해진다.In this case, Preferably, the said titanium film formation process, the said titanium film nitride process, the said thin film formation process, and the said nitride process are performed continuously in the same process container.

또한, 바람직하게는, 상기 질화 공정의 뒤에, 상기 오목부 내를 도전성 재료로 매립하는 매립 공정이 행해진다.Moreover, preferably, the embedding process of embedding the inside of the said recessed part with an electroconductive material is performed after the said nitriding process.

또한, 바람직하게는, 상기 오목부의 내경 또는 폭은, 50㎚ 이하로 설정되어 있다.Moreover, Preferably, the inner diameter or width | variety of the said recessed part is set to 50 nm or less.

또한, 본 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 플라즈마 처리 장치에 있어서, 진공 배기가 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에 배치되어, 상기 피처리체를 탑재함과 함께 하부 전극으로서 기능하는 탑재대와, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내에 배치되어, 당해 처리 용기 내로 소정의 가스를 도입함과 함께 상부 전극으로서 기능하는 가스 도입 수단과, 상기 가스 도입 수단에 상기 소정의 가스를 공급하는 가스 공급 수단과, 상기 탑재대와 상기 가스 도입 수단의 사이에 플라즈마를 형성하는 플라즈마 형성 수단과, 상기 어느 하나의 특징을 갖는 성막 방법을 실시하도록 상기 각 수단을 제어하는 제어부를 구비한 것을 특징으로 하는 플라즈마 처리 장치이다.In addition, the present invention provides a plasma processing apparatus for forming a thin film on an object to be processed having an insulating layer having a recess, wherein the processing container is configured to allow vacuum evacuation, and is disposed within the processing container, A mounting table which functions as a lower electrode while mounting, a heating means for heating the object to be processed, and a gas introduction means which is arranged in the processing container and introduces a predetermined gas into the processing container and functions as an upper electrode. And a gas supply means for supplying the predetermined gas to the gas introduction means, plasma forming means for forming a plasma between the mounting table and the gas introduction means, and a film forming method having any one of the above features. And a control unit for controlling the respective means so as to be effective.

또한, 본 발명은, 오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 플라즈마 처리 장치로서, 진공 배기가 가능하게 이루어진 처리 용기와, 상기 처리 용기 내에 배치되어, 상기 피처리체를 탑재함과 함께 하부 전극으로서 기능하는 탑재대와, 상기 피처리체를 가열하는 가열 수단과, 상기 처리 용기 내에 배치되어, 당해 처리 용기 내로 소정의 가스를 도입함과 함께 상부 전극으로서 기능하는 가스 도입 수단과, 상기 가스 도입 수단에 상기 소정의 가스를 공급하는 가스 공급 수단과, 상기 탑재대와 상기 가스 도입 수단의 사이에 플라즈마를 형성하는 플라즈마 형성 수단을 구비한 플라즈마 처리 장치를 제어하여, 상기 어느 하나의 특징을 갖는 성막 방법을 실시하는 컴퓨터 판독 가능한 프로그램을 기억하는 것을 특징으로 하는 기억 매체이다.
Moreover, this invention is a plasma processing apparatus which forms a thin film with respect to the to-be-processed object in which the insulating layer which has a recessed part is formed in the surface, The process container which enabled vacuum exhaust, and the said to-be-processed object are mounted, A mounting table that functions as a lower electrode, a heating means for heating the object to be processed, a gas introduction means disposed in the processing container, introducing a predetermined gas into the processing container, and functioning as an upper electrode; And a plasma processing apparatus including gas supply means for supplying the predetermined gas to the gas introduction means, and plasma forming means for forming a plasma between the mounting table and the gas introduction means. And store a computer readable program for performing the film forming method having the characteristics. Is a storage medium.

도 1은 본 발명 방법을 실시하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이다.
도 2(a)는 본 발명 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이다.
도 2(b)는 본 발명 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이다.
도 2(c)는 본 발명 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이다.
도 2(d)는 본 발명 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이다.
도 2(e)는 본 발명 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이다.
도 3은 본 발명 방법의 바람직한 한 실시 형태를 나타내는 흐름도이다.
도 4는 플라즈마 질화 처리가 행해지지 않은 TiN막과 플라즈마 질화 처리가 행해진 TiN막의 배리어성의 평가에 대하여 설명하는 도표이다.
도 5는 종래의 성막 방법인 열 CVD법이나 SFD법으로 성막된 TiN막에 대하여 플라즈마리스의 어닐링 처리를 실시했을 때의 배리어성의 평가에 대하여 설명하는 도표이다.
도 6은 플라즈마 질화 시간과, 당해 플라즈마 질화 처리의 전후에 있어서의 시트 저항(Rs)의 증가 포인트율의 관계를 나타내는 그래프이다.
도 7은 플라즈마 질화 시간과, 막의 시트 저항(Rs)의 관계를 나타내는 그래프이다.
도 8(a)는 반도체 웨이퍼의 표면의 오목부의 매립시의 성막 방법을 나타내는 공정도이다.
도 8(b)는 반도체 웨이퍼의 표면의 오목부의 매립시의 성막 방법을 나타내는 공정도이다.
도 8(c)는 반도체 웨이퍼의 표면의 오목부의 매립시의 성막 방법을 나타내는 공정도이다.BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic block diagram which shows an example of the plasma processing apparatus which implements the method of this invention.
Fig. 2 (a) is a process diagram showing each step of the preferred embodiment of the method of the present invention.
FIG.2 (b) is process drawing which shows each process of one preferable embodiment of the method of this invention.
Fig. 2 (c) is a process diagram showing each step of the preferred embodiment of the method of the present invention.
Fig. 2 (d) is a process diagram showing each step of the preferred embodiment of the method of the present invention.
Fig. 2 (e) is a process diagram showing each step of the preferred embodiment of the method of the present invention.
3 is a flowchart showing one preferred embodiment of the method of the present invention.
4 is a chart for explaining evaluation of barrier properties between a TiN film not subjected to plasma nitridation treatment and a TiN film subjected to plasma nitridation treatment.
FIG. 5 is a chart for explaining evaluation of barrier property when a plasmaless annealing treatment is performed on a TiN film formed by a thermal CVD method or an SFD method, which is a conventional film forming method.
FIG. 6 is a graph showing the relationship between the plasma nitridation time and the increasing point ratio of the sheet resistance Rs before and after the plasma nitridation treatment.
7 is a graph showing the relationship between plasma nitride time and sheet resistance Rs of a film.
Fig. 8A is a flowchart showing a film formation method when embedding recesses on the surface of a semiconductor wafer.
FIG.8 (b) is process drawing which shows the film-forming method at the time of embedding of the recessed part of the surface of a semiconductor wafer.
Fig. 8C is a process diagram showing the film formation method at the time of embedding the concave portion on the surface of the semiconductor wafer.

이하에, 본 발명에 따른 성막 방법 및 플라즈마 처리 장치의 바람직한 한 실시 형태를, 첨부 도면에 근거하여 상술한다. 도 1은 본 발명 방법을 실시하는 플라즈마 처리 장치의 일례를 나타내는 개략 구성도이며, 도 2(a)~도 2(e)는 본 발명의 성막 방법의 바람직한 한 실시 형태의 각 공정을 나타내는 공정도이며, 도 3은 본 발명의 성막 방법의 바람직한 한 실시 형태를 나타내는 흐름도이다.EMBODIMENT OF THE INVENTION Below, preferable embodiment of the film-forming method and plasma processing apparatus which concern on this invention is described in detail based on an accompanying drawing. BRIEF DESCRIPTION OF THE DRAWINGS It is a schematic block diagram which shows an example of the plasma processing apparatus which implements the method of this invention, and FIG.2 (a)-FIG.2 (e) are process charts which show each process of one preferable embodiment of the film-forming method of this invention. 3 is a flowchart showing one preferred embodiment of the film forming method of the present invention.

도시하는 바와 같이, 본 실시 형태의 플라즈마 처리 장치(20)는, 예컨대 알루미늄, 알루미늄 합금, 스테인리스스틸 등에 의해 원통체 형상으로 성형된 처리 용기(22)를 갖고 있다. 이 처리 용기(22)는 접지되어 있다. 처리 용기(22)의 바닥부(24)에는, 용기 내의 분위기를 배출하기 위한 배기구(26)가 마련되어 있다. 이 배기구(26)에, 진공 배기계(28)가 접속되어 있다. 진공 배기계(28)는, 상기 배기구(26)에 접속된 배기 통로(29)를 갖고 있고, 이 배기 통로(29)에, 그 상류측으로부터 하류측을 향해 압력 조정을 행하기 위해 밸브의 열리는 정도를 조정 가능하게 이루어진 압력 조정 밸브(30) 및 진공 펌프(32)가 순차적으로 마련되어 있다. 이에 의해, 처리 용기(22) 내를 그 바닥부로부터 균일하게 진공 흡인할 수 있도록 되어 있다.As shown, the plasma processing apparatus 20 of this embodiment has the processing container 22 shape | molded to cylindrical shape by aluminum, aluminum alloy, stainless steel, etc., for example. This processing container 22 is grounded. The bottom part 24 of the processing container 22 is provided with the exhaust port 26 for discharging the atmosphere in a container. The vacuum exhaust system 28 is connected to this exhaust port 26. The vacuum exhaust system 28 has an exhaust passage 29 connected to the exhaust port 26, and the degree of opening of the valve in this exhaust passage 29 to adjust the pressure from the upstream side to the downstream side. The pressure regulating valve 30 and the vacuum pump 32 which are made to be able to adjust are provided sequentially. Thereby, the inside of the processing container 22 can be vacuum-sucked uniformly from the bottom part.

처리 용기(22) 내에는, 도전성 재료로 이루어지는 지주(34)를 사이에 두고, 원판 형상의 탑재대(36)가 마련되어 있다. 당해 탑재대(36)상에, 피처리체로서 예컨대 실리콘 기판 등의 반도체 웨이퍼 W가 탑재되게 되어 있다. 구체적으로는, 탑재대(36)는, AlN 등의 세라믹으로 이루어지고, 그 표면이 도전성 재료에 의해 코팅되어 있고, 플라즈마용 전극의 한쪽인 하부 전극을 겸한다. 이 하부 전극은 접지되어 있다. 탑재대(36)에는, 예컨대 직경이 300㎜인 반도체 웨이퍼 W가 탑재되게 되어 있다. 또, 하부 전극으로서, 탑재대(36) 내에 예컨대 그물망 형상의 도전성 부재가 매립되는 경우도 있다.In the processing container 22, a disk-shaped mounting table 36 is provided with a strut 34 made of a conductive material interposed therebetween. On the mounting table 36, semiconductor wafers W, such as a silicon substrate, are mounted as a to-be-processed object. Specifically, the mounting table 36 is made of ceramic such as AlN, the surface of which is coated with a conductive material, and serves as a lower electrode which is one side of the electrode for plasma. This lower electrode is grounded. The mounting table 36 is mounted with, for example, a semiconductor wafer W having a diameter of 300 mm. As the lower electrode, for example, a mesh-shaped conductive member may be embedded in the mounting table 36.

탑재대(36) 내에는, 예컨대 저항 가열 히터 등으로 이루어지는 가열 수단(38)이 매립되어 있고, 반도체 웨이퍼 W를 가열함과 함께, 이것을 소망하는 온도로 유지할 수 있게 되어 있다. 또한, 탑재대(36)에는, 반도체 웨이퍼 W의 주변부를 가압하여 이것을 탑재대(36)상에 고정하는 도시하지 않는 클램프링이나, 반도체 웨이퍼 W의 반입ㆍ반출시에 반도체 웨이퍼 W를 밀어 올려 승강시키는 도시하지 않는 리프터핀이 마련되어 있다.In the mounting table 36, for example, a heating means 38 made of a resistance heating heater or the like is embedded, and the semiconductor wafer W is heated, and this can be maintained at a desired temperature. In addition, the mounting table 36 pushes up and lifts the semiconductor wafer W up and down when the peripheral portion of the semiconductor wafer W is pressed to fix it on the mounting table 36, or when the semiconductor wafer W is loaded or unloaded. A lifter pin (not shown) is provided.

처리 용기(22)의 천정부에는, 플라즈마용 전극의 다른 쪽인 상부 전극을 겸하는 가스 도입 수단으로서의 샤워 헤드(40)가 마련되어 있다. 이 샤워 헤드(40)는, 천정판(42)과 일체적으로 형성되어 있다. 이 천정판(42)의 주변부는, 용기 측벽의 상단부에 대하여, 절연재(44)를 사이에 두고 기밀하게 설치되어 있다. 이 샤워 헤드(40)는, 예컨대 알루미늄이나 알루미늄 합금 등의 도전 재료에 의해 형성되어 있다.The ceiling of the processing container 22 is provided with a shower head 40 as gas introduction means that also serves as an upper electrode that is the other of the plasma electrodes. This shower head 40 is formed integrally with the ceiling plate 42. The periphery of this ceiling plate 42 is provided to be airtight with the insulating material 44 interposed with respect to the upper end of the container side wall. The shower head 40 is made of a conductive material such as aluminum or an aluminum alloy, for example.

이 샤워 헤드(40)는, 원형으로 형성되어, 상기 탑재대(36)의 상면의 대략 전면을 덮도록 대향시켜 마련되어 있고, 탑재대(36)와의 사이에 처리 공간 S를 형성하고 있다. 이 샤워 헤드(40)는, 처리 공간 S에 각종 가스를 샤워 형상으로 도입하는 것이며, 샤워 헤드(40)의 하면의 분사면에는 가스를 분사하기 위한 다수의 분사 구멍(46)이 형성되어 있다.The shower head 40 is formed in a circular shape and is disposed to face the entire surface of the upper surface of the mounting table 36 so as to face each other, and forms a processing space S between the mounting table 36. The shower head 40 introduces various gases into the processing space S in a shower shape, and a plurality of injection holes 46 for injecting gas are formed in the spray surface on the lower surface of the shower head 40.

그리고, 이 샤워 헤드(40)의 상부에는, 당해 헤드 내에 가스를 도입하는 가스 도입 포트(48)가 마련되어 있고, 이 가스 도입 포트(48)에는, 각종 가스를 공급하는 가스 공급 수단(50)이 설치되어 있다. 이 가스 공급 수단(50)은, 상기 가스 도입 포트(48)에 접속되어 있는 공급 통로(52)를 갖고 있다.And the upper part of this shower head 40 is provided with the gas introduction port 48 which introduces gas in the said head, The gas introduction port 48 has the gas supply means 50 which supplies various gases. It is installed. The gas supply means 50 has a supply passage 52 connected to the gas introduction port 48.

이 공급 통로(52)에는, 복수의 분기관(54)이 접속되어 있고, 각 분기관(54)에는, 성막용 원료 가스로서, 예컨대 TiCl4 가스를 저류하는 TiCl4 가스원(56), H2 가스를 저류하는 H2 가스원(58), 플라즈마 가스로서 예컨대 Ar 가스를 저류하는 Ar 가스원(60), 질화 가스로서 예컨대 암모니아를 저류하는 NH3 가스원(62) 및 퍼지 가스 등으로서 예컨대 N2 가스를 저류하는 N2 가스원(64)이 각각 접속되어 있다. 그리고, 각 가스의 유량은, 각각의 분기관(54)에 마련된 예컨대 매스플로컨트롤러와 같은 유량 제어기(66)에 의해 제어된다. 또한, 각 분기관(54)의 유량 제어기(66)의 상류측과 하류측에는, 필요에 따라 상기 각 가스의 공급 및 공급 정지를 행하는 개폐 밸브(68)기 마련되어 있다.A plurality of branch pipes 54 are connected to the supply passage 52, and each of the branch pipes 54 is a TiCl 4 gas source 56, H which stores, for example, TiCl 4 gas as a raw material gas for film formation. As an H 2 gas source 58 for storing 2 gases, an Ar gas source 60 for storing Ar gas, for example an NH 3 gas source 62 for storing ammonia as a nitride gas, a purge gas, etc. N 2 gas sources 64 that store N 2 gas are connected, respectively. The flow rate of each gas is controlled by a flow rate controller 66 such as, for example, a mass flow controller provided in each branch pipe 54. In addition, on the upstream side and the downstream side of the flow rate controller 66 of each branch pipe 54, the opening-closing valve 68 which supplies and stops supply of each said gas as needed is provided.

또, 여기서는, 각 가스를 하나의 공급 통로(52)에 의해 혼합 상태로 공급하는 경우를 나타내고 있지만, 이것에 한정되지 않는다. 일부의 가스 혹은 모든 가스를 개별적으로 다른 공급 통로 내에 공급하여, 샤워 헤드(40) 내에서 혼합시킨다고 하는 형태도 채용될 수 있다. 또한, 공급하는 가스 종류에 따라서는, 공급 통로(52) 내나 샤워 헤드(40) 내에서 혼합시키지 않고서, 각 가스를 처리 공간 S에서 혼합시키는(이른바 포스트믹스) 가스 반송 형태가 이용된다.In addition, although the case where each gas is supplied in the mixed state by the one supply passage 52 is shown here, it is not limited to this. Some or all of the gases may be individually supplied into other supply passages and mixed in the shower head 40. In addition, depending on the kind of gas to be supplied, a gas conveyance mode in which each gas is mixed (so-called postmix) in the processing space S without mixing in the supply passage 52 or the shower head 40 is used.

또한, 처리 용기(22) 내에서의 상기 샤워 헤드(40)의 외주와 처리 용기(22)의 내벽의 사이에는, 예컨대 석영 등으로 이루어지는 링 형상의 절연 부재(69)가 마련되고, 그 하면은 샤워 헤드(40)의 분사면과 동일 수평 레벨로 설정되어 있다. 이에 의해, 플라즈마(후술한다)가 편재하지 않도록 되어 있다. 또한, 상기 샤워 헤드(40)의 상면측에는, 헤드 가열 히터(72)가 마련되어 있어, 샤워 헤드(40)를 소망하는 온도로 조정할 수 있게 되어 있다.In addition, a ring-shaped insulating member 69 made of, for example, quartz is provided between the outer circumference of the shower head 40 in the processing container 22 and the inner wall of the processing container 22, and the lower surface thereof is It is set to the same horizontal level as the injection surface of the shower head 40. FIG. As a result, the plasma (to be described later) is not ubiquitous. Moreover, the head heating heater 72 is provided in the upper surface side of the said shower head 40, and the shower head 40 can be adjusted to desired temperature.

또한, 이 처리 용기(22)는, 탑재대(36)와 샤워 헤드(40)의 사이의 처리 공간 S에 플라즈마를 형성하는 플라즈마 형성 수단(74)을 갖고 있다. 구체적으로는, 플라즈마 형성 수단(74)은, 상기 샤워 헤드(40)의 상부에 접속된 리드선(76)을 갖고 있고, 이 리드선(76)에, 도중에 매칭 회로(78)를 사이에 두고 예컨대 450㎑의 플라즈마 발생용 전원인 고주파 전원(70)이 접속되어 있다. 여기서, 이 고주파 전원(70)에 있어 서는, 임의의 크기의 전력을 출력할 수 있도록, 출력 전력이 가변으로 되어 있다.Moreover, this processing container 22 has plasma forming means 74 which forms a plasma in the processing space S between the mounting table 36 and the shower head 40. Specifically, the plasma forming means 74 has a lead wire 76 connected to the upper portion of the shower head 40, and the lead wire 76 has a matching circuit 78 interposed therebetween, for example, 450. A high frequency power supply 70, which is a power supply for generating plasma, is connected. Here, in this high frequency power supply 70, the output power is variable so that the power of arbitrary magnitude can be output.

그 밖에, 처리 용기(22)의 측벽에는, 반도체 웨이퍼 W의 반입ㆍ반출시에 기밀하게 개폐 가능하게 이루어진 게이트 밸브(80)가 마련되어 있다.In addition, the sidewall of the processing container 22 is provided with the gate valve 80 which can be opened and closed airtightly at the time of carrying in / out of the semiconductor wafer W. As shown in FIG.

그리고, 플라즈마 처리 장치(20)의 전체의 동작을 제어하기 위해, 예컨대 컴퓨터 등으로 이루어지는 제어부(82)가 마련되어 있다. 제어부(82)는, 예컨대, 프로세스 압력, 프로세스 온도, 각 가스의 공급량의 제어를 위한 지시, 고주파 전력의 온ㆍ오프를 포함한 공급 전력의 지시 등을 행하도록 되어 있다. 그리고, 제어부(82)는, 상기 제어에 필요한 컴퓨터 프로그램을 기억하는 기억 매체(84)를 갖고 있다. 이 기억 매체(84)는, 예컨대 플렉시블디스크, CD(Compact Disc), 하드디스크, 플래시메모리 혹은 DVD 등으로 이루어진다.And the control part 82 which consists of a computer etc. is provided in order to control the operation | movement of the whole of the plasma processing apparatus 20, for example. The control unit 82 is configured to, for example, give an instruction for controlling the process pressure, the process temperature, the supply amount of each gas, and an instruction for supply power including on and off of high frequency power. And the control part 82 has the storage medium 84 which stores the computer program required for the said control. This storage medium 84 is made of, for example, a flexible disk, a CD (Compact Disc), a hard disk, a flash memory or a DVD.

[성막 방법의 설명][Description of Film Formation Method]

다음으로, 이상과 같이 구성된 플라즈마 처리 장치를 이용하여 행해지는 본 발명의 성막 방법의 한 실시 형태에 대하여, 도 1~도 3을 참조하여 설명한다. 여기서는, 플라즈마 처리 방법의 일례로서, Ti막 및 TiN막을 성막하고, 그 후에 질화 처리하는 경우를 설명한다.Next, one Embodiment of the film-forming method of this invention performed using the plasma processing apparatus comprised as mentioned above is demonstrated with reference to FIGS. Here, as an example of the plasma processing method, a case where a Ti film and a TiN film are formed and then nitrided is described.

우선, 처리 용기(22) 내에, 개방된 게이트 밸브(80)를 통해, 예컨대 직경이 300㎜인 반도체 웨이퍼 W가 반입된다. 당해 반도체 웨이퍼 W가, 탑재대(36)상에 탑재된 후, 처리 용기(22) 내가 밀폐된다. 이 반도체 웨이퍼 W의 표면은, 도 2(a)에 나타내는 것처럼 되어 있다. 도 2(a)에 나타내는 구조는, 도 8(a)에 나타낸 구조와 같다.First, the semiconductor wafer W having a diameter of, for example, 300 mm is loaded into the processing container 22 through an open gate valve 80. After the semiconductor wafer W is mounted on the mounting table 36, the inside of the processing container 22 is sealed. The surface of this semiconductor wafer W is as shown to Fig.2 (a). The structure shown in FIG. 2A is the same as the structure shown in FIG. 8A.

즉, 반도체 웨이퍼 W의 표면에, 예컨대 배선층 등이 되는 도전층(2)이 형성되어 있고, 이 도전층(2)을 덮도록 하여, 반도체 웨이퍼 W의 표면 전체에, 예컨대 SiO2막 등으로 이루어지는 절연층(4)이 소정의 두께로 형성되어 있다. 도전층(2)은, 예컨대 불순물이 도핑된 실리콘층으로 이루어지고, 구체적으로는, 트랜지스터나 콘덴서 등의 전극 등에 대응하는 경우도 있다. 특히 트랜지스터에 대한 콘택트의 경우에는, NiSi(니켈실리사이드) 등에 의해 형성된다.That is, the surface of the semiconductor wafer W, for example, the conductive layer (2) which include a wiring layer is formed, and so as to cover the conductive layer 2, consisting of the entire surface of the semiconductor wafer W, for example, SiO 2 film or the like The insulating layer 4 is formed in predetermined thickness. The conductive layer 2 is made of, for example, a silicon layer doped with impurities, and may specifically correspond to an electrode such as a transistor or a capacitor. In particular, in the case of a contact to a transistor, it is formed by NiSi (nickel silicide) or the like.

그리고, 상기 절연층(4)에, 상기 도전층(2)에 대하여 전기적 콘택트를 도모하기 위한 스루홀이나 비아홀 등의 콘택트용 오목부(6)가 형성되어 있다. 오목부(6)의 내경(오목부(6)가 홈인 경우는 폭)은, 예컨대 50㎚ 이하이다(오목부(6)로서, 가늘고 긴 트렌치(홈)를 형성하는 경우도 있다). 이 오목부(6)의 바닥부에서, 도전층(2)의 표면이 노출된 상태로 되어 있다. 그리고, 이 오목부(6) 내의 바닥면 및 측면을 포함한 반도체 웨이퍼 W의 표면 전체에, 즉, 절연층(4)의 상면 전체에, 전술한 기능을 갖는 배리어층이 형성된다.In the insulating layer 4, contact recesses 6, such as through holes and via holes, are formed for the electrical contact with the conductive layer 2. As shown in FIG. The inner diameter of the recess 6 (the width when the recess 6 is a groove) is, for example, 50 nm or less (as the recess 6, an elongated trench (groove) may be formed). At the bottom of the recess 6, the surface of the conductive layer 2 is exposed. And the barrier layer which has the above-mentioned function is formed in the whole surface of the semiconductor wafer W including the bottom surface and the side surface in this recessed part 6, ie, the whole upper surface of the insulating layer 4. As shown in FIG.

<Ti막의 성막><Ti film deposition>

전술한 바와 같이, 반도체 웨이퍼 W를 반입한 후에 처리 용기(22) 내를 밀폐했다면, Ti막의 성막이 행해진다(도 3의 S1). 우선, 가스 공급 수단(50)으로부터, 원료 가스인 TiCl4 가스와, 환원 가스인 H2 가스와, 플라즈마용 가스인 Ar 가스가, 각각 가스 도입 수단인 샤워 헤드(40)에 소정의 유량으로 흘려짐과 함께, 이들 각 가스가 샤워 헤드(40)로부터 처리 용기(22) 내에 도입되고, 또한, 진공 배기계(28)의 진공 펌프(32)에 의해 처리 용기(22) 내가 진공 흡인되어, 소정의 압력이 유지된다.As described above, if the inside of the processing container 22 is sealed after the semiconductor wafer W is loaded in, the Ti film is formed (S1 in FIG. 3). First, TiCl 4 gas, which is a source gas, H 2 gas, which is a reducing gas, and Ar gas, which is a gas for plasma, flow from the gas supply means 50 to the shower head 40, which is a gas introduction means, at a predetermined flow rate, respectively. Each of these gases is introduced into the processing container 22 from the shower head 40 together with the load, and the inside of the processing container 22 is vacuum sucked by the vacuum pump 32 of the vacuum exhaust system 28, and a predetermined Pressure is maintained.

이와 동시에, 플라즈마 형성 수단(74)의 고주파 전원(70)에서, 450㎑의 고주파가 상부 전극인 샤워 헤드(40)에 인가되고, 샤워 헤드(40)와 하부 전극으로서의 탑재대(36)의 사이에 고주파 전계가 가해진다(전력 투입된다). 이에 의해, Ar 가스가 플라즈마화되어, TiCl4 가스와 H2 가스의 환원 반응이 추진되어, 반도체 웨이퍼 W의 표면에 도 2(b)에 나타내는 바와 같이 박막으로서의 Ti막(8)이 플라즈마 CVD(Chemical Vapor Deposition)법에 의해서 성막된다. 반도체 웨이퍼 W의 온도는, 탑재대(36)에 매립된 저항 가열 히터로 이루어지는 가열 수단(38)에 의해, 소정의 온도로 가열 유지된다. 이러한 형태에 의해, 반도체 웨이퍼 W의 상면뿐만 아니라, 오목부(6) 내의 바닥면이나 측면에도 Ti막(8)이 퇴적된다.At the same time, in the high frequency power supply 70 of the plasma forming means 74, a high frequency of 450 Hz is applied to the shower head 40 which is the upper electrode, and is placed between the shower head 40 and the mounting table 36 as the lower electrode. A high frequency electric field is applied (power input). As a result, the Ar gas is converted into plasma, and the reduction reaction of the TiCl 4 gas and the H 2 gas is promoted, and as shown in FIG. 2 (b) on the surface of the semiconductor wafer W, the Ti film 8 as a thin film is subjected to plasma CVD ( It is formed by a chemical vapor deposition method. The temperature of the semiconductor wafer W is heated and maintained at a predetermined temperature by a heating means 38 made of a resistance heating heater embedded in the mounting table 36. With this configuration, the Ti film 8 is deposited not only on the upper surface of the semiconductor wafer W, but also on the bottom surface and side surfaces of the recess 6.

여기서의 프로세스의 조건은, 예컨대, 반도체 웨이퍼 W의 온도가, 예컨대 400~700℃ 정도, 프로세스 압력이, 667㎩(≒5Torr) 정도이다. 또한, 가스 유량에 관해서는, TiCl4 가스는, 6.7~12sccm 정도, H2 가스는, 1600sccm 정도, Ar 가스는, 800~4000sccm 정도이다. 또한, 프로세스 시간은, 30~50sec 정도이고, 얻어지는 Ti막의 막 두께는, 10㎚ 정도이다. 또한, 플라즈마 발생용 전원(70)에서 공급되는 전력은, 예컨대 800와트이다.The process conditions here are, for example, the temperature of the semiconductor wafer W is, for example, about 400 to 700 ° C., and the process pressure is about 667 kPa (㎩5 Torr). In addition, regarding the gas flow rate, the TiCl 4 gas is about 6.7 to 12 sccm, the H 2 gas is about 1600 sccm, and the Ar gas is about 800 to 4000 sccm. In addition, the process time is about 30 to 50 sec, and the film thickness of the Ti film obtained is about 10 nm. In addition, the electric power supplied from the plasma generation power supply 70 is 800 watts, for example.

또, 필요하면, 동일한 처리 용기(22) 내에서, 상기 Ti막(8)에 대하여 질화 가스인 NH3 가스와 N2 가스의 존재 하에서 Ar 가스를 가하여 플라즈마를 일으켜, 플라즈마 질화 처리(타이타늄막 질화 처리)를 실시하더라도 좋다.If necessary, in the same processing container 22, Ar gas is added to the Ti film 8 in the presence of NH 3 gas and N 2 gas, which is a nitriding gas, to generate plasma, thereby performing plasma nitridation treatment (titanium film nitriding). Processing) may be performed.

<플라즈마 TiN 성막(박막 성막 공정)><Plasma TiN film formation (thin film formation process)>

이상과 같이 하여 Ti막(8)의 성막 처리가 행해졌다면, 다음으로, 플라즈마를 이용하여 TiN막(질화타이타늄막)으로 이루어지는 박막을 형성하는 박막 성막 공정이 행해진다(S2). 이 박막 성막 공정은, 같은 처리 용기(22) 내에서, 상기 공정에 이어 연속적으로 행해진다.If the film formation process of the Ti film 8 was performed as mentioned above, next, the thin film film forming process of forming the thin film which consists of a TiN film (titanium nitride film) using a plasma is performed (S2). This thin film formation process is performed continuously in the same process container 22 following the said process.

우선, 원료 가스인 TiCl4 가스와, N2 가스와, 환원 가스인 H2 가스와, 플라즈마용 가스인 Ar 가스가, 각각 샤워 헤드(40)에서 처리 용기(22) 내에 소정의 유량으로 도입되고, 또한, 처리 용기(22) 내가 진공 펌프(32)로 진공 흡인되어, 처리 용기(22) 내가 소정의 압력으로 유지된다.First, TiCl 4 gas, which is a source gas, N 2 gas, H 2 gas, which is a reducing gas, and Ar gas, which is a gas for plasma, are introduced into the processing container 22 at a predetermined flow rate from the shower head 40, respectively. In addition, the inside of the processing container 22 is vacuum- suctioned by the vacuum pump 32, and the inside of the processing container 22 is maintained at a predetermined pressure.

이와 동시에, 샤워 헤드(40)와 탑재대(36)의 사이에 고주파 전력이 인가되어 Ar 가스의 플라즈마가 생성되고, TiCl4 가스와 N2 가스가 반응하여, 도 2(c)에 나타내는 바와 같이, TiN막(10)으로 이루어지는 박막이 플라즈마 CVD법에 의해 형성된다. 이때, 반도체 웨이퍼 W는, 저항 가열 히터로 이루어지는 가열 수단(38)에 의해 소정의 온도로 가열 유지되어 있다.At the same time, high frequency power is applied between the shower head 40 and the mounting table 36 to generate an Ar gas plasma, and the TiCl 4 gas and the N 2 gas react with each other, as shown in FIG. 2 (c). The thin film made of the TiN film 10 is formed by the plasma CVD method. At this time, the semiconductor wafer W is heated and maintained at a predetermined temperature by the heating means 38 made of a resistance heating heater.

이에 의해, 반도체 웨이퍼 W의 상면뿐만 아니라, 오목부(6) 내의 바닥면이나 측면에도 TiN막(10)이 퇴적된다. 이 경우, 통상의 열 CVD법보다 성막의 지향성이 높은 플라즈마 CVD법에 의해 TiN막(10)이 성막되기 때문에, 종래에 있어서 일반적으로 행해지고 있는 열 CVD법에 의한 성막의 경우와 비교하여, 오목부(6) 내의 바닥부에는 충분한 두께로 박막이 퇴적되는 한편, 오목부(6) 내의 측면에는 박막이 퇴적되기 어려워 매우 얇은 TiN막(10)이 형성되게 된다.As a result, the TiN film 10 is deposited not only on the upper surface of the semiconductor wafer W, but also on the bottom surface and the side surface of the recess 6. In this case, since the TiN film 10 is formed by the plasma CVD method which has higher directivity of film formation than the usual thermal CVD method, the concave portion is compared with the case of film formation by the thermal CVD method which is generally performed in the past. A thin film is deposited to a sufficient thickness at the bottom of 6, whereas a thin film is hard to be deposited on the side surface of the recess 6, so that a very thin TiN film 10 is formed.

이때의 프로세스 조건은, 프로세스 압력이, 예컨대 300~800㎩의 범위 내이며, 프로세스 온도가, 예컨대 400~700℃의 범위 내이다. 또한, 각 가스의 유량은, TiCl4 가스가 예컨대 4~20sccm의 범위 내, Ar 가스가 예컨대 500~2000sccm의 범위 내, H2 가스가 예컨대 500~5000sccm의 범위 내, N2 가스가 예컨대 10~1000sccm의 범위 내이다. 또한 TiCl4 가스와 N2 가스의 분압은, TiCl4 가스 분압이 예컨대 0.3~6.0㎩의 범위 내, N2 가스 분압이 예컨대 1~150㎩의 범위 내이다. 그리고, 인가되는 고주파 전력은, 예컨대 400~1000W(와트)의 범위 내이다. 여기서는, 예컨대 오목부(6)의 바닥부에 퇴적되는 TiN막(10)의 두께가, 예컨대 2~10㎚의 범위 내가 되도록, 프로세스 시간이 설정된다.The process conditions at this time have a process pressure in the range of 300-800 Pa, for example, and a process temperature exists in the range of 400-700 degreeC, for example. In addition, the flow rate of each gas is such that TiCl 4 gas is in the range of 4-20 sccm, for example, Ar gas is in the range of 500-2000 sccm, H 2 gas is in the range of 500-5000 sccm, for example, N 2 gas is 10-, for example. It is in the range of 1000 sccm. In addition, the partial pressure of the TiCl 4 gas and the N 2 gas has a TiCl 4 gas partial pressure in the range of 0.3 to 6.0 kPa, for example, and a N 2 gas partial pressure in the range of 1 to 150 kPa. And the high frequency electric power applied is in the range of 400-1000W (watt), for example. Here, for example, the process time is set so that the thickness of the TiN film 10 deposited on the bottom of the recess 6 is within a range of, for example, 2 to 10 nm.

<질화 공정>Nitriding Process

이상과 같이 하여 TiN막(10)의 성막 처리가 행해졌다면, 다음으로, 본 발명의 특징인 플라즈마를 이용한 질화 공정이 행해진다(S3). 이 질화 공정은, 같은 처리 용기(22) 내에서, 상기 전공정에 이어 연속적으로 행해진다.If the film formation process of the TiN film 10 was performed as mentioned above, the nitriding process using the plasma which is the characteristic of this invention is performed next (S3). This nitriding process is performed continuously in the same process container 22 following the said previous process.

우선, 환원 가스인 H2 가스와, 플라즈마용 가스인 Ar 가스와, 질화 가스인 NH3 가스가, 샤워 헤드(40)에서 처리 용기(22) 내에 각각 소정의 유량으로 도입되고, 또한, 진공 펌프(32)로 진공 흡인되어, 소정의 압력이 유지된다. 이와 동시에, 샤워 헤드(40)와 탑재대(36)의 사이에 고주파 전력이 인가되고, Ar 가스의 플라즈마가 생성되어, NH3 가스의 활성종이 만들어진다. 이 활성종(NH3*)에 의해, 상기 TiN막(10)에 대하여, 도 2(d)에 나타내는 질화 처리가 실시된다.First, H 2 gas, which is a reducing gas, Ar gas, which is a gas for plasma, and NH 3 gas, which is a nitride gas, are introduced into the processing container 22 at a predetermined flow rate from the shower head 40, and a vacuum pump is further introduced. Vacuum suctioned to 32 maintains a predetermined pressure. At the same time, the high-frequency power is applied between the shower head 40 and the mounting table 36, a plasma of Ar gas is created, and is made active species of NH 3 gas. By this active species (NH 3 *), the nitriding treatment shown in Fig. 2 (d) is performed on the TiN film 10.

이에 의해, TiN막(10)의 질화가 적절히 이루어져, 막질이 개선됨과 함께 안정화된다. 이에 의해, 후술하는 바와 같이, 배리어성이 향상됨과 함께 비저항도 감소되게 된다.As a result, the TiN film 10 is properly nitrided, whereby the film quality is improved and stabilized. As a result, as described later, the barrier property is improved and the specific resistance is also reduced.

이때의 프로세스 조건은, 프로세스 압력이, 후술하는 바와 같이 400~667㎩의 범위 내이며, 프로세스 온도가, 예컨대 400~700℃의 범위 내이다. 또한, 각 가스의 유량은, Ar 가스가 예컨대 500~2000sccm의 범위 내이며, H2 가스가 예컨대 500~5000sccm의 범위 내이며, NH3 가스가 예컨대 100~2000sccm의 범위 내이다. 또한, NH3 가스의 분압은, 예컨대 44~308㎩의 범위 내이다. 그리고, 인가되는 고주파 전력은, 예컨대 400~1000W(와트)의 범위 내이다.In the process conditions at this time, process pressure exists in the range of 400-667 kPa as mentioned later, and process temperature exists in the range of 400-700 degreeC, for example. In addition, the flow rate of each gas, and Ar gas is in a range of for example 500 ~ 2000sccm, and H 2 gas in the range of for example 500 ~ 5000sccm, NH 3 gas is within the range of for example 100 ~ 2000sccm. Further, the partial pressure of NH 3 gas, for example in the range of 44 ~ 308㎩. And the high frequency electric power applied is in the range of 400-1000W (watt), for example.

또한, 이 질화 처리의 프로세스 시간은, 후술하는 바와 같이, 5~60sec의 범위 내, 바람직하게는 10~40sec의 범위 내, 보다 바람직하게는 15~30sec의 범위 내이다. 이 프로세스 시간이 5sec보다 짧은 경우에는, 질화 처리의 효과가 불충분하여, 배리어성이 불충분하게 될 뿐만 아니라 비저항도 높아져 바람직하지 않다. 한편, 프로세스 시간이 60sec보다 긴 경우에는, 질화가 과도하게 행하여져버려, 역시 배리어성이 불충분하게 될 뿐만 아니라 비저항도 높아져 바람직하지 않다. Ti막(8)과 플라즈마 질화 처리된 TiN막(10)으로 이루어지는 막질 특성은, 양호한 배리어층(12)으로서 적합하다.In addition, the process time of this nitriding treatment is in the range of 5 to 60 sec, preferably in the range of 10 to 40 sec, more preferably in the range of 15 to 30 sec, as described later. If the process time is shorter than 5 sec, the effect of nitriding treatment is insufficient, not only the barrier property is insufficient, but also the specific resistance is high, which is not preferable. On the other hand, when the process time is longer than 60 sec, nitriding is excessively performed, and also the barrier property is insufficient, and the specific resistance is also high, which is not preferable. The film quality consisting of the Ti film 8 and the plasma nitrided TiN film 10 is suitable as a good barrier layer 12.

<매립 공정>Landfill Process

이상과 같이 하여 TiN막의 질화 공정이 행해졌다면, 다음으로, 반도체 웨이퍼 W가 처리 용기(22) 내에서 반출되어, 매립 공정이 행해진다(S4). 이 매립 공정에서는, 예컨대 다른 성막 장치에 의해, 상기 오목부(6) 내를 포함하는 반도체 웨이퍼 W의 표면에 도전성 재료의 성막이 행해진다. 이에 의해, 도 2(e)에 나타내는 바와 같이, 상기 오목부(6) 내에 상기 도전성 재료가 매립된다(매립 공정).If the TiN film is nitrided as described above, then, the semiconductor wafer W is carried out in the processing container 22, and a buried step is performed (S4). In this embedding step, for example, a conductive material is formed on the surface of the semiconductor wafer W including the inside of the recess 6 by another film forming apparatus. Thereby, as shown in FIG.2 (e), the said electroconductive material is embedded in the said recessed part 6 (the embedding process).

이에 의해, 상기 오목부(6) 내는 도전성막(9)에 의해 매립되게 된다. 이 매립 공정에서는, 예컨대 열 CVD 처리에 의해 상기 도전성 재료로서 텅스텐막이 매립되거나, 혹은, 도금 처리에 의해 상기 도전성 재료로서 구리가 매립되거나 한다. 다만, 이 도전성 재료는, 텅스텐이나 구리에 한정되는 것이 아니다.As a result, the concave portion 6 is filled with the conductive film 9. In this embedding step, for example, a tungsten film is embedded as the conductive material by thermal CVD, or copper is embedded as the conductive material by plating. However, this conductive material is not limited to tungsten or copper.

이렇게 하여 매립 공정이 완료되었으면, 반도체 웨이퍼 W의 상면의 불필요한 도전성막(9)이 깎아내어져 제거된다. 이 제거의 방법으로서는, 예컨대 에칭 처리나 CMP(Chemical Mechanical Polishing) 등이 이용된다.When the embedding process is completed in this way, the unnecessary conductive film 9 on the upper surface of the semiconductor wafer W is scraped off and removed. As the method of this removal, an etching process, CMP (Chemical Mechanical Polishing), etc. are used, for example.

또, 상기 실시 형태에서는, TiN막(10)의 하층에 Ti막(8)이 형성되었지만, Ti막(8)을 형성하지 않고 TiN막(10)만을 형성하는 형태도 채용될 수 있다. 이 경우에는, 배리어층(12)은, TiN막(10)만의 일층 구조가 된다.In the above embodiment, although the Ti film 8 is formed under the TiN film 10, a form in which only the TiN film 10 is formed without forming the Ti film 8 can also be adopted. In this case, the barrier layer 12 has a single layer structure of only the TiN film 10.

이상과 같은 본 실시 형태에 의하면, 오목부(6)를 갖는 피처리체, 예컨대 반도체 웨이퍼 W의 표면에, 박막, 예컨대 TiN막(10)을 형성함에 있어서, 오목부(6) 내의 표면을 포함하는 피처리체의 표면에 플라즈마 CVD법을 이용하여 질화타이타늄막(TiN막)(10)의 박막을 형성하고, 당해 박막을 예컨대 NH3의 존재 하에서 플라즈마를 이용하여 질화함으로써, 전체적인 콘택트 저항을 작게 유지할 수 있는 한편, 배리어성을 현저하게 높게 할 수 있다.According to the present embodiment as described above, when the thin film, for example, the TiN film 10 is formed on the surface of the workpiece, for example, the semiconductor wafer W, having the recess 6, the surface in the recess 6 is included. A thin film of the titanium nitride film (TiN film) 10 is formed on the surface of the workpiece by plasma CVD, and the thin film is nitrided using plasma in the presence of NH 3 , for example, so that the overall contact resistance can be kept small. On the other hand, barrier property can be made remarkably high.

<플라즈마 질화 처리된 TiN막의 평가><Evaluation of Plasma Nitride Treated TiN Film>

다음으로, 상기 실시 형태에 따라 플라즈마 질화 처리된 TiN막의 평가가 행해졌다. 그 평가 결과에 대하여 설명한다.Next, evaluation of the plasma nitrided TiN film was performed according to the above embodiment. The evaluation result is demonstrated.

도 4는 플라즈마 질화 처리가 행해지지 않은 TiN막과 플라즈마 질화 처리가 행해진 TiN막의 배리어성의 평가에 대하여 설명하는 도표이다. 도 5는 종래의 성막 방법인 열 CVD법이나 SFD법으로 성막된 TiN막에 대하여 플라즈마리스의 어닐링 처리를 실시했을 때의 배리어성의 평가에 대하여 설명하는 도표이다. 도 6은 플라즈마 질화 시간과, 당해 플라즈마 질화 처리의 전후에 있어서의 시트 저항(Rs)의 증가 포인트율의 관계를 나타내는 그래프이다.4 is a chart for explaining evaluation of barrier properties between a TiN film not subjected to plasma nitridation treatment and a TiN film subjected to plasma nitridation treatment. FIG. 5 is a chart for explaining evaluation of barrier property when a plasmaless annealing treatment is performed on a TiN film formed by a thermal CVD method or an SFD method, which is a conventional film forming method. FIG. 6 is a graph showing the relationship between the plasma nitridation time and the increasing point ratio of the sheet resistance Rs before and after the plasma nitridation treatment.

여기서는, 배리어층으로서, Ti막이 형성되어 있지 않은 TiN막의 단층 구조의 평가가 행해졌다. Ti막은, 베이스와의 밀착성을 개선하는 것이므로, 당해 평가에 있어서의 배리어성은, Ti막과 TiN막으로 이루어지는 2층 구조의 배리어층의 배리어성과 대략 같은 정도인 것이라고 할 수 있다.Here, as a barrier layer, the single layer structure of the TiN film in which the Ti film was not formed was evaluated. Since a Ti film improves adhesiveness with a base, it can be said that the barrier property in the said evaluation is about the same as the barrier property of the barrier layer of the two-layer structure which consists of a Ti film and a TiN film.

평가를 위한 구체적인 실험으로서, 실리콘 기판의 위에 평가의 대상이 되는 TiN막을 플라즈마 CVD법에 의해 형성하여 배리어층으로 하고, 이 TiN막을 플라즈마 질화 처리하거나, 혹은 플라즈마 질화 처리하지 않고서, 그들 TiN막상에 스퍼터에 의해 Cu막을 형성하여 샘플로 했다. 상기 배리어층의 작성에 있어서는, 플라즈마 질화 시간을 바꾸거나, 프로세스 압력을 바꾸거나, 막 두께를 바꾸거나 하여, 실시예 1~4의 4개의 샘플을 만들었다. 그리고, 이들 샘플의 작성 직후와, 이들 샘플에 Cu의 확산을 촉진하기 위해 어닐링 처리(400℃, 10Torr의 Ar 분위기 중에서 30min)를 실시한 직후에, 박막의 시트 저항을 각각 121포인트의 부분에서 측정하여, Rs(시트 저항)의 값의 변화가 구해졌다.As a specific experiment for evaluation, a TiN film to be evaluated is formed on the silicon substrate by plasma CVD to form a barrier layer, and the TiN film is sputtered on the TiN films without plasma nitridation treatment or plasma nitridation treatment. Cu film | membrane was formed and it was set as the sample. In the preparation of the barrier layer, four samples of Examples 1 to 4 were produced by changing the plasma nitridation time, the process pressure, or the film thickness. Immediately after preparation of these samples and immediately after annealing treatment (30 min in Ar atmosphere at 400 ° C. and 10 Torr) to promote the diffusion of Cu to these samples, the sheet resistance of the thin film was measured at 121 points, respectively. The change of the value of Rs (sheet resistance) was calculated | required.

상기 어닐링 처리의 전후에 Rs값이 변화하지 않고 있는 경우는, 배리어성이 높아 양호하다고 할 수 있다. 어닐링 처리에 의해 Rs값이 상승하여 높아지고 있는 경우는, TiN막으로 이루어지는 배리어층을 사이에 두고 Si와 Cu가 반응하여버리고 있는 것을 의미하므로, 배리어성은 낮아 불량하다고 할 수 있다. 또, 구리(Cu)는 텅스텐(W)과 비교하여 열확산성이 크기 때문에, 구리를 이용한 평가에서 배리어성이 양호하면, 텅스텐에 대해서는 더욱 배리어성이 양호하다고 할 수 있다.When Rs value does not change before and after the said annealing process, it can be said that barrier property is high and favorable. When the Rs value rises and increases by annealing, it means that Si and Cu react with each other across a barrier layer made of a TiN film. Thus, the barrier property is low and poor. Moreover, since copper (Cu) has a large thermal diffusivity compared with tungsten (W), if barrier property is favorable in evaluation using copper, it can be said that barrier property is more favorable with respect to tungsten.

비교예로서, 실리콘 기판의 위에 플라즈마 CVD법에 의해 TiN막을 형성하여 배리어층으로 하고, 이것에 플라즈마 질화 처리를 실시하지 않고서 Cu 막을 형성했다. 배리어층의 작성에 있어서, 원료 가스인 TiCl4 가스의 유량을 바꾸거나, 프로세스 압력을 바꾸거나 하여, 비교예 1~3의 3개의 샘플을 만들었다. 그리고, 이들 샘플에, 400℃, 10Torr(1333㎩)의 Ar 분위기 중에서 30min의 어닐링 처리가 실시되었다. 평가의 방법은, 실시예 1~4의 경우와 같다. 즉, 어닐링 처리의 전후의 시트 저항을 측정하여, 배리어성의 평가가 행해졌다. 또, TiN막의 막 두께는, 실시예 4를 제외하고, 모두 10㎚로 설정되었다.As a comparative example, a TiN film was formed on the silicon substrate by a plasma CVD method to form a barrier layer, and a Cu film was formed without performing a plasma nitridation treatment thereon. In the preparation of the barrier layer, three samples of Comparative Examples 1 to 3 were produced by changing the flow rate of the TiCl 4 gas as the source gas or changing the process pressure. And these samples were annealed for 30min in Ar atmosphere of 400 degreeC and 10 Torr (1333kPa). The method of evaluation is the same as that of Examples 1-4. That is, sheet resistance before and after annealing treatment was measured, and barrier property was evaluated. In addition, the film thickness of the TiN film was all set to 10 nm except Example 4.

실시예 1~4의 각 프로세스 조건, 즉, 프로세스 온도, 프로세스 압력, 각 가스 유량, 인가하는 고주파 전력, 막 두께 또는 프로세스 시간은, 이하와 같다(도 4 참조).Each process condition of Examples 1-4, ie, a process temperature, a process pressure, each gas flow volume, the high frequency electric power to apply, a film thickness, or a process time is as follows (refer FIG. 4).

[실시예 1]Example 1

성막시 : 550℃, 667㎩,Deposition time: 550 ℃, 667㎩,

TiCl4/Ar/H2/N2 TiCl 4 / Ar / H 2 / N 2

=12/1600/4000/200sccm,= 12/1600/4000 / 200sccm,

800W, 10㎚(표준)800 W, 10 nm (typical)

플라즈마 질화시 : 550℃, 667㎩,Plasma Nitriding: 550 ℃, 667㎩,

Ar/H2/NH3 Ar / H 2 / NH 3

=1600/2000/1500sccm,= 1600/2000 / 1500sccm,

800W, 30sec800 W, 30 sec

[실시예 2][Example 2]

성막시 : 실시예 1과 같다Film formation time: same as Example 1

플라즈마 질화시 : 프로세스 시간을 15sec로 짧게 한 것 이외는Plasma Nitriding: Except for shortening the process time to 15 sec.

실시예 1과 같다Same as Example 1

[실시예 3]Example 3

성막시 : 프로세스 압력을 400㎩로 낮게 한 것 이외는For film formation: except process pressure is lowered to 400㎩

실시예 1과 같다Same as Example 1

플라즈마 질화시 : 실시예 1과 같다Plasma Nitriding: Same as Example 1

[실시예 4]Example 4

성막시 : 막 두께를 2㎚로 얇게 설정한 것 이외는For film formation: except that the film thickness is set as thin as 2 nm.

실시예 1과 같다Same as Example 1

플라즈마 질화시 : 실시예 1과 같다
Plasma Nitriding: Same as Example 1

비교예 1~3(플라즈마 질화 처리는 없음)의 각 프로세스 조건, 즉, 프로세스 온도, 프로세스 압력, 각 가스 유량, 인가하는 고주파 전력, 막 두께는 이하와 같다(도 4 참조).The process conditions of the comparative examples 1-3 (there is no plasma nitriding process), ie, the process temperature, the process pressure, each gas flow rate, the applied high frequency power, and the film thickness are as follows (refer FIG. 4).

[비교예 1]Comparative Example 1

성막시 : 550℃, 667㎩,Deposition time: 550 ℃, 667㎩,

TiCl4/Ar/H2/N2 TiCl 4 / Ar / H 2 / N 2

=12/1600/4000/200sccm,= 12/1600/4000 / 200sccm,

800W, 10㎚(표준)800 W, 10 nm (typical)

[비교예 2]Comparative Example 2

성막시 : TiCl4를 20sccm으로 증가시킨 것 이외는For film formation: except that TiCl 4 is increased to 20 sccm

비교예 1과 같다Same as Comparative Example 1

[비교예 3]Comparative Example 3

성막시 : 프로세스 압력을 400㎩로 낮게 한 것 이외는For film formation: except process pressure is lowered to 400㎩

비교예 1과 같다
Same as Comparative Example 1

비교예 1~3 및 실시예 1~4에 있어서의 30min 어닐링 후의 Rs 증가 포인트율 및 그 평가가, 도 4에 표시되어 있다. 도 4 중의 "×"는 NG(불량)를 나타내고, "○"는 양호를 나타낸다.The Rs increase point ratio after 30min annealing in Comparative Examples 1-3 and Examples 1-4, and its evaluation are shown in FIG. "X" in FIG. 4 represents NG (poor), and "(circle)" shows good.

이에 의하면, 비교예 1~3의 Rs 증가 포인트은, 각각 15.7%, 94.2%, 32.2%이며, TiN막의 배리어성이 그다지 양호하지 않았다. 이에 비하여, 실시예 1~4에서는, 3.3%, 8.3%, 4.1%, 0.0%이며, 기준치인 10%보다 모두 낮아, 배리어성이 대폭으로 향상되어 있는 것을 알았다. 상기한 각 Rs 증가 포인트율(비교예 2를 제외한다)은, 도 6 중에 그래프로서도 표시되어 있다. 이상에 의해, TiN막의 배리어성을 높이기 위해서는, 플라즈마에 의한 TiN막의 성막 후에 플라즈마 질화 처리를 실시하는 것이 필요한 것을 알 수 있다. 또한, 도 6에 의하면, 플라즈마 질화 처리를 길게 할수록, Rs 증가 포인트율이 저하되어 배리어성을 높일 수 있다고 인정되지만, 후술하는 바와 같이, 이 Rs 증가 포인트율은, 플라즈마 질화 시간 30sec 정도 근방을 바닥으로 하여, 그 후는 상승으로 바뀌는 것으로 생각된다.According to this, the Rs increase points of Comparative Examples 1-3 were 15.7%, 94.2%, and 32.2%, respectively, and the barrier property of the TiN film was not so good. On the other hand, in Examples 1-4, it was 3.3%, 8.3%, 4.1%, and 0.0%, and all were lower than 10% which is a reference value, and it turned out that barrier property is improved significantly. Each Rs increase point rate (except Comparative Example 2) is also shown as a graph in FIG. 6. As mentioned above, in order to improve the barrier property of a TiN film, it turns out that it is necessary to perform a plasma nitridation process after film-forming of the TiN film by plasma. In addition, according to FIG. 6, it is recognized that the longer the plasma nitridation treatment is, the lower the Rs increase point rate is and the barrier property can be increased. It is thought that it turns into a raise after that.

결국, TiN막에 플라즈마 질화 처리를 실시하는 것에 의해, 배리어성을 향상시킬 수 있는 것이 확인되었다. 특히 주목해야 할 점은, 박막화의 요청에 따라 TiN막의 두께도 얇게 할 필요가 있는 상황 하에서, 실시예 4와 같이, TiN막의 막 두께가 2㎚인 경우라도 높은 배리어성을 발휘할 수 있는 것이다. 즉, 본 발명 방법에 의한 배리어성의 향상은, TiN막의 막 두께가 2~10㎚인 범위에 있어서 유효한 것을 알았다. 바꾸어 말하면, 배리어층을 2㎚까지 얇게 하더라도 충분한 배리어성을 얻을 수 있는 것을 알았다.As a result, it was confirmed that the barrier property can be improved by subjecting the TiN film to plasma nitridation. It is particularly noteworthy that high barrier properties can be exhibited even in the case where the thickness of the TiN film is 2 nm, as in Example 4, under the situation where the thickness of the TiN film needs to be thinned according to the request for thinning. That is, it turned out that the barrier property improvement by the method of this invention is effective in the range whose film thickness of a TiN film is 2-10 nm. In other words, it was found that even when the barrier layer was thinned to 2 nm, sufficient barrier property could be obtained.

또한, 마찬가지로, 본 발명 방법에 의한 배리어성을 발휘하기 위해서는, 플라즈마 TiN막을 형성하는 박막 형성 공정에서의 프로세스 압력이 400~667㎩의 범위 내에서 유효한 것을 알았다.In addition, similarly, in order to exhibit the barrier property by the method of this invention, it turned out that the process pressure in the thin film formation process of forming a plasma TiN film is effective in the range of 400-667 kPa.

또한, 비교예 1~3에서는, 플라즈마를 이용하여 TiN막을 성막하고 있지만, 플라즈마를 이용하지 않고 열에너지에 의해서만 TiN막을 성막하는 종래 일반적으로 행해지고 있는 성막 방법으로 형성한 TiN막에 대해서도 평가를 행했다. 그 평가 결과에 대하여 설명한다.In Comparative Examples 1 to 3, although the TiN film was formed using plasma, the TiN film formed by the conventionally commonly used film formation method in which the TiN film was formed only by thermal energy without using plasma was also evaluated. The evaluation result is demonstrated.

여기서는, 실리콘 기판상에, TiN막을 형성하기 위해 플라즈마를 이용하지 않고, 열 CVD법 혹은 SFD법에 의해 TiN막을 형성하여 배리어층으로 하고, 이것에 플라즈마를 이용하지 않는, 이른바 플라즈마리스의, 열에 의한 NH3 질화 처리를 실시하고, 또한 TiN막상에 스퍼터에 의해 Cu 막을 형성하여 샘플로 했다. 여기서는, 프로세스 온도나 막 두께를 바꾸거나 하여, 비교예 4~7의 4개의 샘플을 만들었다. 이들의 샘플에, 400℃, 10Torr(1333㎩)의 Ar 분위기 중에서 30min의 어닐링 처리가 실시되었다. 그리고, 이 어닐링 처리의 전후의 시트 저항을 앞선 평가 실험과 같이 측정하여, 배리어성의 평가가 행해졌다. 이때의 결과가 도 5에 표시되고 있다.Here, a so-called plasmaless, thermally heated, TiN film is formed by using a thermal CVD method or SFD method to form a barrier layer without using plasma to form a TiN film on a silicon substrate. NH 3 nitriding treatment was performed, and a Cu film was formed on the TiN film by sputtering to obtain a sample. Here, four samples of Comparative Examples 4 to 7 were made by changing the process temperature and the film thickness. These samples were subjected to an annealing treatment of 30 min in an Ar atmosphere of 400 ° C and 10 Torr (1333 Pa). And the sheet resistance before and after this annealing process was measured like the previous evaluation experiment, and barrier property evaluation was performed. The result at this time is shown in FIG.

비교예 4~7의 각 프로세스 조건, 즉, 프로세스 온도, 프로세스 압력, 각 가스의 유량, 막 두께 등은, 이하와 같다.Each process condition of Comparative Examples 4-7, ie, a process temperature, a process pressure, the flow volume of each gas, a film thickness, etc. are as follows.

[비교예 4][Comparative Example 4]

성막시 : 650℃, 667㎩,Film formation time: 650 ℃, 667㎩,

TiCl4/NH3/N2=60/60/100 sccm,TiCl 4 / NH 3 / N 2 = 60/60/100 sccm,

10㎚10 nm

성막 후의 질화 : 650℃, 667㎩,Nitriding after film formation: 650 ℃, 667㎩,

NH3/N2=2000/500sccm,NH 3 / N 2 = 2000 / 500sccm,

25sec25sec

[비교예 5][Comparative Example 5]

성막시 : 프로세스 온도를 550℃로 저하시킨 것 이외는For film formation: except that the process temperature is lowered to 550 ℃

비교예 4와 같다Same as Comparative Example 4

성막후의 질화 : 프로세스 온도를 550℃로 저하시킨 것 이외는Nitriding after film formation: except that the process temperature is lowered to 550 ° C.

비교예 4와 같다Same as Comparative Example 4

[비교예 6](SFD 성막)Comparative Example 6 (SFD Film Formation)

성막시 : 550℃, 260㎩,Deposition time: 550 ℃, 260㎩,

TiCl4/NH3/N2=60/60/340sccm,TiCl 4 / NH 3 / N 2 = 60/60/340 sccm,

질화시 : 550℃, 260㎩,Nitriding: 550 ℃, 260㎩,

NH3/N2=4500/400sccm,NH 3 / N 2 = 4500 / 400sccm,

10사이클, 막 두께는 10㎚10 cycles, 10nm film thickness

[비교예 7](SFD 성막)Comparative Example 7 (SFD Film Formation)

성막시 : 비교예 6과 같다Film formation time: same as Comparative Example 6

질화시 : 2사이클, 막 두께는 2㎚인 것 이외는Nitriding: 2 cycles, except that the film thickness is 2 nm

비교예 6과 같다
Same as Comparative Example 6

여기서, SFD 성막이란, 상기한 각 가스 유량을 흐르게 하면서 디포지션(퇴적)과 질화를 교대로 반복하여 행하여 박막을 복수층에 걸쳐 적층하는 성막 방법이며, 디포지션과 질화로 1사이클이다.Here, SFD film-forming is a film-forming method which laminates a thin film over multiple layers by performing repeatedly deposition (deposition) and nitriding alternately, flowing each said gas flow volume, and is 1 cycle by deposition and nitriding.

도 5에 나타내는 바와 같이, 비교예 4~7의 Rs 포인트 증가율은, 각각 4.1%, 3.3%, 5.0%, 28.9%였다. 여기서 비교예 4~6에서는, 종래 일반적으로 이용되고 있었던 방법이 채용되고, 또한, 종래 방법에서 채용되고 있던 TiN막의 막 두께와 같은 막 두께인 10㎚의 막 두께가 채용되고 있었다. 그리고, 이들의 경우에는, 기준치인 10%보다 모두 낮아 양호한 결과가 얻어졌다. 그러나, 비교예 7과 같이 막 두께를 2㎚에 얇게 설정하면, Rs 증가 포인트율은 28.9%까지 대폭 증가하여, 배리어성이 저하되어버려 바람직하지 않았다. 이 점, 상술한 바와 같이, 도 4 중의 실시예 4와 같이 본 발명 방법에 의하면, 막 두께를 2㎚까지 얇게 했다고 해도, 배리어성은 충분히 높게 유지된다. 즉, 본 실험 결과에서, 본 발명 방법의 유효성을 확인할 수 있었다.As shown in FIG. 5, the Rs point increase rate of Comparative Examples 4-7 was 4.1%, 3.3%, 5.0%, and 28.9%, respectively. In Comparative Examples 4 to 6, a method generally used in the past was adopted, and a film thickness of 10 nm, which is the same as that of the TiN film used in the conventional method, was employed. And in these cases, all were lower than 10% which is a reference value, and the favorable result was obtained. However, when the film thickness was set to 2 nm thin as in Comparative Example 7, the Rs increase point ratio was greatly increased to 28.9%, and the barrier property was lowered, which was not preferable. In this regard, as described above, according to the method of the present invention as in Example 4 in FIG. 4, even if the film thickness is made thin to 2 nm, the barrier property is sufficiently high. In other words, from the results of this experiment, it was possible to confirm the effectiveness of the method of the present invention.

<막의 저항(Rs)의 평가><Evaluation of Film Resistance (Rs)>

그런데, 상술한 바와 같이, 배리어성이 양호하더라도, 플라즈마 질화 처리의 결과, 비저항이 과도하게 증가하여버리면, 배리어층으로서 채용할 수 없다. 그래서, 플라즈마 질화 시간에 대한 Rs값의 의존성에 대하여 실험을 행했다. 그 평가 결과에 대하여 설명한다.By the way, as mentioned above, even if barrier property is favorable, if a specific resistance excessively increases as a result of a plasma nitridation process, it cannot use as a barrier layer. Thus, an experiment was conducted on the dependence of the Rs value on the plasma nitriding time. The evaluation result is demonstrated.

도 7은 플라즈마 질화 시간과 막의 시트 저항(Rs)의 관계를 나타내는 그래프이다. 여기서는, 본 발명 방법의 실시예 1로서 기재한 프로세스 조건 하에서 플라즈마 CVD법에 의해 TiN막을 형성하여 배리어층으로 하고, 이 TiN막에 실시예 1로서 기재한 프로세스 조건 하에서 시간을 바꾸면서 플라즈마 질화 처리를 행했을 때의 배리어층의 Rs값이 측정되었다. 이와 같이 TiN막에 질화 처리를 실시하는 이유는, 막 중에 잔류하고 있는 Cl 원자를 제거하여, TiN막의 막질을 향상시키기 위해서이다. 여기서는, 막 두께를 10㎚로 통일하고 있다. 이 때문에, 시트 저항 Rs를 비교하는 것은, 막의 비저항을 비교하는 것과 같은 뜻이다.7 is a graph showing the relationship between plasma nitride time and sheet resistance Rs of a film. Here, a TiN film is formed by a plasma CVD method under the process conditions described as Example 1 of the method of the present invention to form a barrier layer, and the plasma nitriding treatment is performed on the TiN film while changing the time under the process conditions described as Example 1. The Rs value of the barrier layer at the time of the measurement was measured. The reason for performing the nitriding treatment on the TiN film is to remove the Cl atoms remaining in the film and to improve the film quality of the TiN film. Here, the film thickness is unified to 10 nm. For this reason, comparing sheet resistance Rs is synonymous with comparing the specific resistance of a film | membrane.

도 7에 나타내는 바와 같이, TiN막에 플라즈마 질화 처리가 실시되면, Rs값은 처음에는 감소하여 가지만, 15sec 정도에서 바닥이 된다. 그리고, 그대로 바닥 상태가 30sec 정도까지 이어지고, 그 후는 Rs값은 상승으로 바뀌어, 질화 시간의 경과와 함께 더욱 상승하여 가는 경향이 보인다(즉, 아래로 볼록한 특성 곡선을 그린다). 따라서, 질화 공정에서의 플라즈마 질화 처리의 시간은, 5~60sec의 범위가 바람직하다. 이 시간이 5sec보다 짧으면, Rs값이 클 뿐만 아니라, 배리어성도 충분히 발휘할 수 없다. 한편, 이 시간이 60sec보다 길면, Rs값이 과도하게 커져, 역시 바람직하지 않다. 또한, 이 경우, 이하에 나타내는 바와 같이, 도 6에 나타내는 그래프도 아래로 볼록한 특성 곡선을 그릴 것으로 예상된다. 즉, 배리어성도 열화된다고 추찰된다.As shown in Fig. 7, when the plasma nitriding treatment is performed on the TiN film, the Rs value initially decreases, but reaches a bottom in about 15 sec. Then, the ground state continues to about 30 sec, and after that, the Rs value changes to rise, and tends to rise further with the passage of the nitriding time (that is, to draw a convex characteristic curve downward). Therefore, as for the time of the plasma nitridation process in a nitriding process, the range of 5-60 sec is preferable. If this time is shorter than 5 sec, not only Rs value is large but barrier property cannot fully be exhibited. On the other hand, when this time is longer than 60 sec, Rs value becomes excessively large and it is also unpreferable. In this case, as shown below, the graph shown in FIG. 6 is also expected to draw a convex characteristic curve. That is, it is inferred that barrier property also deteriorates.

즉, 주지와 같이, 비저항은 TiN보다 Ti 쪽이 크기 때문에, 플라즈마 질화 처리를 행하여 TiN화가 촉진되면, 그 처리 시간이 길어짐에 따라 점차 시트 저항(비저항)도 작아지고(도 7의 좌측 반을 참조), 그에 따라 배리어성도 향상되어 간다(도 6 참조). 한편, 플라즈마 질화 처리가 더 행해져 그 처리 시간이 너무 길어지면, 시트 저항(비저항)이 증가로 바뀌어버린다(도 7의 우측 반을 참조). 이 시트 저항 증가의 이유는, TiN막의 표면 조도(roughness)의 증가나, 막 중에 있어서의 불순물의 증가에 따른 막질의 열화라고 생각된다. 그리고, 막질이 열화되면, 배리어성도 열화되는 것으로 예상된다. 따라서, 도 6 중에 있어서 플라즈마 질화 시간을 더 길게 하면, 전술한 바와 같이 Rs 증가 포인트율이 상승으로 바뀌는 것이다.That is, as is well known, since the specific resistance is larger than TiN, when TiN is promoted by performing plasma nitridation treatment, the sheet resistance (specific resistance) gradually decreases as the processing time becomes longer (see left half of FIG. 7). ), The barrier property is improved accordingly (see FIG. 6). On the other hand, if the plasma nitriding treatment is further performed and the processing time becomes too long, the sheet resistance (specific resistance) changes to increase (see the right half of FIG. 7). The reason for this increase in sheet resistance is considered to be the deterioration of the film quality due to the increase in the surface roughness of the TiN film or the increase of impurities in the film. If the film quality deteriorates, the barrier property is also expected to deteriorate. Therefore, if the plasma nitridation time is longer in Fig. 6, the Rs increase point rate is increased as described above.

이상의 결과에서, 플라즈마 질화 처리의 시간에 대하여, 보다 바람직한 범위는 10~40sec의 범위 내이다. 또한 바람직한 범위는, 곡선의 바닥 부분인 15~30sec의 범위 내이다.In the above result, with respect to the time of a plasma nitridation process, a more preferable range is in the range of 10-40 sec. Moreover, a preferable range is in the range of 15-30 sec which is the bottom part of a curve.

또, 상기 실시 형태에서는, 플라즈마용 가스로서 Ar 가스가 이용되었지만, 이것에 한정되지 않는다. He, Ne 등의 다른 희가스가 이용되더라도 좋다. 또한, 플라즈마 질화 공정에서의 질화 가스로서 NH3 가스가 이용되었지만, 이것에 한정되지 않는다. N2 가스, 하이드라진(H2N-NH2) 가스, 모노메틸하이드라진(CH3-NH-NH2) 가스 등이 이용되더라도 좋다.Moreover, although Ar gas was used as a gas for plasma in the said embodiment, it is not limited to this. Other rare gases such as He and Ne may be used. Further, the NH 3 gas was used as the nitriding gas in the plasma nitridation process, the invention is not limited to this. N 2 gas, hydrazine (H 2 N-NH 2 ) gas, monomethylhydrazine (CH 3 -NH-NH 2 ) gas, or the like may be used.

또한, 여기서는, 원료 가스로서 TiCl4 가스가 이용되었지만, 이것에 한정되지 않는다. TDMAT(Ti[N(CH3)2]4 : 테트라키스다이메틸아미노타이타늄) 가스나 TDEAT(Ti[N(C2H5)2]4 : 테트라키스다이에틸아미노타이타늄) 가스등이 이용되더라도 좋다.Further, in this case, the TiCl 4 gas was used as a source gas, not limited to this. TDMAT (Ti [N (CH 3 ) 2 ] 4 : tetrakis dimethylaminotitanium) gas, TDEAT (Ti [N (C 2 H 5) 2] 4: tetrakisdiethylaminotitanium) gas, or the like may be used.

또한, 여기서는, 피처리체로서 반도체 웨이퍼가 예로서 설명되었지만, 당해 반도체 웨이퍼에는, 실리콘 기판이나 GaAs, SiC, GaN 등의 화합물 반도체 기판이 포함된다. 또한, 이들 기판에 한정되지 않고, 액정 표시 장치에 이용되는 유리 기판이나 세라믹 기판 등에도 본 발명은 적용 가능하다.In addition, although the semiconductor wafer was demonstrated as an example as a to-be-processed object, this semiconductor wafer contains a silicon substrate, compound semiconductor substrates, such as GaAs, SiC, GaN, and the like. In addition, this invention is applicable to the glass substrate, ceramic substrate, etc. which are not limited to these board | substrates, and are used for a liquid crystal display device.

Claims (14)

오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 성막 방법에 있어서,
상기 오목부 내의 표면을 포함하는 상기 피처리체의 표면에, 플라즈마 CVD법을 이용하여, 질화타이타늄막의 박막을 형성하는 박막 형성 공정과,
질화 가스의 존재 하에서, 플라즈마를 이용한 질화 처리를 행하는 것에 의해, 상기 박막을 질화하는 질화 공정
을 구비한 것을 특징으로 하는 성막 방법.
In the film-forming method in which the insulating layer which has a recessed part forms a thin film with respect to the to-be-processed object,
A thin film forming step of forming a thin film of titanium nitride film on the surface of the target object including the surface in the recess by plasma CVD;
A nitriding step of nitriding the thin film by performing a nitriding treatment using plasma in the presence of a nitriding gas.
Formation method comprising the.
제 1 항에 있어서,
상기 박막 형성 공정에서는, 원료 가스로서, TiCl4 가스가 이용되는 것을 특징으로 하는 성막 방법.
The method of claim 1,
In the thin film forming process, as a raw material gas, and film forming method characterized in that the use of TiCl 4 gas.
제 1 항 또는 제 2 항에 있어서,
상기 박막 형성 공정에서, 상기 오목부 내의 바닥부에 형성되는 상기 박막의 두께는, 2~10㎚의 범위 내인 것을 특징으로 하는 성막 방법.The method according to claim 1 or 2,
In the said thin film formation process, the thickness of the said thin film formed in the bottom part in the said recessed part exists in the range of 2-10 nm. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 질화 공정에서의 프로세스 시간은, 5~60sec의 범위 내인 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 3,
The process time in the said nitriding process is in the range of 5-60 sec. The film-forming method characterized by the above-mentioned.
제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 박막 형성 공정에서의 프로세스 압력은, 400~667㎩의 범위 내인 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 4,
The process pressure in the said thin film formation process exists in the range of 400-667 kPa, The film-forming method characterized by the above-mentioned.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 질화 공정에서 이용되는 상기 질화 가스는, NH3 가스인 것을 특징으로 하는 성막 방법.
6. The method according to any one of claims 1 to 5,
The nitriding gas used in the nitriding step is NH 3 gas.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 박막 형성 공정의 전공정(前工程)으로서, 상기 오목부 내의 표면을 포함하는 상기 피처리체에, 플라즈마 CVD법을 이용하여, 타이타늄막으로 이루어지는 박막을 형성하는 타이타늄막 형성 공정이 행해지는 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 6,
A titanium film forming step of forming a thin film made of a titanium film by a plasma CVD method is performed on the object to be treated including the surface in the recess as a preprocess of the thin film forming step. Film formation method.
제 7 항에 있어서,
상기 타이타늄막 형성 공정과 상기 박막 형성 공정과 상기 질화 공정은, 동일한 처리 용기 내에서 연속적으로 행해지는 것을 특징으로 하는 성막 방법.
The method of claim 7, wherein
The said titanium film formation process, the said thin film formation process, and the said nitride process are performed continuously in the same process container. The film-forming method characterized by the above-mentioned.
제 7 항에 있어서,
상기 타이타늄막 형성 공정의 뒤이면서 상기 박막 형성 공정의 앞에, 상기 타이타늄막으로 이루어지는 박막을 질화 가스의 존재 하에서 플라즈마를 이용하여 질화하는 타이타늄막 질화 공정이 행해지는 것을 특징으로 하는 성막 방법.
The method of claim 7, wherein
And a titanium film nitriding step of nitriding a thin film made of the titanium film using plasma in the presence of a nitride gas after the titanium film forming step and before the thin film forming step.
제 9 항에 있어서,
상기 타이타늄막 형성 공정과 상기 타이타늄막 질화 공정과 상기 박막 형성 공정과 상기 질화 공정은, 동일한 처리 용기 내에서 연속적으로 행해지는 것을 특징으로 하는 성막 방법.

The method of claim 9,
And the titanium film forming step, the titanium film nitriding step, the thin film forming step and the nitriding step are continuously performed in the same processing container.

제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
상기 질화 공정의 뒤에, 상기 오목부 내를 도전성 재료로 매립하는 매립 공정이 행해지는 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 10,
After the said nitriding process, the embedding process which embeds the inside of the said recessed part with an electroconductive material is performed, The film-forming method characterized by the above-mentioned.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
상기 오목부의 내경 또는 폭은, 50㎚ 이하로 설정되어 있는 것을 특징으로 하는 성막 방법.
The method according to any one of claims 1 to 11,
The inner diameter or the width of the concave portion is set to 50 nm or less.
오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 플라즈마 처리 장치에 있어서,
진공 배기가 가능하게 이루어진 처리 용기와,
상기 처리 용기 내에 배치되어, 상기 피처리체를 탑재함과 함께 하부 전극으로서 기능하는 탑재대와,
상기 피처리체를 가열하는 가열 수단과,
상기 처리 용기 내에 배치되어, 상기 처리 용기 내에 소정의 가스를 도입함과 함께 상부 전극으로서 기능하는 가스 도입 수단과,
상기 가스 도입 수단에 상기 소정의 가스를 공급하는 가스 공급 수단과,
상기 탑재대와 상기 가스 도입 수단의 사이에 플라즈마를 형성하는 플라즈마 형성 수단과,
청구항 1 내지 청구항 12 중 어느 한 항에 기재된 성막 방법을 실시하도록 상기 각 수단을 제어하는 제어부
를 구비한 것을 특징으로 하는 플라즈마 처리 장치.
In the plasma processing apparatus which forms a thin film with respect to the to-be-processed object in which the insulating layer which has a recessed part is provided,
A processing vessel capable of vacuum evacuation,
A mounting table disposed in the processing container and serving as a lower electrode while mounting the object to be processed;
Heating means for heating the target object;
Gas introduction means disposed in the processing container and introducing a predetermined gas into the processing container and functioning as an upper electrode;
Gas supply means for supplying the predetermined gas to the gas introduction means;
Plasma forming means for forming a plasma between the mounting table and the gas introduction means;
The control part which controls each said means to implement the film-forming method in any one of Claims 1-12.
Plasma processing apparatus comprising the.
오목부를 갖는 절연층이 표면에 형성된 피처리체에 대하여 박막을 형성하는 플라즈마 처리 장치로서,
진공 배기가 가능하게 이루어진 처리 용기와,
상기 처리 용기 내에 배치되어, 상기 피처리체를 탑재함과 함께 하부 전극으로서 기능하는 탑재대와,
상기 피처리체를 가열하는 가열 수단과,
상기 처리 용기 내에 배치되어, 상기 처리 용기 내에 소정의 가스를 도입함과 함께 상부 전극으로서 기능하는 가스 도입 수단과,
상기 가스 도입 수단에 상기 소정의 가스를 공급하는 가스 공급 수단과,
상기 탑재대와 상기 가스 도입 수단의 사이에 플라즈마를 형성하는 플라즈마 형성 수단
을 구비한 플라즈마 처리 장치를 제어하여, 청구항 1 내지 청구항 12 중 어느 한 항에 기재된 성막 방법을 행하는 컴퓨터 판독 가능한 프로그램을 기억하는 것을 특징으로 하는 기억 매체.A plasma processing apparatus for forming a thin film on an object to be processed having an insulating layer having a recess formed on its surface,
A processing vessel capable of vacuum evacuation,
A mounting table disposed in the processing container and serving as a lower electrode while mounting the object to be processed;
Heating means for heating the target object;
Gas introduction means disposed in the processing container and introducing a predetermined gas into the processing container and functioning as an upper electrode;
Gas supply means for supplying the predetermined gas to the gas introduction means;
Plasma forming means for forming a plasma between the mounting table and the gas introduction means
A computer-readable program for controlling a plasma processing apparatus having a computer, the computer-readable program for performing the film forming method according to any one of claims 1 to 12.
KR1020117017698A 2009-01-28 2010-01-27 Film formation method, and plasma film formation apparatus KR20110110261A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-017320 2009-01-28
JP2009017320A JP2010177382A (en) 2009-01-28 2009-01-28 Film formation method, and plasma film formation apparatus

Publications (1)

Publication Number Publication Date
KR20110110261A true KR20110110261A (en) 2011-10-06

Family

ID=42395621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017698A KR20110110261A (en) 2009-01-28 2010-01-27 Film formation method, and plasma film formation apparatus

Country Status (4)

Country Link
JP (1) JP2010177382A (en)
KR (1) KR20110110261A (en)
CN (1) CN102301454A (en)
WO (1) WO2010087362A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260473A1 (en) * 2021-06-11 2022-12-15 주성엔지니어링(주) Method for forming barrier layer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174988A (en) * 2011-02-23 2012-09-10 Sony Corp Junction electrode, manufacturing method of the junction electrode, semiconductor device, and manufacturing method of the semiconductor device
JP5808623B2 (en) * 2011-09-07 2015-11-10 株式会社アルバック Formation method of barrier metal layer
CN105097646A (en) * 2014-04-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 Manufacture method of semiconductor device
CN104213097A (en) * 2014-09-16 2014-12-17 朱忠良 Surface alloying process for aluminum alloy
KR102303302B1 (en) * 2017-04-28 2021-09-16 삼성전자주식회사 Method for fabricating Semiconductor device
CN107644813B (en) * 2017-09-14 2020-11-24 中国电子科技集团公司第十三研究所 Passivation method of gallium nitride epitaxial wafer
CN110875181A (en) * 2018-08-30 2020-03-10 长鑫存储技术有限公司 Dielectric material layer, forming method thereof and semiconductor structure applying dielectric material layer
JP7243521B2 (en) * 2019-08-19 2023-03-22 東京エレクトロン株式会社 Film forming method and film forming apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0711846A1 (en) * 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
US5989652A (en) * 1997-01-31 1999-11-23 Tokyo Electron Limited Method of low temperature plasma enhanced chemical vapor deposition of tin film over titanium for use in via level applications
US6656831B1 (en) * 2000-01-26 2003-12-02 Applied Materials, Inc. Plasma-enhanced chemical vapor deposition of a metal nitride layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022260473A1 (en) * 2021-06-11 2022-12-15 주성엔지니어링(주) Method for forming barrier layer

Also Published As

Publication number Publication date
JP2010177382A (en) 2010-08-12
CN102301454A (en) 2011-12-28
WO2010087362A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
KR20110110261A (en) Film formation method, and plasma film formation apparatus
US6841203B2 (en) Method of forming titanium film by CVD
JP4325301B2 (en) Mounting table, processing apparatus, and processing method
JP2016186094A (en) Tungsten film deposition method
KR20160140398A (en) Method of reducing stress in metal film and metal film forming method
US20090071404A1 (en) Method of forming titanium film by CVD
TW200416296A (en) Film-forming method and apparatus using plasma CVD
US20060127601A1 (en) Film formation method
JP2016145409A (en) Forming method of tungsten film
US9620370B2 (en) Method of forming Ti film
JP5526189B2 (en) Method for forming Cu film
WO2006126440A1 (en) Method of film formation and computer-readable storage medium
JP2010016136A (en) Thin film forming method and apparatus
JP2009057638A (en) Processing method
KR20180068328A (en) METHOD OF MANUFACTURING Cu WIRING
WO2011043263A1 (en) Film-forming method and plasma processing apparatus
JP2016037656A (en) Deposition method of tungsten film
JP3951976B2 (en) Plasma processing method
JP2010180434A (en) Film deposition method, and plasma film deposition apparatus
KR101217393B1 (en) Film forming method, plasma processing apparatus and storage medium
US8129271B2 (en) Film forming method, film forming apparatus and storage medium
JP6608026B2 (en) Method and apparatus for forming tungsten film
JP2004158828A (en) Method for forming film
JP2010056567A (en) Method for forming film
JP4650440B2 (en) Deposition method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right