JP4650440B2 - Deposition method - Google Patents

Deposition method Download PDF

Info

Publication number
JP4650440B2
JP4650440B2 JP2007057889A JP2007057889A JP4650440B2 JP 4650440 B2 JP4650440 B2 JP 4650440B2 JP 2007057889 A JP2007057889 A JP 2007057889A JP 2007057889 A JP2007057889 A JP 2007057889A JP 4650440 B2 JP4650440 B2 JP 4650440B2
Authority
JP
Japan
Prior art keywords
film
plasma
metal
power
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007057889A
Other languages
Japanese (ja)
Other versions
JP2007150362A (en
Inventor
哲 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007057889A priority Critical patent/JP4650440B2/en
Publication of JP2007150362A publication Critical patent/JP2007150362A/en
Application granted granted Critical
Publication of JP4650440B2 publication Critical patent/JP4650440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、シリコン基板などの表面に金属膜などを形成する成膜方法に関する。 The present invention relates to a film forming method for forming a metal film or the like on a surface of a silicon substrate or the like.

一般に、半導体集積回路を製造するためには、半導体ウエハ等のシリコン基板に対して、成膜とパターンエッチング等を繰り返し行なって、多数の所望の素子を形成するようになっている。この場合、半導体ウエハに対しては各種の熱処理が行われるが、最近の半導体集積回路の製造工程においては、各素子の熱的ダメージをできるだけ抑制する必要からより各種の処理を低温で処理することが要請されており、このような状況下において比較的低温で処理を行うことができることから、プラズマを用いた処理が多く採用されるようになってきている。   In general, in order to manufacture a semiconductor integrated circuit, a large number of desired elements are formed by repeatedly performing film formation and pattern etching on a silicon substrate such as a semiconductor wafer. In this case, various heat treatments are performed on the semiconductor wafer. However, in recent manufacturing processes of semiconductor integrated circuits, it is necessary to perform various processes at a low temperature because it is necessary to suppress thermal damage of each element as much as possible. In such a situation, since processing can be performed at a relatively low temperature, processing using plasma has been increasingly adopted.

例えば集積回路中の各素子間を接続する配線、各素子に対する電気的コンタクトを図る配線層の下層には、基板のSiと配線材料との相互拡散を抑制する目的で、或いは下地層との剥離を防止する目的でバリヤメタルが用いられるが、このバリヤメタルとしては、電気抵抗が低いことは勿論のこと、耐腐食性に優れた材料を用いなければならず、このような要請に対応できるバリヤメタルの材料として、特に、Ti膜・TiN膜の積層構造が多用される傾向にあり、このTi膜を形成する際にプラズマCVD処理が行われる。すなわち、非常に薄いTi膜をプラズマCVDにより成膜し、これを窒化処理して、更にTiN膜を熱CVDで成膜するようになっている。上記Ti膜は、原料ガスとしてTiCl (四塩化チタン)ガスと水素ガスを用いてプラズマCVD(Chemical Vapor Deposition)により成膜される(特許文献1)。 For example, the wiring connecting each element in the integrated circuit, the lower layer of the wiring layer for making electrical contact with each element, for the purpose of suppressing interdiffusion between the substrate Si and the wiring material, or peeling from the base layer Barrier metal is used for the purpose of preventing corrosion, but as this barrier metal, it is necessary to use a material with excellent corrosion resistance as well as low electrical resistance. In particular, a laminated structure of Ti film / TiN film tends to be frequently used, and plasma CVD processing is performed when the Ti film is formed. That is, a very thin Ti film is formed by plasma CVD, is nitrided, and a TiN film is further formed by thermal CVD. The Ti film is formed by plasma CVD (Chemical Vapor Deposition) using TiCl 4 (titanium tetrachloride) gas and hydrogen gas as source gases (Patent Document 1).

特開2001−210713号公報JP 2001-210713 A

ところで、プラズマを用いて半導体ウエハに対して成膜処理や改質処理やエッチング処理等のプラズマ処理を行う場合、プラズマ自体は電気的には中性であるが、このプラズマの作用によって半導体ウエハ自体に、或いは半導体ウエハとプラズマとの間に電位差、すなわちチャージアップ電圧が発生することは避けられない。そして、このようなチャージアップ電圧は、特にプラズマ処理を開始した直後に発生し、この結果、半導体ウエハにすでに形成されていた絶縁膜等が上記チャージアップ電圧により絶縁破壊されてチャージアップダメージを受けてしまい、製品の歩留りを低下させてしまう、といった問題があった。   By the way, when plasma processing such as film formation processing, modification processing, etching processing, etc. is performed on a semiconductor wafer using plasma, the plasma itself is electrically neutral, but due to the action of this plasma, the semiconductor wafer itself In addition, a potential difference, that is, a charge-up voltage is inevitably generated between the semiconductor wafer and the plasma. Such a charge-up voltage is generated immediately after the plasma processing is started, and as a result, the insulating film or the like already formed on the semiconductor wafer is broken down by the charge-up voltage and is subjected to charge-up damage. As a result, there is a problem that the yield of the product is lowered.

特に、ウエハサイズが直径200mmから直径300mmへ大型化し、更には膜厚の薄膜化及び線幅の微細化が更に要請されている今日において、上記問題点の早期解決が強く望まれている。
また上記問題点と関連して、例えばバリヤメタルとしてTi膜・TiN膜の積層構造を用いる場合、Ti膜が下地層から剥がれる、という問題もあった。すなわち、最近、半導体集積回路として、DRAMに代えて、主としてロジック回路素子を作製する場合には、高速動作が可能なことからコンタクト膜としてNiSi(ニッケルシリサイド)膜を用いる場合がある。このNiSi膜はTi膜、或いはTiN膜を併用しないと密着度が低下して剥がれが生じてしまうので、Ti膜、或いはTiN膜がNiSi膜に対して併用されるが、上記NiSi膜は高温、例えば600℃以上に晒されると結晶形態が変化してその抵抗が急激に増加するので、NiSi膜を成膜した以後の後工程の各プロセス温度は常に500℃以下に設定する必要がある。すると、後工程において、上記500℃以下の低温で例えばTi膜、或いはTiN膜を形成すると、今度は、成膜温度が低すぎるのでこのTi膜、或いはTiN膜の密着性が低くなってしまい、この結果、上述したようにこのTi膜やTiN膜が下地層から剥がれてしまう、という問題が生じてしまう。
In particular, as the wafer size is increased from a diameter of 200 mm to a diameter of 300 mm, and further a thin film thickness and a fine line width are further demanded, an early solution of the above problems is strongly desired.
Further, in connection with the above problem, for example, when a Ti film / TiN film laminated structure is used as the barrier metal, there is a problem that the Ti film is peeled off from the underlayer. That is, recently, when a logic circuit element is mainly manufactured as a semiconductor integrated circuit instead of a DRAM, a NiSi (nickel silicide) film may be used as a contact film because it can operate at high speed. If this NiSi film is not used together with a Ti film or a TiN film, the degree of adhesion is lowered and peeling occurs. Therefore, the Ti film or the TiN film is used together with the NiSi film. For example, when exposed to 600 ° C. or more, the crystal form changes and its resistance increases rapidly. Therefore, it is necessary to always set each process temperature in the subsequent process after forming the NiSi film to 500 ° C. or less. Then, when, for example, a Ti film or a TiN film is formed at a low temperature of 500 ° C. or lower in the subsequent process, the film forming temperature is too low, so that the adhesion of the Ti film or TiN film becomes low. As a result, there arises a problem that the Ti film or TiN film is peeled off from the underlayer as described above.

この点に関して、図7を参照して説明する。図7においては、例えばシリコン基板よりなる半導体ウエハ上に形成した素子にバリヤメタルとしてTiN膜を用いる場合を例にとって説明する。
まず、図7(A)において、被処理体としての半導体ウエハWは例えばシリコン基板よりなり、このシリコン基板よりなる半導体ウエハWの表面全体には、これを覆うようにして例えばSiO よりなる絶縁層2が形成されている。そして、この絶縁層2は、パターン化されて例えばコンタクトホールのようなホール4が形成されており、このホール4の底部には、シリコン基板の表面であるシリコン部分6が露出している。上記ホール4がビアホール等の場合もある。
This point will be described with reference to FIG. In FIG. 7, for example, a case where a TiN film is used as a barrier metal for an element formed on a semiconductor wafer made of a silicon substrate will be described.
First, in FIG. 7A, a semiconductor wafer W as an object to be processed is made of, for example, a silicon substrate, and the entire surface of the semiconductor wafer W made of this silicon substrate is covered with an insulating material made of, for example, SiO 2. Layer 2 is formed. The insulating layer 2 is patterned to form, for example, a hole 4 such as a contact hole, and a silicon portion 6 that is the surface of the silicon substrate is exposed at the bottom of the hole 4. The hole 4 may be a via hole.

そして、図7(B)に示すように上記ウエハWの表面に、例えばスパッタを用いてNi膜8を形成する(Ni膜形成工程)。この場合、ホール4の底部に堆積したNi膜は、この下地層のシリコン部分6の表面との境界部分にて自然に反応してNiSiよりなるNiSi混合層10が自然発生的に形成される。   Then, as shown in FIG. 7B, a Ni film 8 is formed on the surface of the wafer W by using, for example, sputtering (Ni film forming step). In this case, the Ni film deposited on the bottom of the hole 4 naturally reacts at the boundary portion with the surface of the silicon portion 6 of the underlying layer, and the NiSi mixed layer 10 made of NiSi is spontaneously formed.

次に、図7(C)に示すように、例えばAPM(アンモニア過水)とSPM(硫酸過水)を用いてエッチングすることにより、上記NiSi混合層10を残して上記Ni膜8を除去する(Ni膜除去工程)。
次に、図7(D)に示すように、プラズマ処理として例えばプラズマCVDを行うことによって、上記半導体ウエハWの表面全体にTi膜12を形成する(Ti膜形成工程)。この時、例えば原料ガスとしてはTiCl を用い、その他にH ガス、Arガス等を用いる。この場合、ホール4の底部にもTi膜が形成されることになり、このTi膜とホール4の底部のNiSi混合層10との境界部分にて自然に反応してNiTiSi(チタン含有ニッケルシリサイド)よりなるNiTiSi混合層14が自然発生的に形成される。
Next, as shown in FIG. 7C, the Ni film 8 is removed while leaving the NiSi mixed layer 10 by etching using, for example, APM (ammonia peroxide) and SPM (sulfuric acid peroxide). (Ni film removing step).
Next, as shown in FIG. 7D, the Ti film 12 is formed on the entire surface of the semiconductor wafer W by performing, for example, plasma CVD as the plasma processing (Ti film forming step). At this time, for example, TiCl 4 is used as the source gas, and H 2 gas, Ar gas, or the like is used in addition. In this case, a Ti film is also formed at the bottom of the hole 4, and NiTiSi (titanium-containing nickel silicide) reacts spontaneously at the boundary between the Ti film and the NiSi mixed layer 10 at the bottom of the hole 4. The NiTiSi mixed layer 14 is spontaneously formed.

次に、図7(E)に示すように、例えばArガスとH ガスとNH ガス等を用いてプラズマにより上記Ti膜12を窒化処理してTiN膜に変換することにより、TiN膜12Aを形成する(窒化工程)。
次に、図7(F)に示すように、例えば原料ガスとしてTiCl を用い、これと共に還元ガスとしてNH 等を用いて熱CVD処理を施すことによって表面全体にTiN膜16を形成する(TiN膜形成工程)。これによりホール4の底部にはTiN膜12A、16よりなるバリヤメタルが形成されることになる。
次に、図7(G)に示すように、例えばWF とH 等とを用いて熱CVD処理を施すことにより、上記ホール4内を埋め込みつつウエハWの表面全体にタングステン膜よりなる配線層18を形成する。その後は、この配線層18をパターンエッチングすることにより所定の配線パターンを形成することになる。
Next, as shown in FIG. 7E, the TiN film 12A is converted into a TiN film by nitriding the Ti film 12 with plasma using, for example, Ar gas, H 2 gas, NH 3 gas, or the like. Is formed (nitriding step).
Next, as shown in FIG. 7F, a TiN film 16 is formed on the entire surface by performing a thermal CVD process using, for example, TiCl 4 as a source gas and NH 3 or the like as a reducing gas (see FIG. 7F). TiN film forming step). As a result, a barrier metal made of the TiN films 12A and 16 is formed at the bottom of the hole 4.
Next, as shown in FIG. 7G, for example, by performing a thermal CVD process using WF 6 and H 2 or the like, a wiring made of a tungsten film over the entire surface of the wafer W while filling the hole 4. Layer 18 is formed. Thereafter, a predetermined wiring pattern is formed by pattern etching of the wiring layer 18.

上記したような成膜プロセスにおいて、前述したようにコンタクトとなるNiSi混合膜10は例えば600℃以上の高温に晒されるとその電気抵抗値が急激に上昇することから、これを回避するために、図7(B)に示す工程から図7(G)に示す工程までの全ての工程におけるプロセス温度を例えば500℃以下の低温に設定しなければならなかった。
このため、500℃以下の低温で形成されたTiN膜12Aの密着性が低下し、このTiN膜12Aがその下地層であるNiTiSi混合層14やSiO 膜よりなる絶縁層2から剥がれてしまう、とった問題があった。この場合、TiN膜12Aの密着性が低下する理由は、このTiN膜12A中に、Ti膜を堆積する際に用いた原料ガスであるTiCl中のCl成分が含まれるからであると考えられる。
In the film formation process as described above, as described above, the NiSi mixed film 10 to be a contact suddenly increases its electrical resistance value when exposed to a high temperature of, for example, 600 ° C. or more, in order to avoid this, The process temperature in all steps from the step shown in FIG. 7B to the step shown in FIG. 7G had to be set to a low temperature of, for example, 500 ° C. or less.
For this reason, the adhesiveness of the TiN film 12A formed at a low temperature of 500 ° C. or lower is lowered, and the TiN film 12A is peeled off from the NiTiSi mixed layer 14 or the insulating layer 2 made of the SiO 2 film as the underlying layer. There was a problem I took. In this case, it is considered that the reason why the adhesion of the TiN film 12A is lowered is that the TiN film 12A contains a Cl component in TiCl, which is a raw material gas used when depositing the Ti film.

本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の関連技術の目的は、チャージアップダメージの発生を大幅に抑制することが可能なプラズマ処理方法を提供することにある。本発明の目的は、比較的低温で成膜処理を行ってもバリヤメタルであるTiN膜の剥がれの発生を抑制することが可能な成膜方法を提供することにある。 The present invention has been devised to pay attention to the above problems and to effectively solve them. The purpose of the related art of the present invention is to provide a plasma processing method capable of greatly suppressing the occurrence of charge-up damage. An object of the present invention is to provide a film forming method capable of suppressing the occurrence of peeling of a TiN film that is a barrier metal even when film forming is performed at a relatively low temperature.

本発明の関連技術は、真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に、前記プラズマ用電極へ供給する電力を徐々に増加するようにしたことを特徴とするプラズマ処理方法である。 In the related art of the present invention, plasma is generated by supplying a predetermined power from a plasma generating power source to a plasma electrode provided in a processing vessel that can be evacuated, and is stored in the processing vessel. In a plasma processing method in which a predetermined plasma process is performed on an object to be processed, supply to the plasma electrode is performed when the plasma process is started in order to suppress a charge-up voltage generated in the object to be processed. The plasma processing method is characterized in that the power to be increased is gradually increased.

このようにプラズマ処理を開始する際に、プラズマ用電極へ供給する電力を、一気に大電力を供給しないで徐々に増加するようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することが可能となる。
この場合、例えば前記プラズマ用電極へ供給される電力の増加傾向は、前記被処理体に対してチャージアップダメージが生じないような増加傾向に設定されている。
As described above, when the plasma processing is started, the power supplied to the plasma electrode is gradually increased without supplying large power at a stroke, so that the charge-up voltage is suppressed by reducing the inrush voltage. As a result, it is possible to suppress the occurrence of charge-up damage to the object to be processed.
In this case, increase of the power supplied to the plasma electrode Invite example embodiment, charge-up damage is set to increase that does not cause to the object to be processed.

また例えば前記所定の電力の最大値は350ワットであり、前記プラズマ処理の開始時に前記プラズマ用電極に供給する電力をゼロワットから350ワットまで5秒間以上かけて略直線的に増加させる。
本発明の関連技術は、真空引き可能になされた処理容器内に設けたプラズマ用電極に、プラズマ発生用電源から所定の電力を供給してプラズマを生成すると共に、前記処理容器内に原料ガスを供給し、前記処理容器内に収容されている被処理体に対して所定のプラズマ処理を施すようにしたプラズマ処理方法において、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に定常プロセス時の電力よりも少ない電力を前記プラズマ用電極に供給すると共に前記処理容器内へは定常プロセス時の流量よりも少ない流量の前記原料ガスを供給して所定の時間だけプラズマ処理を行うようにした第1工程と、前記第1工程の終了後に前記プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に前記原料ガスの流量を定常プロセス時の流量へ増加させてプラズマ処理を行うようにした第2工程と、を有することを特徴とするプラズマ処理方法である。
The maximum value before Symbol predetermined power if example embodiment is 350 watts, increases substantially linearly over the plasma processing of starting the above 5 seconds the power supplied to the plasma electrode to 350 watts zero watts at.
In the related art of the present invention, plasma is generated by supplying a predetermined power from a plasma generating power source to a plasma electrode provided in a processing vessel that can be evacuated, and a source gas is supplied into the processing vessel. In the plasma processing method of supplying and performing a predetermined plasma process on the target object accommodated in the processing container, the plasma process is performed in order to suppress a charge-up voltage generated in the target object. When starting the process, the electric power less than that in the steady process is supplied to the plasma electrode, and the raw material gas having a flow rate smaller than that in the steady process is supplied into the processing vessel for a predetermined time. If the power supplied to the plasma electrode is increased to the power during the steady process after the first process is completed, and the plasma process is completed. Is a plasma processing method characterized in that it comprises a second step in which increasing the flow rate to perform the plasma treatment at a flow rate steady process of the raw material gas.

このように、プラズマ処理を開始する際に、第1工程ではプラズマ用電極へは定常プロセス時の電力よりも少ない電力を供給すると共に、原料ガスも定常プロセス時の流量よりも少ない流量に設定して所定の時間だけプラズマ処理を行い、次に第2工程で電力及びガス流量共に定常プロセス時の電力及び流量までそれぞれ増加させてプラズマ処理を行うようにしたので、突入電圧が小さくなることによってチャージアップ電圧が抑制されることになり、この結果、被処理体にチャージアップダメージが発生することを抑制することが可能となる。
この場合、例えば前記定常プロセス時の電力よりも少ない電力は、定常プロセス時の電力の2/7以下であり、且つ前記定常プロセス時の流量よりも少ない流量は、定常プロセス時の流量は15/46以下である。
Thus, when starting the plasma treatment, in the first step, the plasma electrode is supplied with less power than the power during the steady process, and the source gas is also set to a flow rate less than the flow during the steady process. The plasma treatment is performed for a predetermined time, and then the plasma treatment is performed in the second step by increasing both the power and gas flow rate to the power and flow rate during the steady process. As a result, it is possible to suppress the occurrence of charge-up damage to the object to be processed.
In this case, less power than the power at the time of pre-Symbol steady process if example examples are 2/7 or less when the power steady process, and the low flow rate than the flow rate during steady process, the flow rate of the steady state process 15/46 or less.

また例えば前記プラズマ処理は、前記被処理体の表面に薄膜を形成するプラズマ成膜処理である。
また例えば前記薄膜は金属膜である。
また例えば前記金属膜はTi膜である。
請求項1に係る発明は、少なくとも表面が部分的に、或いは全体的にシリコン部分になされた被処理体の表面に、薄膜を形成する成膜方法において、前記被処理体の表面全体にNi、Co、Ptのいずれかよりなる金属膜を形成してシリコン部分の表面と前記金属膜との境界部分に自然発生的に金属シリサイド層を形成する金属膜形成工程と、前記金属膜形成工程の後に、前記金属シリサイド層を残して前記金属膜をエッチングして除去する金属膜除去工程と、前記金属膜除去工程の後に、前記被処理体の表面全体にTiCl を原料としたプラズマCVDによりTi膜を形成して前記金属シリサイド層と前記Ti膜との境界部分に自然発生的にチタン含有金属シリサイド混合層を形成するTi膜形成工程と、前記Ti膜形成工程の後に、前記チタン含有金属シリサイド混合層を残すように前記Ti膜をエッチングして除去するTi膜除去工程と、前記Ti膜除去工程の後に、前記被処理体の表面全体にTiN膜を形成するTiN膜形成工程と、前記TiN膜形成工程の後に、前記被処理体の表面全体に配線層を形成する配線層形成工程とを有し、前記金属膜形成工程以降の各工程のプロセス温度は600℃以下に設定されていることを特徴とする成膜方法である。
In addition, for example, the plasma treatment is a plasma film forming treatment for forming a thin film on the surface of the object to be processed.
For example, the thin film is a metal film.
For example, the metal film is a Ti film.
The invention according to claim 1 is a film forming method in which a thin film is formed on a surface of an object to be processed at least partially or entirely made of a silicon portion . Co, and the metal film forming step of forming a spontaneously metal silicide layer at a boundary portion to form a more becomes gold Shokumaku either Pt and the surface of the silicon portion and the metal film, the metal film forming step Thereafter, a metal film removing step of etching and removing the metal film leaving the metal silicide layer, and after the metal film removing step, Ti is formed on the entire surface of the object by plasma CVD using TiCl 4 as a raw material. Forming a film to spontaneously form a titanium-containing metal silicide mixed layer at the boundary between the metal silicide layer and the Ti film; and after the Ti film forming process, A Ti film removing step for etching and removing the Ti film so as to leave a titanium-containing metal silicide mixed layer, and a TiN film forming for forming a TiN film on the entire surface of the object after the Ti film removing step And a wiring layer forming step of forming a wiring layer on the entire surface of the object to be processed after the TiN film forming step, and the process temperature of each step after the metal film forming step is 600 ° C. or lower. a call that has been set is a film forming method which is characterized.

このように、例えばバリヤメタルを形成する際に、Cl元素を含むTi膜をエッチングにより除去するようにしたので、バリヤメタル中にCl元素を含むTi膜が介在しなくなり、この結果、膜の剥がれが発生することを大幅に抑制することが可能となる。   Thus, for example, when the barrier metal is formed, the Ti film containing Cl element is removed by etching, so that the Ti film containing Cl element does not intervene in the barrier metal, and as a result, peeling of the film occurs. It is possible to greatly suppress this.

この場合、例えば請求項2に規定するように、前記Ti膜除去工程と前記TiN膜形成工程との間に、金属膜を窒化処理するプラズマ窒化工程を行う。
また例えば請求項3に規定するように、前記金属膜形成工程を行う直前の前記被処理体の表面は、その底部にシリコン部分の表面が露出するようなホールのパターンが形成された絶縁層により覆われている。
また例えば請求項4に規定するように、前記金属膜形成工程以降の各工程のプロセス温度は500℃以下に設定されている。
また例えば請求項5に規定するように、前記金属膜は、Ni(ニッケル)膜であり、前記金属シリサイド層は、NiSi(ニッケルシリサイド)混合層である
In this case, for example, as prescribed in claim 2, between the Ti film removing step and the TiN film formation step, the plasma nitriding step of nitriding the metal film.
Also, as prescribed in example請Motomeko 3, the metal film forming step wherein the surface of the object to be processed just before, the pattern of holes such that the surface of the silicon portion at the bottom thereof for exposing is formed insulated Covered with layers.
For example , as defined in claim 4, the process temperature of each step after the metal film forming step is set to 500 ° C. or lower.
Also for example, as prescribed in claim 5, wherein the metal film is a Ni (nickel) film, the metal silicide layer is a NiSi (nickel silicide) mixed layer.

本発明の成膜方法によれば、次のように優れた作用効果を発揮することができる。
本発明によれば、例えばバリヤメタルを形成する際に、Cl元素を含むTi膜をエッチングにより除去するようにしたので、バリヤメタル中にCl元素を含むTi膜が介在しなくなり、この結果、膜の剥がれが発生することを大幅に抑制することができる。
According to the present onset Ming of the film how, it is possible to exhibit an excellent action and effect in the following manner.
According to the present invention, for example, when the barrier metal is formed, the Ti film containing Cl element is removed by etching, so that the Ti film containing Cl element is not present in the barrier metal, and as a result, the film is peeled off. Can be significantly suppressed.

以下に、本発明に係る成膜方法の一実施例を添付図面に基づいて詳述する。
<第1実施例>
まず、第1の発明について説明する。
図1は本発明方法を実施するプラズマ処理装置の一例を示す構成図、図2はプラズマ用電極へ供給する電力とチャージアップ電圧との関係を説明するためのグラフ、図3は半導体ウエハ上の比抵抗の分布を示す図である。図示するように、プラズマ処理装置20は、例えばステンレススチール等により円筒体状に成形された処理容器22を有しており、この処理容器22は接地されている。
この処理容器22の底部24には、容器内の雰囲気を排出するための排気口26が設けられており、この排気口26には真空引きポンプ28を介設した排気系30が接続されて、処理容器22内を底部周辺部から均一に真空引きできるようになっている。

Hereinafter, an embodiment of a film forming method according to the present invention will be described in detail with reference to the accompanying drawings.
<First embodiment>
First, the first invention will be described.
FIG. 1 is a block diagram showing an example of a plasma processing apparatus for carrying out the method of the present invention, FIG. 2 is a graph for explaining the relationship between electric power supplied to a plasma electrode and a charge-up voltage, and FIG. 3 is a graph on a semiconductor wafer. It is a figure which shows distribution of specific resistance. As shown in the figure, the plasma processing apparatus 20 includes a processing container 22 formed in a cylindrical shape by, for example, stainless steel, and the processing container 22 is grounded.
An exhaust port 26 for exhausting the atmosphere in the container is provided at the bottom 24 of the processing container 22, and an exhaust system 30 having a vacuum pump 28 is connected to the exhaust port 26. The inside of the processing container 22 can be evacuated uniformly from the bottom periphery.

この処理容器22内には、導電性材料よりなる支柱32を介して円板状の載置台34が設けられており、この上に被処理体として例えばシリコン基板Wを載置し得るようになっている。具体的には、この載置台34は、AlN等のセラミックからなり、その表面が導電性材料によりコーティングされており、プラズマ用電極の一方である下部電極を兼用するものであり、支柱32に直接支持される下台34Aと、この上面に接合される上台34Bとよりなり、これらの接合面に抵抗加熱ヒータ36が挟み込まれている。この下台34Aと上台34Bは、その接合面にて例えば溶着により接合される。   In this processing container 22, a disk-shaped mounting table 34 is provided via a support column 32 made of a conductive material, and a silicon substrate W, for example, can be mounted thereon as a processing object. ing. Specifically, the mounting table 34 is made of ceramic such as AlN, and the surface thereof is coated with a conductive material. The mounting table 34 also serves as a lower electrode that is one of plasma electrodes, and is directly attached to the support column 32. It consists of a lower base 34A to be supported and an upper base 34B joined to this upper surface, and a resistance heater 36 is sandwiched between these joint surfaces. The lower base 34A and the upper base 34B are joined by, for example, welding at the joint surface.

処理容器22の天井部には、プラズマ用電極の他方である上部電極と兼用されるシャワーヘッド38が一体的に設けられた天井板40が容器側壁に対して絶縁材42を介して気密に取り付けられている。このシャワーヘッド38は、上記載置台34の上面の略全面を覆うように対向させて設けられており、載置台34との間に処理空間Sを形成している。このシャワーヘッド38は、処理空間Sに各種のガスをシャワー状に導入するものであり、シャワーヘッド38の下面の噴射面44にはガスを噴射するための多数の噴射孔46が形成される。   A ceiling plate 40 integrally provided with a shower head 38 which is also used as an upper electrode which is the other of the plasma electrodes is attached to the ceiling portion of the processing vessel 22 in an airtight manner with respect to the side wall of the vessel via an insulating material 42. It has been. The shower head 38 is provided so as to face almost the entire upper surface of the mounting table 34, and a processing space S is formed between the shower head 38 and the mounting table 34. The shower head 38 introduces various gases into the processing space S in a shower shape, and a plurality of injection holes 46 for injecting gas are formed on the injection surface 44 on the lower surface of the shower head 38.

そして、このシャワーヘッド38の上部には、ヘッド内にガスを導入するガス導入ポート48が設けられており、このガス導入ポート48にはガスを流す供給通路50が接続されている。
この供給通路50には、複数の分岐管52が接続され、各分岐管52には、成膜用の原料ガスとエッチングガスとを兼用するガスとして、例えばTiCl ガスを貯留するTiCl ガス源54、H ガスを貯留するH ガス源56、プラズマガスとして例えばArガスを貯留するArガス源58、アンモニアを貯留するNH ガス源60及びN ガス源62がそれぞれ接続されている。そして、各ガスの流量は、それぞれの分岐管に介設した流量制御器、例えばマスフローコントローラ63により制御される。また、各分岐管52には、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁64が介設されている。尚、ここでは、各ガスを1つの供給通路50内を混合状態で供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる通路内に供給し、シャワーヘッド38内、或いは処理空間Sにて混合させる(いわゆるポストミックス)ガス搬送形態を用いるようにしてもよい。
A gas introduction port 48 for introducing gas into the head is provided above the shower head 38, and a supply passage 50 through which gas flows is connected to the gas introduction port 48.
A plurality of branch pipes 52 are connected to the supply passage 50, and each branch pipe 52 has, for example, a TiCl 4 gas source that stores TiCl 4 gas as a gas that also serves as a film forming source gas and an etching gas. 54, H 2 H 2 gas source 56 that stores the gas, Ar gas source 58 that stores, for example, Ar gas as the plasma gas, NH 3 gas source 60 and the N 2 gas source 62 storing the ammonia are connected. The flow rate of each gas is controlled by a flow rate controller provided in each branch pipe, for example, the mass flow controller 63. Each branch pipe 52 is provided with an on-off valve 64 for supplying and stopping the supply of each gas as necessary. Here, the case where each gas is supplied in a mixed state in one supply passage 50 is shown, but the present invention is not limited to this, and a part or all of the gas is supplied individually into different passages. In addition, a gas transport mode in which the gas is mixed in the shower head 38 or in the processing space S (so-called postmix) may be used.

また、天井板40には、Ti膜成膜時のプラズマを形成するために、リード線66を介してマッチング回路68及び例えば450kHzのプラズマ発生用電源である高周波電源70が接続されている。ここで、この高周波電源70にあっては、任意の大きさの電力を出力できるように出力電力が可変になされている。そして、このリード線66には、必要に応じて高周波電源の供給を断つ開閉スイッチ72が介設されている。また、処理容器22の側壁には、基板Wの搬入・搬出時に気密に開閉可能になされたゲートバルブ74が設けられる。   The ceiling plate 40 is connected to a matching circuit 68 and a high-frequency power source 70 which is a power source for generating plasma of 450 kHz, for example, via lead wires 66 in order to form plasma when forming the Ti film. Here, in this high frequency power supply 70, the output power is made variable so that power of an arbitrary magnitude can be output. The lead wire 66 is provided with an open / close switch 72 that cuts off the supply of high-frequency power as necessary. A gate valve 74 that can be opened and closed in an airtight manner when the substrate W is loaded and unloaded is provided on the side wall of the processing container 22.

次に、以上のように構成された装置を用いて行なわれる本発明のプラズマ処理方法について説明する。
ここではプラズマ処理方法の一例としてTi膜を成膜する場合を例にとって説明する。この第1の発明の特徴は、チャージアップ電圧を抑制するために、電極へ供給する電力を徐々に増加させてある程度の時間をかけて定常プロセス時の電力まで増加する点にある。
まず、Ti膜の成膜時には、処理容器22内へ、開放されたゲートバルブ74を介してシリコン基板Wを導入し、これを載置台34上に載置して処理容器22内を密閉する。シリコン基板Wの表面には、例えば前工程において、基板上のトランジスタとのコンタクトをとるためのコンタクトホール等がすでに形成されている。
Next, the plasma processing method of the present invention performed using the apparatus configured as described above will be described.
Here, a case where a Ti film is formed as an example of the plasma processing method will be described as an example. The feature of the first invention resides in that, in order to suppress the charge-up voltage, the power supplied to the electrode is gradually increased to increase to the power during the steady process over a certain period of time.
First, at the time of forming the Ti film, the silicon substrate W is introduced into the processing container 22 through the opened gate valve 74, and this is placed on the mounting table 34 to seal the inside of the processing container 22. On the surface of the silicon substrate W, for example, a contact hole for making contact with a transistor on the substrate has already been formed in the previous step.

処理容器22内を密閉したならば、原料ガスのTiCl ガスと、還元ガスのH ガスと、プラズマ用ガスのArガスとを、それぞれ上部電極であるシャワーヘッド38から所定の流量で処理容器22内に導入し、且つ真空引きポンプ28により処理容器22内を真空引きし、所定の圧力に維持する。
これと同時に、高周波電源70より、450kHzの高周波を上部電極であるシャワーヘッド38に印加して、シャワーヘッド38と下部電極としての載置台34との間に高周波電界を加えて電力を投入する。これにより、Arガスがプラズマ化されて、TiCl ガスとH ガスとの還元反応を推進し、基板表面にTi膜が成膜されることになる。基板Wの温度は、載置台34に埋め込んだ抵抗加熱ヒータ36により所定の温度により加熱維持される。

If the inside of the processing container 22 is sealed, the processing container is supplied with TiCl 4 gas as a source gas, H 2 gas as a reducing gas, and Ar gas as a plasma gas at a predetermined flow rate from the shower head 38 that is an upper electrode. The inside of the processing container 22 is evacuated by the vacuum pump 28 and maintained at a predetermined pressure.
At the same time, a high frequency of 450 kHz is applied from the high frequency power source 70 to the shower head 38 as the upper electrode, and a high frequency electric field is applied between the shower head 38 and the mounting table 34 as the lower electrode to supply power. As a result, the Ar gas is turned into plasma, and the reduction reaction between the TiCl 4 gas and the H 2 gas is promoted, and a Ti film is formed on the substrate surface. The temperature of the substrate W is maintained at a predetermined temperature by a resistance heater 36 embedded in the mounting table 34.

ここで重要な点は、上記上下の電極38、34間に投入する電力はゼロワットから一気にプロセス電力(定常プロセス時の電力)まで増加するのではなく、ウエハWの発生するチャージアップ電力を抑制するためにある程度の時間をかけて徐々に供給電力を増加して定常プロセス時の電力まで増加させる点である。
ここでの定常プロセスの条件は、例えば8インチ基板を処理する場合には、基板Wの温度が、例えば350〜500℃程度、プロセス圧力は665Pa(≒5Torr)程度である。また、ガス流量に関しては、TiCl ガスは4.6sccm程度、H ガスは1500sccm程度、Arガスは300sccm程度である。また、全体の成膜時間は、60秒程度で、Ti膜の膜厚は200Å程度である。
The important point here is that the electric power supplied between the upper and lower electrodes 38 and 34 does not increase from zero watts to the process electric power (electric power in a steady process) at once, but suppresses the charge-up electric power generated by the wafer W. Therefore, the supply power is gradually increased over a certain period of time to increase the power to the steady process.
The conditions of the steady process here are, for example, when processing an 8-inch substrate, the temperature of the substrate W is, for example, about 350 to 500 ° C., and the process pressure is about 665 Pa (≈5 Torr). Regarding the gas flow rate, TiCl 4 gas is about 4.6 sccm, H 2 gas is about 1500 sccm, and Ar gas is about 300 sccm. The entire film formation time is about 60 seconds, and the thickness of the Ti film is about 200 mm.

またプラズマ発生用電源70より供給する電力は、定常プロセス時は例えば350ワットであり、ここではゼロワットから例えば5〜10秒程度でかけて、定常プロセス時の電力の最大値である350ワットまで、徐々に、例えば直線的に増加させてい行く。
このように、プラズマ処理の開始直後の僅かな時間、例えば5〜10秒間程度だけ時間をかけて供給電力を定常プロセス時の電力まで徐々に増加させることにより、突入電圧を低く抑えてこの僅かな期間でウエハWに生ずるチャージアップ電圧を極力抑制することができ、従って、チャージアップダメージの発生を抑制することができる。
The power supplied from the plasma generating power supply 70 is, for example, 350 watts during the steady process, and gradually increases from zero watts to, for example, about 5 to 10 seconds, up to 350 watts, which is the maximum power during the steady process. For example, it is increased linearly.
In this way, by gradually increasing the supply power to the power during the steady process over a short time immediately after the start of the plasma treatment, for example, about 5 to 10 seconds, the inrush voltage is suppressed to a low level. The charge-up voltage generated on the wafer W during the period can be suppressed as much as possible, and therefore the occurrence of charge-up damage can be suppressed.

このように、5〜10秒程度経過した後に、定常プロセス時の電力を供給しても、すなわちフルパワーを印加しても、すでに上記した5〜10秒の僅かな期間にウエハW上には導電膜であるTi膜が非常に僅かな厚さで堆積しているので、この極めて薄い導電性のTi膜によって電荷の流れが生ずるので、チャージアップ電圧がほとんど発生することはない。また膜厚等のプラズマ処理の面内均一性も高く維持することができる。   As described above, even if about 5 to 10 seconds have elapsed, even if the power in the steady process is supplied, that is, the full power is applied, the wafer W is already on the wafer W for a short period of 5 to 10 seconds. Since the Ti film, which is a conductive film, is deposited with a very small thickness, the flow of charge is generated by this extremely thin conductive Ti film, so that almost no charge-up voltage is generated. In addition, the in-plane uniformity of the plasma treatment such as the film thickness can be maintained high.

ここで図2を参照して、本発明方法においてチャージアップ電圧が低下する点について説明する。図2(A)はプラズマ用電極へ供給する電力の変化を示すグラフであり、図2(B)はその時の半導体ウエハ上におけるチャージアップ電圧Vdcの変化を示すグラフである。図2中において、点P1において上部電極であるシャワーヘッド38へ電力の供給が始まってプラズマ処理が開始されている。特性X1はプラズマ処理の開始と同時にフルパワーの電力、例えば350ワットを一気に供給しており、これは従来方法の場合を示す。尚、図2(A)では縦軸の高周波電力の大きさを目盛りで表しており、例えば目盛り1.7が350ワットに対応する。   Here, the point that the charge-up voltage is lowered in the method of the present invention will be described with reference to FIG. FIG. 2A is a graph showing changes in power supplied to the plasma electrode, and FIG. 2B is a graph showing changes in charge-up voltage Vdc on the semiconductor wafer at that time. In FIG. 2, the supply of electric power to the shower head 38, which is the upper electrode, starts at the point P1, and plasma processing is started. The characteristic X1 is supplying full power, for example, 350 watts at the same time as the start of the plasma processing, which shows the case of the conventional method. In FIG. 2A, the magnitude of the high-frequency power on the vertical axis is indicated by a scale. For example, the scale 1.7 corresponds to 350 watts.

これに対して、特性Y1及びY2は本発明方法の場合を示しており、特性Y1はゼロワットからフルパワー(定常プロセス時の電力)の電力まで5秒間かけて徐々に直線的に増加させている場合を示し、特性Y2はゼロワットからフルパワーの電力まで10秒間かけて徐々に直線的に増加させている場合を示している。この時のチャージアップ電圧Vdcは図2(B)に示されており、従来方法の特性X1では最大のチャージアップ電圧は−81ボルトにも達している。これに対して、本発明方法の場合には、フルパワーまで5秒間かけた特性Y1では最大のチャージアップ電圧Vdcは−64ボルト程度、フルパワーまで10秒間かけた特性Y2では最大のチャージアップ電圧は−62ボルト程度であり、共に最大のチャージアップ電圧をかなり抑制することができる。この場合、ゼロワットからフルパワーまで増加する時間を長くすればする程、発生するチャージアップ電圧の最大値を小さくできる。この結果、本発明方法の場合には、チャージアップダメージの発生量を大幅に抑制できることが確認できた。   On the other hand, the characteristics Y1 and Y2 show the case of the method of the present invention, and the characteristic Y1 is gradually increased linearly over 5 seconds from zero watt to full power (power during steady process). The characteristic Y2 shows a case where the power is gradually increased linearly over 10 seconds from zero watts to full power. The charge-up voltage Vdc at this time is shown in FIG. 2B, and the maximum charge-up voltage reaches -81 volts in the characteristic X1 of the conventional method. On the other hand, in the case of the method of the present invention, the maximum charge-up voltage Vdc is about -64 volts in the characteristic Y1 applied to the full power for 5 seconds, and the maximum charge-up voltage in the characteristic Y2 applied to the full power for 10 seconds. Is about -62 volts, both of which can significantly suppress the maximum charge-up voltage. In this case, the longer the time to increase from zero watts to full power, the smaller the maximum value of the generated charge-up voltage can be made. As a result, in the case of the method of the present invention, it was confirmed that the generation amount of charge-up damage can be greatly suppressed.

ここでシャワーヘッド38への供給電力がゼロワットからフルパワーまで増加する期間を5秒よりも小さく設定すると、チャージアップ電圧の抑制効果はそれ程発揮することができない。またこのゼロワットからフルパワーまで増加する期間を過度に長くすると、プロセス期間が長くなるのみならず、膜厚の面内均一性も低下させる原因となるので、その最大値は例えば30秒程度である。
またここでは、特性Y1、Y2は直線状に変化させているが、これらが上向きに凸となる、或いは下向きに凸となる円弧形状となるように供給電力を増加させてもよいし、または、直線状ではなく階段状に供給電力を増加させるようにしてもよく、いずれにしても半導体ウエハWに発生するチャージアップ電圧が過度に大きくならないような供給電力の増加態様ならば、どのような増加態様でもよい。
Here, if the period during which the power supplied to the showerhead 38 increases from zero watts to full power is set to be smaller than 5 seconds, the effect of suppressing the charge-up voltage cannot be exhibited so much. If the period of increase from zero watts to full power is excessively long, not only will the process period become longer, but also the in-plane uniformity of the film thickness will be reduced, so the maximum value is, for example, about 30 seconds. .
Here, the characteristics Y1 and Y2 are linearly changed. However, the supplied power may be increased so that they have an arc shape that protrudes upward or protrudes downward, or The supply power may be increased stepwise instead of in a straight line. Anyway, any increase in supply power is possible as long as the charge-up voltage generated in the semiconductor wafer W is not excessively increased. An aspect may be sufficient.

またここでは、定常プロセス時の供給電力が350ワットの場合について説明しているが、これが例えば200ワット程度の場合には、電圧が低過ぎるので本発明方法を採用しないでもチャージアップダメージは発生しない。また実際には、チャージアップ電圧の大きさは、プロセス圧力やガス種等のプロセス条件によっても異なるので、プロセス毎に、ゼロワットから定常プロセスの電力までの電力増加期間を設定するのが望ましい。
ここでシャワーヘッド38への供給電力をプロセス途中で変化させた結果、Ti膜の面内均一性を低下させる恐れが生ずるので、この膜厚についての検討を行った。
Further, here, the case where the supply power in the steady process is 350 watts is described, but when this is, for example, about 200 watts, the voltage is too low, so no charge-up damage occurs even if the method of the present invention is not adopted. . In practice, the magnitude of the charge-up voltage also varies depending on process conditions such as process pressure and gas type, and therefore it is desirable to set a power increase period from zero watts to steady process power for each process.
Here, since the electric power supplied to the shower head 38 is changed during the process, the in-plane uniformity of the Ti film may be lowered. Therefore, the film thickness was examined.

この結果を図3に示す。図3においては比抵抗を示しているが、比抵抗は膜厚の状態を1:1で反映しているので、比抵抗を検討することによって膜厚を知ることができる。図示するように、従来方法の場合には、膜厚の偏差は1.4%であったのに対して、本発明方法の場合には、膜厚の偏差は共に1.6%であり、従来方法の場合と同様に、十分に高い膜厚の面内均一性を得られることが確認できた。   The result is shown in FIG. Although specific resistance is shown in FIG. 3, the specific resistance reflects the state of the film thickness by 1: 1, so that the film thickness can be known by examining the specific resistance. As shown in the figure, in the case of the conventional method, the deviation of the film thickness was 1.4%, whereas in the case of the method of the present invention, the deviation of the film thickness was 1.6%. As in the case of the conventional method, it was confirmed that a sufficiently high in-plane uniformity can be obtained.

<変形例>
次に第1の発明の変形例について説明する。
先の実施例においては、プラズマ用電極に供給する電力をゼロワットから定常プロセス時の電力まで徐々に増加させたが、これに限定されず、少なくとも2段階以上の複数段階に分けて供給電力を増加させるようにしてもよい。
ここではゼロワットから定常プロセス時の電力まで2段階に分けて電力を増加させる場合を例にとって説明する。
すなわち、この変形例では、前記被処理体に発生するチャージアップ電圧を抑制するために前記プラズマ処理を開始する際に定常プロセス時の電力よりも少ない電力を前記プラズマ用電極に供給すると共に前記処理容器内へは定常プロセス時の流量よりも少ない流量の前記原料ガスを供給して所定の時間だけプラズマ処理を行うようにした第1工程と、前記第1工程の終了後に前記プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に前記原料ガスの流量を定常プロセス時の流量へ増加させてプラズマ処理を行うようにした第2工程とよりなる。
<Modification>
Next, a modification of the first invention will be described.
In the previous embodiment, the power supplied to the plasma electrode was gradually increased from zero watts to the power in the steady process, but this is not a limitation, and the power supply is increased in at least two stages. You may make it make it.
Here, a case where power is increased in two stages from zero watts to power in a steady process will be described as an example.
That is, in this modified example, when starting the plasma processing in order to suppress a charge-up voltage generated in the object to be processed, less power than that in a steady process is supplied to the plasma electrode and the processing is performed. A first process in which the raw material gas having a flow rate smaller than that in a steady process is supplied into the container to perform plasma treatment for a predetermined time, and after the completion of the first process, the plasma electrode is supplied to the plasma electrode. This is a second step in which the plasma processing is performed by increasing the supply power to the power during the steady process and increasing the flow rate of the source gas to the flow during the steady process.

すなわち、ここでは定常プロセス時の電力は350ワットなので、第1工程ではこれより少ない電力、例えば100ワットを一気にプラズマ用電極(シャワーヘッド)に供給し、これと同時に原料ガス、すなわちTiCl ガスを定常プロセス時の流量、例えば4.6sccmよりも少ない流量、例えば1.5sccmに設定して短い所定の時間、例えば10秒程度だけプラズマ成膜処理を行う。尚、この間は、他のガス種に関しては定常プロセス時と同じ流量のガスを流す。 That is, since the power in the steady process is 350 watts here, in the first step, less power, for example, 100 watts is supplied to the plasma electrode (shower head) at the same time, and at the same time, the source gas, that is, TiCl 4 gas is supplied. The flow rate during the steady process, for example, a flow rate smaller than 4.6 sccm, for example, 1.5 sccm is set, and the plasma film forming process is performed for a short predetermined time, for example, about 10 seconds. During this period, the other gas types are supplied with the same flow rate as in the steady process.

次に、第2工程では、プラズマ用電極への供給電力を定常プロセス時の電力へ増加させると共に、原料ガスの流量も定常プロセス時の流量へ増加させる。この場合、第2工程においてプラズマ用電極への供給電力を増加する際、定常プロセス時の電力へ一気に増加させるようにしてもよいし、これに代えて、ある程度の短い時間で直線的に、或いは段階的に増加させてもよい。
ここで、この変形例の流れを、図4に示すフローチャートも参照して説明する。
Next, in the second step, the supply power to the plasma electrode is increased to the power during the steady process, and the flow rate of the source gas is also increased to the flow rate during the steady process. In this case, when the power supplied to the plasma electrode is increased in the second step, it may be increased to the power at the time of the steady process, or instead, linearly in a certain short time, or You may increase in steps.
Here, the flow of this modification will be described with reference to the flowchart shown in FIG.

まず、処理容器22内へH ガス、Arガスと共に原料ガスであるTiCl ガスを供給する(S1)。この際、上述したように、この原料ガスを定常プロセス時の流量、例えば4.6sccmより少ない流量、例えば1.5sccmで供給する。そして、これと同時に、プラズマ用電極であるシャワーヘッド38と載置台34との間にプラズマ用の電力を供給し、プラズマを立ててプラズマ処理、すなわちプラズマ成膜処理(プラズマCVD)を行ってTi膜を堆積する(S2)。この際、上述したように、供給する電力は、定常プロセス時の電力、例えば350ワットよりも少ない電力、例えば100ワットに設定する。すなわち、この100ワットの電力を、一気にプラズマ用電極に供給する。そして、この第1工程を所定の時間、例えば10秒程度の間、継続して行う(S3)。 First, TiCl 4 gas which is a raw material gas is supplied into the processing container 22 together with H 2 gas and Ar gas (S1). At this time, as described above, this source gas is supplied at a flow rate lower than 4.6 sccm, for example, 1.5 sccm, for example, during a steady process. At the same time, plasma power is supplied between the shower head 38, which is a plasma electrode, and the mounting table 34, and plasma is generated to perform plasma processing, that is, plasma film formation processing (plasma CVD). A film is deposited (S2). At this time, as described above, the power to be supplied is set to a power lower than 350 watts, for example, 100 watts, for example, during a steady process. That is, this 100-watt power is supplied to the plasma electrode at once. Then, the first step is continuously performed for a predetermined time, for example, about 10 seconds (S3).

このようにして、第1工程が終了したならば、第2工程へ移行する。すなわち、ここでは先の原料ガスの流量を増加させて定常プロセス時の流量、例えば4.6sccmまで増加する。これと同時に、プラズマ用電力の供給量も増加させて定常プロセス時の電力、例えば350ワットに設定する(S4)。
ここで、プラズマ用の供給電力を定常プロセス時の電力まで増加する場合、一気に増加させてもよいし、ある程度の短い時間、例えば数秒間をかけて直線的に、或いは段階的に増加させるようにしてもよい。そして、このような状態で、所定の時間だけ成膜処理を行ったならば、第2工程を終えて(S5)、全体の処理を終了する。この変形例の場合にも、先の実施例と同様な作用効果を発揮でき、すなわち、膜厚等のプラズマ処理の面内均一性を高く維持しつつチャージアップダメージの発生を抑制することができる。
In this way, when the first step is completed, the process proceeds to the second step. That is, here, the flow rate of the source gas is increased to increase the flow rate during the steady process, for example, 4.6 sccm. At the same time, the supply amount of plasma power is also increased and set to a power during a steady process, for example, 350 watts (S4).
Here, when the plasma supply power is increased to the power during the steady process, it may be increased at once, or may be increased linearly or stepwise over a short period of time, for example, several seconds. May be. If the film forming process is performed for a predetermined time in such a state, the second process is ended (S5), and the entire process is ended. Also in this modification, the same effect as the previous embodiment can be exhibited, that is, the occurrence of charge-up damage can be suppressed while maintaining high in-plane uniformity of plasma processing such as film thickness. .

ここでシャワーヘッド38への供給電力や原料ガスの流量をプロセス途中で変化させた結果、Ti膜の面内均一性を低下させる恐れが生ずるので、この膜厚についての検討を行った。この結果を図5に示す。図5においては比抵抗を示しているが、比抵抗は膜厚の状態を1:1で反映しているので、比抵抗を検討することによって膜厚を知ることができる。尚、この図中には、比較例として、プラズマ用の供給電力は2段階で変化させているが、原料ガスの供給量は減少させないで当初より定常プロセス時の流量だけ流した場合のデータも示している。   Here, since the power supplied to the shower head 38 and the flow rate of the raw material gas are changed during the process, the in-plane uniformity of the Ti film may be lowered. Therefore, the film thickness was examined. The result is shown in FIG. Although specific resistance is shown in FIG. 5, the specific resistance reflects the state of the film thickness by 1: 1, so that the film thickness can be known by examining the specific resistance. In this figure, as a comparative example, the supply power for plasma is changed in two stages, but the data when the flow rate of the steady process is flowed from the beginning without decreasing the supply amount of the source gas is also shown. Show.

図示するように、従来方法の場合には、膜厚の偏差は1.4%であったのに対して、本発明方法の変形例の場合には、膜厚の偏差は共に4.1%であり、従来方法の場合よりもある程度増加したが許容範囲内であり、高い膜厚の面内均一性を得られることが確認できた。これに対して、比較例の場合には、膜厚の偏差は15.7%にも達してしまい、良好な特性が得られなかった。これにより、良好な膜厚の面内均一性を得るためには、第1工程で、プラズマ用供給電力のみならず、原料ガスの供給量も共に減少させる必要があることを、確認することができた。   As shown in the figure, the deviation in film thickness was 1.4% in the case of the conventional method, whereas the deviation in film thickness was 4.1% in the case of the modification of the method of the present invention. However, although it increased to some extent compared with the conventional method, it was within the allowable range, and it was confirmed that in-plane uniformity with a high film thickness could be obtained. On the other hand, in the case of the comparative example, the deviation of the film thickness reached 15.7%, and good characteristics could not be obtained. Thus, in order to obtain in-plane uniformity with a good film thickness, it is possible to confirm that it is necessary to reduce not only the plasma supply power but also the supply amount of the source gas in the first step. did it.

上記プラズマ処理装置20では、上部電極であるシャワーヘッド38にプラズマ用の高周波電圧を印加する場合を例にとって説明したが、これに限定されず、下部電極である載置台34側にプラズマ用の高周波電圧を印加する装置、或いは上下の両電極に高周波電圧を印加する装置にも本発明方法を適用することができる。また、磁界や電界を併用したプラズマ処理装置等にも本発明方法を適用することができる。
更には、ここではTi膜をプラズマCVDにより成膜する場合を例にとって説明したが、他の金属膜、或いは絶縁膜を成膜する場合のみならず、プラズマ改質処理(例えば窒化処理)、プラズマエッチング処理等の他のプラズマ処理にも本発明方法を適用することができる。
In the plasma processing apparatus 20 described above, the case where the plasma high-frequency voltage is applied to the shower head 38 serving as the upper electrode has been described as an example. The method of the present invention can also be applied to a device for applying a voltage or a device for applying a high-frequency voltage to both upper and lower electrodes. The method of the present invention can also be applied to a plasma processing apparatus using a magnetic field or an electric field in combination.
Furthermore, although the case where the Ti film is formed by plasma CVD has been described as an example here, not only the case where another metal film or insulating film is formed, but also plasma modification treatment (for example, nitriding treatment), plasma The method of the present invention can also be applied to other plasma processing such as etching processing.

<第2の発明>
次に、第2の発明について説明する。
この第2の発明では、例えばシリコン基板よりなる半導体ウエハWの表面に各種の膜を堆積する際に、その一部の膜の成膜時に先に説明した第1の発明の方法を用いて、剥がれの発生のみならず、チャージアップダメージの発生を抑制するようにしている。図6はバリヤメタルとしてTiN膜を用いた時の成膜方法の一例を示すフローチャートである。
ここではシリコン基板よりなる半導体ウエハ上に形成した素子に、コンタクトとしてNiSi膜を用い、またバリヤメタルとしてTiN膜を用いる場合を例にとって説明する。ここでの成膜プロセスの一部は、先に説明した図7(A)〜図7(D)に示す工程と全く同じである。すなわちまず、図6(A)において、被処理体としての半導体ウエハWは例えばシリコン基板よりなり、このシリコン基板よりなる半導体ウエハWの表面全体には、これを覆うようにして例えばSiO よりなる絶縁層2が形成されている。そして、この絶縁層2は、パターン化されて例えばコンタクトホールのようなホール4が形成されており、このホール4の底部には、シリコン基板の表面であるシリコン部分6が露出している。上記ホール4がビアホール等の場合もある。
<Second invention>
Next, the second invention will be described.
In the second invention, for example, when various films are deposited on the surface of the semiconductor wafer W made of a silicon substrate, the method of the first invention described above when forming a part of the film is used. In addition to the occurrence of peeling, the occurrence of charge-up damage is suppressed. FIG. 6 is a flowchart showing an example of a film forming method when a TiN film is used as the barrier metal.
Here, a case where a NiSi film is used as a contact and a TiN film is used as a barrier metal in an element formed on a semiconductor wafer made of a silicon substrate will be described as an example. Part of the film formation process here is exactly the same as the steps shown in FIGS. 7A to 7D described above. That is, first, in FIG. 6A, a semiconductor wafer W as an object to be processed is made of, for example, a silicon substrate, and the entire surface of the semiconductor wafer W made of this silicon substrate is made of, for example, SiO 2 so as to cover it. An insulating layer 2 is formed. The insulating layer 2 is patterned to form, for example, a hole 4 such as a contact hole, and a silicon portion 6 that is the surface of the silicon substrate is exposed at the bottom of the hole 4. The hole 4 may be a via hole.

そして、図6(B)に示すように上記ウエハWの表面に、例えばスパッタを用いて金属膜として例えばNi膜8を形成する(Ni膜形成工程:金属膜形成工程)。この場合、ホール4の底部に堆積したNi膜は、この下地層のシリコン部分6の表面との境界部分にて自然に反応して金属シリサイドとして例えばNiSiよりなるNiSi混合層(金属シリサイド層)10が自然発生的に形成される。ここでこのNiSi混合層10は、温度が例えば600℃より高くなると結晶構造が変化してその電気抵抗が急激に増加してコンタクト抵抗が高くなってしまう。従って、この図6(B)に示す工程より以後の全ての工程(図6(C)〜図6(G))では、上記NiSi混合層10が600℃よりも高い高温に晒されることを防止するために、各プロセス温度を600℃以下に設定して各処理を行う。   Then, as shown in FIG. 6B, for example, a Ni film 8 is formed as a metal film on the surface of the wafer W by using, for example, sputtering (Ni film forming process: metal film forming process). In this case, the Ni film deposited on the bottom of the hole 4 reacts spontaneously at the boundary portion with the surface of the silicon portion 6 of the underlayer, and a NiSi mixed layer (metal silicide layer) 10 made of, for example, NiSi as a metal silicide. Is formed spontaneously. Here, when the temperature of the NiSi mixed layer 10 is higher than, for example, 600 ° C., the crystal structure is changed, and the electric resistance is rapidly increased to increase the contact resistance. Therefore, in all the steps (FIGS. 6C to 6G) after the step shown in FIG. 6B, the NiSi mixed layer 10 is prevented from being exposed to a temperature higher than 600 ° C. In order to achieve this, each process temperature is set to 600 ° C. or lower and each process is performed.

次に、図6(C)に示すように、例えばAPMとSPMを用いてエッチングすることにより、上記NiSi混合層10を残して上記Ni膜8を除去する(Ni膜除去工程)。
次に、図6(D)に示すように、プラズマ処理として例えばプラズマCVDを行うことによって、上記半導体ウエハWの表面全体にTi膜12を形成する(Ti膜形成工程)。この時、例えば原料ガスとしてはTiCl を用い、その他にH ガス、Arガス等を用いる。この場合、ホール4の底部にもTi膜が形成されることになり、このTi膜とホール4の底部のNiSi混合層10との境界部分にて自然に反応してNiTiSiよりなるNiTiSi混合層(チタン含有金属シリサイド混合層)14が自然発生的に形成される。そして、このTi成膜処理を行う際は、先に説明した図1に示すようなプラズマ処理装置2を用い、先に説明した第1の発明の方法を用いて行う。これにより、このプラズマ成膜時にチャージアップダメージが発生することを大幅に抑制することができる。
Next, as shown in FIG. 6C, the Ni film 8 is removed leaving the NiSi mixed layer 10 by etching using, for example, APM and SPM (Ni film removal step).
Next, as shown in FIG. 6D, the Ti film 12 is formed on the entire surface of the semiconductor wafer W by performing, for example, plasma CVD as the plasma processing (Ti film forming step). At this time, for example, TiCl 4 is used as the source gas, and H 2 gas, Ar gas, or the like is used in addition. In this case, a Ti film is also formed at the bottom of the hole 4, and a NiTiSi mixed layer made of NiTiSi reacts spontaneously at the boundary between the Ti film and the NiSi mixed layer 10 at the bottom of the hole 4 ( Titanium-containing metal silicide mixed layer) 14 is spontaneously formed. And when performing this Ti film-forming process, it uses the method of 1st invention demonstrated previously using the plasma processing apparatus 2 as shown in FIG. 1 demonstrated previously. Thereby, it is possible to greatly suppress the occurrence of charge-up damage during the plasma film formation.

次に、図6(E)に示すように、同じプラズマ処理装置2内にてプラズマを用いないでTi膜をエッチングにて除去する(Ti膜除去工程)。この場合、上記NiTiSi混合層14はエッチングの選択性があることから除去されることなく残留する。
このエッチング処理では、プラズマ処理装置2の開閉スイッチ72を開いて高周波電源70の供給を断つことによりプラズマを用いず、エッチングガスとしてはTiCl ガスのみを処理容器22内へ供給する。この時のプロセス条件は、例えばウエハWの温度が350〜500℃の範囲内、プロセス圧力が665Pa(≒5Torr)程度、TiCl ガスの流量は最大30sccm程度である。これにより、上述したように下地と反応したNiTiSi混合層14を除くTi膜12をエッチングして除去することが可能となる。
Next, as shown in FIG. 6E, the Ti film is removed by etching without using plasma in the same plasma processing apparatus 2 (Ti film removing step). In this case, the NiTiSi mixed layer 14 remains without being removed because of the etching selectivity.
In this etching process, plasma is not used by opening the open / close switch 72 of the plasma processing apparatus 2 and cutting off the supply of the high-frequency power source 70, and only TiCl 4 gas is supplied into the processing chamber 22 as an etching gas. The process conditions at this time are, for example, that the temperature of the wafer W is in the range of 350 to 500 ° C., the process pressure is about 665 Pa (≈5 Torr), and the flow rate of the TiCl 4 gas is about 30 sccm at the maximum. As a result, as described above, the Ti film 12 excluding the NiTiSi mixed layer 14 that has reacted with the underlying layer can be removed by etching.

次に、図6(F)に示すように、例えば原料ガスとしてTiCl を用い、これと共に還元ガスとしてNH 等を用いて熱CVD処理を施すことによって表面全体にTiN膜16を形成する(TiN膜形成工程)。この場合にも、プラズマを用いないで、引き続き上記プラズマ処理装置20内で成膜処理を行う。これによりホール4の底部にはTiN膜16よりなるバリヤメタルが形成されることになる。
次に、図6(G)に示すように、例えばWF とH 等とを用いて熱CVD処理を施すことにより、上記ホール4内を埋め込みつつウエハWの表面全体にタングステン膜よりなる配線層18を形成する。この配線層18をAl等の他の金属で形成してもよい。その後は、この配線層18をパターンエッチングすることにより所定の配線パターンを形成することになる。
このように、従来方法の場合に形成されたCl含有のTiN膜12A(図7(E)参照)を、本発明方法では形成する必要がないので、この結果、例えば500℃以下の低温で処理を行っても膜剥がれや腐食が発生することがなく、電気的特性の良好なコンタクトを得ることが可能となる。
Next, as shown in FIG. 6F, a TiN film 16 is formed on the entire surface by performing a thermal CVD process using, for example, TiCl 4 as a raw material gas and NH 3 or the like as a reducing gas (see FIG. 6F). TiN film forming step). Also in this case, the film forming process is continuously performed in the plasma processing apparatus 20 without using plasma. As a result, a barrier metal made of the TiN film 16 is formed at the bottom of the hole 4.
Next, as shown in FIG. 6G, for example, by performing a thermal CVD process using WF 6 and H 2 or the like, a wiring made of a tungsten film is formed on the entire surface of the wafer W while filling the hole 4. Layer 18 is formed. The wiring layer 18 may be formed of other metal such as Al. Thereafter, a predetermined wiring pattern is formed by pattern etching of the wiring layer 18.
Thus, the Cl-containing TiN film 12A (see FIG. 7E) formed in the case of the conventional method does not need to be formed in the method of the present invention. As a result, the treatment is performed at a low temperature of, for example, 500 ° C. or lower. Even if the process is performed, the film does not peel off or corrode, and a contact with good electrical characteristics can be obtained.

また上記実施例では、図6(E)に示すTi膜除去工程の後に、直ちに図6(F)に示すTiN膜形成工程へ移行したが、これに限定されず、上記図6(E)に示すTi膜除去工程においてTi膜が完全にエッチングできなくて、これが僅かに残留することも予測されるので、このTi膜除去工程の後に、残留する恐れのある金属膜、すなわち残留Ti膜を窒化処理して密着性を増すためのプラズマ窒化処理を行うようにしてもよい。このプラズマ窒化処理は、前述したように、プラズマ処理装置2内にてプラズマを用い、且つ先に説明した本発明の第1の発明方法を用いて行えばよい。
また上記各実施例においては、コンタクトとしてNiSi膜を用いたが、これに限定されず、例えばCoSi膜、PtSi膜等の金属シリサイド膜を用いることも可能である。 尚、以上の各実施例で説明した各プロセス条件は、単に一例を示したに過ぎず、これに限定されないのは勿論である。
ここでは被処理体として、シリコン基板を用いて説明したが、これに限定されず、表面にシリコン層などを形成したLCD基板、ガラス基板にも本発明方法を適用できるのは勿論である。
Moreover, in the said Example, although it shifted to the TiN film | membrane formation process shown in FIG.6 (F) immediately after the Ti film | membrane removal process shown in FIG.6 (E), it is not limited to this, In said FIG.6 (E), Since the Ti film cannot be completely etched in the Ti film removal step shown, and it is predicted that the Ti film remains slightly, after this Ti film removal step, the metal film that may remain, that is, the residual Ti film is nitrided A plasma nitriding treatment may be performed to increase the adhesion by processing. As described above, this plasma nitriding treatment may be performed using plasma in the plasma processing apparatus 2 and using the first invention method of the present invention described above.
In each of the above embodiments, the NiSi film is used as the contact. However, the present invention is not limited to this. For example, a metal silicide film such as a CoSi film or a PtSi film can be used. It should be noted that the process conditions described in the above embodiments are merely examples, and of course are not limited thereto.
Here, the silicon substrate is used as the object to be processed. However, the present invention is not limited to this, and it is needless to say that the method of the present invention can be applied to an LCD substrate or a glass substrate on which a silicon layer or the like is formed.

本発明方法を実施するプラズマ処理装置の一例を示す構成図である。It is a block diagram which shows an example of the plasma processing apparatus which enforces the method of this invention. プラズマ用電極へ供給する電力とチャージアップ電圧との関係を説明するためのグラフである。It is a graph for demonstrating the relationship between the electric power supplied to the electrode for plasma, and a charge up voltage. 半導体ウエハ上の比抵抗の分布を示す図である。It is a figure which shows distribution of the specific resistance on a semiconductor wafer. 本発明方法のフローチャートを示す図である。It is a figure which shows the flowchart of this invention method. 半導体ウエハ上の比抵抗の分布を示す図である。It is a figure which shows distribution of the specific resistance on a semiconductor wafer. バリヤメタルとしてTiN膜を用いた時の成膜方法の一例を示すフローチャートである。It is a flowchart which shows an example of the film-forming method when using a TiN film | membrane as a barrier metal. シリコン基板よりなる半導体ウエハ上に形成した素子にバリヤメタルとしてTiN膜を用いる場合のフローチャートである。It is a flowchart in the case of using a TiN film as a barrier metal for an element formed on a semiconductor wafer made of a silicon substrate.

符号の説明Explanation of symbols

2 絶縁層
4 ホール
6 シリコン部分
8 Ni膜
10 NiSi混合層
12 Ti膜
12A TiN膜
14 NiTiSi混合層
16 TiN膜
18 配線層
20 プラズマ処理装置
22 処理容器
34 載置台(プラズマ用電極)
38 シャワーヘッド(プラズマ用電極)
70 高周波電源(プラズマ発生用電源)
W 半導体ウエハ(被処理体)
2 Insulating layer 4 Hole 6 Silicon part 8 Ni film 10 NiSi mixed layer 12 Ti film 12A TiN film 14 NiTiSi mixed layer 16 TiN film 18 Wiring layer 20 Plasma processing apparatus 22 Processing vessel 34 Mounting table (electrode for plasma)
38 Shower head (Plasma electrode)
70 High-frequency power supply (power supply for plasma generation)
W Semiconductor wafer (object to be processed)

Claims (5)

少なくとも表面が部分的に、或いは全体的にシリコン部分になされた被処理体の表面に、薄膜を形成する成膜方法において、
前記被処理体の表面全体にNi、Co、Ptのいずれかよりなる金属膜を形成してシリコン部分の表面と前記金属膜との境界部分に自然発生的に金属シリサイド層を形成する金属膜形成工程と、
前記金属膜形成工程の後に、前記金属シリサイド層を残して前記金属膜をエッチングして除去する金属膜除去工程と、
前記金属膜除去工程の後に、前記被処理体の表面全体にTiCl を原料としたプラズマCVDによりTi膜を形成して前記金属シリサイド層と前記Ti膜との境界部分に自然発生的にチタン含有金属シリサイド混合層を形成するTi膜形成工程と、
前記Ti膜形成工程の後に、前記チタン含有金属シリサイド混合層を残すように前記Ti膜をエッチングして除去するTi膜除去工程と、
前記Ti膜除去工程の後に、前記被処理体の表面全体にTiN膜を形成するTiN膜形成工程と、
前記TiN膜形成工程の後に、前記被処理体の表面全体に配線層を形成する配線層形成工程とを有し、
前記金属膜形成工程以降の各工程のプロセス温度は600℃以下に設定されていることを特徴とする成膜方法。
In a film forming method for forming a thin film on the surface of an object to be processed at least partially or entirely made of a silicon part,
The Ni on the whole surface of the object to be processed, Co, metal film spontaneously form metal silicide layer on the surface between the boundary portion between the metal layer of the silicon moiety to form either become more gold Shokumaku of Pt Forming process;
After the metal film forming step, a pre-Symbol metal film removing step of leaving the metal silicide layer is removed by etching the metal film,
After the metal film removing step, a Ti film is formed on the entire surface of the object by plasma CVD using TiCl 4 as a raw material , and titanium is spontaneously formed at a boundary portion between the metal silicide layer and the Ti film. A Ti film forming step of forming a mixed metal silicide mixed layer;
After the Ti film forming step, a Ti film removing step of removing the Ti film by etching so as to leave the titanium-containing metal silicide mixed layer;
After the Ti film removing step, a TiN film forming step for forming a TiN film on the entire surface of the object to be processed;
A wiring layer forming step of forming a wiring layer on the entire surface of the object to be processed after the TiN film forming step ;
The metal film process temperature of each step of the forming process after the film-forming method which is characterized that you are set to 600 ° C. or less.
前記Ti膜除去工程と前記TiN膜形成工程との間に、金属膜を窒化処理するプラズマ窒化工程を行うことを特徴とする請求項1記載の成膜方法。 2. The film forming method according to claim 1, wherein a plasma nitriding step of nitriding a metal film is performed between the Ti film removing step and the TiN film forming step. 前記金属膜形成工程を行う直前の前記被処理体の表面は、その底部にシリコン部分の表面が露出するようなホールのパターンが形成された絶縁層により覆われていることを特徴とする請求項1または2記載の成膜方法。 The surface of the object to be processed immediately before the metal film forming step is covered with an insulating layer in which a hole pattern is formed so that the surface of the silicon portion is exposed at the bottom. 3. The film forming method according to 1 or 2. 前記金属膜形成工程以降の各工程のプロセス温度は500℃以下に設定されていることを特徴とする請求項1乃至3のいずれか一項に記載の成膜方法。 4. The film forming method according to claim 1, wherein a process temperature in each step after the metal film forming step is set to 500 ° C. or lower. 5. 前記金属膜はNi(ニッケル)膜であり、前記金属シリサイド層はNiSi(ニッケルシリサイド)混合層であることを特徴とする請求項1乃至4のいずれか一項に記載の成膜方法。 The film forming method according to claim 1, wherein the metal film is a Ni (nickel) film, and the metal silicide layer is a NiSi (nickel silicide) mixed layer.
JP2007057889A 2007-03-07 2007-03-07 Deposition method Expired - Fee Related JP4650440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007057889A JP4650440B2 (en) 2007-03-07 2007-03-07 Deposition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057889A JP4650440B2 (en) 2007-03-07 2007-03-07 Deposition method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003207210A Division JP3951976B2 (en) 2003-08-11 2003-08-11 Plasma processing method

Publications (2)

Publication Number Publication Date
JP2007150362A JP2007150362A (en) 2007-06-14
JP4650440B2 true JP4650440B2 (en) 2011-03-16

Family

ID=38211285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057889A Expired - Fee Related JP4650440B2 (en) 2007-03-07 2007-03-07 Deposition method

Country Status (1)

Country Link
JP (1) JP4650440B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077050A (en) * 1999-08-31 2001-03-23 Toshiba Corp Manufacture of semiconductor device
JP2001210713A (en) * 2000-01-24 2001-08-03 Tokyo Electron Ltd Etching method, filling method, and method of forming wiring layer
JP2002043328A (en) * 2000-07-22 2002-02-08 Samsung Electronics Co Ltd Mos field effect transistor and manufacturing method thereof
JP2004140262A (en) * 2002-10-18 2004-05-13 Fujitsu Ltd Semiconductor device and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3480031B2 (en) * 1994-02-28 2003-12-15 ソニー株式会社 Semiconductor device having wiring connection structure
JP3129232B2 (en) * 1997-05-08 2001-01-29 日本電気株式会社 Method for manufacturing semiconductor device
JP3033525B2 (en) * 1997-06-12 2000-04-17 日本電気株式会社 Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077050A (en) * 1999-08-31 2001-03-23 Toshiba Corp Manufacture of semiconductor device
JP2001210713A (en) * 2000-01-24 2001-08-03 Tokyo Electron Ltd Etching method, filling method, and method of forming wiring layer
JP2002043328A (en) * 2000-07-22 2002-02-08 Samsung Electronics Co Ltd Mos field effect transistor and manufacturing method thereof
JP2004140262A (en) * 2002-10-18 2004-05-13 Fujitsu Ltd Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007150362A (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US7484513B2 (en) Method of forming titanium film by CVD
KR100960162B1 (en) Film forming method
US20060193980A1 (en) Method for forming film
JP5439771B2 (en) Deposition equipment
JP5971870B2 (en) Substrate processing apparatus, semiconductor device manufacturing method, and recording medium
US20090071404A1 (en) Method of forming titanium film by CVD
JP6426893B2 (en) Method of forming contact layer
US7122477B2 (en) Method of plasma treatment
WO2010087362A1 (en) Film formation method, and plasma film formation apparatus
TWI726837B (en) Ti film forming method
JP2010065309A (en) Film forming method of ti type film and storage medium thereof
JP3951976B2 (en) Plasma processing method
JP4151308B2 (en) Gas introduction method for processing equipment
JP2009057638A (en) Processing method
JP5004432B2 (en) Method for forming metal silicide film, pretreatment method, film forming system, control program, and computer storage medium
JP4650440B2 (en) Deposition method
JP2011100962A (en) Method of forming film and plasma processing apparatus
KR101302819B1 (en) Ti-film formation method
JP2007270309A (en) Plasma treatment apparatus
JP4366805B2 (en) Embedding method
TWI515326B (en) Film forming method and plasma film forming device
JP2010180434A (en) Film deposition method, and plasma film deposition apparatus
JP3767429B2 (en) Method for continuously forming titanium film and titanium nitride film and cluster tool apparatus
WO1999035675A1 (en) Method for forming titanium film by cvd
WO2007123212A1 (en) METHOD FOR DEPOSITING Ti FILM

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees