JP2011100962A - Method of forming film and plasma processing apparatus - Google Patents
Method of forming film and plasma processing apparatus Download PDFInfo
- Publication number
- JP2011100962A JP2011100962A JP2010076587A JP2010076587A JP2011100962A JP 2011100962 A JP2011100962 A JP 2011100962A JP 2010076587 A JP2010076587 A JP 2010076587A JP 2010076587 A JP2010076587 A JP 2010076587A JP 2011100962 A JP2011100962 A JP 2011100962A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- film forming
- gas
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 252
- 238000012545 processing Methods 0.000 title claims description 84
- 239000010408 film Substances 0.000 claims abstract description 371
- 239000010936 titanium Substances 0.000 claims abstract description 115
- 238000000137 annealing Methods 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 21
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims description 182
- 239000007789 gas Substances 0.000 claims description 152
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 125
- 230000015572 biosynthetic process Effects 0.000 claims description 65
- 238000005121 nitriding Methods 0.000 claims description 65
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 239000000463 material Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 59
- 239000004065 semiconductor Substances 0.000 description 34
- 229910008484 TiSi Inorganic materials 0.000 description 25
- 230000000694 effects Effects 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000007423 decrease Effects 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 13
- 238000002441 X-ray diffraction Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- 238000011156 evaluation Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000012528 membrane Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 6
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910008486 TiSix Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002003 electron diffraction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- -1 etc. Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
- C23C16/14—Deposition of only one other metal element
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、成膜方法及びプラズマ処理装置に係り、特に半導体ウエハ等の被処理体の表面にバリヤ層等の薄膜を形成する成膜方法及びプラズマ処理装置に関する。 The present invention relates to a film forming method and a plasma processing apparatus, and more particularly to a film forming method and a plasma processing apparatus for forming a thin film such as a barrier layer on the surface of an object to be processed such as a semiconductor wafer.
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理、エッチング処理、アニール処理、酸化拡散処理等の各種の処理を繰り返し行って所望のデバイスを製造するようになっている。そして、半導体デバイスの製造工程の途中における配線材料や埋め込み材料としては、従来は主としてアルミニウム合金が用いられていたが、最近は線幅やホール径が益々微細化されて、且つ動作速度の高速化が望まれていることからタングステン（Ｗ）や銅（Ｃｕ）等も用いられる傾向にある。 In general, in order to manufacture a semiconductor device, a desired device is manufactured by repeatedly performing various processes such as a film forming process, an etching process, an annealing process, and an oxidation diffusion process on a semiconductor wafer. In the past, aluminum alloys were mainly used as wiring materials and embedding materials in the process of manufacturing semiconductor devices. Recently, however, line widths and hole diameters have become increasingly finer, and operation speed has been increased. Therefore, tungsten (W), copper (Cu), etc. tend to be used.
そして、上記Ａｌ、Ｗ、Ｃｕ等の金属材料を配線材料やコンタクトのためのホールの埋め込み材料として用いる場合には、例えばシリコン酸化膜（ＳｉＯ２ ）等の絶縁材料と上記金属材料との間で例えばシリコンの拡散が生ずることを防止したり、膜の密着性を向上させる目的で、或いはホールの底部でコンタクトされる下層の電極や配線層等の導電層との間の密着性を向上させると共にコンタクト抵抗を低減させる目的で、上記絶縁層や下層の導電層との間の境界部分にバリヤ層を介在させることが行われている。そして、上記バリヤ層としてはＴａ膜、ＴａＮ膜、Ｔｉ膜、ＴｉＮ膜等が広く知られている（特許文献１〜５）。この点について図１８を参照して説明する。 When using a metal material such as Al, W, or Cu as a wiring material or a hole filling material for a contact, for example, between an insulating material such as a silicon oxide film (SiO 2 ) and the metal material. For example, for the purpose of preventing the diffusion of silicon, improving the adhesion of the film, or improving the adhesion between the lower electrode and the conductive layer such as the wiring layer that is contacted at the bottom of the hole In order to reduce contact resistance, a barrier layer is interposed at the boundary between the insulating layer and the lower conductive layer. And as said barrier layer, Ta film | membrane, TaN film | membrane, Ti film | membrane, TiN film | membrane etc. are known widely (patent documents 1-5). This point will be described with reference to FIG.
図１８は半導体ウエハの表面の凹部の埋め込み時の成膜方法を示す工程図である。図１８（Ａ）に示すように、被処理体として例えばシリコン基板等よりなる半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えば不純物がドープされたシリコン層よりなり、具体的には、例えばトランジスタやコンデンサ等の電極等に対応する。
FIG. 18 is a process diagram showing a film forming method at the time of filling a concave portion on the surface of a semiconductor wafer. As shown in FIG. 18A, a
そして、上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。尚、上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。そして、この凹部６内の底面及び側面を含めた半導体ウエハＷの表面全体に、すなわち絶縁層４の上面全体に上述したような機能を有するバリヤ層を形成するために、図１８（Ｂ）に示すように、凹部６内の表面（内面）全体も含めてウエハ表面全体（上面全体）にプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により金属膜として例えばＴｉ膜８を成膜する。このＴｉ膜８の成膜には例えば原料ガスとしてＴｉＣｌ４ ガスを用いる。
The
そして、このＴｉ膜８を安定化させるために、図１８（Ｃ）に示すように例えばＮＨ３ の雰囲気中で加熱することにより窒化処理を施す。更に窒化処理がなされたこのＴｉ膜８上に、図１８（Ｄ）に示すようにチタン窒化膜であるＴｉＮ膜１０を成形し、上記Ｔｉ膜８とＴｉＮ膜１０の２層構造よりなるバリヤ層１２を形成する。
Then, in order to stabilize the
尚、ＴｉＮ膜１０を形成しないでＴｉ膜８だけでバリヤ層１２を構成する場合もある。また、上記ＴｉＮ膜１０は例えばＴｉＣｌ４ ガス等を用いた熱ＣＶＤ法や原料ガスと窒化ガスとを交互に流すＳＦＤ（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されていた。このようにしてバリヤ層１２が形成されたならば凹部６内をタングステン等の導電材料で埋め込み、その後、余分な導電材料をエッチング等により削り取るようになっている。
In some cases, the TiN
このように、最近にあっては、上記したバリヤ層１２の材質として、図１８で説明したように特にＴｉ膜を含むバリヤ層１２が注目されている。その理由は、Ｔｉ膜を含むバリヤ層は金属等の拡散を特に抑制でき、Ｔｉが下層のシリコン層中のシリコンと反応してシリサイド化されて電気抵抗も非常に小さくなり、更には体積膨張率も小さく、配線材料との密着性も良好である等の利点を有するからである。
Thus, recently, as described above with reference to FIG. 18, the
ところで、更なる半導体デバイスの微細化に伴って、Ｔｉ膜の成膜温度も不純物の熱拡散を抑制するために更に低下する傾向にある。しかしながら、このようにＴｉ膜の成膜温度がより低くなると、Ｔｉと下層のシリコン層のシリコンとが反応するシリサイド化反応が十分に起こらなくなり、この結果、Ｔｉ膜中のチタンシリサイドの形成が不十分になってしまってコンタクト抵抗が増加してしまう、といった問題があった。特に、今後は更なる微細化が要請されてＴｉ膜の厚さも薄膜化して行く傾向にあるので、上記した問題点の早期の解決が望まれている。 By the way, with further miniaturization of semiconductor devices, the deposition temperature of the Ti film tends to further decrease in order to suppress thermal diffusion of impurities. However, when the deposition temperature of the Ti film becomes lower in this way, a silicidation reaction in which Ti reacts with silicon in the lower silicon layer does not sufficiently occur, and as a result, formation of titanium silicide in the Ti film is not achieved. There has been a problem that the contact resistance increases due to the sufficient amount. In particular, since further miniaturization is required in the future and the thickness of the Ti film tends to be reduced, an early solution of the above-described problems is desired.
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、シリサイド化反応を十分に行わせることによってコンタクト抵抗を低減化させることが可能な成膜方法及びプラズマ処理装置である。 The present invention has been devised to pay attention to the above problems and to effectively solve them. The present invention is a film forming method and a plasma processing apparatus capable of reducing contact resistance by sufficiently performing a silicidation reaction.
請求項１に係る発明は、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、原料ガスを用いて前記処理容器内でプラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、前記処理容器内で前記金属膜に対してアニール処理を行うアニール工程と、を有することを特徴とする成膜方法である。 According to a first aspect of the present invention, there is provided a film forming method for forming a thin film on a surface of an object to be processed in a processing container that can be evacuated by a plasma CVD method using a source gas in the processing container. A film forming method comprising: a metal film forming step of forming a metal film containing titanium as the thin film; and an annealing step of performing an annealing process on the metal film in the processing container.
このように、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成し、この処理容器内で金属膜に対してアニール処理を行うようにしたので、シリサイド化反応を十分に行わせることができ、この結果、コンタクト抵抗を低減化させることが可能となる。 As described above, in a film forming method for forming a thin film on the surface of an object to be processed in a processing container that can be evacuated, titanium is included as a thin film by a plasma CVD method in the processing container using a source gas. Since the metal film is formed and the annealing process is performed on the metal film in the processing vessel, the silicidation reaction can be sufficiently performed, and as a result, the contact resistance can be reduced. Become.
請求項１１に係る発明は、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、プラズマを用いて前記薄膜としてチタン窒化膜を形成するチタン窒化膜形成工程と、を有することを特徴とする成膜方法である。 According to an eleventh aspect of the present invention, there is provided a film forming method for forming a thin film on a surface of an object to be processed in a processing container that can be evacuated, and a metal film containing titanium is formed as the thin film by a plasma CVD method. And a titanium nitride film forming step of forming a titanium nitride film as the thin film using plasma.
このように、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、プラズマを用いて薄膜としてチタン窒化膜を形成するチタン窒化膜形成工程と、を有するようにしたので、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることが可能となる。 In this way, in the film forming method for forming a thin film on the surface of the object to be processed in the processing container that can be evacuated, a metal film forming step for forming a metal film containing titanium as a thin film by a plasma CVD method And a titanium nitride film forming step of forming a titanium nitride film as a thin film using plasma, so that the formation of titanium silicide having a low resistivity can be promoted, resulting in a reduction in contact resistance. It becomes possible to make it.
請求項１６に係る発明は、被処理体に対して薄膜を形成するプラズマ処理装置において、真空排気が可能になされた処理容器と、前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、前記被処理体を加熱する加熱手段と、前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、請求項１乃至１５のいずれか一項に記載の成膜方法を実施するように制御する制御部と、を備えたことを特徴とするプラズマ処理装置である。
According to a sixteenth aspect of the present invention, there is provided a plasma processing apparatus for forming a thin film on an object to be processed, a processing container that can be evacuated, and the object to be processed placed in the processing container and a lower electrode A stage that functions as: a heating unit that heats the object to be processed; a gas introduction unit that functions as an upper electrode while introducing various necessary gases including a source gas into the processing container; and the gas introduction unit The gas supply means for supplying the various gases, the plasma forming means for forming plasma between the mounting table and the gas introducing means, and the film forming method according to
本発明に係る成膜方法及びプラズマ処理装置によれば、次のような優れた作用効果を発揮することができる。
請求項１及びこれを引用する請求項の発明によれば、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、原料ガスを用いて処理容器内でプラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成し、この処理容器内で金属膜に対してアニール処理を行うようにしたので、シリサイド化反応を十分に行わせることができ、この結果、コンタクト抵抗を低減化させることができる。
According to the film forming method and the plasma processing apparatus according to the present invention, the following excellent effects can be exhibited.
According to the invention of
請求項１１及びこれを引用する請求項の発明によれば、真空排気が可能になされた処理容器内で被処理体の表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、プラズマを用いて薄膜としてチタン窒化膜を形成するチタン窒化膜形成工程と、を有するようにしたので、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることができる。 According to the eleventh aspect of the present invention, and a method of forming a thin film on the surface of an object to be processed in a processing vessel that can be evacuated, the thin film is formed by plasma CVD. Since it has a metal film forming step for forming a metal film containing titanium and a titanium nitride film forming step for forming a titanium nitride film as a thin film using plasma, the formation of titanium silicide having a low resistivity is promoted. As a result, the contact resistance can be reduced.
以下に、本発明に係る成膜方法及びプラズマ処理装置の好適な一実施例を添付図面に基づいて詳述する。図１は本発明方法を実施するプラズマ処理装置の一例を示す概略構成図である。図示するように、本発明のプラズマ処理装置２０は、例えばアルミニウム、アルミニウム合金、ステンレススチール等により円筒体状に成形された処理容器２２を有しており、この処理容器２２は接地されている。
Hereinafter, a preferred embodiment of a film forming method and a plasma processing apparatus according to the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a schematic configuration diagram showing an example of a plasma processing apparatus for carrying out the method of the present invention. As shown in the figure, a
この処理容器２２の底部２４には、容器内の雰囲気を排出するための排気口２６が設けられており、この排気口２６には真空排気系２８が接続されている。この真空排気系２８は、上記排気口２６に接続された排気通路２９を有しており、この排気通路２９には、その上流側から下流側に向けて圧力調整を行うために弁開度が調整可能になされた圧力調整弁３０及び真空ポンプ３２が順次介設されている。これにより、処理容器２２内を底部周辺部から均一に真空引きできるようになっている。
An
この処理容器２２内には、導電性材料よりなる支柱３４を介して円板状の載置台３６が設けられており、この上に被処理体として例えばシリコン基板等の半導体ウエハＷを載置し得るようになっている。具体的には、この載置台３６は、ＡｌＮ等のセラミックからなり、その表面が導電性材料によりコーティングされており、プラズマ用電極の一方である下部電極を兼用するものであって、この下部電極は接地されている。この載置台３６には、例えば直径が３００ｍｍの半導体ウエハＷを載置するようになっている。尚、上記下部電極として載置台３６内に例えばメッシュ状の導電性部材を埋め込み、この導電性部材を接地するように構成する場合もある。
In the
この載置台３６内には、例えば抵抗加熱ヒータ等よりなる加熱手段３８が埋め込まれており、半導体ウエハＷを加熱すると共に、これを所望する温度に維持できるようになっている。また、この載置台３６には、半導体ウエハＷの周辺部を押圧してこれを載置台３６上に固定する図示しないクランプリングや半導体ウエハＷの搬入・搬出時に半導体ウエハＷを突き上げて昇降させる図示しないリフタピンが設けられている。 A heating means 38 such as a resistance heater is embedded in the mounting table 36 so that the semiconductor wafer W can be heated and maintained at a desired temperature. In addition, the mounting table 36 includes a clamp ring (not shown) that presses the periphery of the semiconductor wafer W and fixes it on the mounting table 36, and the semiconductor wafer W is lifted and lowered when the semiconductor wafer W is loaded / unloaded. A lifter pin is provided.
上記処理容器２２の天井部には、プラズマ用電極の他方である上部電極と兼用されるガス導入手段としてのシャワーヘッド４０が設けられており、このシャワーヘッド４０は、天井板４２と一体的になされている。そして、この天井板４２の周辺部は、容器側壁の上端部に対して絶縁材４４を介して気密に取り付けられている。このシャワーヘッド４０は、例えばアルミニウムやアルミニウム合金等の導電材料により形成されている。
A
このシャワーヘッド４０は、円形になされ上記載置台３６の上面の略全面を覆うように対向させて設けられており、載置台３６との間に処理空間Ｓを形成している。このシャワーヘッド４０は、処理空間Ｓに各種のガスをシャワー状に導入するものであり、シャワーヘッド４０の下面の噴射面にはガスを噴射するための多数の噴射孔４６が形成される。
The
そして、このシャワーヘッド４０の上部には、ヘッド内にガスを導入するガス導入ポート４８が設けられており、このガス導入ポート４８には各種のガスを供給するガス供給手段５０が取り付けられている。このガス供給手段５０は、上記ガス導入ポート４８に接続されている供給通路５２を有している。
A
この供給通路５２には、複数の分岐管５４が接続され、各分岐管５４には、成膜用の原料ガスとして、例えばＴｉＣｌ４ ガスを貯留するＴｉＣｌ４ ガス源５６、Ｈ２ ガスを貯留するＨ２ ガス源５８、プラズマガスとして例えばＡｒガスを貯留するＡｒガス源６０、窒化ガスとして例えばアンモニアを貯留するＮＨ３ ガス源６２及びパージガス等として例えばＮ２ ガスを貯留するＮ２ ガス源６４がそれぞれ接続されている。そして、各ガスの流量は、それぞれの分岐管５４に介設した例えばマスフローコントローラのような流量制御器６６により制御される。また、各分岐管５４の流量制御器６６の上流側と下流側とには、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁６８が介設されている。
The
尚、ここでは、各ガスを１つの供給通路５２内で混合状態として供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる供給通路内に供給し、シャワーヘッド４０内で混合させるようにしてもよい。また供給するガス種によっては供給通路５２内やシャワーヘッド４０内で混合させずに、各ガスを処理空間Ｓにて混合させる（いわゆるポストミックス）ガス搬送形態が用いられる。
In addition, although the case where each gas is supplied in a mixed state in one
また、処理容器２２内における上記シャワーヘッド４０の外周と処理容器２２の内壁との間には、例えば石英等よりなるリング状の絶縁部材６９が設けられると共に、その下面はシャワーヘッド４０の噴射面と同一水平レベルに設定されており、プラズマが偏在しないようになっている。また、上記シャワーヘッド４０の上面側にはヘッド加熱ヒータ７２が設けられており、シャワーヘッド４０を所望の温度に調整できるようになっている。
In addition, a ring-shaped insulating
また、この処理容器２２には、上記載置台３６とシャワーヘッド４０との間の処理空間Ｓにプラズマを形成するプラズマ形成手段７４を有している。具体的には、このプラズマ形成手段７４は、上記シャワーヘッド４０の上部に接続されたリード線７６を有しており、このリード線７６には、途中にマッチング回路７８を介して例えば４５０ｋＨｚのプラズマ発生用電源である高周波電源７０が接続されている。尚、この周波数は４５０ｋＨｚに限定されず、２ＭＨｚ、１３．５６ＭＨｚ、２．４５ＧＨｚなどの他の周波数を用いてもよい。
Further, the
ここで、この高周波電源７０にあっては、任意の大きさの電力を出力できるように出力電力が可変になされている。また、処理容器２２の側壁には、半導体ウエハＷの搬入・搬出時に気密に開閉可能になされたゲートバルブ８０が設けられる。このように構成された各構成部材の大きさは、３００ｍｍ半導体ウエハＷを成膜する場合、例えば上記シャワーヘッド４０の直径が３４０ｍｍ程度、上記載置台３６の直径が３４０ｍｍ程度、上記載置台３６と上記シャワーヘッド４０との間の距離が１３．５ｍｍ程度、上記処理容器２２内の容積が３４リットル程度である。
Here, in this high
そして、このプラズマ処理装置２０の全体の動作を制御するために例えばコンピュータ等よりなる制御部８２を有しており、例えばプロセス圧力、プロセス温度、各ガスの供給量の制御のための指示、高周波電力のオン・オフを含めた供給電力の指示等を行うようになっている。そして、上記制御部８２は上記制御に必要なコンピュータプログラムを記憶する記憶媒体８４を有している。この記憶媒体８４は、例えばフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
In order to control the overall operation of the
＜第１発明の成膜方法の説明＞
次に、以上のように構成されたプラズマ処理装置を用いて行なわれる本発明の成膜方法について図２及び図３も参照して説明する。図２は本発明の成膜方法の第１発明の一例を示す工程図、図３は本発明の成膜方法の第１発明の第１実施例を示すフローチャートである。ここではプラズマ処理方法で形成される薄膜としてチタンを含む金属膜であるチタン（Ｔｉ）膜を成膜する場合を例にとって説明する。
<Description of Film Forming Method of First Invention>
Next, a film forming method of the present invention performed using the plasma processing apparatus configured as described above will be described with reference to FIGS. FIG. 2 is a flow chart showing an example of the first invention of the film forming method of the present invention, and FIG. 3 is a flowchart showing the first embodiment of the first invention of the film forming method of the present invention. Here, a case where a titanium (Ti) film, which is a metal film containing titanium, is formed as a thin film formed by the plasma processing method will be described as an example.
まず、処理容器２２の載置台３６上には、例えば直径が３００ｍｍの半導体ウエハＷが載置されている。この半導体ウエハＷの上面には、例えば図２（Ａ）に示すように凹部６が形成されている。この半導体ウエハＷの構造は、図１８（Ａ）にて説明した構造と同じである。
First, a semiconductor wafer W having a diameter of, for example, 300 mm is mounted on the mounting table 36 of the
すなわち、半導体ウエハＷの表面には例えば配線層等となる導電層２が形成されており、この導電層２を覆うようにして半導体ウエハＷの表面全体に例えばＳｉＯ２ 膜等よりなる絶縁層４が所定の厚さで形成されている。上記導電層２は例えばシリコン層、不純物がドープされたシリコン層、ポリシリコン層、アモルファスシリコン層等よりなり、具体的には、トランジスタやコンデンサ等の電極等に対応する。
That is, a
そして、上記絶縁層４には、上記導電層２に対して電気的コンタクトを図るためのスルーホールやビアホール等のコンタクト用の凹部６が形成されている。この凹部６の内径（凹部６が溝の場合は幅）は、例えば５０ｎｍ以下であり、このアスペクト比（凹部の深さと穴径との比）は１０程度である。尚、上記凹部６として細長いトレンチ（溝）を形成する場合もある。この凹部６の底部に上記導電層２の表面が露出した状態となっている。
The insulating
まず、ガス供給手段５０から原料ガスのＴｉＣｌ４ ガスと還元ガスのＨ２ ガスとプラズマ用ガスのＡｒガスとを、それぞれガス導入手段であるシャワーヘッド４０に所定の流量で流すと共に、これらの各ガスをシャワーヘッド４０から処理容器２２内に導入し、且つ真空排気系２８の真空ポンプ３２により処理容器２２内を真空引きし、所定の圧力に維持する。
First, the source gas TiCl 4 gas, the reducing gas H 2 gas and the plasma gas Ar gas are flowed from the gas supply means 50 to the
これと同時に、プラズマ形成手段７４の高周波電源７０より、４５０ｋＨｚの高周波を上部電極であるシャワーヘッド４０に印加して、シャワーヘッド４０と下部電極としての載置台３６との間に高周波電界を加えて電力を投入する。これにより、Ａｒガスがプラズマ化されて、ＴｉＣｌ４ ガスとＨ２ ガスとを反応させて、半導体ウエハＷの表面に図２（Ｂ）に示すように薄膜としてチタンを含む金属膜、すなわちＴｉ膜８がプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により成膜されることになる（Ｓ１）。
At the same time, a 450 kHz high frequency is applied from the high
半導体ウエハＷの温度は、載置台３６に埋め込んだ抵抗加熱ヒータよりなる加熱手段３８により所定の温度により加熱維持される。これにより、半導体ウエハＷの上面にみならず、凹部６内の底面や側面にもＴｉ膜８が堆積されることになる。
The temperature of the semiconductor wafer W is maintained at a predetermined temperature by the heating means 38 made of a resistance heater embedded in the mounting table 36. As a result, the
この時の具体的なプロセス条件は、例えばプロセス圧力が６６〜２６７０Ｐａの範囲内、プロセス温度が例えば２００〜１０００℃の範囲内である。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６〜１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大するので、好ましくは３５０〜６００℃の範囲内である。このＴｉ膜８の成膜時のプロセス温度が６００℃よりも高くなると、成膜速度は速くなるものの、アニールによる抵抗率の低減効果が減少してしまうので、成膜時のプロセス温度は６００℃以下のほうが効果が大きい。また、成膜のプロセス温度が３５０℃よりも低くなると、成膜処理後のアニール処理に多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい。また各ガスの流量は、ＴｉＣｌ４ ガスが例えば１〜１００ｓｃｃｍの範囲内、Ａｒが例えば５０〜１００００ｓｃｃｍの範囲内、Ｈ２ が例えば５〜１００００ｓｃｃｍの範囲内である。またＴｉ膜８の膜厚は、１〜５０ｎｍ程度である。更に高周波電力は１５０〜１５００Ｗ（ワット）である。この時、Ｔｉ膜８を成膜している間に、このＴｉ膜８と下地の導電層２との境界部分では、成膜時の熱によりＴｉと導電層２中のＳｉとが次第に反応してシリサイド化し、ＴｉＳｉ２ に代表されるＴｉＳｉｘ（ｘ：正数）が形成されて行くことになる。
Specific process conditions at this time are, for example, a process pressure in the range of 66 to 2670 Pa, and a process temperature in the range of 200 to 1000 ° C., for example. Regarding the process pressure, if the pressure is too low, the film formation rate decreases, and if the pressure is too high, the load on the apparatus during plasma processing increases, so it is more preferably in the range of 266 to 1200 Pa. The process temperature is preferably in the range of 350 to 600 ° C. because the film formation rate decreases at low temperatures and the surface roughness of the film increases at high temperatures. When the process temperature at the time of forming the
このようにしてＴｉ膜の形成が完了したならば、次に、この同じ処理容器２２内で図２（Ｃ）に示すようにアニール処理を行う（Ｓ２）。具体的には、上記金属膜の形成工程で供給していたＴｉＣｌ４ ガスの供給を停止し、Ａｒガス及びＨ２ ガスの供給は、それぞれ同じ流量で継続する。このアニール処理時のプロセス温度は、２００℃以上１０００℃以下の温度であるが、低温化するほどアニール処理の効果が低下するため、３５０℃以上が好ましく、また高温化しすぎてもアニールの効果が薄れてくるので６００℃以下であることが望ましい。またスループットを向上させるためには、このアニール処理時のプロセス温度を、前工程の金属膜の形成工程のプロセス温度と同一に設定するのがよい。またプロセス圧力は、６６〜２６７０Ｐａの範囲内であり、好ましくは前工程の金属膜の形成工程のプロセス圧力と同一に設定するのがよい。
When the formation of the Ti film is completed in this way, next, annealing is performed in the
更に、このアニール処理時間は、後述するように、３０ｓｅｃ以上である。このアニール処理時間が３０ｓｅｃよりも少ないと、十分なアニール効果（抵抗率の低下）を発揮することができない。また、後述するように、アニール処理時間が１８０ｓｅｃよりも長くなると、アニール効果が略飽和してしまうので、スループット向上の観点からはその上限は１８０ｓｅｃである。 Furthermore, the annealing time is 30 sec or more as will be described later. If the annealing time is less than 30 seconds, a sufficient annealing effect (decrease in resistivity) cannot be exhibited. Further, as will be described later, when the annealing time is longer than 180 seconds, the annealing effect is substantially saturated, so the upper limit is 180 seconds from the viewpoint of improving throughput.
また、このアニール処理時には、高周波電力を供給してプラズマを発生させてもよいし、高周波電力の供給を停止してプラズマを発生させないで行うようにしてもよい。後述するように、プラズマを発生させてプラズマ雰囲気中でアニール処理を行う方が、プラズマを発生させない場合よりもアニール効果を高めることができる。このようにアニール処理を行うことにより、上記Ｔｉ膜８のＴｉと下地のシリコン層（導電層２）のＳｉとの反応が進み、チタンのシリサイド化反応を促進させることが可能となる。
Further, at the time of this annealing treatment, plasma may be generated by supplying high-frequency power, or may be performed without generating plasma by stopping the supply of high-frequency power. As will be described later, the annealing effect can be enhanced by performing the annealing process in the plasma atmosphere by generating the plasma, compared with the case where the plasma is not generated. By performing the annealing process in this manner, the reaction between Ti of the
このようにしてＴｉ膜８のアニール処理が完了したならば、次に、この同じ処理容器２２内で、図２（Ｄ）に示すようにＴｉ膜８の窒化処理を行う（Ｓ３）。具体的には、上記アニール処理工程の後に窒化ガスであるＮＨ３ ガスの供給を開始する。この場合、ＡｒガスとＨ２ ガスの供給はアニール処理工程から継続して行う。これと同時に、高周波電力を供給してプラズマを形成する。この高周波電力は例えば８００Ｗ（ワット）である。またプラズマを生成せずにＡｒガスとＨ２ガスとＮＨ３ガスによる窒化処理を行なうようにしてもよい。
If the annealing process of the
この場合、プロセス温度及びプロセス圧力は、それぞれ直前のアニール処理工程の場合と同じに設定すればよい。また、ＮＨ３ ガスの流量は、例えば５〜１００００ｓｃｃｍの範囲内である。窒化処理の時間は、例えば５〜１２０ｓｅｃの範囲内である。このように、窒化処理を施すことにより、Ｔｉ膜８を安定化することができる。
In this case, the process temperature and the process pressure may be set to be the same as those in the immediately preceding annealing process. Further, the flow rate of the NH 3 gas is, for example, in the range of 5 to 10,000 sccm. The nitriding time is, for example, in the range of 5 to 120 seconds. Thus, the
このようにして、窒化処理が完了したならば、次にこの同じ処理容器２２内で、図２（Ｅ）に示すようにＴｉＮ（チタン窒化）膜の形成を行う（Ｓ４）。尚、このＴｉＮ膜の形成は、別の処理容器内で行うようにしてもよい。具体的には、ガスとしてＴｉＣｌ４ ガスとＮ２ ガスと還元ガスのＨ２ ガスとプラズマ用ガスのＡｒガスを、それぞれ流量制御しつつ供給する。そして、これと同時に、高周波電力を供給してプラズマを生成し、プラズマＣＶＤによりＴｉＮ膜１０を成膜する。上記ＴｉＮ膜の形成時のプロセス条件は、プロセス圧力が６６〜２６７０Ｐａの範囲内、プロセス温度が２００〜１０００℃の範囲内であり、好ましくは共に窒化処理時と同じになるように設定する。
When the nitriding process is completed in this way, a TiN (titanium nitride) film is formed in the
また各ガス流量は、ＴｉＣｌ４ ガスが例えば１〜１００ｓｃｃｍ、Ａｒガスが例えば５０〜１００００ｓｃｃｍの範囲内、Ｈ２ ガスが例えば５〜１００００ｓｃｃｍの範囲内、Ｎ２ ガスが例えば５〜５０００ｓｃｃｍの範囲内である。また、高周波電力は１５０〜１５００Ｗ（ワット）である。またこのＴｉＮ膜の膜厚は例えば１〜５０ｎｍ程度である。尚、このＴｉＮ膜の成膜は、プラズマを用いないで熱ＣＶＤ処理によって行うようにしてもよい。ＴｉＮ膜の成膜の際に熱ＣＶＤ法で成膜した場合とプラズマＣＶＤ法で成膜した場合とを比較すると、プラズマを用いて成膜した方がＴｉＮ膜自体の比抵抗が低くなり、さらにコンタクトホール側壁での膜厚が薄くなるので、プラグとして用いられるタングステン（Ｗ）の配線の径を太くすることができＷ配線自体の抵抗も低下することから、これらの相乗効果によりコンタクト抵抗を大幅に低減することができる。 Each gas flow rate is within a range of 1 to 100 sccm for TiCl 4 gas, 50 to 10000 sccm for Ar gas, 5 to 10000 sccm for H 2 gas, and 5 to 5000 sccm for N 2 gas, for example. is there. The high frequency power is 150 to 1500 W (watts). The thickness of this TiN film is, for example, about 1 to 50 nm. The TiN film may be formed by a thermal CVD process without using plasma. When comparing the case where the TiN film is formed by the thermal CVD method and the case where the TiN film is formed by the plasma CVD method, the specific resistance of the TiN film itself is lower when the film is formed using plasma. Since the film thickness on the side wall of the contact hole is reduced, the diameter of tungsten (W) wiring used as a plug can be increased and the resistance of the W wiring itself is also reduced. Can be reduced.
このようにして、Ｔｉ膜８とＴｉＮ膜１０とよりなる２層構造のバリヤ層１２が形成されることになる。この後は、例えば同一の処理容器２２内で還元ガスのＨ２ ガスとプラズマ用ガスのＡｒガスと窒化ガスのＮＨ３ ガスとを供給してＡｒガスのプラズマにより上記ＴｉＮ膜１０に対して窒化処理を施し、或いはこの窒化処理を施さないで、上記半導体ウエハＷを処理容器２２内から搬出して上記凹部６内を導電性膜により埋め込む。窒化処理としてＴｉＮ膜にプラズマ処理を実施した場合、ＴｉＮ膜中のＣｌが抜けてＴｉＮ膜自体がより窒化されることと、膜のＴｉとＮとの比率がほぼ１：１になるために比抵抗値がバルクの値に近づき、ＴｉＮ膜の抵抗値をより低下させることができる。この埋め込み処理では、例えば熱ＣＶＤ処理により上記導電性材料としてタングステン膜を埋め込んだり、或いはメッキ処理により上記導電性材料として銅を埋め込んだりする。
In this way, the
そして、アニール処理を行った後に、半導体ウエハＷの上面に位置する不要な導電性膜を削り取って除去することになる。この除去の方法としては、例えばエッチング処理やＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等が用いられる。 Then, after the annealing process, an unnecessary conductive film located on the upper surface of the semiconductor wafer W is scraped off and removed. As the removal method, for example, an etching process or CMP (Chemical Mechanical Polishing) is used.
＜アニール処理時間の検討＞
次に、第１発明の成膜方法において、アニール処理時間について検討を行ったので、その評価結果について説明する。ここでは、図２（Ｃ）に示すアニール処理を行う時のアニール処理時間を種々変化させた。そして、図２（Ｄ）に示す窒化処理を行った後にＴｉ膜の抵抗率の変化を測定してアニール時間依存性を評価した。図４は、このようなアニール処理時間とＴｉ膜の抵抗率との関係を示すグラフであり、横軸にアニール処理時間をとり、縦軸にＴｉ膜の抵抗率をとっている。この時のプロセス条件は、以下の通りである。
<Examination of annealing time>
Next, in the film forming method of the first invention, the annealing process time was examined, and the evaluation result will be described. Here, the annealing treatment time when performing the annealing treatment shown in FIG. 2C was variously changed. Then, after the nitriding treatment shown in FIG. 2D, the change in resistivity of the Ti film was measured to evaluate the annealing time dependency. FIG. 4 is a graph showing the relationship between the annealing time and the resistivity of the Ti film. The horizontal axis represents the annealing time, and the vertical axis represents the Ti film resistivity. The process conditions at this time are as follows.
［Ｔｉ膜の成膜処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
ガス流量：ＴｉＣｌ４ ／Ａｒ／Ｈ２ ＝１２／１６００／４０００ｓｃｃｍ
高周波電力：８００Ｗ、成膜時間：１８ｓｅｃ
［アニール処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
ガス流量：Ａｒ／Ｈ２ ＝１６００／４０００ｓｃｃｍ
アニール時間：０〜３００ｓｅｃで変化
［窒化処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
ガス流量：Ａｒ／Ｈ２ ／ＮＨ３ ＝１６００／２０００／１５００ｓｃｃｍ
高周波電力：８００Ｗ
上述のように、ここではアニール処理時間を０〜３００ｓｅｃの範囲で種々変更している。
[Ti film formation process]
Process temperature: 550 ° C., process pressure: 667 Pa
Gas flow rate: TiCl 4 / Ar / H 2 = 12/1600/4000 sccm
High frequency power: 800 W, film formation time: 18 sec
[Annealing treatment]
Process temperature: 550 ° C., process pressure: 667 Pa
Gas flow rate: Ar / H 2 = 1600/4000 sccm
Annealing time: 0 to 300 sec. [Nitriding]
Process temperature: 550 ° C., process pressure: 667 Pa
Gas flow rate: Ar / H 2 / NH 3 = 1600/2000/1500 sccm
High frequency power: 800W
As described above, the annealing time is variously changed in the range of 0 to 300 sec.
図４から明らかなように、アニール時間がゼロ（アニール無し）の場合は、Ｔｉ膜の抵抗率は高く、アニール時間が１５ｓｅｃの場合にもアニール効果が小さいので、抵抗率は少し下がるが、依然として抵抗率は高い状態にある。 As is clear from FIG. 4, when the annealing time is zero (no annealing), the resistivity of the Ti film is high and the annealing effect is small even when the annealing time is 15 sec. The resistivity is high.
これに対して、アニール時間が３０ｓｅｃ以上の場合には、アニール時間が長くなればなる程、Ｔｉ膜の抵抗率は大きく低下している。従って、前述したように、アニール時間を３０ｓｅｃ以上行うことにより、アニール効果を十分に発揮できていることが判る。ただし、アニール時間が１８０ｓｅｃよりも大きくなると、アニール効果は略飽和してそれ以上の抵抗率の低下はほとんど見られない。従って、スループットを考慮するとアニール時間は長くても１８０ｓｅｃが限界であることが判る。 On the other hand, when the annealing time is 30 seconds or more, the resistivity of the Ti film is greatly reduced as the annealing time is increased. Therefore, as described above, it can be understood that the annealing effect can be sufficiently exhibited by performing the annealing time for 30 seconds or more. However, when the annealing time is longer than 180 sec, the annealing effect is substantially saturated and the resistivity is hardly decreased further. Therefore, considering the throughput, it can be seen that the maximum annealing time is 180 sec.
また一点ではあるが、アニール時間が６０ｓｅｃの時に高周波電力を加えてプラズマを形成し、プラズマ雰囲気中でアニール処理を行った。その時の結果をポイントＰ１で示している。この時の高周波電力は８００Ｗであった。この場合には、ポイントＰ１から明らかなように、プラズマ雰囲気中でアニール処理を行った場合には、プラズマを用いないでアニール処理を行った場合よりも抵抗率は２０μΩ・ｃｍ程度だけ低くなっている。従って、アニール処理時にはプラズマを形成してプラズマ雰囲気中でアニール処理を行うことが好ましいことが判る。 Moreover, although it is one point, when the annealing time was 60 seconds, plasma was formed by applying high-frequency power, and annealing treatment was performed in a plasma atmosphere. The result at that time is indicated by a point P1. The high frequency power at this time was 800 W. In this case, as is apparent from the point P1, when the annealing process is performed in the plasma atmosphere, the resistivity is lower by about 20 μΩ · cm than when the annealing process is performed without using plasma. Yes. Therefore, it can be seen that it is preferable to form plasma during the annealing process and perform the annealing process in a plasma atmosphere.
＜Ｔｉ膜の成膜時のプロセス温度の検討＞
次に、Ｔｉ膜の成膜時において成膜温度がシリサイド化に与える影響を検討するために、Ｔｉ膜の成膜温度依存性とＴｉ膜成膜後の６４０℃でのアニール処理の効果に対する検討を行ったので、その評価結果について説明する。
<Examination of process temperature during Ti film formation>
Next, in order to investigate the influence of the deposition temperature on silicidation during the deposition of the Ti film, the dependence on the deposition temperature of the Ti film and the effect of the annealing process at 640 ° C. after the deposition of the Ti film are examined. The evaluation results will be described.
図５はＴｉ膜の成膜温度依存性と６４０℃でのアニール処理の効果を示すグラフである。図５において横軸に成膜時のプロセス温度をとり、縦軸に抵抗率をとっている。図５中の曲線Ａ１は、Ｔｉ膜の成膜処理を行った直後の抵抗率（アニール処理無し）を示し、曲線Ａ２は、Ｔｉ膜の成膜処理を行った直後に６４０℃のアニール処理を行った時の抵抗率を示している。 FIG. 5 is a graph showing the dependency of the Ti film formation temperature and the effect of annealing at 640 ° C. In FIG. 5, the horizontal axis represents the process temperature during film formation, and the vertical axis represents the resistivity. A curve A1 in FIG. 5 shows the resistivity (without annealing) immediately after the Ti film formation process, and a curve A2 shows an annealing process at 640 ° C. immediately after the Ti film formation process. The resistivity when performed is shown.
この時の６４０℃でのアニール処理時のプロセス条件は、プロセス圧力が６６７Ｐａ、Ｎ２ ガスの流量が３６００ｓｃｃｍ、アニール時間が１２０ｓｅｃである。曲線Ａ１によれば、Ｔｉ膜の成膜温度が高くなる程、抵抗率が低下しており、そして、６００℃より高くなると抵抗率の低下する割合は減少してくる。これは、成膜温度が高い程、成膜中におけるシリサイド化反応が促進されるからである。 At this time, the process conditions during the annealing process at 640 ° C. are a process pressure of 667 Pa, a flow rate of N 2 gas of 3600 sccm, and an annealing time of 120 sec. According to the curve A1, the resistivity decreases as the deposition temperature of the Ti film increases, and the rate of decrease in resistivity decreases as the temperature rises above 600 ° C. This is because the silicidation reaction during film formation is promoted as the film formation temperature increases.
また曲線Ａ１及び曲線Ａ２より、Ｔｉ膜の成膜温度に関係なく、成膜後に６４０℃のアニール処理を行うことにより、抵抗率は全て４０μΩ・ｃｍ程度まで低下していることが判る。この場合、例えばＴｉ成膜温度が６４０℃の点に着目すると、この時の抵抗率は５３．７μΩ・ｃｍであり、６４０℃のアニール処理後の抵抗率は４１．２μΩ・ｃｍなので、ここではアニール効果により１２．５μΩ・ｃｍだけ抵抗率が低下していることが判る。 Further, it can be seen from the curves A1 and A2 that the resistivity is reduced to about 40 μΩ · cm by annealing at 640 ° C. after the film formation regardless of the film formation temperature of the Ti film. In this case, for example, focusing on the point that the Ti film forming temperature is 640 ° C., the resistivity at this time is 53.7 μΩ · cm, and the resistivity after annealing at 640 ° C. is 41.2 μΩ · cm. It can be seen that the resistivity is decreased by 12.5 μΩ · cm due to the annealing effect.
そして、曲線Ａ１と曲線Ａ２とを比較すると明らかなようにＴｉ膜の成膜温度が６００℃より大きい領域では、アニール処理による抵抗率の低減効果はせいぜい１２．５μΩ・ｃｍであって相対的に少なく、逆に６００℃以下の低温になる程、アニール処理による抵抗率の低減効果は大きくなっていることが判る。このことから、Ｔｉ膜８の成膜時のプロセス温度が６００℃よりも高くなるとアニールによる抵抗率の低減効果は減少してしまう。従って、スループットの向上の観点からは成膜時のプロセス温度は６００℃以下であることが好ましい。また、成膜のプロセス温度が３５０℃よりも低くなると、Ｔｉ膜の成膜速度が低下してきたり、或いは成膜処理後のアニール処理時間が長くなってくるため、３５０℃以上であることが好ましい。
As is clear from the comparison between the curves A1 and A2, in the region where the Ti film forming temperature is higher than 600 ° C., the resistivity reduction effect by the annealing treatment is 12.5 μΩ · cm at the most. On the contrary, it can be seen that the lower the temperature is 600 ° C. or lower, the greater the resistivity reduction effect by the annealing treatment. For this reason, if the process temperature at the time of forming the
＜アニール効果の確認＞
次に、アニール処理の効果について確認を行った。ここでは、Ｔｉ膜の成膜温度依存性と５５０℃での成膜直後にアニール処理を施した場合の抵抗率とを比較している。図６は上述のように、Ｔｉ膜の成膜温度依存性と５５０℃で成膜した直後にアニール処理を施した時の抵抗率を示すグラフである。図６において横軸に成膜時のプロセス温度をとり、縦軸に抵抗率をとっている。
<Confirmation of annealing effect>
Next, the effect of annealing treatment was confirmed. Here, the film formation temperature dependence of the Ti film is compared with the resistivity when annealing is performed immediately after film formation at 550 ° C. FIG. 6 is a graph showing the dependence of the Ti film on the film formation temperature and the resistivity when annealing is performed immediately after film formation at 550 ° C. as described above. In FIG. 6, the horizontal axis represents the process temperature during film formation, and the vertical axis represents the resistivity.
すなわち、図５中の曲線Ａ１と図６中の曲線Ａ１は同じ特性を示している。また図６中のポイントＰ２は５５０℃でＴｉ膜の成膜処理した直後に、５５０℃でアニール処理を１２０ｓｅｃ施した時の抵抗率を示している。このポイントＰ２より明らかなように、５５０℃で１２０ｓｅｃのアニール処理を行うことにより、抵抗率は略６０μΩ・ｃｍ程度低下している。この値は、Ｔｉ膜を５７５℃で成膜した直後の抵抗率と略同じになっていることが判る。これにより、Ｔｉ膜の成膜直後にアニール処理を施すことにより、ウエハの温度を昇降温させることなく抵抗率を低減できる、ということを確認することができた。 That is, the curve A1 in FIG. 5 and the curve A1 in FIG. 6 show the same characteristics. Point P2 in FIG. 6 indicates the resistivity when annealing is performed at 550 ° C. for 120 seconds immediately after the Ti film is formed at 550 ° C. As is clear from this point P2, the resistivity is lowered by about 60 μΩ · cm by performing the annealing process at 550 ° C. for 120 sec. It can be seen that this value is substantially the same as the resistivity immediately after the Ti film is formed at 575 ° C. Thus, it was confirmed that by performing the annealing process immediately after the Ti film was formed, the resistivity could be reduced without raising or lowering the wafer temperature.
＜第１発明の第２実施例＞
上述したような第１実施例では、アニール処理の後に窒化処理を行ったが、これに替えて、これらの順序を逆にしてもよい。図７はこのような本発明の成膜方法の第１発明の第２実施例を示すフローチャートである。図７に示すように、ここではアニール処理と窒化処理との順序を逆にして成膜処理を行っている。従って、ステップＳ１→Ｓ３→Ｓ２→Ｓ４の順序で各工程の処理を行っている。この場合のプロセス条件は、第１実施例の場合と全て同じである。この第１発明の第２実施例の場合にも先の第１実施例と同様な作用効果を発揮することができる。
<Second Embodiment of the First Invention>
In the first embodiment as described above, the nitriding process is performed after the annealing process. However, the order may be reversed instead. FIG. 7 is a flowchart showing a second embodiment of the first invention of the film forming method of the present invention. As shown in FIG. 7, here, the film forming process is performed by reversing the order of the annealing process and the nitriding process. Therefore, each process is performed in the order of steps S1, S3, S2, and S4. The process conditions in this case are all the same as in the first embodiment. In the case of the second embodiment of the first invention, the same operational effects as those of the first embodiment can be exhibited.
＜第１発明の第１実施例と第２実施例の評価＞
ここで第１発明の上記第１実施例と第２実施例とについて実際に実施して結果を比較したので、その評価結果について説明する。また比較のためにアニール処理を行っていない従来の成膜方法についても行った。この時の成膜処理、窒化処理及びアニール処理の各プロセス条件は以下の通りである。
<Evaluation of the first and second embodiments of the first invention>
Here, since the results of the first embodiment and the second embodiment of the first invention were actually implemented and compared, the evaluation results will be described. For comparison, a conventional film forming method without annealing was also performed. Each process condition of the film forming process, nitriding process and annealing process at this time is as follows.
［成膜処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
ＴｉＣｌ４ ／Ａｒ／Ｈ２ ＝１２／１６００／４０００ｓｃｃｍ
高周波電力：８００Ｗ、成膜時間：１８ｓｅｃ
［窒化処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
Ａｒ／Ｈ２ ／ＮＨ３ ＝１６００／２０００／１５００ｓｃｃｍ
高周波電力：８００Ｗ、窒化時間：１８ｓｅｃ
［アニール処理］
プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ
Ａｒ／Ｈ２ ＝１６００／４０００ｓｃｃｍ
アニール時間：６０ｓｅｃ
[Film formation]
Process temperature: 550 ° C., process pressure: 667 Pa
TiCl 4 / Ar / H 2 = 12/1600/4000 sccm
High frequency power: 800 W, film formation time: 18 sec
[Nitriding treatment]
Process temperature: 550 ° C., process pressure: 667 Pa
Ar / H 2 / NH 3 = 1600/2000/1500 sccm
High frequency power: 800 W, nitriding time: 18 sec
[Annealing treatment]
Process temperature: 550 ° C., process pressure: 667 Pa
Ar / H 2 = 1600/4000 sccm
Annealing time: 60 sec
この結果、アニール処理を行っていない従来の成膜方法ではＴｉ膜の抵抗率は１３４．７μΩ・ｃｍであった。これに対して、第１発明の第１実施例の場合には、Ｔｉ膜の抵抗率は１００．８μΩ・ｃｍであり、第１発明の第２実施例の場合には、Ｔｉ膜の抵抗率は１１０．７μΩ・ｃｍであった。この結果、アニール処理の後に窒化処理を行なう場合だけでなく、窒化処理の後にアニール処理を行なう場合も抵抗率を低減させることができることが判った。またＴｉ膜の成膜直後にアニール処理を行う第１発明の第１実施例の方が、窒化処理後にアニール処理を行う第１発明の第２実施例よりも効果が優れていることを確認することができた。 As a result, the resistivity of the Ti film was 134.7 μΩ · cm in the conventional film forming method in which annealing treatment was not performed. On the other hand, in the case of the first embodiment of the first invention, the resistivity of the Ti film is 100.8 μΩ · cm, and in the case of the second embodiment of the first invention, the resistivity of the Ti film. Was 110.7 μΩ · cm. As a result, it has been found that the resistivity can be reduced not only when the nitriding process is performed after the annealing process but also when the annealing process is performed after the nitriding process. Further, it is confirmed that the first embodiment of the first invention in which the annealing treatment is performed immediately after the Ti film is formed is more effective than the second embodiment of the first invention in which the annealing treatment is performed after the nitriding treatment. I was able to.
尚、上記各実施例では、バリヤ層１２としてＴｉ膜８とＴｉＮ膜１０とよりなる二層構造のバリヤ層の場合を例にとって説明したが、上記各実施例からステップＳ４のＴｉＮ膜の成膜工程を行わないようにして、Ｔｉ膜８よりなる一層構造のバリヤ層としてもよい。一層構造のバリヤ層であっても、Ｔｉ膜を成膜後に窒化処理しているのでＴｉ膜の表面が窒化されているため、この層がバリヤ層の役割を果たしてバリヤ性が確保されることになる。
In each of the above embodiments, the
＜第２発明＞
次に本発明の成膜方法の第２発明について説明する。先の第１発明では、チタンを含む金属膜を形成した後に、アニール処理を行うようにしたが、この第２発明では、チタンを含む金属膜を形成した後に、プラズマを用いてチタン窒化膜を形成することにより、抵抗率の低いチタンシリサイドの形成を促進するようにしている。
<Second invention>
Next, the second invention of the film forming method of the present invention will be described. In the first invention, the annealing process is performed after the titanium-containing metal film is formed. In the second invention, after the titanium-containing metal film is formed, the titanium nitride film is formed using plasma. By forming, the formation of titanium silicide having a low resistivity is promoted.
図８は本発明の成膜方法の第２発明の第１実施例を示す工程図、図９は本発明の成膜方法の第２発明の第２実施例を示す工程図、図１０は本発明の成膜方法の第２発明の第３実施例を示す工程図、図１１は本発明の成膜方法の第２発明の第１〜第３実施例を示すフローチャートであり、図１１（Ａ）は第１実施例を示し、図１１（Ｂ）は第２実施例を示し、図１１（Ｃ）は第３実施例を示している。尚、図１乃至図７及び図１８に示す構成部分と同一構成部分については同一参照符号を付している。また、図８乃至図１１においても、同一構成部分については同一参照符号を付している。 FIG. 8 is a process chart showing a first embodiment of the second invention of the film forming method of the present invention, FIG. 9 is a process chart showing a second embodiment of the second invention of the film forming method of the present invention, and FIG. FIG. 11 is a flowchart showing the first to third embodiments of the second invention of the film forming method of the present invention, and FIG. 11 is a flowchart showing the third embodiment of the film forming method of the present invention. ) Shows the first embodiment, FIG. 11B shows the second embodiment, and FIG. 11C shows the third embodiment. The same components as those shown in FIGS. 1 to 7 and 18 are denoted by the same reference numerals. Also, in FIG. 8 to FIG. 11, the same reference numerals are assigned to the same components.
まず、第２発明の第１実施例では、図８及び図１１（Ａ）に示すように、絶縁層４の表面に凹部６が形成された図８（Ａ）に示すようなウエハＷの表面に、プラズマＣＶＤ法によりチタンを含む金属膜としてＴｉ膜８を形成する金属膜形成工程を行う（Ｓ２１）。この工程は、図２（Ｂ）に示した工程と同じであり、また温度や圧力やガス流量等の各プロセス条件も図２（Ｂ）を参照して説明した場合と全く同じである。
First, in the first embodiment of the second invention, as shown in FIGS. 8 and 11 (A), the surface of the wafer W as shown in FIG. 8 (A) in which the
すなわち、例えばプロセス圧力が６６〜２６７０Ｐａの範囲内、プロセス温度が例えば２００〜１０００℃の範囲内である。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６〜１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大するので、好ましくは３５０〜６００℃の範囲内である。このＴｉ膜８の成膜時のプロセス温度が６００℃よりも高くなると、成膜速度は速くなるものの、成膜中のチタンシリサイドの形成が進むため、プラズマを用いて形成したチタン窒化膜による抵抗率の低減効果が減少してしまうので、成膜時のプロセス温度は６００℃以下のほうが効果が大きい。また、成膜のプロセス温度が３５０℃よりも低くなると、成膜処理後のアニール処理に多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい。
That is, for example, the process pressure is in the range of 66 to 2670 Pa, and the process temperature is in the range of 200 to 1000 ° C., for example. Regarding the process pressure, if the pressure is too low, the film formation rate decreases, and if the pressure is too high, the load on the apparatus during plasma processing increases, so it is more preferably in the range of 266 to 1200 Pa. The process temperature is preferably in the range of 350 to 600 ° C. because the film formation rate decreases at low temperatures and the surface roughness of the film increases at high temperatures. When the process temperature at the time of forming the
また各ガスの流量は、ＴｉＣｌ４ ガスが例えば１〜１００ｓｃｃｍの範囲内、Ａｒが例えば５０〜１００００ｓｃｃｍの範囲内、Ｈ２ が例えば５〜１００００ｓｃｃｍの範囲内である。またＴｉ膜８の膜厚は、１〜５０ｎｍ程度である。更に高周波電力は１５０〜１５００Ｗ（ワット）である。この時、Ｔｉ膜８を成膜している間に、このＴｉ膜８と下地の導電層２との境界部分では、成膜時の熱によりＴｉと導電層２中のＳｉとが次第に反応してシリサイド化し、ＴｉＳｉ２ に代表されるＴｉＳｉｘ（ｘ：正数）が形成されて行くことになる。
The flow rate of each gas is, for example, in the range of 1 to 100 sccm for TiCl 4 gas, in the range of 50 to 10,000 sccm for Ar, and in the range of 5 to 10,000 sccm for H 2, for example. The thickness of the
このようにして、Ｔｉ膜（ＴｉＳｉｘ）８の形成が完了したならば、次に、この同じ処理容器２２内で、図８（Ｃ）に示すようにプラズマを用いてＴｉＮ（チタン窒化）膜１０を形成するチタン窒化膜形成工程を行う（Ｓ２２）。尚、このＴｉＮ膜の形成は、別の処理容器内で行うようにしてもよい。具体的には、ガスとしてＴｉＣｌ４ ガスとＮ２ ガスと還元ガスのＨ２ ガスとプラズマ用ガスのＡｒガスを、それぞれ流量制御しつつ供給する。そして、これと同時に、高周波電力を供給してプラズマを生成し、プラズマＣＶＤによりＴｉＮ膜１０を成膜する。上記ＴｉＮ膜の形成時のプロセス条件は、プロセス圧力が６６〜２６７０Ｐａの範囲内、プロセス温度が２００〜１０００℃の範囲内であり、好ましくは共に直前のＴｉ膜の成膜時と同じになるように設定する。プロセス圧力に関しては、低圧になりすぎると成膜速度が低下し、また高圧になりすぎるとプラズマ処理時の装置への負荷が増大するので、より好ましくは２６６〜１２００Ｐａの範囲内である。またプロセス温度に関しては、低温では成膜速度が低下し、高温では膜の表面粗さが増大し、かつ薄膜形成の制御がし難くなるので、好ましくは３５０〜８００℃の範囲内である。このＴｉ膜１０の成膜時のプロセス温度が８００℃よりも高くなると、成膜速度は速くなるものの、薄膜形成の制御性が低下し、再現性よくコントロールし難くなるため、成膜時のプロセス温度は８００℃以下のほうが好ましい。また、成膜のプロセス温度が３５０℃よりも低くなると、プラズマＣＶＤによりＴｉＮ膜１０を成膜処理するために多くの時間を要するため、スループットの向上の観点からは３５０℃以上の方が好ましい
When the formation of the Ti film (TiSix) 8 is completed in this way, the TiN (titanium nitride)
また各ガス流量は、ＴｉＣｌ４ ガスが例えば１〜１００ｓｃｃｍ、Ａｒガスが例えば５０〜１００００ｓｃｃｍの範囲内、Ｈ２ ガスが例えば５〜１００００ｓｃｃｍの範囲内、Ｎ２ ガスが例えば５〜５０００ｓｃｃｍの範囲内である。また、高周波電力は１５０〜１５００Ｗ（ワット）である。またこのＴｉＮ膜の膜厚は例えば１〜５０ｎｍ程度である。 Each gas flow rate is within a range of 1 to 100 sccm for TiCl 4 gas, 50 to 10000 sccm for Ar gas, 5 to 10000 sccm for H 2 gas, and 5 to 5000 sccm for N 2 gas, for example. is there. The high frequency power is 150 to 1500 W (watts). The thickness of this TiN film is, for example, about 1 to 50 nm.
このようにして、Ｔｉ膜８とＴｉＮ膜１０とよりなる２層構造のバリヤ層１２が形成されることになる。ここで上記ＴｉＮ膜１０の厚さは、後述するデータによると、２ｎｍ以上、好ましくは４ｎｍ以上に設定するのがよい。この後は、上記半導体ウエハＷを処理容器２２内から搬出して上記凹部６内を導電性膜により埋め込む。この埋め込み処理では、例えば熱ＣＶＤ処理により上記導電性材料としてタングステン膜を埋め込んだり、或いはメッキ処理により上記導電性材料として銅を埋め込んだりする。これによれば、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることができる。
In this way, the
すなわち、この第２発明の第１実施例によれば、真空排気が可能になされた処理容器２２内で被処理体として例えば半導体ウエハＷの表面に対して薄膜を形成する成膜方法において、プラズマＣＶＤ法により薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、プラズマを用いて薄膜としてチタン窒化膜を形成するチタン窒化膜形成工程と、を有するようにしたので、抵抗率の低いチタンシリサイドの形成を促進させることができ、この結果、コンタクト抵抗を低減化させることができる。
That is, according to the first embodiment of the second invention, in the film forming method for forming a thin film on the surface of the semiconductor wafer W as the object to be processed in the
また第２発明の第２実施例では、図９及び図１１（Ｂ）に示すように、上記第１実施例における金属膜形成工程Ｓ２１とチタン窒化膜形成工程Ｓ２２との間に、上記金属膜形成工程Ｓ２１で形成した金属膜、すなわち、Ｔｉ膜８に対して窒化処理を施す第１の窒化工程（Ｓ２１−１）を行っている。図９では、先の図８（Ｂ）に示すＴｉ膜形成工程と図８（Ｃ）に示すプラズマによるＴｉＮ膜形成工程との間に第１の窒化工程を図９（Ｃ）として加えたように記載している。この工程は、上記Ｔｉ膜８を形成したものと同じ処理容器２２内で行えばよい。また、この工程は、図２（Ｄ）に示した工程と同じであり、また、温度や圧力やガス流量等の各プロセス条件も図２（Ｄ）を参照して説明した場合と全く同じである。
In the second embodiment of the second invention, as shown in FIGS. 9 and 11B, the metal film is formed between the metal film forming step S21 and the titanium nitride film forming step S22 in the first embodiment. A first nitriding step (S21-1) is performed in which the metal film formed in the forming step S21, that is, the
すなわち、上記金属膜形成工程の後にＴｉＣｌ４ ガスの供給を停止して窒化ガスであるＮＨ３ ガスの供給を開始する。この場合、ＡｒガスとＨ２ ガスの供給は金属膜形成工程から継続して行う。これと同時に、高周波電力を供給してプラズマを形成する。この高周波電力は例えば８００Ｗ（ワット）である。またプラズマを生成せずにＡｒガスとＨ２ ガスとＮＨ３ ガスによる窒化処理を行なうようにしてもよい。 That is, after the metal film forming step, the supply of TiCl 4 gas is stopped and the supply of NH 3 gas as a nitriding gas is started. In this case, the supply of Ar gas and H 2 gas is continued from the metal film forming step. At the same time, high-frequency power is supplied to form plasma. This high frequency power is, for example, 800 W (watts). Further, nitriding with Ar gas, H 2 gas, and NH 3 gas may be performed without generating plasma.
この場合、プロセス温度及びプロセス圧力は、それぞれ直前の金属膜形成工程の場合と同じに設定すればよい。また、ＮＨ３ ガスの流量は、例えば５〜１００００ｓｃｃｍの範囲内である。窒化処理の時間は、例えば５〜１２０ｓｅｃの範囲内である。このように、窒化処理を施すことにより、Ｔｉ膜８を安定化することができる。この後は、先に説明したプラズマによるチタン窒化膜を形成するチタン窒化膜形成工程（Ｓ２２）を行うことになる。この場合にも、先の第２発明の第１実施例と同様な作用効果を発揮することができる。
In this case, the process temperature and the process pressure may be set to be the same as those in the immediately preceding metal film forming step. Further, the flow rate of the NH 3 gas is, for example, in the range of 5 to 10,000 sccm. The nitriding time is, for example, in the range of 5 to 120 seconds. Thus, the
また第２発明の第３実施例では、図１０及び図１１（Ｃ）に示すように、上記第２実施例におけるチタン窒化膜形成工程Ｓ２２の後に、上記チタン窒化膜に対して窒化処理を施す第２の窒化工程（Ｓ２２−１）を行っている。図１０では、先の図９（Ｄ）に示すプラズマによるＴｉＮ膜形成の後に、第２の窒化工程を図１０（Ｅ）として加えたように記載している。この工程は、上記チタン窒化膜１０を形成したものと同じ処理容器２２内で行えばよい。この第２の窒化処理で用いるガス種は、先の第１の窒化処理時と同じであり、また各ガスの流量も先の第１の窒化処理時と同じである。また、プロセス圧力、プロセス温度及び高周波の電力は直前のチタン窒化膜形成工程と同じに設定すればよい。この場合にも、先の第２発明の第１実施例と同様な作用効果を発揮することができる。
In the third embodiment of the second invention, as shown in FIGS. 10 and 11C, the titanium nitride film is subjected to nitriding after the titanium nitride film forming step S22 in the second embodiment. A second nitriding step (S22-1) is performed. In FIG. 10, the second nitriding step is added as shown in FIG. 10E after the TiN film formation by the plasma shown in FIG. 9D. This step may be performed in the
尚、上記第２発明の第３実施例において、図１０（Ｃ）に示す第１の窒化工程を省略するようにし、これを第４実施例としてもよい。また、上記第２発明の第１〜第４実施例の各工程を同一の処理容器２２内で行えば、ウエハＷの搬送が不要になるので、その分、スループットを向上させることができる。
In the third embodiment of the second invention, the first nitriding step shown in FIG. 10C may be omitted, and this may be the fourth embodiment. Further, if the steps of the first to fourth embodiments of the second invention are performed in the
＜第２発明の第３実施例の評価＞
次に第２発明の第３実施例について各種の評価実験を行ったので、その評価結果について説明する。まず、ここでは第２発明の第３実施例について抵抗率を測定した。また比較のために、ＴｉＮ膜を形成しない場合やプラズマを生成せずに熱ＣＶＤによりＴｉＮ膜を形成した場合、或いはＴｉＣｌ４ ガスなしの熱処理を行った場合などについて併せて評価を行った。
<Evaluation of the third embodiment of the second invention>
Next, various evaluation experiments were performed on the third embodiment of the second invention, and the evaluation results will be described. First, here, the resistivity was measured for the third embodiment of the second invention. For comparison, evaluations were also made for a case where no TiN film was formed, a case where a TiN film was formed by thermal CVD without generating plasma, or a case where a heat treatment without TiCl 4 gas was performed.
図１２は形成した薄膜の抵抗率を示すグラフであり、図１２（Ａ）はシリコン基板上に成膜処理を行った時の結果を示し、図１２（Ｂ）はＳｉＯ２ 膜上に成膜処理を行った時の結果を示す。ここではＴｉ膜のみに換算した時の抵抗率を示している。図１３は成膜時にシリサイド化により発生したＴｉＳｉ２ における結晶相の比率を示す図であり、併せて各層の膜厚を示している。図１４は形成した薄膜のＸＲＤ（Ｘ線回折分析器）測定結果を示すグラフである。 FIG. 12 is a graph showing the resistivity of the formed thin film. FIG. 12A shows the result when the film formation process is performed on the silicon substrate, and FIG. 12B shows the film formation on the SiO 2 film. The result when processing is performed is shown. Here, the resistivity when converted to only the Ti film is shown. FIG. 13 is a diagram showing the ratio of crystal phases in TiSi 2 generated by silicidation during film formation, and also shows the film thickness of each layer. FIG. 14 is a graph showing the XRD (X-ray diffraction analyzer) measurement result of the formed thin film.
ここで各比較例１〜３の試料は、次のような処理を行って得ている。
比較例１：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化工程Ｓ２１−１
比較例２：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化工程Ｓ２１−１＋熱ＣＶＤによるＴｉＮ膜形成
比較例３：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化工程Ｓ２１−１＋ＴｉＣｌ４ 抜きのＳ２２の工程（Ａｒ、Ｈ２ 、Ｎ２ は流す）＋第２の窒化工程Ｓ２２−１
第３実施例：金属膜（Ｔｉ）の形成Ｓ２１＋第１の窒化工程Ｓ２１−１＋プラズマによるＴｉＮ膜形成Ｓ２２＋第２の窒化工程Ｓ２２−１
また、Ｓ２１、Ｓ２１−１、Ｓ２２、Ｓ２２−１の各工程のプロセス条件は以下の通りである。
Here, the samples of Comparative Examples 1 to 3 are obtained by performing the following treatment.
Comparative Example 1: Formation of metal film (Ti) S21 + first nitriding step S21-1
Comparative Example 2: Formation of Metal Film (Ti) S21 + First Nitriding Step S21-1 + TiN Film Formation by Thermal CVD Comparative Example 3: Formation of Metal Film (Ti) S21 + First Nitriding Step S21-1 + TiCl 4 S22 Step (Ar, H 2 and N 2 are allowed to flow) + second nitriding step S22-1
Third Embodiment: Formation of Metal Film (Ti) S21 + First Nitriding Step S21-1 + TiN Film Formation by Plasma S22 + Second Nitriding Step S22-1
Moreover, the process conditions of each process of S21, S21-1, S22, and S22-1 are as follows.
［金属膜の形成Ｓ２１］
プロセス温度：６００℃、プロセス圧力：６６７Ｐａ
ガス流量：ＴｉＣｌ４ ／Ａｒ／Ｈ２ ＝１２／１６００／４０００ｓｃｃｍ
高周波電力：８００Ｗ、処理時間：２７．６ｓｅｃ、シャワーヘッド：３７０℃
[Metal Film Formation S21]
Process temperature: 600 ° C., process pressure: 667 Pa
Gas flow rate: TiCl 4 / Ar / H 2 = 12/1600/4000 sccm
High frequency power: 800 W, processing time: 27.6 sec, shower head: 370 ° C.
［第１の窒化工程Ｓ２１−１］
プロセス温度：６００℃、プロセス圧力：６６７Ｐａ
ガス流量：Ａｒ／Ｈ２ ／ＮＨ３ ＝１６００／２０００／１５００ｓｃｃｍ
高周波電力：８００Ｗ、処理時間：２７．６ｓｅｃ、シャワーヘッド：３７０℃
[First nitriding step S21-1]
Process temperature: 600 ° C., process pressure: 667 Pa
Gas flow rate: Ar / H 2 / NH 3 = 1600/2000/1500 sccm
High frequency power: 800 W, processing time: 27.6 sec, shower head: 370 ° C.
［プラズマによるＴｉＮ膜の形成Ｓ２２］
プロセス温度：６００℃、プロセス圧力：４００Ｐａ
ガス流量：ＴｉＣｌ４ ／Ａｒ／Ｈ２ ／Ｎ２ ＝１２／１６００／４０００／１００ｓｃｃｍ
高周波電力：８００Ｗ、処理時間：５５ｓｅｃ、シャワーヘッド：３７０℃
[TiN film formation by plasma S22]
Process temperature: 600 ° C., process pressure: 400 Pa
Gas flow rate: TiCl 4 / Ar / H 2 / N 2 = 12/1600/4000/100 sccm
High frequency power: 800 W, processing time: 55 sec, shower head: 370 ° C.
［第２の窒化工程Ｓ２２−１］
プロセス温度：６００℃、プロセス圧力：４００Ｐａ
ガス流量：Ａｒ／Ｈ２ ／ＮＨ３ ＝１６００／２０００／１５００ｓｃｃｍ
高周波電力：８００Ｗ、処理時間：５５ｓｅｃ、シャワーヘッド：３７０℃
[Second nitriding step S22-1]
Process temperature: 600 ° C., process pressure: 400 Pa
Gas flow rate: Ar / H 2 / NH 3 = 1600/2000/1500 sccm
High frequency power: 800 W, processing time: 55 sec, shower head: 370 ° C.
ここで比較例１〜３及び第２発明の第３実施例におけるＴｉ膜の膜厚は図１３に示すように、３９．８ｎｍ、４１．３ｎｍ、４０．９ｎｍ及び３４．６ｎｍ（ＴＥＭによる測定）であり、ＴｉＮ膜は０ｎｍ、９．１ｎｍ、０ｎｍ及び２３．５ｎｍである。 Here, the thicknesses of the Ti films in Comparative Examples 1 to 3 and the third embodiment of the second invention are 39.8 nm, 41.3 nm, 40.9 nm and 34.6 nm (measured by TEM) as shown in FIG. The TiN film is 0 nm, 9.1 nm, 0 nm, and 23.5 nm.
まず、Ｔｉ膜のみに換算した抵抗率は、図１２に示されており、ここで斜線の棒グラフは平均値を示している。図１２（Ａ）に示すように、Ｓｉ上に成膜した場合には、比較例１〜３は、それぞれ５８．５、４６．８、５３．６μΩ・ｃｍであるのに対し、第２発明の第３実施例の場合は４２．８μΩ・ｃｍであり、本発明の抵抗率の値がかなり低くて良好であることが判る。また、図１２（Ｂ）に示すように、ＳｉＯ２ 上に成膜した場合には、比較例１〜３は、それぞれ１２０．０、９５．３、１０５．９μΩ・ｃｍであるのに対し、第２発明の第３実施例の場合は８９．６μΩ・ｃｍであり、本発明の抵抗率の値がかなり低くて良好であることが判る。 First, the resistivity converted only to the Ti film is shown in FIG. 12, and the hatched bar graph shows the average value. As shown in FIG. 12A, when films are formed on Si, Comparative Examples 1 to 5 are 58.5, 46.8, and 53.6 μΩ · cm, respectively, whereas the second invention In the case of the third embodiment, it is 42.8 μΩ · cm, and it can be seen that the resistivity value of the present invention is quite low and good. Moreover, as shown in FIG. 12B, when the film is formed on SiO 2 , Comparative Examples 1 to 3 are 120.0, 95.3, and 105.9 μΩ · cm, respectively. In the case of the third embodiment of the second invention, it is 89.6 μΩ · cm, and it can be seen that the resistivity value of the present invention is quite low and good.
また上記各試料に対して電子線回折を行ったところ、図１３に示すような結果を得た。この電子線回折ではＴｉ膜中の任意の３箇所に対して結晶性を比較した。ここでＴｉＳｉ２ の結晶相にはＣ４９相とＣ５４相とがあり、Ｃ４９相に対してＣ５４相の方が抵抗率が低くて良好な結晶相である。 Further, when electron beam diffraction was performed on each of the above samples, results as shown in FIG. 13 were obtained. In this electron diffraction, crystallinity was compared with respect to arbitrary three locations in the Ti film. Here, the crystal phase of TiSi 2 includes a C49 phase and a C54 phase, and the C54 phase is a better crystal phase with a lower resistivity than the C49 phase.
図１３に示すように、比較例１の場合は、Ｃ４９相は１点であり、Ｃ５４相は２点であるので、Ｃ５４相率は６７％であった。比較例２及び比較例３の場合は、それぞれＣ４９相は３点であり、Ｃ５４相は０点であるので、Ｃ５４相率は０％であった。これに対して、第２発明の第３実施例の場合は、Ｃ４９相は０点であり、Ｃ５４相は３点であるので、Ｃ５４相率は１００％であった。このように、比較例１〜３に対して第２発明の第３実施例は、非常にＣ５４相率が高く、前述のように抵抗率が非常に低いことの裏付けをとることができた。 As shown in FIG. 13, in the case of the comparative example 1, since the C49 phase is 1 point and the C54 phase is 2 points, the C54 phase ratio was 67%. In the case of Comparative Example 2 and Comparative Example 3, since the C49 phase was 3 points and the C54 phase was 0 points, the C54 phase ratio was 0%. On the other hand, in the case of the third embodiment of the second invention, the C49 phase was 0 point and the C54 phase was 3 points, so the C54 phase ratio was 100%. As described above, the third example of the second invention of the first to third comparative examples has a very high C54 phase ratio, and it can be confirmed that the resistivity is very low as described above.
次に、上記各試料に対して薄膜のＸＲＤ測定を行ってＴｉＳｉ２ の結晶相のＣ４９相とＣ５４相の存在量の比較を行った。このＸＲＤ測定の結果を図１４に示す。また、ここでは参考のために参考例１としてＳｉＯ２ 膜上に熱ＣＶＤによりＴｉＮ膜を形成した試料を作成し、参考例２としてＳｉＯ２ 膜上にプラズマによりＴｉＮ膜を形成した試料を作成し、それらについてもＸＲＤ測定を行った。尚、ここではＴｉＮ膜の成膜温度を５５０℃に設定している。 Next, XRD measurement of the thin film was performed on each of the above samples to compare the abundance of the C49 phase and the C54 phase of the TiSi 2 crystal phase. The result of this XRD measurement is shown in FIG. For reference, a sample in which a TiN film is formed on a SiO 2 film by thermal CVD is prepared as Reference Example 1 for reference, and a sample in which a TiN film is formed by plasma on a SiO 2 film is prepared as Reference Example 2. These were also subjected to XRD measurement. Here, the deposition temperature of the TiN film is set to 550 ° C.
図１４の縦軸のＩｎｔｅｎｓｉｔｙは相対的な値であり、各グラフの水平レベルからどの程度ピーク値が高いかによって、その結晶相の存在量が定まっており、ピーク値が高い程、結晶相の存在量が多くなっている。ここではピーク値として横軸である”２ｔｈｅｔａ”に依存して、ＴｉＮ（１１１）、Ｔｉ（０１１）、”ＴｉＳｉ２ Ｃ４９（１５０）”ｏｒ”ＴｉＳｉ（２１１）“、”ＴｉＳｉ２ Ｃ５４（０４０）”及びＴｉＮ（２００）が示されている。尚、上記カッコ内は結晶面を示しており、この点は以下同様である。 Intensity on the vertical axis in FIG. 14 is a relative value, and the amount of the crystalline phase is determined depending on how high the peak value is from the horizontal level of each graph. The higher the peak value, the more the crystalline phase. Abundance is increasing. Here, TiN (111), Ti (011), “TiSi 2 C49 (150)” or “TiSi (211)”, “TiSi 2 C54 (040) depend on“ 2theta ”which is the horizontal axis as a peak value. "And TiN (200) are shown. In addition, the inside of the said parenthesis has shown the crystal plane, and this point is the same below.
図１４から明らかなように、参考例２はプラズマによりＴｉＮ膜を形成していることから、抵抗率が低い”ＴｉＳｉ２ Ｃ５４”の部分で高いピーク値が表れている。これに対して参考例１は熱ＣＶＤによりＴｉＮ膜を形成していることから、”ＴｉＳｉ２ Ｃ５４”の部分ではピーク値があまり高くない。これにより、抵抗率を下げるにはＣ５４相をより多く形成した方がよいことから、プラズマによりＴｉＮ膜を形成するのが好ましいことが判る。ここで、上記比較例１〜３及び第２発明の第３実施例に着目すると、比較例１〜３は、横軸”ＴｉＳｉ２ Ｃ５４”の部分でほとんどピークが発生していない。 As is apparent from FIG. 14, in Reference Example 2, since the TiN film is formed by plasma, a high peak value appears in the portion of “TiSi 2 C54” where the resistivity is low. On the other hand, in Reference Example 1, since the TiN film is formed by thermal CVD, the peak value is not so high in the portion of “TiSi 2 C54”. Thus, it can be seen that it is preferable to form a TiN film by plasma since it is better to form more C54 phases in order to lower the resistivity. Here, paying attention to the comparative examples 1 to 3 and the third embodiment of the second invention, the comparative examples 1 to 3 have almost no peak at the portion of the horizontal axis “TiSi 2 C54”.
これに対して、第２発明の第３実施例の場合には、ポイントＰ１で示すように横軸”ＴｉＳｉ２ Ｃ５４”に近い部分でピークが発生しており、”ＴｉＳｉ２ Ｃ５４”の結晶相が多く存在することが理解できる。これにより、上述したように、プラズマによりＴｉＮ膜を形成することが抵抗率を減少させるには好ましいことが判る。 On the other hand, in the case of the third embodiment of the second invention, a peak occurs near the horizontal axis “TiSi 2 C54” as indicated by a point P1, and the crystal phase of “TiSi 2 C54” It can be understood that there are many. Thereby, as described above, it can be seen that it is preferable to form the TiN film by plasma in order to reduce the resistivity.
このような現象が生ずる原理は以下のように推察することができる。すなわち、熱ＣＶＤによるＴｉＮ膜のピーク位置はポイントＰ２で横軸は４２．６ｄｅｇであり、これは格子間隔ｄ＝２．１２Åであることに相当する。またプラズマによるＴｉＮ膜は歪んでいるために、そのピーク位置は上記したピーク位置よりも僅かに低角度側にシフトし、ピーク位置はポイントＰ３で横軸は４２．４ｄｅｇであり、これは格子間隔ｄ＝２．１３Åであることに相当する。 The principle that such a phenomenon occurs can be inferred as follows. That is, the peak position of the TiN film by thermal CVD is point P2 and the horizontal axis is 42.6 deg. This corresponds to the lattice spacing d = 2.12 mm. Further, since the TiN film formed by plasma is distorted, the peak position shifts slightly to the lower angle side than the above-described peak position, the peak position is point P3, and the horizontal axis is 42.4 deg. This corresponds to d = 2.13 mm.
これに対して、”ＴｉＳｉ２ Ｃ５４（０４０）”相の横軸は４２．２ｄｅｇであり、これは格子間隔ｄ＝２．１３８Åであることに相当する。このように、熱ＣＶＤによるＴｉＮ膜と比較してプラズマによるＴｉＮ膜の方が”ＴｉＳｉ２ Ｃ５４”相の格子間隔に近くなっている。このためＴｉ膜を成膜した直後にプラズマによるＴｉＮ膜を積層すると、Ｔｉ膜の上面はプラズマによるＴｉＮ膜の格子間隔の影響を受けることになる。従って、シリコン基板であるウエハが加熱された状態でプラズマによるＴｉＮ膜の成膜が進む際に、下層のＴｉ膜が相転移し易くなっており、”ＴｉＳｉ２ Ｃ５４”相ができ易くなっているものと推察される。 On the other hand, the horizontal axis of the “TiSi 2 C54 (040)” phase is 42.2 deg, which corresponds to the lattice spacing d = 2.138 mm. As described above, the TiN film formed by plasma is closer to the lattice spacing of the “TiSi 2 C54” phase than the TiN film formed by thermal CVD. For this reason, if a TiN film is formed by plasma immediately after the Ti film is formed, the upper surface of the Ti film is affected by the lattice spacing of the TiN film by the plasma. Therefore, when the TiN film is formed by plasma while the wafer, which is a silicon substrate, is heated, the lower Ti film is likely to undergo phase transition, and the “TiSi 2 C54” phase is likely to be formed. Inferred.
換言すれば、Ｔｉ上に、プラズマによるＴｉＮ膜を成膜すると、下層のＴｉ膜がプラズマによるＴｉＮ膜の影響を受けてＴｉ膜の格子間隔をプラズマによるＴｉＮ膜の格子間隔に揃えようとする力が作用して、Ｔｉ膜のシリサイド化が促進されるものと推察される。また、上記理由から、膜質を安定化させる第１の窒化工程Ｓ２１−１と第２の窒化工程Ｓ２２−１の両方、或いはいずれか一方の窒化工程を省略しても、”ＴｉＳｉ２ Ｃ５４”相の形成が促進され、第２発明の第３実施例と同様にコンタクト抵抗の低減化を図ることができることが判る（図１１参照）。 In other words, when a TiN film by plasma is formed on Ti, the lower Ti film is affected by the TiN film by plasma, and the force to align the lattice spacing of the Ti film with the lattice spacing of the TiN film by plasma. It is assumed that the silicidation of the Ti film is promoted by acting. For the above reasons, even if both the first nitriding step S21-1 and the second nitriding step S22-1 for stabilizing the film quality or one of the nitriding steps is omitted, the “TiSi 2 C54” phase is used. It can be seen that the contact resistance can be reduced similarly to the third embodiment of the second invention (see FIG. 11).
＜プラズマによるＴｉＮ膜の膜厚の検討＞
次に、プラズマにより形成すべきＴｉＮ膜の膜厚について評価したので、その評価結果について説明する。ここではＳｉＯ２膜上にプラズマにより種々の膜厚 のＴｉＮ膜を形成し、このＴｉＮ膜の評価を行った。この評価にはＸＲＤ測定を用いた。この時の結果を図１５及び図１６に示す。図１５は形成したＴｉＮ膜のＸＲＤ測定結果を示すグラフ、図１６は膜厚に対する歪んだＴｉＮ（２００）のピークの半値幅を示すグラフである。またプロセス条件は、図１１におけるプラズマによるＴｉＮ膜の形成Ｓ２２と同じプロセス条件を用い、１〜９ｎｍの範囲で膜厚を変化させた。
<Examination of thickness of TiN film by plasma>
Next, since the thickness of the TiN film to be formed by plasma was evaluated, the evaluation result will be described. Here, TiN films having various thicknesses were formed on the SiO 2 film by plasma, and this TiN film was evaluated. XRD measurement was used for this evaluation. The results at this time are shown in FIGS. FIG. 15 is a graph showing the XRD measurement results of the formed TiN film, and FIG. 16 is a graph showing the half width of the peak of distorted TiN (200) with respect to the film thickness. The process conditions were the same as those in step S22 for forming the TiN film by plasma in FIG. 11, and the film thickness was changed in the range of 1 to 9 nm.
図１５に示すように、膜厚が１ｎｍの場合には、横軸ＴｉＮ（２００）の部分でほとんどピークが表れておらず、そのごく近傍に存在する”ＴｉＳｉ２ Ｃ５４”相の形成に影響を及ぼすことはできない。しかし、２ｎｍ以上になると上記ＴｉＮ（２００）の部分でピークが表れており、膜厚が大きくなるに従って、すなわち膜厚が２ｎｍ、３ｎｍ、４ｎｍ、６ｎｍ及び９ｎｍになるに従って、そのピーク値も次第に大きくなっている。 As shown in FIG. 15, when the film thickness is 1 nm, almost no peak appears in the portion of the horizontal axis TiN (200), which affects the formation of the “TiSi 2 C54” phase present in the immediate vicinity. It cannot be affected. However, when the thickness is 2 nm or more, a peak appears in the portion of TiN (200), and the peak value gradually increases as the film thickness increases, that is, as the film thickness becomes 2 nm, 3 nm, 4 nm, 6 nm, and 9 nm. It has become.
従って、プラズマによるＴｉＮ膜は、２ｎｍ以上の厚さで形成することが必要であり、それにより、その歪んだＴｉＮ（２００）のピークのごく近傍に存在する”ＴｉＳｉ２ Ｃ５４”相の形成を促進できることが判った。また、図１５に示すグラフのピーク値に対する半値幅を求めたところ、図１６に示すような結果を得ることができた。この半値幅を求めることによって、歪んだＴｉＮ（２００）の結晶化の度合いを判断することができ、半値幅が小さいほど、結晶化が進んでいるといえる。また結晶化が進んでいるほど、よりＴｉＮ膜の格子間隔がそろうため、より”ＴｉＳｉ２ Ｃ５４”相の結晶化を促進することができる。図１６に示すように、膜厚が略４ｎｍのポイントＣ１のところに変曲点が存在している。従って、プラズマによるＴｉＮ膜の膜厚は、好ましくは４ｎｍ以上形成するのがよいことが判る。尚、膜厚が２ｎｍのポイントは、ピーク強度が弱いために半値幅の値に大きな誤差が生じている。 Therefore, it is necessary to form a TiN film by plasma with a thickness of 2 nm or more, thereby promoting the formation of a “TiSi 2 C54” phase that is in the immediate vicinity of the peak of the distorted TiN (200). I found that I can do it. Moreover, when the half value width with respect to the peak value of the graph shown in FIG. 15 was obtained, a result as shown in FIG. 16 was obtained. By obtaining this half-value width, the degree of crystallization of strained TiN (200) can be determined, and it can be said that crystallization progresses as the half-value width decreases. Further, as the crystallization progresses, the lattice spacing of the TiN film becomes more uniform, so that the crystallization of the “TiSi 2 C54” phase can be further promoted. As shown in FIG. 16, an inflection point exists at a point C1 where the film thickness is approximately 4 nm. Therefore, it can be seen that the thickness of the TiN film formed by plasma is preferably 4 nm or more. Incidentally, at the point where the film thickness is 2 nm, since the peak intensity is weak, a large error occurs in the value of the half width.
＜プラズマによるＴｉＮ膜形成時のプロセス条件の検討＞
次に、プラズマによるＴｉＮ膜形成時のプロセス条件について種々検討を行ったので、その検討結果について説明する。ここでは、ＳｉＯ２膜上にプラズマに よるＴｉＮ膜を形成するようにしており、そのＴｉＮ膜に対してＸＲＤ測定を行っている。そして、プロセス条件として、載置台の温度やシャワーヘッドの温度やＴｉＣｌ４ の流量を変化させたり、第２の窒化処理の有無について評価を行っている。図１７はこの時の結果を示している。すなわち、図１７はプラズマによるＴｉＮ膜形成時のプロセス条件の依存性を示すグラフである。
<Examination of process conditions for TiN film formation by plasma>
Next, various investigations have been made on the process conditions when forming a TiN film by plasma, and the examination results will be described. Here, a TiN film by plasma is formed on the SiO 2 film, and XRD measurement is performed on the TiN film. As process conditions, the temperature of the mounting table, the temperature of the shower head, the flow rate of TiCl 4 is changed, and the presence or absence of the second nitriding treatment is evaluated. FIG. 17 shows the result at this time. That is, FIG. 17 is a graph showing the dependency of process conditions when forming a TiN film by plasma.
図１７において、特性ＡはプラズマによるＴｉＮ膜形成時の標準プロセス条件を示しており（ただし成膜温度は５５０℃）、ＴｉＮ膜形成後に第２の窒化処理を行っている。このプロセス条件は、先に図１１（Ｃ）を参照して説明したプラズマによるＴｉＮ膜の形成Ｓ２２と第２の窒化処理Ｓ２２−１においてそれぞれ説明した各プロセス条件と同じである。すなわち、この特性Ａは、第２発明の第３実施例（図１１（Ｃ））に相当する。 In FIG. 17, a characteristic A indicates a standard process condition when forming a TiN film by plasma (the film forming temperature is 550 ° C.), and a second nitriding process is performed after the TiN film is formed. This process condition is the same as each process condition described in the TiN film formation S22 by plasma and the second nitriding treatment S22-1 described above with reference to FIG. That is, this characteristic A corresponds to the third embodiment (FIG. 11C) of the second invention.
曲線Ｂは、上記第２発明の第３実施例から第２の窒化処理を省略したプロセスであり、これは第２発明の第２実施例（図１１（Ｂ））に相当する。
曲線Ｃは、上記標準プロセス時のＴｉＣｌ４ 流量（１２ｓｃｃｍ）よりも多い１８ｓｃｃｍのＴｉＣｌ４ を流し、標準プロセス時の高周波電力（８００Ｗ）よりも少ない５００Ｗの高周波電力を加えている。
曲線Ｄは、上記標準プロセス時のＴｉＣｌ４ 流量（１２ｓｃｃｍ）よりも多い２０ｓｃｃｍのＴｉＣｌ４ を流している。
Curve B is a process in which the second nitriding treatment is omitted from the third embodiment of the second invention, and this corresponds to the second embodiment (FIG. 11B) of the second invention.
In curve C, 18 sccm of TiCl 4 that is higher than the TiCl 4 flow rate (12 sccm) in the standard process is supplied, and 500 W of high-frequency power that is less than the high-frequency power (800 W) in the standard process is applied.
Curve D is flowing 20 sccm of TiCl 4 which is higher than the TiCl 4 flow rate (12 sccm) in the standard process.
曲線Ｅは、上記標準プロセス時のシャワーヘッドの温度（３７０℃）よりも高い５００℃の温度にしている。
曲線Ｆは、上記標準プロセス時の載置台の温度（５５０℃）よりも高い６００℃にしている。
また曲線Ｇは、参考例３であり、ここではプラズマレスの状態でＴｉＣｌ４ ガスとＮＨ３ ガスとを同時に供給して極めて薄いＴｉＮ膜を成膜し、引き続きＮＨ３ ガスを供給して窒化を行なうという操作を交互に繰り返してＴｉＮ膜を積層するようにした、いわゆるＳＦＤ（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）法により形成したＴｉＮ膜を示す。
また曲線Ｈは、参考例４であり、プラズマレスの熱ＣＶＤ法により形成したＴｉＮ膜を示す。
The curve E is set to a temperature of 500 ° C. higher than the temperature of the shower head (370 ° C.) in the standard process.
Curve F is set to 600 ° C., which is higher than the temperature of the mounting table (550 ° C.) during the standard process.
Curve G is Reference Example 3. Here, TiCl 4 gas and NH 3 gas are simultaneously supplied in a plasma-less state to form an extremely thin TiN film, and then NH 3 gas is supplied to perform nitriding. A TiN film formed by a so-called SFD (Sequential Flow Deposition) method in which TiN films are laminated by alternately repeating the operation is shown.
Curve H is Reference Example 4 and shows a TiN film formed by a plasmaless thermal CVD method.
上記ＳＦＤ法及び熱ＣＶＤ法の成膜時のプロセス条件は以下の通りである。
［ＳＦＤ法］
＜ＴｉＮ成膜＞ プロセス温度：５５０℃、プロセス圧力：２６０Ｐａ、ＴｉＣｌ４ ／ＮＨ３ ／Ｎ２ ＝６０／６０／３４０ｓｃｃｍ、処理時間：６ｓｅｃ×１０ｃｙｃｌｅ、１４ｎｍ
＜窒化＞ プロセス温度：５５０℃、プロセス圧力：２６０Ｐａ、ＮＨ３ ／Ｎ２ ＝４５００／４００ｓｃｃｍ、処理時間：５ｓｅｃ×１０ｃｙｃｌｅ
The process conditions at the time of film formation by the SFD method and the thermal CVD method are as follows.
[SFD method]
<TiN film formation> Process temperature: 550 ° C., process pressure: 260 Pa, TiCl 4 / NH 3 / N 2 = 60/60/340 sccm, treatment time: 6 sec × 10 cycle, 14 nm
<Nitriding> Process temperature: 550 ° C., process pressure: 260 Pa, NH 3 / N 2 = 4500/400 sccm, treatment time: 5 sec × 10 cycle
［ＣＶＤ法］
＜ＴｉＮ成膜＞ プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ、ＴｉＣｌ４ ／ＮＨ３ ／Ｎ２ ＝６０／６０／１０００ｓｃｃｍ、処理時間：３０ｓｅｃ、１０ｎｍ
＜窒化＞ プロセス温度：５５０℃、プロセス圧力：６６７Ｐａ、ＮＨ３ ／Ｎ２ ＝２０００／５００ｓｃｃｍ、処理時間：２５ｓｅｃ
[CVD method]
<TiN film formation> Process temperature: 550 ° C., process pressure: 667 Pa, TiCl 4 / NH 3 / N 2 = 60/60/1000 sccm, treatment time: 30 sec, 10 nm
<Nitriding> Process temperature: 550 ° C., process pressure: 667 Pa, NH 3 / N 2 = 2000/500 sccm, treatment time: 25 sec
図１７から明らかなように、曲線Ａ〜Ｆのように、プラズマによりＴｉＮ膜を形成した場合には、ピーク値の大小が存在するにしても、各特性のピーク位置は”ＴｉＳｉ２ Ｃ５４（０４０）”の結晶相の位置に略一致しており、抵抗率の低い”ＴｉＳｉ２ Ｃ５４”相の形成を促進するために、十分に近接している歪んだＴｉＮ（２００）ピークが得られていることが判る。これに対して、曲線Ｇ、Ｈで示す参考例３、４では、ピーク値は結晶相”ＴｉＳｉ２ Ｃ５４（０４０）”の位置より大きくずれており、”ＴｉＳｉ２ Ｃ５４（０４０）”の結晶相を十分に形成し得ないことが判る。従って、前述のようにプラズマによるＴｉＮ膜を形成することの必要性を確認することができた。
As is apparent from FIG. 17, when the TiN film is formed by plasma as shown by curves A to F, the peak position of each characteristic is “TiSi 2 C54 (040 ) "Is substantially coincident with the position of the crystalline phase of"", and a sufficiently close strained TiN (200) peak is obtained to promote the formation of a low resistivity" TiSi 2 C54 "phase. I understand that. In contrast, in Reference Examples 3 and 4 indicated by the curve G, H, peak value has deviated from the position of the crystalline phase "TiSi 2 C54 (040)" , "
尚、上記各実施例では、プラズマ用ガスとしてＡｒガスを用いた場合を例にとって説明したが、これに限定されず、Ｈｅ、Ｎｅ等の他の希ガスを用いてもよい。また、上記各実施例では、窒化ガスとしてＮＨ３ ガスを用いたが、これに限定されず、Ｎ２ガス、ヒドラジン（Ｈ２Ｎ−ＮＨ２）ガス、モノメチルヒドラジン（ＣＨ３−ＮＨ−ＮＨ２）ガス等を用いてもよい。 In each of the above embodiments, the case where Ar gas is used as the plasma gas has been described as an example. However, the present invention is not limited to this, and other rare gases such as He and Ne may be used. In each of the above embodiments, NH 3 gas is used as the nitriding gas. However, the present invention is not limited to this, but N 2 gas, hydrazine (H 2 N—NH 2 ) gas, monomethylhydrazine (CH 3 —NH—NH 2). ) Gas or the like may be used.
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。 Although the semiconductor wafer is described as an example of the object to be processed here, the semiconductor wafer includes a silicon substrate and a compound semiconductor substrate such as GaAs, SiC, GaN, and the like, and is not limited to these substrates. The present invention can also be applied to glass substrates, ceramic substrates, and the like used in display devices.
２ 導電層
４ 絶縁層
８ Ｔｉ膜（チタンを含む金属膜）
１０ ＴｉＮ膜
１２ バリヤ層
２０ プラズマ処理装置
２２ 処理容器
２８ 真空排気系
３６ 載置台
３８ 加熱手段
４０ シャワーヘッド（ガス導入手段）
５０ ガス供給手段
７０ 高周波電源
７４ プラズマ形成手段
８２ 制御部
８４ 記憶媒体
Ｗ 半導体ウエハ（被処理体）
2
DESCRIPTION OF
DESCRIPTION OF
Claims (17)
原料ガスを用いて前記処理容器内でプラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、
前記処理容器内で前記金属膜に対してアニール処理を行うアニール工程と、
を有することを特徴とする成膜方法。 In a film forming method for forming a thin film on the surface of an object to be processed in a processing container that can be evacuated,
A metal film forming step of forming a metal film containing titanium as the thin film by a plasma CVD method in the processing vessel using a source gas;
An annealing process for performing an annealing process on the metal film in the processing container;
A film forming method comprising:
プラズマＣＶＤ法により前記薄膜としてチタンを含む金属膜を形成する金属膜形成工程と、
プラズマを用いて前記薄膜としてチタン窒化膜を形成するチタン窒化膜形成工程と、
を有することを特徴とする成膜方法。 In a film forming method for forming a thin film on the surface of an object to be processed in a processing container that can be evacuated,
A metal film forming step of forming a metal film containing titanium as the thin film by a plasma CVD method;
A titanium nitride film forming step of forming a titanium nitride film as the thin film using plasma;
A film forming method comprising:
真空排気が可能になされた処理容器と、
前記処理容器内で前記被処理体を載置すると共に下部電極として機能する載置台と、
前記被処理体を加熱する加熱手段と、
前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、
前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、
前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
請求項１乃至１５のいずれか一項に記載の成膜方法を実施するように制御する制御部と、
を備えたことを特徴とするプラズマ処理装置。 In a plasma processing apparatus for forming a thin film on an object to be processed,
A processing vessel that can be evacuated;
A mounting table for mounting the object to be processed in the processing container and functioning as a lower electrode;
Heating means for heating the object to be processed;
A gas introducing means for introducing necessary various gases including a source gas into the processing vessel and functioning as an upper electrode;
Gas supply means for supplying the various gases to the gas introduction means;
Plasma forming means for forming plasma between the mounting table and the gas introducing means;
A control unit that controls to perform the film forming method according to claim 1;
A plasma processing apparatus comprising:
被処理体を前記処理容器内で載置すると共に下部電極として機能する載置台と、
前記被処理体を加熱する加熱手段と、
前記処理容器内へ原料ガスを含む必要な各種ガスを導入すると共に上部電極として機能するガス導入手段と、
前記ガス導入手段へ前記各種ガスを供給するガス供給手段と、
前記載置台と前記ガス導入手段との間にプラズマを形成するプラズマ形成手段と、
装置全体を制御する制御部と、
を備えたプラズマ処理装置を用いて前記被処理体の表面に薄膜を形成するに際して、
請求項１乃至１５のいずれか一項に記載の成膜方法を実施するように前記プラズマ処理装置を制御するコンピュータに読み取り可能なプログラムを記憶する記憶媒体。 A processing vessel that can be evacuated;
A mounting table for mounting the object to be processed in the processing container and functioning as a lower electrode;
Heating means for heating the object to be processed;
A gas introducing means for introducing necessary various gases including a source gas into the processing vessel and functioning as an upper electrode;
Gas supply means for supplying the various gases to the gas introduction means;
Plasma forming means for forming plasma between the mounting table and the gas introducing means;
A control unit for controlling the entire apparatus;
When forming a thin film on the surface of the object to be processed using a plasma processing apparatus comprising:
A storage medium for storing a computer-readable program for controlling the plasma processing apparatus so as to perform the film forming method according to claim 1.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010076587A JP2011100962A (en) | 2009-10-09 | 2010-03-30 | Method of forming film and plasma processing apparatus |
| PCT/JP2010/067246 WO2011043263A1 (en) | 2009-10-09 | 2010-10-01 | Film-forming method and plasma processing apparatus |
| TW99134419A TW201131657A (en) | 2009-10-09 | 2010-10-08 | Method of forming film and plasma processing apparatus |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009235308 | 2009-10-09 | ||
| JP2010076587A JP2011100962A (en) | 2009-10-09 | 2010-03-30 | Method of forming film and plasma processing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011100962A true JP2011100962A (en) | 2011-05-19 |
Family
ID=43856721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010076587A Pending JP2011100962A (en) | 2009-10-09 | 2010-03-30 | Method of forming film and plasma processing apparatus |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2011100962A (en) |
| TW (1) | TW201131657A (en) |
| WO (1) | WO2011043263A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015124397A (en) * | 2013-12-25 | 2015-07-06 | 東京エレクトロン株式会社 | Formation method of contact layer |
| US9831183B2 (en) | 2014-08-07 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
| KR20200019764A (en) * | 2017-07-13 | 2020-02-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for Depositing Semiconductor Films |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI620234B (en) * | 2014-07-08 | 2018-04-01 | 聯華電子股份有限公司 | Method for fabricating semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290927A (en) * | 1990-04-06 | 1991-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Formation of conductive layer |
| JPH08213343A (en) * | 1995-01-31 | 1996-08-20 | Sony Corp | Semiconductor device and manufacture thereof |
| JPH10163126A (en) * | 1996-11-28 | 1998-06-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP4103461B2 (en) * | 2001-08-24 | 2008-06-18 | 東京エレクトロン株式会社 | Deposition method |
| JP5046506B2 (en) * | 2005-10-19 | 2012-10-10 | 東京エレクトロン株式会社 | Substrate processing apparatus, substrate processing method, program, and recording medium recording program |
| JP2008192835A (en) * | 2007-02-05 | 2008-08-21 | Tokyo Electron Ltd | Film formation method, substrate processing equipment and semiconductor device |
-
2010
- 2010-03-30 JP JP2010076587A patent/JP2011100962A/en active Pending
- 2010-10-01 WO PCT/JP2010/067246 patent/WO2011043263A1/en active Application Filing
- 2010-10-08 TW TW99134419A patent/TW201131657A/en unknown
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015124397A (en) * | 2013-12-25 | 2015-07-06 | 東京エレクトロン株式会社 | Formation method of contact layer |
| US9831183B2 (en) | 2014-08-07 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
| US10269713B2 (en) | 2014-08-07 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
| US10756017B2 (en) | 2014-08-07 | 2020-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
| KR20200019764A (en) * | 2017-07-13 | 2020-02-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for Depositing Semiconductor Films |
| JP2020528493A (en) * | 2017-07-13 | 2020-09-24 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | Methods for depositing semiconductor films |
| KR102536884B1 (en) | 2017-07-13 | 2023-05-24 | 어플라이드 머티어리얼스, 인코포레이티드 | Methods for Depositing Semiconductor Films |
| JP7414708B2 (en) | 2017-07-13 | 2024-01-16 | アプライド マテリアルズ インコーポレイテッド | Method for depositing semiconductor films |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011043263A1 (en) | 2011-04-14 |
| TW201131657A (en) | 2011-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509864B2 (en) | Plasma processing method and plasma processing apparatus | |
| WO2010087362A1 (en) | Film formation method, and plasma film formation apparatus | |
| JP2017069313A (en) | Method for manufacturing semiconductor device, apparatus for processing substrate, gas-supply system and program | |
| KR100980528B1 (en) | Metal film decarbonizing method, film forming method and semiconductor device manufacturing method | |
| TW200416296A (en) | Film-forming method and apparatus using plasma CVD | |
| JPWO2006106665A1 (en) | Method for nitriding substrate and method for forming insulating film | |
| JP2015124397A (en) | Formation method of contact layer | |
| JP2011100962A (en) | Method of forming film and plasma processing apparatus | |
| JP2010016136A (en) | Thin film forming method and apparatus | |
| JP5004432B2 (en) | Method for forming metal silicide film, pretreatment method, film forming system, control program, and computer storage medium | |
| JP6584326B2 (en) | Manufacturing method of Cu wiring | |
| JP5599623B2 (en) | Protection of conductors from oxidation in the deposition chamber | |
| JP2018170408A (en) | Method of embedding recessed portion and processing device | |
| TWI743086B (en) | Substrate processing method and storage medium | |
| KR101393898B1 (en) | Nickel film forming method and storage medium | |
| JP2010180434A (en) | Film deposition method, and plasma film deposition apparatus | |
| JP5560589B2 (en) | Film forming method and plasma film forming apparatus | |
| JP3951976B2 (en) | Plasma processing method | |
| KR101302819B1 (en) | Ti-film formation method | |
| WO2011055671A1 (en) | Film forming method and method for forming capacitor | |
| JP2004158828A (en) | Method for forming film | |
| JP2019102508A (en) | Method and apparatus for forming boron-based film | |
| WO2021079624A1 (en) | Dry etching method, method for producing semiconductor device, and etching device | |
| JP4650440B2 (en) | Deposition method | |
| JP2012199333A (en) | Substrate processing method |