KR20110110016A - 프린트 배선판 및 프린트 배선판의 제작 방법 - Google Patents

프린트 배선판 및 프린트 배선판의 제작 방법 Download PDF

Info

Publication number
KR20110110016A
KR20110110016A KR1020110028866A KR20110028866A KR20110110016A KR 20110110016 A KR20110110016 A KR 20110110016A KR 1020110028866 A KR1020110028866 A KR 1020110028866A KR 20110028866 A KR20110028866 A KR 20110028866A KR 20110110016 A KR20110110016 A KR 20110110016A
Authority
KR
South Korea
Prior art keywords
wiring board
printed wiring
resin layer
mounting
resin
Prior art date
Application number
KR1020110028866A
Other languages
English (en)
Other versions
KR101201599B1 (ko
Inventor
나오키 나카무라
노부오 다케토미
기요유키 하타나카
시게오 이리구치
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20110110016A publication Critical patent/KR20110110016A/ko
Application granted granted Critical
Publication of KR101201599B1 publication Critical patent/KR101201599B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/225—Correcting or repairing of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/176—Removing, replacing or disconnecting component; Easily removable component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 복수의 땜납 접합부를 갖는 전자 부품을 프린트 배선판에 실장할 때, 작업 공정수의 증대를 억제하는 프린트 배선판 및 프린트 배선판의 제작 방법을 제공하는 것을 과제로 한다.
본 발명의 프린트 배선판은, 복수의 탑재 패드를 구비하는 프린트 배선판 본체와, 상기 프린트 배선판 본체의 면 상에 형성되는 열가소성 수지를 포함하는 수지층을 갖는다. 상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있다.

Description

프린트 배선판 및 프린트 배선판의 제작 방법{PRINTED CIRCUIT BOARD AND METHOD OF FABRICATING PRINTED CIRCUIT BOARD}
본 발명은 전자 부품을 탑재하기 전의 프린트 배선판 및 이 프린트 배선판을 제작하는 방법에 관한 것이다.
최근의 휴대 전화 기기나 노트북 컴퓨터 등의 휴대 전자 기기는, 전자 부품과 프린트 배선판 사이의 간극에 언더필(underfill)이라고 불리는 보강용 수지를 이용하여 전자 부품의 접합을 보강하는 것이 많다. 이 보강은, 휴대 전자 기기의 낙하 등에 의해 받는 큰 충격이나 스트레스로부터 전자 부품의 접합부의 파괴를 방지하기 위함이다. 이 보강용 수지에는, 예컨대 접착 강도가 높은 에폭시 수지 등의 열경화성 접착제가 이용된다.
한편, 전자 부품 또는 전자 부품의 접합에 문제가 있는 경우, 전자 부품의 리페어(교환)를 가능하게 하기 위해서, 언더필에 이용하는 보강용 수지로서, 열경화성 접착제와 열가소성 접착제를 블렌드한 수지가 이용되는 경우도 있다.
현재, 돌기 전극을 갖는 반도체 장치를 상기 돌기 전극에 대응하는 접속 패드를 갖는 회로 기판에 실장하는 반도체 장치의 실장 구조에 있어서, 회로 기판의 접속 패드보다 내측의 부분에 열가소성의 제1 수지를 위치시키고, 또한 반도체 장치와 회로 기판 사이의 외측의 부분에는 필러를 포함하는 열경화성의 제2 수지를 개재시킨 반도체 장치의 실장 구조가 알려져 있다(특허 문헌 1).
일본 특허 공개 제2001-7488호 공보
전술한 반도체 장치의 실장 구조에서는, 접속 패드보다 내측의 부분에 열가소성의 제1 수지를 개재시키고, 또한 반도체 장치와 회로 기판 사이에는 필러를 포함하는 열경화성의 제2 수지를 개재시키기 때문에, 반도체 장치의 리페어를 용이하게 행할 수 있고, 또한 제2 수지의 접착 강도로 신뢰성이 높은 접속을 얻을 수 있으며, 접속부에서의 열응력의 완화가 도모된다고 되어 있다.
그러나, 전술한 반도체 장치의 실장 구조를, 예컨대 BGA(볼 그리드 어레이) 방식의 반도체 패키지와 같이, 일정 간격으로 복수의 땜납 범프가 마련된 반도체 패키지에 적용한 경우, 땜납 페이스트와 제1 수지가 섞이는 경우가 있다. 이러한 땜납 범프와 수지가 섞이면, 땜납에 의한 전기적 접속 부분에 불필요한 수지가 혼입되어, 반도체 패키지의 품질에 악영향을 주는 점에서 바람직하지 않다.
또한, 전술한 실장 구조의 반도체 장치를 회로 기판에 실장하는 실장 작업에 있어서, 반도체 장치의 실장면에 제1 수지를 마련하는 공정이 증가하여 작업 공정수가 증대하는 점에서 바람직하지 않다.
그래서, 본 발명은, 리페어성과 접합의 보강 강도를 겸비한 프린트 배선판 유닛을 제작하기 위해서, 복수의 땜납 접합부를 갖는 전자 부품을 프린트 배선판에 실장할 때, 작업 공정수의 증대를 억제할 수 있고, 효율적으로 프린트 배선판 유닛을 제작할 수 있는 프린트 배선판 및 프린트 배선판의 제작 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태는, 복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
상기 프린트 배선판 본체의 면 상에 형성되는 열가소성 수지를 포함하는 수지층을 포함하고,
상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판이다.
본 발명의 다른 양태는, 복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
상기 프린트 배선판 본체의 면 상에 형성되는 B스테이지 상태의 수지층을 포함하고,
상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판이다.
본 발명의 또 다른 형태는, 프린트 배선판을 제작하는 방법으로서,
복수의 탑재 패드를 구비하는 프린트 배선판 본체를 제작하는 단계와,
상기 프린트 배선판 본체의 면 상에, 열가소성 수지를 포함하는 수지층 또는 B스테이지 상태의 수지층이며, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 수지층을 형성하는 단계를 포함한다.
전술한 양태의 프린트 배선판 및 프린트 배선판의 제작 방법에 따르면, 복수의 땜납 접합부를 갖는 전자 부품을 프린트 배선판에 실장할 때, 작업 공정수의 증대를 억제할 수 있다. 또한, 이 프린트 배선판을 이용하여 효율적으로 프린트 배선판 유닛을 제작할 수 있다.
도 1은 실시형태의 프린트 배선판을 이용한 프린트 배선판 유닛이 탑재되는 휴대 전자 기기의 일례를 도시하는 도면이다.
도 2는 제1 실시형태의 프린트 배선판의 일례의 평면도이다.
도 3은 도 2에 도시하는 프린트 배선판의 단면도이다.
도 4는 도 2에 도시하는 프린트 배선판에 반도체 패키지가 실장된 상태를 도시하는 도면이다.
도 5는 제2 실시형태의 프린트 배선판의 일례의 평면도이다.
도 6은 도 5에 도시하는 프린트 배선판에 반도체 패키지가 실장된 상태를 도시하는 도면이다.
도 7은 제3 실시형태의 프린트 배선판의 일례의 부분 확대 평면도이다.
도 8은 제4 실시형태의 프린트 배선판의 일례의 부분 확대 평면도이다.
도 9의 (a)는, 제4 실시형태의 프린트 배선판의 다른 예의 부분 확대 평면도이고, 도 9의 (b)는, 도 9의 (a)에 도시하는 프린트 배선판의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
도 10의 (a)는, 제4 실시형태의 프린트 배선판의 다른 예의 부분 확대 평면도이고, 도 10의 (b)는, 도 10의 (a)에 도시하는 프린트 배선판의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
도 11의 (a) 내지 (c)는, 본 실시형태의 프린트 배선판의 제작 방법의 플로우의 예를 도시하는 흐름도이다.
이하, 본 발명의 프린트 배선판 및 프린트 배선판의 제작 방법에 대해서 설명한다.
(프린트 배선판 유닛)
도 1은 프린트 배선판에 전자 부품이 실장된 프린트 배선판 유닛(10)을 탑재한 휴대 전자 기기(20)의 내부 구성을 간략화하여 도시하는 도면이다. 도 1에 도시하는 휴대 전자 기기(20)에서는, 키보드나 마우스 패드 등의 입력 조작계가 떼내어져 있다. 휴대 전자 기기(20)는, CPU 등을 포함하는 프린트 배선판 유닛(10) 외에, 배터리 유닛이나 무선 송수신 유닛 등의 유닛(22, 24) 및 디스플레이(26)를 갖는다.
(프린트 배선판의 제1 실시형태)
도 2는 제1 실시형태인 프린트 배선판(13)의 평면도이다. 도 3은 도 2에 도시하는 프린트 배선판(13)의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
프린트 배선판(13)은, 프린트 배선판 본체(12)와, 프린트 배선판 본체(12)에 형성된 솔더 레지스트층(28)과, 제1 보강용 수지층(30)을 갖는다.
프린트 배선판(13)의 표면에 복수의 전자 부품, 즉 반도체 패키지(14a, 14b, 14c, 14d, 14e)가 실장되어, 프린트 배선판 유닛(10)이 형성된다. 프린트 배선판(13)에 실장되는 반도체 패키지(14a, 14b, 14c, 14d, 14e) 중, 반도체 패키지(14a, 14b)는, 프린트 배선판(13)에 면하는 측에, 일정한 간격으로 볼형의 땜납 접합부(땜납 범프)를 복수 구비한다. 각 땜납 접합부는, 접속 단자로서, 프린트 배선판(13)의 탑재 패드(17)와 땜납 접합에 의해 전기적으로 접속된다. 반도체 패키지(14a, 14b)는, 예컨대 BGA(볼 그리드 어레이) 방식의 패키지이다. 반도체 패키지(14a, 14b)는, LGA(랜드 그리드 어레이) 방식이나 CSP(칩 사이즈 패키지) 방식 등의 패키지여도 된다. 따라서, 반도체 패키지(14a, 14b)의 땜납 접합부는 반도체 패키지(14a, 14b)의 본체 및 프린트 배선판(13) 사이에 위치한다. 반도체 패키지(14c∼14e)의 도시되지 않은 단자도, 프린트 배선판(13)에 마련된 도시되지 않은 탑재 패드와 접속된다.
이하, 프린트 배선판(13)에 대해서 설명하지만, 프린트 배선판(13)에 실장되는 것은, 반도체 패키지에 한정되지 않는다. 예컨대, 수동 소자나 능동 소자 등의 전자 부품이어도 된다.
이러한 프린트 배선판(13)에는, 이하에 설명하는 바와 같이, 제1 보강용 수지층(30)이 반도체 패키지(14a, 14b)의 실장 예정 영역에 미리 형성되어 있다. 이러한 제1 보강용 수지층(30)을 마련하는 것은, 휴대 전자 기기(20)가 바닥으로 낙하하거나, 또는 휴대 전자 기기(20)가 외압을 받아 반도체 패키지(14a, 14b)에 큰 스트레스나 충격이 주어져도, 반도체 패키지(14a, 14b)의 땜납 접합이 충분히 유지될 정도로 접합을 보강하기 위함이다.
프린트 배선판(13)은, 도 3에 도시하는 바와 같이, 프린트 배선판 본체(12)의 상층에 솔더 레지스트층(28)이 형성되고, 솔더 레지스트층(28)의 상층의 일부의 영역에, 제1 보강용 수지층(30)이 형성되어 있다.
프린트 배선판 본체(12)는, 유리 섬유나 수지를 이용한 단층 또는 다층 적층 기판, 또는 유전체 기판을 코어 기판으로 하고, 에폭시 수지 시트나 폴리이미드 수지 시트 등의 절연 시트를 통해 배선을 다층 적층한 빌드업 기판이나, 플렉시블 기판을 포함한다. 프린트 배선판 본체(12)의 실장면에는, 반도체 패키지(14a, 14b)의 실장 예정 영역에 복수의 탑재 패드(17)가 마련되어 있다.
솔더 레지스트층(28)은, 땜납 접합하지 않는 부분에 땜납이 부착되지 않도록 형성되는 열경화성 수지층이다. 솔더 레지스트층(28)은, 땜납 접합하는 부분인 탑재 패드(17) 각각이 노출되는 구멍이 탑재 패드(17) 각각에 대응하여 형성되어 있다. 솔더 레지스트층(28)에는, 예컨대 열경화성 에폭시 수지가 이용된다. 솔더 레지스트층(28)의 일부분에는 제1 보강용 수지층(30)이 상층으로서 적층되어 있다.
제1 보강용 수지층(30)은, 열가소성 수지를 포함하는 수지층이며, 적어도 반경화(半硬化) 상태 또는 건조 상태의 층이다. 또한, 제1 보강용 수지층(30)에는, 도 3에 도시하는 바와 같이, 탑재 패드(17)마다, 탑재 패드(17) 각각을 노출시키는 복수의 관통 구멍(31)이, 탑재 패드(17)의 위치에 대응하여 형성되어 있다.
탑재 패드(17)의 위치에 관통 구멍(31)을 형성하는 것은, 반도체 패키지(14a)를 실장했을 때, 땜납 범프(16)와 탑재 패드(17)의 접합 부분에 수지가 이물로서 혼입되어 도통에 영향을 주거나, 또는 반도체 패키지(14a)의 동작에 영향을 주는 것을 방지하기 위함이다.
제1 보강용 수지층(30)은, 반도체 패키지(14a)의 실장 예정 영역의 일부의 영역에 형성되어 있다. 구체적으로는, 도 2에 도시하는 바와 같이, 반도체 패키지(14a, 14b)의 실장 예정 영역(도 2 중의 점선으로 둘러싸인 영역)의 내측에, 실장 영역의 가장자리부를 피하도록 제1 보강용 수지층(30)이 형성되어 있다.
제1 보강용 수지층(30)의 두께는, 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이가 150 ㎛ 이하가 되도록 형성하는 것이 바람직하다. 탑재 패드(17)로부터 땜납 접합에 의해 실장되는 반도체 패키지(14a, 14b) 사이의 실장 높이는 미리 정해져 있고, 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이가 상기 실장 높이에 비해서 낮게 설정되는 것이 바람직하다. 상기 실장 높이는 150 ㎛ 정도이다. 따라서, 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이를 150 ㎛ 이하로 함으로써, 제1 보강용 수지층(30)은, 실장되는 반도체 패키지(14a, 14b)의 면 사이에 간극을 마련할 수 있다. 이 간극에, 후술하는 접착 강도가 높은 열경화성 수지를 포함하는 제2 보강용 수지층(32)(도 4 참조)을 충전함으로써, 반도체 패키지(14a)와 프린트 배선판(13)의 접합은 보다 보강될 수 있다.
도 4는 도 3에 도시하는 프린트 배선판(13)에 반도체 패키지(14a)를 실장한 상태를 도시하는 단면도이다. 반도체 패키지(14b)도, 도 4에 도시하는 바와 같이 실장된다.
전술한 바와 같이 제1 보강용 수지층(30)은 열가소성 수지이기 때문에, 가열함으로써 접착 강도는 저하되어, 접착 기능은 저하된다. 이 때문에, 열경화성 수지를 포함하는 제2 보강용 수지층(32)을 파단하면서 반도체 패키지(14a)를 벗김으로써, 프린트 배선판(13)으로부터 반도체 패키지(14a)를 떼어내는 것을 용이하게 할 수 있다.
한편, 도 4에 도시하는 바와 같이, 반도체 패키지(14a)의 땜납 범프를 제외한 면 전체가, 접착 강도가 높은 제2 보강용 수지층(32)과 접촉하고 있기 때문에, 제2 보강용 수지층(32)을 통해 프린트 배선판(13)과의 접합이 보강된다. 따라서, 프린트 배선판(13)을 이용함으로써, 반도체 패키지(14a)의 리페어성이 확보되고, 반도체 패키지(14a)와 프린트 배선판(13)의 접합이 충분히 보강될 수 있다.
이 때문에, 제1 보강용 수지층(30)과 제2 보강용 수지층(32)의 적층을 실현하기 위해서, 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이를 150 ㎛ 이하로 하는 것이 바람직하다. 이에 따라, 제1 보강용 수지층(30)과 실장되는 반도체 패키지(14a)의 면 사이에 간극을 마련할 수 있다.
또한, 도 3에 도시하는 바와 같은 프린트 배선판(13)을 미리 준비함으로써, 반도체 패키지(14a)의 실장의 작업 공정수가 저감하여, 효율적으로 반도체 패키지를 실장할 수 있다.
(프린트 배선판의 제2 실시형태)
도 5 및 도 6은 제2 실시형태의 프린트 배선판(13)을 도시하는 도면이다. 도 5는 제2 실시형태의 프린트 배선판(13)의 평면도이다. 도 6은 도 5에 도시하는 프린트 배선판(13)의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
제2 실시형태의 프린트 배선판(13)은, 제1 실시형태의 프린트 배선판(13)과 마찬가지로, 프린트 배선판 본체(12)의 상층에 솔더 레지스트층(28)이 형성되고, 솔더 레지스트층(28)의 상층의 일부의 영역에, 제1 보강용 수지층(30)이 형성되어 있다.
여기서, 제1 보강용 수지층(30)이 형성되는 영역은 제1 실시형태와 상이하다. 도 5에 도시하는 바와 같이 제1 보강용 수지층(30)은, 반도체 패키지(14a, 14b)의 실장 예정 영역의 면 전체에 형성되어 있다. 물론, 제1 보강용 수지층(30)은, 탑재 패드(17)의 각각에 대응하는 위치에 관통 구멍이 형성되고, 탑재 패드(17) 각각이 개별적으로 관통 구멍을 통해 노출되어 있다. 또한, 제1 보강용 수지층(30)의 두께는, 제1 실시형태에서의 제1 보강용 수지층(30)의 두께에 비해서 두껍다. 이 때문에, 도 6에 도시하는 바와 같이, 반도체 패키지(14a)를 실장했을 때, 제1 보강용 수지층(30)의 표면은, 반도체 패키지층(14a)의 실장면과 접촉한다. 따라서, 제2 실시형태에서는, 제2 보강용 수지층(32)은 이용되지 않는다.
이와 같이, 접착 강도가 높은 제2 보강용 수지층(32)을 이용하지 않고, 제1 보강용 수지층(30)을 이용함으로써, 반도체 패키지(14a)와 프린트 배선판(13)의 접합을 보강할 수 있다. 그러나, 이 경우, 제1 보강용 수지층(30)의 수지로서 열가소성을 갖고 접착 강도가 높은 열경화성 수지를 블렌드한 수지가 이용되면 좋다. 또한, 반도체 패키지(14a, 14b)는, 질량이 작고, 받는 스트레스나 충격이 비교적 작은 영역에 실장되는 반도체 패키지를 대상으로 하는 것이 바람직하다.
제2 실시형태의 프린트 배선판(13)에 있어서도, 리페어성을 확보하면서, 반도체 패키지(14a)와 프린트 배선판(13)의 접합을 보강할 수 있다.
또한, 제2 실시형태의 프린트 배선판(13)을 미리 준비함으로써, 반도체 패키지(14a)의 실장의 작업 공정수가 저감하여, 효율적으로 반도체 패키지를 실장할 수 있다.
(프린트 배선판의 제3 실시형태)
도 7은 제3 실시형태의 프린트 배선판(13)에서의 반도체 패키지(14a)의 실장 예정 영역의 주변을 도시하는 평면도이다.
제3 실시형태의 프린트 배선판(13)은, 제1 실시형태의 프린트 배선판(13)과 마찬가지로, 프린트 배선판 본체(12)의 상층에 솔더 레지스트층(28)이 형성되고, 솔더 레지스트층(28)의 상층의 일부의 영역에, 열가소성 수지를 포함하는 제1 보강용 수지층(30)이 형성되어 있다. 프린트 배선판(13)의 탑재 패드(17)는, 솔더 레지스트층(28)에 형성된 구멍을 통해 노출되어 있다. 제1 보강용 수지층(30)이 형성된 영역에서도, 솔더 레지스트층(28)에 형성된 구멍 및 제1 보강용 수지층(30)에 형성된 관통 구멍을 통해 탑재 패드(17)마다 탑재 패드(17)가 노출되어 있다.
여기서, 제1 보강용 수지층(30)이 형성되는 영역은 제1 실시형태와 상이하다.
도 7에 도시하는 프린트 배선판(13)에 실장 예정인 반도체 패키지(14a)는, 반도체 칩을 구비한다. 도 7에는, 반도체 패키지(14a)가 프린트 배선판(13)에 실장될 때 반도체 칩이 위치하는, 프린트 배선판(13) 상의 예정 영역이 점선 A로 나타내어져 있다. 또한, 프린트 배선판(13) 상의 반도체 패키지(14a)의 실장 예정 영역이 점선 B로 나타내어져 있다.
제1 보강용 수지층(30)은, 반도체 칩의 예정 영역의 가장자리부를 피하도록, 이 예정 영역의 외측에 사다리꼴 형상을 이루어 4개 마련되어 있다. 즉, 제1 보강용 수지층(30)은, 반도체 칩의 점선 A로 둘러싸인 예정 영역의 가장자리부와, 점선 B로 둘러싸인 반도체 패키지(14a)의 실장 예정 영역의 가장자리부 사이에 있는 영역에 마련되어 있다. 또한, 4개의 제1 보강용 수지층(30)은, 반도체 패키지(14a)의 사각형 형상의 실장 예정 영역의 대각선을 피하도록 2개의 대각선 사이에 있도록 마련되어 있다.
제1 보강용 수지층(30)의 두께는, 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이가 150 ㎛ 이하가 되도록 정해져 있는 것이 바람직하다. 탑재 패드(17)로부터 제1 보강용 수지층(30)의 표면까지의 높이가 150 ㎛ 이하가 되도록 제1 보강용 수지층(30)의 두께를 정함으로써, 제1 보강용 수지층(30)과 실장되는 반도체 패키지(14a)의 면 사이에 간극을 마련할 수 있다. 이 간극에, 제1 보강용 수지층(30)에 비해서 접착 강도가 높은 제2 보강용 수지층(32)을 충전함으로써, 제1 보강용 수지층(30)의 상층으로서 제2 보강용 수지층(32)을 마련한 다층 접착층으로 할 수 있다. 따라서, 제1 보강용 수지층(30)이 형성되는 영역 및 형성되지 않는 영역의 어디에 있어서도, 반도체 패키지(14a)의 면은 제2 보강용 수지층(32)과 접촉하게 된다.
제1 보강용 수지층(30)은, 전술한 바와 같이 열가소성 수지를 포함하기 때문에, 가열에 의해 접착 강도가 저하되어 접착 기능이 저하되므로, 제1 보강용 수지층(30)은 프린트 배선판 본체(12)로부터 떼어내기 쉬워 리페어성이 확보된다. 한편, 반도체 패키지(14a)의 면 전체는, 땜납 범프(16)의 부분을 제외하고, 접착 강도가 높은 제2 보강용 수지층(32)과 접촉하기 때문에, 제2 보강용 수지층(32)을 통해 반도체 패키지(14a)와 프린트 배선판(13)의 접합은 충분히 보강된다.
또한, 제1 보강용 수지층(30)이 반도체 칩의 예정 영역의 가장자리부를 피하도록, 이 예정 영역의 외측에 형성되는 것은, 이 예정 영역의 외측에 있어서, 반도체 패키지(14a)가 받는 스트레스 및 충격이 비교적 작기 때문이다. 따라서, 상기 예정 영역의 외측에 제1 보강용 수지층(30)을 이용해도 접합의 보강이 저하되는 일은 없다. 또한, 반도체 칩의 예정 영역의 가장자리부는, 열스트레스를 받기 쉽다.
제1 보강용 수지층(30)이 반도체 패키지(14a)의 사각형 형상의 실장 예정 영역의 대각선을 피하도록 형성되는 것은, 상기 예정 영역의 외측의, 대각선을 피한 영역에서는, 반도체 패키지(14a)가 받는 스트레스 및 충격이 작기 때문이다. 따라서, 상기 예정 영역의 외측의, 대각선을 피한 영역에, 제1 보강용 수지층(30)을 이용해도 접합의 보강이 저하되는 일은 없다.
(프린트 배선판의 제4 실시형태)
도 8은 제4 실시형태의 프린트 배선판(13)에서의 반도체 패키지(14a)의 실장 예정 영역의 주변을 도시하는 평면도이다.
제4 실시형태의 프린트 배선판(13)은, 제1 실시형태의 프린트 배선판(13)과 마찬가지로, 프린트 배선판 본체(12)의 상층에 솔더 레지스트층(28)이 형성되고, 솔더 레지스트층(28)의 상층의 일부의 영역에, 열가소성 수지를 포함하는 제1 보강용 수지층(30)이 형성되어 있다. 프린트 배선판(13)의 탑재 패드(17)는, 솔더 레지스트층(28)에, 탑재 패드(17)별로 각각 형성된 구멍을 통해 노출되어 있다. 제1 보강용 수지층(30)이 형성된 영역에서도, 솔더 레지스트층(28)에 탑재 패드(17)별로 각각 형성된 구멍 및 제1 보강용 수지층(30)에 탑재 패드(17)별로 각각 형성된 관통 구멍을 통해 탑재 패드(17)는 노출되어 있다.
여기서, 제1 보강용 수지층(30)이 형성되는 영역은 제3 실시형태와 일부분에 있어서 상이하고, 그 외의 부분은 제3 실시형태와 동일하다. 따라서, 이하에서는 상이한 부분만 설명한다.
도 8에 도시하는 프린트 배선판(13)에 실장 예정인 반도체 패키지(14a)는, 제3 실시형태와 마찬가지로, 반도체 칩을 구비한다.
도 8에 도시하는 제1 보강용 수지층(30)은, 반도체 칩의 예정 영역의 가장자리부를 피하도록, 이 예정 영역의 외측에 사다리꼴 형상을 이루어 4개 형성되는 것 외에, 반도체 칩의 예정 영역의 가장자리부를 피하도록, 이 예정 영역의 내측에 사각형 형상을 이루어 형성되어 있다.
제1 보강용 수지층(30)이 반도체 칩의 예정 영역의 가장자리부를 피하도록, 이 예정 영역의 내측에 형성되는 것은, 이 예정 영역의 내측에 있어서, 반도체 패키지(14a)가 받는 스트레스 및 충격이 비교적 작기 때문이다. 따라서, 상기 예정 영역의 내측에 제1 보강용 수지층(30)을 이용해도 접합의 보강이 저하되는 일은 없다.
또한, 프린트 배선판(13)에 형성되는 솔더 레지스트층(28)은, 오버 레지스트 타입이어도 되고 오픈 레지스트 타입이어도 된다.
도 9의 (a), (b)는, 제4 실시형태의 프린트 배선판(13)에 있어서, 오버 레지스트 타입의 솔더 레지스트층(28)의 예를 도시하고 있다. 도 9의 (a)는, 솔더 레지스트층(28)에서의 반도체 패키지(14a)의 실장 예정 영역의 일부분을 확대한 상세 평면도이다. 도 9의 (b)는, 도 9의 (a)에 도시하는 프린트 배선판(13)의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
도 9의 (a), (b)에 도시하는 바와 같이, 제1 보강용 수지층(30)은, 솔더 레지스트층(28)의 상층에 모두 형성된다. 따라서, 제1 보강용 수지층(30)이 형성되는 영역의 탑재 패드(17) 각각은, 적어도 솔더 레지스트층(28)에 의해 그 가장자리부가 덮여져 있다.
또한, 도 9의 (b)에 도시하는 바와 같이, 프린트 배선판(13)은 복수의 배선층(12a, 12b)이 적층되어 형성되고, 하층의 배선층(12b)의 배선은 비아(34)를 통해 탑재 패드(17)에 접속되어 있다.
도 10의 (a), (b)는, 제4 실시형태의 프린트 배선판(13)에 있어서, 오픈 레지스트 타입의 솔더 레지스트층(28)의 예를 도시하고 있다. 도 10의 (a)는, 솔더 레지스트층(28)에서의 반도체 패키지(14a)의 실장 예정 영역의 일부분을 확대한 상세 평면도이다. 도 10의 (b)는, 도 10의 (a)에 도시하는 프린트 배선판(13)의 X-X'선을 따라 취하여 화살표 방향에서 본 단면도이다.
도 10의 (a), (b)에 도시하는 바와 같이, 제1 보강용 수지층(30)은, 솔더 레지스트층(28)의 상층에 형성된다. 따라서, 제1 보강용 수지층(30)이 형성되는 영역의 탑재 패드(17)의 주위에서는, 프린트 배선판 본체(12)의 표면이 노출되어 있다.
또한, 도 10의 (b)에 도시하는 바와 같이, 프린트 배선판(13)은 복수의 배선층(12a, 12b)이 적층되어 형성되고, 하층의 배선층(12b)의 배선은 비아(34)를 통해 탑재 패드(17)에 접속되어 있다.
상기 실시형태 1∼5에 있어서 열가소성 수지를 포함하는 제1 보강용 수지층(30)은, 모두 적어도 반경화 또는 건조한 상태의 층이다. 그러나, 제1 보강용 수지층(30)이 반경화한 상태(B스테이지의 상태)의 층인 경우, 제1 보강용 수지층(30)은, 열가소성 수지를 포함해도 되고 열경화성 수지를 포함해도 되며, 열경화성을 갖는 수지여도 된다. 반도체 패키지(14a, 14b)를 실장하기 전의 제1 보강용 수지층(30)은, 인쇄되는 솔더 페이스트와 섞이는 일이 없도록, 적어도 유동성이 없는 상태로 되어 있으면 된다.
열가소성 수지는, 한 번 경화 상태로 한 후, 재차 가소 상태로 하면 접착 강도는 저하된다. 이 때문에, 반도체 패키지(14a, 14b)가 실장되기 전의 프린트 배선판(13)에 있어서, 땜납 접합시의 가열이 최초의 가열이 되도록 제1 보강용 수지층(30)을 반경화 상태로 해 둠으로써, 제1 보강용 수지층(30)의 접착 강도를 높일 수 있다.
(프린트 배선판의 제작 방법)
다음으로, 프린트 배선판(13)의 제작 방법에 대해서 설명한다.
도 11의 (a)는, 프린트 배선판(13)의 제작 방법의 일례를 설명하는 흐름도이다.
먼저, 프린트 배선판 본체(12)가 제작된다(단계 S10). 프린트 배선판 본체(12)는, 예컨대 복수의 배선층이 적층되어 하나로 된다. 이때, 적층된 하층의 배선층으로부터 비아(34) 등을 통해 접속되는 탑재 패드(17) 등이 프린트 배선판 본체(12)의 표면에 형성된다. 이 후, 프린트 배선판 본체(12)에 솔더 레지스트층(28)이 탑재 패드(17)를 피하도록 형성된다. 또한, 예컨대 탑재 패드(17)나 비아(34) 등에 도금 등을 포함하는 표면 처리가 실시된다. 이에 따라, 프린트 배선판 본체(12)가 제작된다.
다음으로, 솔더 레지스트층(28)이 형성된 프린트 배선판 본체(12)의 표면에, 감광성을 갖는 열가소성 수지, 예컨대 자외선에 감광하는 열가소성 수지를 포함하는 액상 수지가 도포된다(단계 S12). 감광성을 갖는 열가소성 수지로서, 예컨대 아크릴계 수지, 폴리에스테르계 수지, 염화비닐계 수지가 이용된다. 열가소성 수지를 포함하는 액상 수지는, 열가소성 수지를 주성분으로 하여, 열경화성 수지가 블렌드된, 열가소성을 갖는 수지를 포함한다.
이 후, 도포된 액상 수지에, 미리 정한 패턴을 갖는 포토마스크를 이용해, 노광 장치로 자외광을 조사한다(단계 S14). 액상 수지가 포지티브 타입의 감광성 수지인 경우, 탑재 패드(17)에 대응하는 관통 구멍을 형성하고자 하는 영역에 자외광이 조사된다. 수지 중 노광된 부분은 감광하지 않고 경화되지 않는다. 이 경우, 이용하는 포토마스크는, 탑재 패드(17)의 부분이 조사되는 것과 같은 패턴을 갖는다.
이 후, 노광된 프린트 배선판 본체(12)는 현상액에 침지되어, 현상이 행해진다(단계 S16). 그 후, 경화시킨다. 이렇게 해서, 열가소성 수지를 포함하는 수지층이며, 탑재 패드(17)별로 노출시키는 복수의 관통 구멍이, 탑재 패드(17)의 위치에 대응하여 마련되는 제1 보강용 수지층(30)이 형성된다.
이렇게 해서, 프린트 배선판(13)이 제작된다. 또한, 제1 보강용 수지층(30)은, 경화 상태가 아니라, 반경화 상태에 머무르고, B스테이지 상태(열가소성 수지이면, 건조 상태)로 할 수도 있다.
도 11의 (a)에 도시하는 플로우를 대신하여, 도 11의 (b)에 도시하는 플로우에 의해 프린트 배선판(13)이 제작되어도 된다.
먼저, 프린트 배선판 본체(12)가, 단계 10과 동일한 방법으로 제작된다(단계 S20).
이 후, 솔더 레지스트층(28)이 형성된 프린트 배선판 본체(12)의 표면에, 인쇄 장치를 이용하여, 판을 이용한 수지의 패턴 인쇄가 행해진다(단계 S22). 패턴 인쇄에서는, 제1 보강용 수지층(30)을 형성하고자 하는 영역에, 탑재 패드(17)의 부분을 피하도록 수지가 인쇄된다.
이 후, 수지를 경화시키기 위해서 소정의 온도로 가열함으로써, 또는 인쇄한 수지가 감광성 수지인 경우 자외광을 조사함으로써, 인쇄된 수지는 경화 또는 반경화(B스테이지화)된다(단계 S24). 수지의 반경화는, 수지에 포함되는 유기 용제를 휘발 건조시킴으로써 행해진다. 이렇게 해서, 경화한, 또는 반경화 상태(B스테이지 상태)의 제1 보강용 수지층(30)이 형성된다. 제1 보강용 수지층(30)은, 적어도 반경화 상태이면, 반도체 패키지(14a, 14b)의 실장시, 솔더 페이스트를, 메탈 마스크를 이용하여 탑재 패드(17)에 인쇄할 수 있다.
이렇게 해서, 프린트 배선판(13)이 제작된다.
도 11의 (a)에 도시하는 플로우를 대신하여, 도 11의 (c)에 도시하는 플로우에 의해 프린트 배선판(13)이 제작되어도 된다.
먼저, 프린트 배선판 본체(12)가, 단계 10과 동일한 방법으로 제작된다(단계 S30).
이 후, 경화 상태의 열가소성 수지 시트가, 형성하고자 하는 제1 보강용 수지층(30)의 형태에 맞춰 다이커팅된다(단계 S32). 다이커팅시, 탑재 패드(17) 각각의 위치에 맞춘 관통 구멍이 형성된다.
다음으로, 다이커팅된 수지 시트가, 솔더 레지스트층(28)이 형성되어 있는 프린트 배선판 본체(12)의 소정의 위치에 얹혀져 가열 압착된다(단계 S34). 이렇게 해서, 경화한 제1 보강용 수지층(30)이 형성된다.
이렇게 해서 제작된 프린트 배선판(13)은, 메탈 마스크를 이용하여 솔더 페이스트가 탑재 패드(17)의 각각에 마련된다. 이 후, 반도체 패키지(14a, 14b)의 땜납 범프(16) 각각이 탑재 패드(17) 각각의 솔더 페이스트에 접하도록 얹혀지고, 리페어 장치를 이용한 땜납 접합에 의해 반도체 패키지(14a, 14b)가 프린트 배선판(13)에 실장된다.
이와 같이, 도 4, 도 6에 도시하는 바와 같이, 반도체 패키지(14a, 14b)를 프린트 배선판(13)에 실장할 때, 적어도 반경화 상태에 있는 제1 보강용 수지층(30)을 프린트 배선판에 미리 형성해 두기 때문에, 실장 공정수를 삭감할 수 있다. 또한, 반도체 패키지(14a, 14b)의 리페어성을 확보하면서, 땜납 접합이 보강된 프린트 배선판 유닛을 제작할 수 있다.
상기 실시형태는, 이하에 나타내는 내용을 개시한다.
(부기 1)
복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
상기 프린트 배선판 본체의 면 상에 형성되는 열가소성 수지를 포함하는 수지층을 갖고,
상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판.
(부기 2)
복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
상기 프린트 배선판 본체의 면 상에 형성되는 B스테이지 상태의 수지층을 갖고,
상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판.
(부기 3)
상기 수지층은, 전자 부품의 실장 예정 영역의 일부에 형성되어 있는 것인 부기 1 또는 2에 기재된 프린트 배선판.
(부기 4)
상기 프린트 배선판 본체에는, 상기 탑재 패드 각각의 주위를 둘러싸도록 솔더 레지스트층이 형성되고,
상기 수지층은, 상기 솔더 레지스트층의 일부에 적층하도록 형성되는 것인 부기 1 내지 3 중 어느 1항에 기재된 프린트 배선판.
(부기 5)
상기 탑재 패드로부터 땜납 접합에 의해 실장되는 전자 부품 사이의 실장 높이는 미리 정해져 있고,
상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 상기 실장 높이에 비해서 낮은 것인 부기 1 내지 4 중 어느 1항에 기재된 프린트 배선판.
(부기 6)
상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 150 ㎛ 이하인 것인 부기 5에 기재된 프린트 배선판.
(부기 7)
상기 열가소성 수지를 포함하는 상기 수지층은, B스테이지 상태 또는 경화 상태인 것인 부기 1에 기재된 프린트 배선판.
(부기 8)
프린트 배선판을 제작하는 방법으로서,
복수의 탑재 패드를 구비하는 프린트 배선판 본체를 제작하는 단계와,
상기 프린트 배선판 본체의 면 상에, 열가소성 수지를 포함하는 수지층 또는 B스테이지 상태의 수지층이며, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 마련되어 있는 수지층을 형성하는 단계를 포함하는 것인 프린트 배선판의 제작 방법.
(부기 9)
상기 수지층은, 전자 부품의 실장 예정 영역의 일부에 형성되는 것인 부기 8에 기재된 프린트 배선판의 제작 방법.
(부기 10)
상기 프린트 배선판 본체에는, 상기 탑재 패드 각각의 주위를 둘러싸도록 솔더 레지스트층이 형성되고,
상기 수지층은, 상기 솔더 레지스트층의 일부에 적층하도록 형성되는 것인 부기 8 또는 9에 기재된 프린트 배선판의 제작 방법.
(부기 11)
상기 탑재 패드로부터 땜납 접합에 의해 실장되는 전자 부품 사이의 실장 높이는 미리 정해져 있고,
상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 상기 실장 높이에 비해서 낮은 것인 부기 8 내지 10 중 어느 1항에 기재된 프린트 배선판의 제작 방법.
(부기 12)
상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 150 ㎛ 이하인 것인 부기 11에 기재된 프린트 배선판의 제작 방법.
(부기 13)
상기 열가소성 수지를 포함하는 상기 수지층은, B스테이지 상태 또는 경화 상태인 것인 부기 8 내지 12중 어느 1항에 기재된 프린트 배선판의 제작 방법.
이상, 본 발명의 프린트 배선판 및 프린트 배선판의 제작 방법에 대해서 상세히 설명하였으나, 본 발명은 상기 실시형태에 한정되지 않고, 본 발명의 주지(主旨)를 일탈하지 않는 범위에서, 여러 가지 개량이나 변경을 해도 되는 것은 물론이다.
10: 프린트 배선판 유닛
12: 프린트 배선판 본체
13: 프린트 배선판
14a, 14b, 14c, 14d, 14e: 반도체 패키지
16: 땜납 접합부
20: 휴대 전자 기기
22, 24: 유닛
26: 디스플레이
28: 솔더 레지스트층
30: 제1 보강용 수지층
32: 제2 보강용 수지층
34: 비아

Claims (8)

  1. 복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
    상기 프린트 배선판 본체의 면 상에 형성되는 열가소성 수지를 포함하는 수지층
    을 포함하고, 상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  2. 복수의 탑재 패드를 구비하는 프린트 배선판 본체와,
    상기 프린트 배선판 본체의 면 상에 형성되는 B스테이지 상태의 수지층
    을 포함하고, 상기 수지층에는, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  3. 제1항 또는 제2항에 있어서, 상기 수지층은, 전자 부품의 실장 예정 영역의 일부에 형성되어 있는 것인 프린트 배선판.
  4. 제1항 또는 제2항에 있어서, 상기 프린트 배선판 본체에는, 상기 탑재 패드 각각의 주위를 둘러싸도록 솔더 레지스트층이 형성되고,
    상기 수지층은, 상기 솔더 레지스트층의 일부에 적층하도록 형성되는 것인 프린트 배선판.
  5. 제1항 또는 제2항에 있어서, 상기 탑재 패드로부터 땜납 접합에 의해 실장되는 전자 부품 사이의 실장 높이는 미리 정해져 있고,
    상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 상기 실장 높이에 비해서 낮은 것인 프린트 배선판.
  6. 제5항에 있어서, 상기 탑재 패드로부터 상기 수지층의 표면까지의 높이가 150 ㎛ 이하인 것인 프린트 배선판.
  7. 제1항에 있어서, 상기 열가소성 수지를 포함하는 상기 수지층은, B스테이지 상태 또는 경화 상태인 것인 프린트 배선판.
  8. 복수의 탑재 패드를 구비하는 프린트 배선판 본체를 제작하는 단계와,
    상기 프린트 배선판 본체의 면 상에, 열가소성 수지를 포함하는 수지층 또는 B스테이지 상태의 수지층이며, 상기 탑재 패드별로 상기 탑재 패드 각각을 노출시키는 복수의 구멍이, 상기 탑재 패드의 위치에 대응하여 마련되어 있는 수지층을 형성하는 단계
    를 포함하는 프린트 배선판의 제작 방법.
KR1020110028866A 2010-03-30 2011-03-30 프린트 배선판 및 프린트 배선판의 제작 방법 KR101201599B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010079159A JP2011211072A (ja) 2010-03-30 2010-03-30 プリント配線板およびプリント配線板の作製方法
JPJP-P-2010-079159 2010-03-30

Publications (2)

Publication Number Publication Date
KR20110110016A true KR20110110016A (ko) 2011-10-06
KR101201599B1 KR101201599B1 (ko) 2012-11-14

Family

ID=44351493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110028866A KR101201599B1 (ko) 2010-03-30 2011-03-30 프린트 배선판 및 프린트 배선판의 제작 방법

Country Status (5)

Country Link
US (1) US20110240352A1 (ko)
EP (1) EP2373135A1 (ko)
JP (1) JP2011211072A (ko)
KR (1) KR101201599B1 (ko)
CN (1) CN102209434B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045152A (ja) * 2012-08-28 2014-03-13 Panasonic Corp 部品実装基板
KR102449899B1 (ko) * 2018-02-02 2022-09-30 삼성전자주식회사 반도체 패키지 모듈
US20220394856A1 (en) * 2019-10-31 2022-12-08 Autonetworks Technologies, Ltd. Flexible printed circuit board including terminal, wiring module, and power storage module

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
US6407345B1 (en) * 1998-05-19 2002-06-18 Ibiden Co., Ltd. Printed circuit board and method of production thereof
JP2001007488A (ja) 1999-06-17 2001-01-12 Mitsubishi Electric Corp 半導体装置の実装構造及びその実装方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2006100457A (ja) * 2004-09-29 2006-04-13 Hitachi Ltd 電子装置及びその製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
KR100791353B1 (ko) * 2005-05-20 2008-01-07 삼성전기주식회사 영구보호피막의 형성방법 및 영구보호피막이 형성된인쇄회로기판
JP2007227608A (ja) 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
WO2009122854A1 (ja) * 2008-04-03 2009-10-08 シャープ株式会社 配線基板、その配線基板を用いた半導体装置。

Also Published As

Publication number Publication date
CN102209434A (zh) 2011-10-05
JP2011211072A (ja) 2011-10-20
US20110240352A1 (en) 2011-10-06
CN102209434B (zh) 2013-10-30
KR101201599B1 (ko) 2012-11-14
EP2373135A1 (en) 2011-10-05

Similar Documents

Publication Publication Date Title
US8748228B2 (en) Semiconductor packages and methods of forming the same
US8089777B2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US7382057B2 (en) Surface structure of flip chip substrate
US9386695B2 (en) Wiring substrate having multiple core substrates
JP2012039090A (ja) 半導体装置及びその製造方法
JP5280032B2 (ja) 配線基板
JP2013197245A (ja) プリント配線板
KR20110050484A (ko) 배선판 및 그의 제조 방법
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
KR20100120574A (ko) 플립 칩 마이크로 범프 제조방법
KR101201599B1 (ko) 프린트 배선판 및 프린트 배선판의 제작 방법
JP5571817B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
KR101199614B1 (ko) 프린트 배선판 유닛, 전자기기, 및 프린트 배선판 유닛의 제작 방법
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
KR101194448B1 (ko) 인쇄회로기판의 제조방법
JP2020004926A (ja) 配線基板及び配線基板の製造方法
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101080358B1 (ko) 인쇄회로기판 제조방법
JP2022113221A (ja) プリント配線板
KR20230128676A (ko) 반도체 패키지
WO2014208010A1 (ja) マイクロ波回路
WO2010090316A1 (ja) 半導体パッケージ及びその製造方法
KR20140086580A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2010103568A (ja) 積層型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee