KR20110103680A - 패키지 기판 및 그의 제조방법 - Google Patents

패키지 기판 및 그의 제조방법 Download PDF

Info

Publication number
KR20110103680A
KR20110103680A KR1020100022859A KR20100022859A KR20110103680A KR 20110103680 A KR20110103680 A KR 20110103680A KR 1020100022859 A KR1020100022859 A KR 1020100022859A KR 20100022859 A KR20100022859 A KR 20100022859A KR 20110103680 A KR20110103680 A KR 20110103680A
Authority
KR
South Korea
Prior art keywords
package
plating layer
integrated circuit
post
base substrate
Prior art date
Application number
KR1020100022859A
Other languages
English (en)
Inventor
김성진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100022859A priority Critical patent/KR20110103680A/ko
Publication of KR20110103680A publication Critical patent/KR20110103680A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 패기지 기판으로서, 집적회로 실장을 위한 범프 패드 및 외부 부품과의 결합을 위한 솔더링 패드를 포함하는 복수의 기판과, 상기 솔더링 패드 또는 범프 패드와 솔더링 패드에 집적회로와 집적회로 실장기판 또는 복수의 기반을 전기적으로 연결하는 접속부를 포함하고, 상기 접속부는 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비하고, 본 발명에 의하면 파인 피치의 대응이 가능하고, 별도의 웨이퍼 범프 없이 집적회로의 실장이 가능한 패키지 기판 및 그의 제조방법을 얻을 수 있다.

Description

패키지 기판 및 그의 제조방법{PACKAGE BOARD AND METHOD OF MANUFACTURING THE SAME}
본 발명은 Cu 포스트 및 Sn 도금층을 갖는 접속부를 포함하는 패키지 기판 및 그의 제조방법에 관한 것이다.
일반적으로 멀티-칩 모듈이라고 칭하는 POP(package on package)는 하나 이상의 집적회로 구성요소가 각각 직접 부착되는 하나 이상의 기판으로 이루어진다. 그러나 상기 POP는 집적회로 밀도 증가와 초소형화, 신호 전파 속도향상, 비용절감등의 효과를 얻을 수 있도록 다양하게 개발되고 있는 실정이다.
또한, 상기 POP는 다수의 집적회로, 패키징된 적층 집적회로, 또는 이들의 조합사이에 신뢰성 있는 전기적 및 기계적 연결부를 구비하여야 하는데, 미세한 피치의 상호접촉부를 형성하여야 함으로, 비용절감 및 효율개선에 따른 많은 문제점을 지니고 있다.
보다 구체적으로, 도 1은 종래기술에 따른 POP 시스템을 개략적으로 나타낸 구성도이다. 도시한 바와 같이, 상기 POP는 상부 패키지(110) 및 하부 패키지(120)를 포함하고, 상부 패키지가 하부 패키지의 상부에 적층되는 구조로 이루어진다. 그리고 상기 상부 패키지(110)는 제1 집적회로(111), 상부 기판(113), 와이어(112)를 포함하고, 상기 와이어(112)는 상기 제1 집적회로(111)를 제1 기판(113)에 전기적으로 연결시키기 위한 것이다. 그리고, 하부 패키지(120)는 제 2집적회로(121), 제2 베이스 기판(123), 및 범프(122)를 포함하고, 상기 범프(122)는 상기 제2 집적회로(121)를 제2 베이스 기판(123)에 전기적으로 연결시키기 위한 것이다.
그리고, 상기 POP(100)는 상부 패키지(110)와 하부 패키지(120)를 전기적으로 연결시키기 위한 내부 상호 접속부인 제1 솔더볼(130)을 포함하고, 상기 하부 패키지(120)의 하부에 형성되는 외부용 접속단자인 제2 솔더볼(140)을 더 포함한다.
이와같이 이루어짐에 따라, 상기 범프(122)에 칩 실장시 별도의 웨이퍼 범프를 구현해야 하고, 파인 피치(fine pitch)의 대응이 가능하지 않고, 웨이퍼 공정에서 솔더 볼 형성공법을 시행해야 하는 문제점을 지니고 있다.
또한, 웨이퍼 공정에서 일반적으로 솔더볼 형성 단계를 거쳐야 함에 따라, 원가가 상승하고, 제조효율이 저하되는 문제점을 지니고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 복수의 기판을 포함하는 패키지 기판에 있어서, 집적회로와 집적회로 실장기판 또는 복수의 기반을 전기적으로 연결하는 접속부를 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층으로 구현함에 따라, 접촉신뢰성을 향상시킬 수 있고, 파인 피치 범프로서 구현될 수 있는 패키지 기판 및 이의 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 POP에 있어서, 상부 패키지 및 하부 패키지의 내부 상호 접속부를 Cu 포스트 상기 Cu 포스트 상부에 형성된 Sn 도금층으로 구현함으로써, 파인 피치의 대응이 가능하고, 별도의 웨이퍼 범프 없이 집적회로의 실장이 가능함에 따라 생산비 패키지 기판 및 이의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 일 실시예에 따른 패키지 기판은 집적회로 실장을 위한 범프 패드 및 외부 부품과의 결합을 위한 솔더링 패드를 포함하는 복수의 기판과, 상기 솔더링 패드 또는 범프 패드와 솔더링 패드에 집적회로와 집적회로 실장기판 또는 복수의 기반을 전기적으로 연결하는 접속부를 포함하고, 상기 접속부는 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비한다.
그리고 상기 접속부는 적층되는 위치관계에 있어, 하부에 위치되는 기판의 상부에 형성된다.
또한, 상기 Cu 포스트는 40~60㎛으로, 상기 Sn 도금층은 20~40㎛으로 형성되고, 상기 Sn 도금층은 Sn-Ag로 이루어지는 것이 바람직하다.
본 발명의 다른 실시예에 따른 패키지 기판은 제1 집적회로를 갖는 상부 패키지와, 제2 집적회로를 갖는 하부 패키지와, 상기 상부 패키지와 상기 하부 패키지를 전기적으로 연결하는 접속부를 포함하고, 상기 접속부는 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비한다.
또한, 상기 하부 패키지는 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 포함하는 베이스 기판과, 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드에 형성되는 접속부를 포함한다.
그리고 상기 접속부는 상기 하부 패키지의 베이스 기판 상부에 형성된 솔더링 패드에 형성된다.
또한, 상기 Cu 포스트는 40~60㎛으로, 상기 Sn 도금층은 20~40㎛으로 형성되고, 상기 Sn 도금층은 Sn-Ag로 이루어진다.
또한, 상기 상부 패키지는 제1 집적회로, 제1 베이스 기판, 및 상기 제1 집적회로와 제1 베이스 기판을 연결하는 와이어를 포함하고, 상기 하부 패키지는 제2 집적회로, 솔더링 패드를 구비하는 제2 베이스 기판, 및 상기 제2 집적회로와 제2 베이스 기판에 연결하는 범프 패드를 포함하고, 상기 접속부는 상기 제1 베이스 기판의 하부에 형성된 솔더볼과, 상기 제2 베이스 기판의 상부에 형성된 솔더링 패드 또는 범프 패드, 및 솔더링 패드 상에 형성된 Cu 포스트 및 Sn 도금층을 포함하고,
상기 제1 베이스 기판의 솔더볼과 상기 제2 베이스 기판의 솔더링 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결되거나, 또는 상기 하부 패키지의 제2 집적회로와 상기 제2 베이스 기판의 범프 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결되고, 상기 제1 베이스 기판의 솔더볼과 상기 제2 베이스 기판의 솔더링 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결된다.
본 발명의 실시예에 따른 패키지 기판의 제조방법은 (A) 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 갖는 베이스 기판을 제공하는 단계와, (B) 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드 상에 Cu 포스트를 형성하는 단계와, (C) Cu 포스트 상에 Sn 도금층을 형성하는 단계를 포함한다.
여기서, 상기 (B)단계 내지 (C)단계는 (1) 상기 베이스 기판 상에 무전해 도금층을 형성하는 단계와,(2) 상기 무전해 도금층 중 상기 솔더링 패드 또는 범프 패드와 솔더링 패드에 상향 대응되는 영역을 제외한 나머지 영역에 도금 레지스트를 형성하는 단계와, (3) 상기 도금 레지스트 사이에 Cu를 성장시켜 Cu 포스트를 형성하는 단계와, (4) 상기 Cu 층의 상부에 Sn 도금층을 형성하는 단계와, 상기 도금 레지스트를 제거하고 무전해 도금층을 에칭하여 제거하는 단계로 이루어진다.
여기서, 상기 Cu 포스트는 40~60㎛으로, 상기 Sn 도금층은 20~40㎛으로 형성되고, 상기 Sn 도금층은 Sn-Ag로 이루어지는 것이 바람직하다.
본 발명의 다른 실시예에 따른 패키지 기판의 제조방법은 (A) 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 갖는 베이스 기판을 제공하는 단계와, (B) 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드 상에 Cu 포스트를 형성하는 단계와, (C) Cu 포스트 상에 Sn 도금층을 형성하여 제1 패키지를 제공하는 단계와, (D) 집적회로를 갖는 제2 패키지를 제공하는 단계와, (E) 상기 제1 패키지 상에 상기 제2 패키지를 위치시키고, 상기 Cu 포스트 및 Sn 도금층을 통해 상기 제1 패키지와 제2 패키지를 전기적으로 연결하는 단계를 포함한다.
여기서, 상기 (B)단계 내지 (C)단계는 (1) 상기 베이스 기판 상에 무전해 도금층을 형성하는 단계와, (2) 상기 무전해 도금층 중 상기 솔더링 패드 또는 범프 패드와 솔더링 패드에 상향 대응되는 영역을 제외한 나머지 영역에 도금 레지스트를 형성하는 단계와, (3) 상기 도금 레지스트 사이에 Cu를 성장시켜 Cu 포스트를 형성하는 단계와, (4) 상기 Cu 층의 상부에 Sn 도금층을 형성하는 단계와, (5) 상기 도금 레지스트를 제거하고 무전해 도금층을 에칭하여 제거하는 단계이다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 복수의 기판을 포함하는 패키지 기판에 있어서, 집적회로와 집적회로 실장기판 또는 복수의 기반을 전기적으로 연결하는 접속부를 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층으로 구현함에 따라, 접촉신뢰성을 향상시킬 수 있고, 파인 피치 범프로서 구현될 수 있고, POP에 있어서, 상부 패키지 및 하부 패키지의 내부 상호 접속부를 Cu 포스트 상기 Cu 포스트 상부에 형성된 Sn 도금층으로 구현함으로써, 파인 피치의 대응이 가능하고, 별도의 웨이퍼 범프 없이 집적회로의 실장이 가능함에 따라 생산비 패키지 기판 및 이의 제조방법을 제공할 수 있는 장점이 있다.
도 1은 종래기술에 따른 POP(package on package)를 개략적으로 나타낸 구성도이다.
도 2는 본 발명의 일 실시예에 따른 패키지 기판을 개략적으로 나타낸 구성도이다.
도 3은 본 발명에 일 실시예에 따른 패키지 기판의 제조공정을 개략적으로 나타낸 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 패키지 기판 및 그의 제조방법의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 바람직한 실시예에 따른 패키지 기판은 복수의 기판 및 접속부를 포함하고, 상기 복수의 기판은 집적회로 실장을 위한 범프 패드와, 외부 부품과의 결합을 위한 솔더링 패드를 포함한다. 또한, 상기 접속부는 상기 솔더링 패드에 복수의 기판을 전기적으로 연결시키거나, 상기 범프 패드에 집적회로와 집적회로 실장기판을 전기적으로 연결하기 위한 것으로서, Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비한다. 또한, 상기 접속부는 적층되는 위치관계에 있어, 하부에 위치되는 기판의 상부에 형성된 솔더링 패드에 형성되고, 상기 상부기판의 형성되는 솔더볼 또는 상부기판의 솔더링 패드에 전기적으로 연결된다.
도 2는 본 발명의 일 실시예에 따른 패키지 기판을 개략적으로 나타낸 구성도이다. 도시한 바와 같이, POP로 구현되는 패키지 기판(200)은 상부 패키지(210), 하부 패키지(220) 및 접속부(230, 250)를 포함하고, 상기 접속부(230, 250)는 내부 상호 접속부로서 집적회로와 집적회로 실장기판 또는 상기 상부 패키지(210)와 하부 패키지(220)를 전기적으로 연결한다.
보다 구체적으로, 상기 상부 패키지(210)는 제1 집적회로(211), 접속 와이어(212) 및 제1 베이스 기판(213)을 포함한다. 그리고 상기 제1 베이스 기판(213)은 외부 부품과의 결합을 위한 솔더링 패드를 구비하고, 상기 제1 집적회로(211)는 상기 와이어(212)에 의해 상기 제1 베이스 기판(213)과 전기적으로 연결된다. 또한, 상기 제1 집적회로(211) 및 와이어(212)는 에폭시 성형 화합물로 형성된 봉입제에 의해 둘러싸인다.
그리고 상기 하부 패키지(220)는 제2 집적회로(221), 범프(222), 제2 베이스 기판(223)을 포함하고, 상기 제2 베이스 기판(223)은 외부 부품과의 결합을 위한 솔더링 패드와, 집적회로 실장을 위한 범프 패드를 포함한다. 그리고 상기 제2 집적회로(221)는 상기 범프(222)에 의해 제2 베이스 기판(223)과 전기적으로 연결된다.
또한, 상기 접속부(230, 250)는 솔더볼(230)과 Cu 포스트 및 Sn 도금층(250)을 포함한다. 그리고 상기 상부 패키지(210)에 있어서, 상기 솔더볼(230)은 제1 베이스 기판(213)의 하부에 형성된 솔더링 패드의 형성되고, 상기 하부 패키지(220)에 있어서, 상기 Cu 포스트 및 Sn 도금층(250)은 제2 베이스 기판(223)의 상부에 형성된 솔더링 패드 상에 형성된다. 그리고 상기 상부 패키지(210)의 솔더볼 패드에 형성된 솔더볼(230)과 상기 하부 패키지(220)의 솔더볼 패드에 형성된 Cu 포스트 및 Sn 도금층(250)이 서로 전기적으로 연결됨에 따라, 상기 상부 패키지(210)와 하부 패키지(220)는 서로 전기적으로 연결된다.
상기 제2 집적회로는 제2 베이스 기판의 범프 패드 상에 형성된 Cu 포스트 및 Sn 도금층(250)에 의해 상기 제2 베이스 기판과 전기적으로 연결된다.
또한, 상기 Cu 포스트는 40~60㎛으로, 상기 Sn 도금층은 20~40㎛으로 형성되는 것이 바람직하고, 상기 Sn 도금층은 Sn-Ag로 이루어지는 것이 바람직하다. 또한, 상기 Sn 도금층은 Sn-Ag에 국한되지 않고, 다양하게 구현될 수 있으며, 이는 모두 본 발명의 권리범위 임은 자명하다.
또한, 상기 제2 베이스 기판의 범프 패드 상에 형성된 Cu 포스트 및 Sn 도금층(250)과 상기 제1 베이스 기판의 볼(230)의 높이는 다르게 형성될 수도 있도 있다. 또한, 도 2에 나타낸 Cu 포스트 및 Sn 도금층(250)은 보다 도면에 도시된 상태보다 높게 형성될 수 있다.
이와 같이 이루어짐에 따라, 종래의 웨이퍼 범프의 형성방법인 범프 패드 위에 UBM(Under Bump Metal)을 형성하고, 상기 UBM층 위에 스퍼터링이나 증착(evaporation)에 의해 시드층을 형성하고, 상기 시드층 위에 도금, 제팅(jetting), 프린팅 중 하나를 선택하여 범프층을 형성하는 범프 형성단계를 생략하고, 상기 제2 베이스 기판(220)의 범프 패드 또는 솔더링 패드에 제2 집적회로(221)를 직접 부착할 수 있게 된다.
이하, 본 발명에 따른 패키지 기판의 제조방법에 대하여 보다 자세히 기술한다. 본 발명에 따른 패키지 기판의 제조방법은 (A) 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 갖는 베이스 기판을 제공하는 단계와, (B) 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드 상에 Cu 포스트를 형성하는 단계와, (C) Cu 포스트 상에 Sn 도금층을 형성하는 단계를 포함한다.
도 3은 본 발명에 일 실시예에 따른 패키지 기판의 제조공정을 개략적으로 나타낸 단면도이다. 보다 구체적으로,
(1) 베이스 기재로서의 수지인 솔더레지스트(251)의 소정부에 하나 이상의 솔더레지스트 오픈부가 형성되고, 상기 오픈부에 위치되는 집적회로 실장을 위한 범프 패드(253) 및 외부부품과의 결합을 위한 솔더링 패드(252)를 구비하는 베이스 기판을 마련하고(Step 1 : S310)),
(2) 상기 베이스 기판 상에 무전해 도금층(254)을 형성하고(Step 2 : S320),
(3) 상기 무전해 도금층(254) 중 상기 범프 패드(252)와 솔더링 패드(253)에 상향 대응되는 영역을 제외한 나머지 영역에 도금 레지스트(255)를 형성시키고(Step 3 : S330),
(4) 상기 도금 레지스트(255) 사이에 Cu를 전해도금으로 성장시켜 Cu 포스트(256)를 형성시키고(Step 4 : S340),
(5) 상기 Cu 층의 상부에 Sn 도금층(257)을 형성하고(Step 5 : S350),
(6) 상기 도금 레지스트(255)를 제거하고, 무전해 도금층을 플레시 에칭하여 제거(Step 6 : S360)한다.
여기서, 상기 Cu 포스트는 45㎛~55㎛으로 형성되는 것이 바람직하고, 상기 솔더층은 25㎛~35㎛으로 형성되는 것이 바람직하다.
또한, 도 2에 도시한 본 발명에 따른 패키지의 일 실시예인 POP의 제조방법은 다음과 같다.
(A) 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 갖는 베이스 기판을 제공하고,
(B) 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드 상에 Cu 포스트를 형성하고,
(C) Cu 포스트 상에 Sn 도금층을 형성하여 제1 패키지를 제공하고,
(D) 집적회로를 갖는 제2 패키지를 제공하고,
(E) 상기 제1 패키지 상에 상기 제2 패키지를 위치시키고, 상기 Cu 포스트 및 Sn 도금층을 통해 상기 제1 패키지와 제2 패키지를 전기적으로 연결한다.
그리고, 상기 (B)단계 내지 (C)단계는 보다 구체적으로,
(1) 상기 베이스 기판 상에 무전해 도금층을 형성하고,
(2) 상기 무전해 도금층 중 상기 솔더링 패드 또는 범프 패드와 솔더링 패드 에 상향 대응되는 영역을 제외한 나머지 영역에 도금 레지스트를 형성시키고,
(3) 상기 도금 레지스트 사이에 Cu를 성장시켜 Cu 포스트를 형성시키고,
(4) 상기 Cu 층의 상부에 Sn 도금층을 형성하고,
(5) 상기 도금 레지스트를 제거하고 무전해 도금층을 에칭하여 제거한다.
본 발명에 따른 Cu 포스트 및 Sn 도금층을 갖는 접속부의 제조방법에 있어서, POP의 하부 기판의 솔더링 패드에는 Cu 포스트 및 Sn 도금층을 형성시키지 않고 구현할 수도 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 패키지 기판 및 그의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200 : POP 110, 210 : 상부 패키지
120, 220 : 하부 패키지 113, 213 : 제1 베이스 기판
123, 223 : 제2 베이스 기판 130, 230, 140, 240 : 솔더볼
250 : Cu 포스트 및 Sn 도금층

Claims (14)

  1. 집적회로 실장을 위한 범프 패드 및 외부 부품과의 결합을 위한 솔더링 패드를 포함하는 복수의 기판; 및
    상기 솔더링 패드 또는 범프 패드와 솔더링 패드에 집적회로와 집적회로 실장기판 또는 복수의 기반을 전기적으로 연결하는 접속부를 포함하고,
    상기 접속부는 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비하는 것을 특징으로 하는 패키지 기판.
  2. 청구항 1에 있어서,
    상기 접속부는 적층되는 위치관계에 있어, 하부에 위치되는 기판의 상부에 형성된 솔더링 패드에 형성되는 것을 특징으로 하는 패키지 기판.
  3. 청구항 1에 있어서,
    상기 Cu 포스트는 40㎛~60㎛으로, 상기 Sn 도금층은 20㎛~40㎛으로 형성된 것을 특징으로 하는 패키지 기판.
  4. 청구항 1에 있어서,
    상기 Sn 도금층은 Sn-Ag로 이루어진 것을 특징으로 하는 패키지 기판.
  5. 제1 집적회로를 갖는 상부 패키지;
    제2 집적회로를 갖는 하부 패키지; 및
    상기 상부 패키지와 상기 하부 패키지를 전기적으로 연결하는 접속부를 포함하고,
    상기 접속부는 Cu 포스트와 상기 Cu 포스트 상부에 형성된 Sn 도금층을 구비하는 것을 특징으로 하는 패키지 기판.
  6. 청구항 5에 있어서,
    상기 하부 패키지는
    집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 포함하는 베이스 기판; 및
    상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드에 형성되는 접속부를 포함하는 것을 특징으로 하는 패키지 기판.
  7. 청구항 6에 있어서,
    상기 접속부는
    상기 하부 패키지의 베이스 기판 상부에 형성된 솔더링 패드에 형성되는 것을 특징으로 하는 패키지 기판.
  8. 청구항 5에 있어서,
    상기 Cu 포스트는 40㎛~60㎛으로, 상기 Sn 도금층은 20㎛~40㎛으로 형성된 것을 특징으로 하는 패키지 기판.
  9. 청구항 5에 있어서,
    상기 Sn 도금층은 Sn-Ag로 이루어진 것을 특징으로 하는 패키지 기판.
  10. 청구항 5에 있어서,
    상기 상부 패키지는 제1 집적회로, 제1 베이스 기판, 및 상기 제1 집적회로와 제1 베이스 기판을 연결하는 와이어를 포함하고,
    상기 하부 패키지는 제2 집적회로, 솔더링 패드를 구비하는 제2 베이스 기판, 및 상기 제2 집적회로와 제2 베이스 기판에 연결하는 범프 패드를 포함하고,
    상기 접속부는 상기 제1 베이스 기판의 하부에 형성된 솔더볼과, 상기 제2 베이스 기판의 상부에 형성된 솔더링 패드 또는 범프 패드, 및 솔더링 패드 상에 형성된 Cu 포스트 및 Sn 도금층을 포함하고,
    상기 제1 베이스 기판의 솔더볼과 상기 제2 베이스 기판의 솔더링 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결되거나, 또는
    상기 하부 패키지의 제2 집적회로와 상기 제2 베이스 기판의 범프 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결되고, 상기 제1 베이스 기판의 솔더볼과 상기 제2 베이스 기판의 솔더링 패드 상의 Cu 포스트 및 Sn 도금층이 전기적으로 연결되는 것을 특징으로 하는 패키지 기판.
  11. (A) 집적회로 실장을 위한 범프 패드 및 외부부품과의 결합을 위한 솔더링 패드를 갖는 베이스 기판을 제공하는 단계;
    (B) 상기 솔더링 패드 또는 상기 범프 패드와 솔더링 패드 상에 Cu 포스트를 형성하는 단계; 및
    (C) Cu 포스트 상에 Sn 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 패기지 기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 (B)단계 내지 (C)단계는
    (1) 상기 베이스 기판 상에 무전해 도금층을 형성하는 단계;
    (2) 상기 무전해 도금층 중 상기 솔더링 패드 또는 범프 패드와 솔더링 패드 에 상향 대응되는 영역을 제외한 나머지 영역에 도금 레지스트를 형성하는 단계;
    (3) 상기 도금 레지스트 사이에 Cu를 성장시켜 Cu 포스트를 형성하는 단계;
    (4) 상기 Cu 층의 상부에 Sn 도금층을 형성하는 단계; 및
    (5) 상기 도금 레지스트를 제거하고, 무전해 도금층을 에칭하여 제거하는 단계로 이루어진 것을 특징으로 하는 패기지 기판의 제조방법.
  13. 청구항 11에 있어서,
    상기 Cu 포스트는 40㎛~60㎛으로, 상기 Sn 도금층은 20㎛~40㎛으로 형성된 것을 특징으로 하는 패키지 기판의 제조방법.
  14. 청구항 11에 있어서,
    상기 Sn 도금층은 Sn-Ag로 이루어진 것을 특징으로 하는 패키지 기판의 제조방법.
KR1020100022859A 2010-03-15 2010-03-15 패키지 기판 및 그의 제조방법 KR20110103680A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100022859A KR20110103680A (ko) 2010-03-15 2010-03-15 패키지 기판 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022859A KR20110103680A (ko) 2010-03-15 2010-03-15 패키지 기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20110103680A true KR20110103680A (ko) 2011-09-21

Family

ID=44954809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022859A KR20110103680A (ko) 2010-03-15 2010-03-15 패키지 기판 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR20110103680A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049267A (ko) * 2017-11-01 2019-05-09 삼성전기주식회사 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190049267A (ko) * 2017-11-01 2019-05-09 삼성전기주식회사 반도체 패키지
US10446478B2 (en) 2017-11-01 2019-10-15 Samsung Electronics Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7763494B2 (en) Semiconductor device package with multi-chips and method of the same
US20170033083A1 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
US7525185B2 (en) Semiconductor device package having multi-chips with side-by-side configuration and method of the same
US9953949B2 (en) Through package via (TPV)
US20060151860A1 (en) Lead frame routed chip pads for semiconductor packages
US8772950B2 (en) Methods and apparatus for flip chip substrate with guard rings outside of a die attach region
KR20090056813A (ko) 적층 비아 상호접속부를 구비하는 집적회로 패키지-온-패키지 시스템
US20090008777A1 (en) Inter-connecting structure for semiconductor device package and method of the same
US20020061665A1 (en) Method and apparatus for vertically stacking and interconnecting ball grid array (BGA) electronic circuit devices
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
US20080197480A1 (en) Semiconductor device package with multi-chips and method of the same
KR100914172B1 (ko) 코인볼을 이용한 반도체 패키지
JP2007266492A (ja) パッケージ基板の製造方法及びパッケージ基板
KR100912427B1 (ko) 적층 칩 패키지 및 그 제조 방법
US11942434B2 (en) Method of manufacturing a semiconductor package
US11916002B2 (en) Semiconductor package
KR20110103680A (ko) 패키지 기판 및 그의 제조방법
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR101812980B1 (ko) 웨이퍼 레벨의 팬 아웃 패키지 및 그 제조 방법
US20120223425A1 (en) Semiconductor device and fabrication method thereof
US20220301995A1 (en) Semiconductor device package and a method of manufacturing the same
KR20110067510A (ko) 패키지 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application