KR20110099244A - 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성 - Google Patents

박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성 Download PDF

Info

Publication number
KR20110099244A
KR20110099244A KR1020117013348A KR20117013348A KR20110099244A KR 20110099244 A KR20110099244 A KR 20110099244A KR 1020117013348 A KR1020117013348 A KR 1020117013348A KR 20117013348 A KR20117013348 A KR 20117013348A KR 20110099244 A KR20110099244 A KR 20110099244A
Authority
KR
South Korea
Prior art keywords
tft
delay
thin film
capacitor
broadcast
Prior art date
Application number
KR1020117013348A
Other languages
English (en)
Other versions
KR101668503B1 (ko
Inventor
비벡 수브라마니안
밍밍 마오
지강 왕
Original Assignee
코비오 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코비오 인코포레이티드 filed Critical 코비오 인코포레이티드
Publication of KR20110099244A publication Critical patent/KR20110099244A/ko
Application granted granted Critical
Publication of KR101668503B1 publication Critical patent/KR101668503B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
    • G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
    • G06K7/10009—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves
    • G06K7/10019—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers.
    • G06K7/10029—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers. the collision being resolved in the time domain, e.g. using binary tree search or RFID responses allocated to a random time slot
    • G06K7/10059—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation sensing by radiation using wavelengths larger than 0.1 mm, e.g. radio-waves or microwaves resolving collision on the communication channels between simultaneously or concurrently interrogated record carriers. the collision being resolved in the time domain, e.g. using binary tree search or RFID responses allocated to a random time slot transponder driven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1203—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier being a single transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/033—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/355—Monostable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
    • H04H20/16—Arrangements for broadcast or for distribution of identical information repeatedly
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

랜덤 지연을 생성하도록 구성된 회로 및 회로 요소, 단안정 오실레이터, 반복적인 메시지 무선 시스템을 브로드캐스트하도록 구성된 회로, 및 그러한 회로, 디바이스 및 시스템을 형성하기 위한 방법이 개시된다. 본 발명은 무선 전자 어플리케이션, 특히 RFID 어플리케이션에서 TFT 기술에 기반된 비교적 저비용의 지연을 생성하는 전기 회로망을 제공한다. 그러한 최신이고, 기술적으로 단순화되며, 저비용의 TFT 기반의 지연 생성 전기 회로망은 최신의 무선 회로, 디바이스 및 시스템, 및 그러한 회로, 디바이스 및 시스템을 제조하기 위한 방법을 가능하게 한다.

Description

박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성 {RANDOM DELAY GENERATION FOR THIN-FILM TRANSISTOR BASED CIRCUITS}
[관련 출원]
이 출원은 미국 임시 출원 특허번호 제61/118,184호(2008년 11월 26일 출원)의 권리를 청구한다.
본 발명은 일반적으로 무선 통신 회로에 관한 것이다. 특히, 본 발명의 실시예는 무선 시스템에서 랜덤 지연을 발생하기 위한 회로 및 회로 요소, 저주파(Low Frequency; LF), 고주파(High Frequency; HF), 초단파(Very High Frequency; VHF) 및 극초단파(Ultra-High Frequency; UHF)를 위한 회로, 전파식별(Radio Frequency Identification; RFID) 시스템, 회로를 포함하는 태그 및 장치, 태그 및 장치를 포함하는 시스템, 및 내충격 무선 시스템을 형성하기 위한 방법에 적용된다.
많은 통신 회로는 경쟁하는 정보 흐름 사이에서 충돌을 중재하기 위해서 랜덤 지연 생성기가 요구된다. 예를 들어, 도 1은 대표적인 전파식별(RFID) 시스템을 표현한 모식도이다. 컴퓨터(102)는 질문을 생성하기 위하여 질문 소스(interrogation source)(104)를 지시하고, 이것은 질문 RF 브로드캐스트(109)와 같이 안테나(106)를 통하여 브로드캐스트된다. RFID 태그(110-1 및 110-2)는 각각 상기 질문하는 RF 브로드캐스트(109)를 수신하고, 그렇게 함으로써 활성화된다. 양 태그는 동시에 반복적인 ID 메시지(예를 들어, 태그(110-1)로부터의 ID 메시지(111-1) 및 태그(110-2)로부터의 ID 메시지(111-2))를 브로드캐스트하는 것을 시도할 것이다. 안테나(106)는 동시에 메시지(111-1 및 111-2)를 수신할 것이고, 검출기(108)에서 상기 ID 브로드캐스트들 사이에 충돌이 일어날 것이다. 그러므로 태그(110-1), 태그(110-2) 또는 두 태그 모두의 상기 ID 브로드캐스트에서 랜덤 지연을 도입하는 것은 그러한 브로드캐스트 충돌을 효과적으로 피할 것이다.
도 2는 질문 RF 신호를 받아들일 때 반복적인 ID 메시지를 생성하도록 구성된 대표적인 종래의 RFID 태그를 나타내는 모식도이다. 질문 RF 신호(201)는 안테나(202)에 의해 수신되고, 상기 RFID 태그는 전력 공급 회로(204)에 의하여 작동된다. 메모리(212)에 저장된 식별 메시지는 생성되고 출력 스테이지(216)로 클럭(206), 순환 시프트 레지스터(shift register)(208 및 210) 및 지연/리셋 전기 회로망(214)을 포함하는 지연 생성 회로(205)에 의하여 메모리(212)에서 출력 스테이지(216)로 상기 식별 메시지의 전송에 도입되는 지연과 함께 전송된다. 이후 상기 지연된 식별 메시지는 안테나(202)에 의한 브로드캐스트를 위한 출력 스테이지(216)에 의하여 전송된다. 순환 시프트 레지스터(208 및 210) 사이의 지연/리셋 회로(214)에 의하여 도입된 지연의 양은 RFID 시스템에서 둘 이상의 RFID 사이에서 충돌의 가능성을 줄이도록 선택될 것이다.
일부 전기 제품에서, 회로 및/또는 회로 요소는 박막 트랜지스터(Thin-Film Transistor; TFT) 기술을 이용하여 시행될 것이다. 그러한 TFT 기반의 회로 및/또는 회로 요소는 그것의 낮은 비용 때문에 유리할 것이고 기존의 CMOS 제조 공정에 관하여 적용가능성을 넓힐 것이다. 예를 들어, TFT 회로는 다양한 기판(예를 들어, 유연한 기판 상에, 유기 고분자 또는 금속박을 포함하거나 필수적으로 구성하는 것들과 같이) 상에 실행될 것이고, 비교적 경제적인 방법(예를 들어, 프린팅)을 이용하여 제조될 것이다. 그러나, TFT 기술에 기반될 회로의 복잡성은 일반적으로 경제적 및 기술적인 이유 때문에 제한된다. 그 결과, 상대적으로 복잡한 회로 기능들(예를 들어, 기존의 랜덤 지연 생성 회로)을 실행하는 것에 대하여 사용 가능한 트랜지스터의 수는 다소 제한된다. 랜덤 지연 회로(예를 들어, 도 2에 나타낸 지연 생성 회로(205))는 통신 시스템에서 충돌을 최소화하는 데 때로는 대단히 중요하기 때문에, 단순한 TFT 기반의 랜덤 지연 생성 회로를 실행하기 위하여 기술적으로 경제적으로 유리할 것이다.
제1 측면에서, 본 발명은 입력 터미널(input terminal) 및 출력 터미널(output terminal)을 갖는 지연 요소(delay element), 입력을 수신하는 제1 터미널 및 상기 지연 요소의 상기 입력에 결합된 제2 터미널을 갖는 캐패시터(capacitor), 및 제1 및 제2 소스/드레인 터미널(source/drain terminal)과 제2 소스/드레인 터미널 및 게이트를 갖고, 상기 캐패시터에 전류 및/또는 전압을 제공하도록 구성된 박막 전계효과 트랜지스터(Thin Film Field-Effect Transistor; TFT)를 포함하며, 상기 전류 및/또는 전압은 선정된 범위에서 임의로 떨어지는 수치를 갖는 지연을 생성하도록 구성된 회로에 관한 것이다.
제2 측면에서, 본 발명은 캐패시터, 상기 캐패시터의 제1 전극에 전류 및/또는 전압을 제공하는 저항 요소(resistive element), 및 피드백 경로를 포함하는 단안정 오실레이터에 관한 것이고, 상기 전류 및/또는 전압은 선정된 범위 내에서 임의로 떨어지는 값을 갖는다.
제3 측면에서, 본 발명은 전력 송신(power transmission)을 수신하고, 반복적인(식별) 메시지를 브로드캐스트하도록 구성된 안테나, 초기 신호를 제공하는 전력 공급(power-up) 회로, 반복하는 타이밍 신호를 제공하도록 구성된 단안정 오실레이터, 상기 메시지를 제공하는 메모리 요소, 및 상기 타이밍 신호에 응하여 상기 메시지를 브로드캐스트하도록 구성된 출력 회로를 포함하는 무선 시스템에서 반복적인(식별) 메시지를 브로드캐스트하도록 구성된 회로에 관한 것이다.
제4 측면에서, 본 발명은 전력 송신을 수신하고 반복적인(식별) 메시지를 브로드캐스트하도록 구성된 안테나, 상기 안테나에 결합된 전력 변환 요소, 및 상기 반복적인(식별) 메시지를 생성하도록 구성된 회로 - 상기 반복적인 식별 메시지에서 랜덤 지연을 시작하도록 구성된 적어도 하나의 박막 트랜지스터(TFT)를 포함하는 상기 회로를 포함하는 적어도 두 개의 무선 장치, 각각 무선 장치를 포함하는 무선 시스템에 관한 것이다.
제5 측면에서, 본 발명은 실질적으로 같은 아키텍쳐(architecture)를 갖는 복수의 무선 장치들의 브로드캐스트 지연에서 타겟 변수 범위 - 상기 무선 장치들이 상기 같은 읽기 영역에서 반복적인 메시지를 브로드캐스트할 때, 상기 무선 장치들 사이에서 브로드캐스트 충돌 주파수를 줄이도록 구성되는 상기 타겟 변수 범위 - 를 결정하는 단계, 상기 무선 장치들의 상기 브로드캐스트 지연에서 랜덤 변수 범위를 결정하는 단계, 상기 타겟 변수 범위 및 상기 랜덤 변수 범위를 비교하는 단계, 및 상기 랜덤 변수 범위가 적어도 상기 타겟 변수 범위와 동일하다면, 그 브로드캐스트 지연에서 상기 랜덤 변수 범위를 갖는 상기 무선 장치들을 제조하는 단계를 포함하는 내충돌(collision tolerant) 무선 시스템을 형성하는 방법에 관한 것이다.
본 발명은 전자 기기, 특히 RFID 장치에서 TFT 기술에 기반된 지연 발생 회로를 갖는 상대적으로 저가인 무선 장치를 유리하게 제공한다. 기술적으로 단순화된 최근 기술과 같이, 저가의 TFT 기반의 지연 생성 회로는 새로운 무선 회로, 장치, 시스템, 및 그러한 장치 및 시스템을 제조하기 위한 방법을 가능하게 한다. 본 발명의 이러한 이점 및 다른 이점들은 아래의 상세한 설명에서 손쉽게 분명하게 될 것이다.
도 1은 대표적인 기존의 전파식별(RFID) 시스템의 모식도이다.
도 2는 기존의 RFID 태그의 모식도이다.
도 3은 대표적인 TFT의 단면도이다.
도 4는 랜덤 지연을 생성하기 위한 대표적인 회로도이다.
도 5는 대표적인 단안정 오실레이터의 회로도이다.
도 6은 반복적인 메시지를 브로드캐스트하기 위한 대표적인 무선장치의 블록 선도(block diagram)이다.
도 7은 내충돌 무선 시스템을 형성하는 대표적인 방법을 구현한 흐름도이다.
참조는 본 발명의 다양한 실시예, 첨부된 도면에 나타낸 예들에 대하여 상세하게 할 것이다. 본 발명은 다음의 실시예에 관하여 설명할 것이나, 상기 설명은 이 실시예들에 본 발명이 한정되지 않게 이해될 것이다. 그와는 반대로, 본 발명은 첨부된 청구항에 의해 정의된 본 발명의 기술 사상과 범위 내에 포함되는 대안, 수정 및 등가물을 포함시키게 된다. 또한 다음의 상세한 설명에서, 다양한 특정 상세한 내용들은 본 발명의 이해를 통하여 얻어질 수 있도록 진술된다. 그러나, 본 발명은 이 특정한 상세 내용들이 없이 실행될 것이라는 것은 당업자들에게 이미 명백한 것이다. 다른 예에서, 잘 알려진 방법, 과정, 요소, 및 회로는 본 발명의 측면을 이해하기 어렵지 않게 하기 위하여 자세하게 설명되지 않을 것이다.
뒤에 나오는 자세한 설명의 일부분은 공정, 과정, 로직 블록(logic block), 기능 블록, 처리, 및 컴퓨터, 프로세서, 컨트롤러 및/또는 메모리 내에서 코드, 데이터 비트, 데이터 스트림 또는 파형(waveform) 상의 작동의 다른 상징적인 표현에 관하여 나타낸다.
이 설명 및 표현은 다른 당업자들에게 그 기술의 본질을 효과적으로 전달하기 위하여 데이터 처리 기술의 당업자들에 의하여 일반적으로 사용된다. 과정, 절차, 로직 블록, 기능, 과정 등은 이 문서에 있고, 일반적으로 바람직한 및/또는 기대되는 결과를 도출하는 과정 또는 명령(또는 마찬가지로 수행 또는 실행하도록 구성된 회로)의 일관성 있는 시퀀스(sequence)가 될 것이다. 상기 단계들은 일반적으로 물리량(physical quantity)의 물리적 조작을 포함한다. 일반적으로, 반드시 그렇지는 않지만, 이 물리량은 컴퓨터 또는 데이터 처리 시스템에 저장, 이동, 결합, 비교 및 다뤄질 수 있는 전기적, 자기적, 광학적 또는 양자 신호의 형태를 취한다. 비트, 파동, 파형, 스트림, 값, 요소, 상징, 특성, 용어, 숫자 등으로써의 이 신호들, 및 코드(목적 코드(object code), 소스 코드(source code) 또는 이진 코드인)로써 컴퓨터 프로그램 또는 소프트웨어에서의 표현과 관련 있도록, 주로 일반적인 사용의 이유로 때때로 편리하게 입증되어왔다.
그러나 이 모든 것 및 유사한 용어들은 적절한 물리량 및/또는 신호와 관계있고, 이러한 물리량 및/또는 신호에 적용되는 단지 편리한 라벨이라는 것을 명심해야 한다. 특정하게 언급된 것 외에는 및/또는 언급된 것으로서, 아래의 논의로부터 분명하지 않은 경우를 제외하고는, 본 발명의 명세서에서, “처리(processing)”, “작동(operating)”, “컴퓨팅(computing)”, “계산(calculating)”, “결정(determining)”, “변형(transforming)” 또는 그 밖에 유사한 것과 같은 용어를 이용한 논의는 물리(예를 들어, 전자)량으로써 나타내지는 데이터를 조작하고/조작하거나 변형시키는 컴퓨터 또는 데이터 처리 시스템, 또는 유사한 처리 디바이스(예를 들어, 전기, 광학 또는 양자 컴퓨팅 또는 처리 디바이스 또는 회로)의 동작 또는 공정에 관한 것이다. 상기 용어들은 상기 동일하거나 다른 시스템 또는 아키텍쳐의 다른 요소 내에서 물리량으로써 유사하게 나타내진 다른 데이터로 회로의 요소(들), 시스템 또는 아키텍쳐(예를 들어, 레지스터, 메모리, 다른 그러한 정보 스토리지, 전송 또는 디스플레이 디바이스 등) 내에서 물리량들을 조작하거나 변형시키는 상기 처리 디바이스의 동작 또는 공정에 관한 것이다.
또한 본 명세서의 문맥에서, “와이어(wire)”, “와이어링(wiring)”, “선(line)”, “신호(signal)”, “전도체(conductor)”, 및 “버스(bus)”라는 용어는 회로의 한 점에서 다른 곳으로 신호를 물리적으로 이동시키기 위한 알려진 구조, 구성, 배열, 기술, 방법 및/또는 과정과 관련이 있다. 또한 본 명세서에서 용도의 맥락으로부터 달리 지시되더라도, “알려진(known)”, “고정된(fixed)”, “주어진(given)”, “특정한(certain)” 및 “선정된(predetermined)”이라는 용어는 이론적으로 다양하지만 일반적으로 사전에 설치되고 그 후 사용시에 변하지 않는 값, 양, 파라미터, 제약, 상태, 과정, 절차, 방법, 실행 또는 그것들의 조합과 관련이 있다.
유사하게, 편리성과 단순성에 있어서, “클럭(clock)”, “시간(time)”, “타이밍(timing)”, “율(rate)”, “간격(period)” 및 “빈도(frequency)”라는 용어들은, 일반적으로 서로 교체되고, 여기에서 교체되어 사용될 것이나, 일반적으로 기술-인식 의미로 주어진다. 또한, 편리성과 단순성에 있어서, “데이터(data)”, “데이터 스트림(data stream)”, “비트(bits)”, “비트 스트링(bit string)”, “파형(wafeform)” 및 “정보”는 (직접 또는 간접 접속, 결합 또는 통신에 관련이 있을) “~에 연결된(connected to)”, “~와 결합된(coupled with)”, “~에 결합된(coupled to)” 및 “~와 통신하여(in communication with)”와 같은 용어와 같이 서로 교체되어 사용될 것이나, 이 용어들은 여기서 일반적으로 기술-인식 의미로 주어진다. 또한, “태그(tag)”는 전자 물품 감시(Electronic Article Surveillance; EAS), 고주파(HF), 초단파(VHF), 극초단파(UHF), 무선 주파수(Radio Frequency; RF) 및 또는 전파식별(RFID) 목적 또는 응용에 적합한 복수의 부착되는 구조를 포함하는 단일 디바이스 또는 시트 및/또는 스풀(spool)에 관련될 것이다.
종래의 CMOS 반도체 공정 방법은 일반적으로 단결정 실리콘 기판을 사용한다. 그에 맞춰, 고체 트랜지스터의 경우에, 단결정 실리콘 기판에 형성된 각각의 트랜지스터의 채널 영역은 문턱 전압, 온 전류(on current), 또는 누설 전류와 같은 디바이스에서 디바이스로 낮은 변화량을 갖는 예상되는 특성 및 전기적 특성을 가질 것이다. 이 값들에서 약간의 차이는 디바이스에서 디바이스로 일어나는 반면(예를 들어, 상기 기판의 도핑의 결과, 공정 및/또는 다른 제조 변화 등), 그러한 차이는 공정 변수의 철저한 제어 때문에 일반적으로 상당히 작다. 그러나, 단결정 실리콘 웨이퍼는 상대적으로 비싸고, 공정 변수들의 철저한 관리는 상대적으로 정교하고, 많은 에너지를 쓰는 공정 장비 및 제어 기기(예를 들어, 초고진공 챔버, 독극물, 부식 및/또는 자연 발화성 기체 피드스톡(feedstock)을 다루기 위한 공정 장비, 클린룸 및 철저한 클린룸 프로토콜 등)가 일반적으로 요구되며, 그것은 종래의 CMOS 반도체 공정방법과 일반적으로 관련되어 높은 비용이 들게 한다. 일반적으로 박막 트랜지스터의 공정에 관련된 매우 큰 디바이스간 변동성이 있다. TFT는 종래의 반도체 공정 방법과 관련된 철저히 제어된 조건 하에서 단결정 실리콘 상에 제조되지 않는다. 그 결과, 일반적으로 종래의 반도체 공정 과정에 비하여 TFT 공정 과정에 대한 증가된 변동성이 있다. 도 3은 TFT(300)를 포괄적으로 나타낸다. TFT(300)는 기판(301) 상에 반도체 기판 또는 몸체(302)를 포함한다.
도핑되지 않거나 도핑된 폴리실란(polysilanes), 헤테로시클로실란(heterocyclosilane) 및/또는 도핑되지 않거나 도핑된 반도체 나노입자들을 포함하는 도핑되지 않거나 도핑된 반도체 전구체 잉크는 기판(301) 상의 원하는 패턴에서 적절한 프린팅 방법(예를 들어, 잉크젯, 오프셋 리소그래피(offset lithography), 스크린 프린팅 등)에 의하여 증착되거나 프린트될 것이고, 그 후 반도체 몸체(302)를 형성하도록 경화되거나 어닐(anneal)될 것이다. 폴리실란을 포함하는 반도체 전구체 잉크는 문헌[미국 등록특허 번호 제7,422,708호, 제7,553,545호, 제7,498,015호, 및 제7,485,691호, 및 미국 공개 특허번호 제2008/0085373호]에 설명되어 있다. 헤테로시클로실란을 포함하는 반도체 전구체 잉크는 문헌[미국 출원 특허번호 제10/950,373호(2004년 9월 24일 출원), 미국 등록 특허번호 제7,314,513호, 및 미국 출원 특허번호 제10/956,714호(2004년 10월 1일 출원)]에 설명되어 있다. 도핑된 폴리실란을 포함하는 반도체 전구체 잉크는 문헌[미국 공개 특허번호 제2008/0085373호]에 설명되어 있다. 도핑되지 않거나 도핑된 반도체 나노입자를 포함하는 반도체 전구체 잉크는 문헌[미국 공개 특허번호 제2005/0008880호]에 설명되어 있다. 그렇지 않으면 반도체 몸체(302)는 하나 이상의 기존의 박막 공정 또는 기술에 의해 형성될 수 있다.
게이트 절연체(304)는 또한 프린팅 공정(예를 들어, 절연체 층의 프린팅 및/또는 증착; 예를 들어, 문헌[미국 출원 특허번호 제61/118,419호(2008년 11월 25일 출원)] 참조), 또는 종래의 방법(예를 들어, 산화막을 형성하기 위하여 산화물의 증착 또는 반도체막의 표면의 산화를 통한 후, 상기 산화막의 패터닝 등)에 의해 또한 형성될 것이다. 게이트 전극(305) 프린팅 공정 또는 종래의 방법에 의해 유사하게 형성될 것이고, 금속 또는 반도체 물질로부터 형성될 것이다. 소스 및 드레인 영영(303)은 일부 방법(반도체 몸체(302) 상에 도펀트 층을 프린팅 또는 증착하고 이온 주입과 같은 드라이브인(drive-in) 공정이 이어짐 등; 문헌[미국 공개 특허번호 제2008/0042212호 및 제2008/0044964호] 참조)에 의하여 또한 형성될 것이다. 또한, TFT(300)에 하나 이상의 추가 디바이스 및/또는 회로 요소를 연결하는 금속선 또는 인터커넥트(interconnect)는 프린팅 공정(예를 들어, 문헌[미국 공개 특허번호 제2009/0020829호 및 제2009/0004370호] 참조) 또는 종래의 박막 또는 전면 증착/포토리소그래피 공정에 의하여 또한 형성될 것이다.
대표적인 TFT(300)는 일반적이고 명확한 형태 및 일반적인 디멘젼으로 나타내진다. 그러나 TFT(300)를 제조하기 위한 방법에서 각각의 제조 공정은 관계있는 것들과 함께 일부 가변성을 가질 수 있다. TFT(300)를 제조하기 위한 방법(또는 유사한 가변성을 나타내는 유사하게 프린트된 디바이스 및/또는 회로 요소)은 하나 이상의 TFT(300)를 프린트하는 것을 포함할 것이다(문헌 [미국 공개 특허번호 제2007/0007342호, 제2008/0042212호, 제2008/004496호, 제2007/0287237호, 제2006/0211187호, 및 제2009/0085095호] 참조). 또한 TFT(300)의 각 특징의 형태는 제조 단계(run) 중 및/또는 디바이스에서 디바이스로 다양할 것이다.
예를 들어, 반도체 몸체(302)는 H ± x로 알려진 범위 내에서 변하는 높이(H)를 가질 것이고, H는 반도체 몸체(302)의 높이에 대한 타겟값(target value)이고, x는 TFT(300)를 제조하기 위한 과정과 관련된 가변성에 대응된다. 그러므로 TFT(300)의 제조 런에서, 반도체 몸체(302)는 (H - x)에서 (H + x)의 범위의 높이를 갖는다. 유사하게, TFT(300)에서 채널 영역은 L ± y의 알려진 범위 내에서 달라지는 길이 L을 갖고, L은 반도체 몸체(302)의 높이에 대한 타겟값(target value)이고, y는 TFT(300)를 제조하기 위한 과정과 관련된 가변성에 대응된다. 그러므로, TFT(300)의 채널 영역은 (L - y)에서 (L + y)의 범위의 길이를 가질 것이다. 또한 TFT(300)에서 채널 영역은 W ± z의 알려진 범위 내에서 달라지는 폭 W를 갖고, W는 반도체 몸체(302)의 폭에 대한 타겟값(target value)이고, z는 TFT(300)를 제조하기 위한 과정과 관련된 가변성에 대응된다. 그러므로, TFT(300)의 채널 영역은 (W - z)에서 (W + z)의 범위의 폭을 가질 것이다. 그러므로, TFT(300)의 제조 런에서, 디바이스에서 디바이스로의 상기 채널 영역의 상기 디멘젼은 예를 들어, 위에서 설명한 H ± x, L ± y 및 W ± z의 범위 내에서 달라질 것이다. 또한, TFT(300)는 직선(rectilinear) 형태 및/또는 디멘젼을 갖는 요소로 나타내지는 반면에, TFT(300)의 형태는 불규칙한 형태를 가질 것이다. 예를 들어, 반도체 몸체(302) 및/또는 TFT(300)의 다른 형태는 돔 형태의 프로파일을 가질 것이고(문헌 [미국 공개 특허번호 제2009/0085095호] 참조), 그러한 형태의 상기 디멘젼은 반도체 몸체(302)의 모범적인 직선 구조에 관하여 설명된 범위 내에서 상기 형태 및/또는 프로파일 전체에 걸쳐 달라질 것이다.
유사하게, TFT(300)(예를 들어, 소스/드레인 영역(303), 게이트 절연체(304) 및 게이트 전극(305))의 모든 다른 형태의 형성은 TFT(300)의 형태를 제조하기 위한 공정과 관련된 범위 내에서 달라지는 것들과 관계있는 다수의 공정 및/또는 물질 변수(예를 들어, 크기, 형태, 두께, 조성 등)를 가질 것이다. 예를 들어, 프린트된 필름 또는 형태의 경우에, 잉크는 프린트 런의 과정 전체에서 잉크 조성의 농도에서의 변화를 나타낼 것이고, 프린트된 필름 또는 형태는 그에 따라 (조금) 다른 화학 조성을 가질 것이다. 또한, 어떤 공정 단계에서, 원하지 않는 오염이 발생할 것이고, 이것은 디바이스 사이에서 추가의 변형으로 나타날 것이다. 또한 특정한 프린팅 또는 증착과 관련된 각 공정 변수는 개개의 형태에 영향을 미칠 것이고, 그 결과로 프린트된 형태들 사이에 변형은 증가할 것이다(허용 오차 내에서).
프린트되거나 증착된 비정질 반도체 필름 또는 형태는 상기 반도체 물질문 전기적 특성을 향상시키기 위하여 다결정 반도체 필름을 형성하도록 그후 결정화될 것이다. 그러나 비정질 반도체 필름 또는 형태를 결정화하기 위한 공정(예를 들어, 열처리 공정, 레이저 처리 공정 등)은 다소 가변적인 결정 구조, 방향 및/또는 결정 백분율(crystallinity percentages) 및/또는 비율을 갖는 결정 영역을 제조할 것이고, 상기 영역은 그 자체가 크기 및 형태에서 알려진 허용 범위 내에서 달라질 것이다. 프린트된 반도체 전구체 잉크로부터 형성된 다결정 필름 또는 형태에서 이 차이는 또한 다결정 필름 또는 형태를 포함하는 디바이스들 사이에서의 차이의 원인이 될 것이다. 또한, TFT에서 사용되기 위한 일반적인 기판은 저가 유리, 금속박 및/또는 고분자 기판을 포함하고, 이것은 단결정 기판보다 더 많이 달라지는 특성(예를 들어, 표면 균일도)을 가질 것이다. 상기 기판 상에서 다른 위치에서 상기 기판의 표면 특성에서의 차이(예를 들어, 거칠기, 습윤성(wettability), 표면 에너지 등)는 디바이스들 사이에서의 추가적인 차이 가져올 것이다.
그 결과, 디바이스에서 디바이스로의 달라지는 TFT의 상기 구조 및/또는 성능에서 일반적으로 약간의 차이가 있다. TFT의 일반적인 형태는 필름 또는 형태 조성(예를 들어, 화학 조성, 불순물); 길이, 폭 및 2차원 형태; 필름 두께; 필름 또는 형태의 표면 특성; 채널 필름에서 결정 영역 크기, 방향, 분포 등을 포함한다. 상기 디바이스의 제조 로트(lot) 전체에 걸쳐 상기 프린트된 TFT에서의 전체 차이는 일반적으로 상기 프린트된 TFT를 구성하기 위해 사용된 상기 프린팅 공정 및/또는 물질에 관계된 작은 차이의 조합이고, 통계적으로 예상 가능하거나 선정된 범위에서 달라질 것이다.
TFT에서의 구조적인 차이는 TFT의 상기 전기적 특성에서 수반되는 차이를 나타낸다. 예를 들어, 상기 TFT의 누설 전류, 온-전류 또는 문턱 전압과 같은 전기적 특성은 TFT의 상기 구조 및/또는 조성에서의 차이의 결과로서 달라질 것이다. TFT(300)과 관련된 상기의 설명과 같이, TFT(300)의 채널 영역은 제조 공정의 허용 범위 내에서 달라지는 길이, 폭 및 높이를 가질 것이다. 따라서 채널 저항과 같은 TFT(300) 상기 전기적 특성은 상기 채널 디멘젼, 조성 등의 기능으로서 달라질 것이다. 따라서 TFT의 상기 전기적 특성은 그러한 제조 공정의 허용 범위 내에서 주어진 제조 공정에 의해 제조되는 TFT들 사이에서 달라질 것이다.
TFT과 일반적으로 관련되어 위에서 설명된 디바이스간 차이 때문에, 상기 TFT의 상기 전기적 특성에서의 그러한 임의의 차이까지 양쪽의 허용범위이거나, 또는 그러한 차이에 대해 보상할 추가적인 요소, 배열, 연결 등을 포함하는 디바이스, 회로 및/또는 어플리케이션이 일반적으로 사용된다. 그러나, TFT 제조에서의 상기 차이의 특성은 시스템으로 랜덤 지연을 도입하기 위한 새로운 메커니즘을 우연히 제공할 것이고, 그러한 시스템은 랜덤 지연 요소를 이용할 것이다.
본 발명은 다수의 RFID 태그로부터 다수의 식별 메시지의 전송에서 랜덤 지연은 그러한 메시지들 사이에서 충돌을 방지하는 RFID 시스템과 같은 회로 및/또는 시스템에서 랜덤 지연을 시행하는 단순하고 저가의 수단을 제공하기 위하여 위에서 설명한 제조 공정에 관계된 TFT의 상기 전기적 특성에서의 랜덤 차이를 유리하게 이용할 것이다.
다양한 측면에서 본 발명은 바람직한 실시예에 관하여 아래에서 더 자세하게 설명할 것이다.
지연을 생성하기 위해 구성된 대표적인 회로
제1 측면에서, 본 발명은 입력 터미널(input terminal) 및 출력 터미널(output terminal)을 갖는 지연 요소(delay element), 입력을 수신하는 제1 터미널 및 상기 지연 요소의 상기 입력에 결합된 제2 터미널을 갖는 캐패시터(capacitor), 및 제1 및 제2 소스/드레인 터미널(source/drain terminal)과 제2 소스/드레인 터미널 및 게이트를 갖고, 상기 캐패시터에 전류 및/또는 전압을 제공하도록 구성된 박막 전계효과 트랜지스터(Thin Film Field-Effect Transistor; TFT)를 포함하며, 상기 전류 및/또는 전압은 선정된 범위에서 임의로 떨어지는 수치를 갖는 지연을 생성하도록 구성된 회로에 관한 것이다.
상기 TFT는 하나 이상의 반도체 층(예를 들어, 트랜지스터 채널층, 소스/드레인 터미널층, 및/또는 하나 이상의 진성 및/또는 저농도 또는 고농도 도핑 다이오드층); 상기 반도체층 상에 또는 적어도 하나의 상기 반도체층 위의 게이트 유전체층; 상기 게이트 절연체층 상의 게이트 금속층; 상기 게이트 금속층 및 상기 소스 및 드레인 터미널과 전기통신에서의 다수의 금속 전도체; 및 다양한 금속 전도체 및/또는 반도체층 사이의 하나 이상의 절연체층을 포함할 것이다. 여기서 설명한 것과 같이 대표적인 반도체, 절연체 및 금속 층, 및 TFT와 같은 것을 형성하기 위한 물질 및 방법은 문헌[미국 등록 특허번호 제7,619,248호 및 미국 공개 특허번호 제2006/0211187호, 제2007/0273515호, 제2007/0007342호, 제2008/0044964호, 제2008/0042212호, 제2007/0287237호, 제2008/0048240호, 제2009/0020829호, 제2009/0065776호, 제2009/0004370호 및 제2009/0085095호]에 더 자세히 설명되어 있다.
일부 실시예에서, 상기 TFT는 프린트된 TFT일 것이다. 상기 프린트된 TFT를 형성하는 것은 일반적으로 기판 상에 제1 패턴에 반도체 물질을 포함하는 적어도 한 층을 프린트하는 것을 포함한다. 상기 TFT의 상기 층(들)을 프린트하는 것은 반도체, 금속 또는 유전체 전구체가 녹는 용매에 하나 이상의 반도체(예를 들어, 실리콘) 전구체, 금속 전구체, 또는 유전체 전구체를 포함하는 잉크를 프린트하는 것을 포함할 것이다. 예를 들어, 상기 반도체 전구체는 도핑되거나 도핑되지 않은 실리콘 나노입자 및/또는 올리고실란 및/또는 폴리실란을 포함할 것이다(문헌[미국 등록 특허번호 제7,314,513호 및 제7,485,691호, 미국 공개 특허번호 제2008/0085373호] 참조).
다양한 실시예에서, 기판 상에 상기 TFT를 형성하는 것은 제2 패턴에, 또는 상기 제1 패턴 위에 제2 물질문 제2층을 프린트하는 것을 더 포함한다. 상기 제2 물질은 상기 유전체 전구체가 용해되는 용매 또는 용매 혼합물에 분자, 유기금속(organometallic), 고분자 및/또는 나노입자 전구체와 같은 유전체 전구체를 포함할 것이다. 일부 실시예에서, 상기 유전체 전구체는 실리카, 질화 실리콘, 산질화 실리콘(silicon oxynitride), 알루민산염(aluminate), 티탄산염(titanate), 티타노실리케이트(titanosilicate), 지르코니아, 하프니아 또는 세리아의 소스이다. 그러한 실시예에 있어서 상기 용매 또는 용매 혼합물은 제2 용매 또는 용매 혼합물에 대하여 적어도 10wt%의 양으로 고휘발성 용매, 및 제2 용매 또는 용매 혼합물에 대하여 적어도 10wt%의 양으로 저휘발성 용매를 포함한다. 다른 실시예에서, 상기 유전체 전구체는 유기 고분자 또는 그 전구체(예를 들어, 아크릴 고분자)이고, 상기 용매 또는 용매 혼합물은 비교적 고휘발성, 저휘발성 용매 또는 용매 혼합물을 포함한다. 상기 제2 물질은 보론, 인, 비소 및, 안티몬으로 이루어진 그룹으로부터 선택되는 도펀트 원소를 포함하는 도펀트 전구체를 더 포함할 것이다.
다른 실시예에서, 상기 기판 상에 상기 TFT를 형성하는 것은 상기 제1 및/또는 제2 패턴 상 또는 위에 제3 패턴에서 제3 물질문 제3 층을 프린트하는 것을 더 포함한다. 상기 제3 물질은 금속 전구체를 포함할 것이고, 상기 금속 전구체는 상기 금속 전구체의 코팅 및/또는 프린팅을 용이하게 하기에 적합한 제3 용매 또는 용매 혼합물에 4, 5, 6, 7, 8, 9, 10, 11 및 12 족의 하나 이상의 금속염, 착물(complex), 클러스터 및/또는 나노 입자를 포함한다. 다른 실시예에서, 상기 금속 전구체는 기본적인 금속 및/또는 그것들의 합금에 상기 금속 염, 화합물 및/또는 착물의 환원 상에서의 기체 또는 휘발성 부산물을 형성하는 것에 엉긴 하나 이상의 전구체를 갖는 금속염, 화합물 및/또는 착물을 포함한다. 상기 제3 물질은 기본적인 금속 및/또는 합급에 상기 금속염, 화합물 및/또는 착물의 환원 상에 기체 또는 휘발성 부산물을 도한 형성할 수 있는 하나 이상의 첨가제(예를 들어, 하나 이상의 환원제)를 더 포함할 것이다. 그러한 금속 포뮬레이션(formulation)은 일반적으로 상기 필름에서 불순물 및/또는 잔여물의 실질적으로 불리한 수준을 남기지 않는 금속 전구체 및 환원제를 이용한 순수한 금속 필름을 프린트할 수 있게 한다(더 자세한 내용은 문헌[미국 공개 특허 번호 제2009/0004370호] 참조).
상기 TFT의 프린트된 각각의 층에 대하여, 상기 프린트된 전구체 잉크는 일반적으로 건조되고 경화된다. 상기 잉크가 건조되고 상기 건조된 전구체가 경화되는 시간 및 온도는 상기 특정한 잉크 포뮬레이션 및 상기 특정한 전구체에 따라 다르지만, 일반적으로 상기 잉크는 상기 프린트된 잉크로부터 실질적으로 모든 상기 용매를 제거하기에 충분한 온도 및 시간으로 건조되고, 상기 건조된 전구체는 상기 전구체가 상기 최종 필름(예를 들어, 반도체, 유전체 또는 금속)의 상기 물질로 변환되기에 충분한 온도 및 시간으로 경화된다. 대표적인 프린트된 TFT의 추가적인 설명 및 그러한 프린트된 TFT의 제조방법은 문헌[미국 출원 특허번호 제11/805,620호(2007년 5월 23일 출원) 및 미국 공개 특허 번호 제2009/0085095호에 자세히 설명되어 있다.
본 발명의 TFT는 프린팅 및 종래의 공정 단계의 혼합한 공정 또는 종래의 공정 방법에 의해 "전체 프린트된" 공정을 이용하는 것에 의하여 형성될 것이다. 상기 TFT는 NMOS 트랜지스터 또는 PMOS 트랜지스터일 것이고, 예를 들어, 트랜지스터, 다이오드, 레지스터, 캐패시터, 오프 연결된 TFT(off-connected TFT) 및/또는 본 발명의 회로와 호환된 수 있는 상기 TFT의 어떤 다른 가능한 배열과 같은 기능에 전기적으로 연결되고/되거나 구성될 것이다. 본 발명의 회로에서, 상기 TFT는 캐패시터의 하나의 터미널에 전류 및/또는 전압을 공급하도록 구성된다. 위에서 설명한 것과 같이, 상기 TFT는 상기 TFT를 제조하는데 이용되는 제조 공정의 허용 범위 내에서 달라지는 누설 전류, 온-전류 또는 문턱 전압과 같은 것에 관련된 전기 특성을 가질 것이다. 예를 들어, 누설 전류, 온-전류 또는 문턱 전압과 같은 상기 전기적 파라미터들의 임의의 값은 상기 TFT 형태, 층 및/또는 요소(예를 들어, 몸체, 게이트, 소스/드레인 영역 등)의 디멘젼, 형태, 기하적인 형태 및/또는 조성에서의 가변성과 관련될 것이다.
일 실시예에서, 상기 TFT는 누설 전류, 온-전류 또는 문턱 전압 값의 선정된 범위를 제공하는 물질을 포함할 것이다. 그러한 물질이 채널 영역, 소스/드레인 영역 또는 게이트 전극을 형성하는데 이용된다. 예를 들어, 상기 TFT는 채널 영역, 소스/드레인 영역 또는 게이트 전극으로서 기능하는 하나 이상의 반도체층(들)을 포함할 것이다. 일부 실시예에서, 상기 같은 물질은 채널 영역 및 소스/드레인 영역(들)을 형성하는데 사용될 것이다. 상기 TFT의 상기 채널 영역, 소스/드레인 영역(들) 또는 게이트 전극으로서 기능하는 상기 반도체 층의 크기 및/또는 형태는 특정한 알려진 한계 내에서 달라질 것이다(예를 들어, 여기서 설명한 것과 같이, 상기 채널 물질을 증착하기 위한 방법과 관련된 가변성 범위 내에서). 그러므로 상기 조성, 길이, 폭, 두께, 기하학적 형태, 결정 구조 또는 다른 특성들과 같은 상기 채널 영역, 소스/드레인 영역(들) 또는 게이트 전극을 포함하는 상기 물질문 특성은 누설 전류, 온-전류 또는 문턱 전압과 같은 상기 TFT의 전기적 특성의 값에 영향을 줄 것이다. 예를 들어, TFT에서 일반적으로 더 긴 채널은 소스에서 드레인으로 전류의 흐름과 관련된 더 높은 저항을 나타낼 것이기 때문에, 더 짧은 채널을 갖는 TFT에 대하여 그러한 더 긴 채널을 포함하는 TFT의 온-전류 및 문턱 전압의 값에 영향을 줄 것이다.
일 실시예에서, 상기 TFT의 누설 전류, 온-전류 또는 문턱 전압의 상기 선정된 범위를 제공하는 상기 물질은 비정질 실리콘 또는 다결정 실리콘일 것이고, 이것은n-타입 도펀트 또는 p-타입(예를 들어, B, P, As, Sb 등)과 같은 도펀트로 도핑된다. 다른 실시예에서, 상기 비정질 또는 다결정 실리콘은 그러한 도핑된 비정질 또는 다결정 실리콘을 포함하는 TFT의 문턱 전압을 제어하기에 충분한 도펀트의 양으로 도핑된다. 예를 들어, 상기 비정질 또는 다결정 실리콘은 약 1016 에서 5x1018 atoms/cm3의 도펀트 농도를 가질 것이다. 또한 TFT의 채널 영역을 형성하는 상기 도핑된 비정질 또는 다결정 실리콘 물질은 상기 TFT는 다운스트림(downstream) 회로 요소를 제공하는 전류 또는 전압의 상기 선정된 범위를 결정하는 기하학적 구조(예를 들어, 위에서 설명한 것과 같이 길이, 폭, 또는 두께)를 가질 것이다. 따라서 본 발명의 회로의 상기 TFT의 형태의 기하학적 구조를 결정하는 제조 파라미터들은 상기 TFT와 관련된 전기 파라미터의 원하는 타겟 범위를 얻기 위하여 달라질 것이다. 예를 들어, TFT의 채널 영역에서 더 짧은 채널 및/또는 더 낮은 도펀트 농도는 상기 TFT의 상기 문턱 전압을 낮출 것이다. 반대로 더 긴 채널 영역은 더 높은 문턱 전압을 발생하게 할 것이다.
지연을 생성하기 위해 구성된 본 발명의 회로는 입력을 수신사는 제1 터미널, 및 지연 요소 입력 및 상기 TFT의 소스/드레인 터미널과 결합된 제2 터미널을 갖는 캐패시터를 더 포함하기 때문에, 상기 TFT로부터 전류 및/또는 전압을 수신한다. 일반적으로 캐패시터는 상기 두 반도체층 사이를 전기적으로 분리하는 유전층과 함께, 도핑되지 않거나 도핑된 제1 반도체층 및 도핑되지 않거나 도핑된 반도체층을 포함한다. 그러나 일 실시예에서, 상기 캐패시터의 상기 전기적 활성층은 하나 이상의 금속 및/또는 합금을 포함할 것이다. 상기 캐패시터는 하나 이상의 TFT에 상기 캐패시터를 전기적으로 연결하기 위하여 구성된 도핑되지 않거나 도핑된 제1 및 제2 반도체층, 지연 요소 및/또는 다른 회로 요소와 전기적으로 통신하는 컨택트(contact)를 또한 포함할 것이다. 상기 컨택트는 일반적으로 금속을 포함하고, 위에서 설명된 프린팅 기술 중 한 가지에 의하여 형성될 것이다. 그러므로 예를 들어, 상기 컨택트를 프린팅하는 것은 일반적으로 패턴에서 제1 금속 전구체 잉크를 프린트하는 단계, 도핑되지 않거나 도핑된 제1 반도체층을 선택적으로 형성하는 단계, 사이에 있는 캐패시터 유전층을 형성하는 단계, 도핑되지 않거나 도핑된 반도체층을 선택적으로 형성하는 단계, 및 이후 상기 제2 반도체 층 상의 패턴에서 제2 금속 전구체 잉크를 프린트하는 단계, 또는 패턴된 반도체 및/또는 금속 측 상에 제2 금속을 도금하는 단계를 포함한다.
본 발명의 캐패시터는 상기 TFT를 제조하기 위하여 사용되는 제조 공정에 따라 제조될 것이고, 따라서 적어도 일부 공존하는 단계에서 상기 TFT 및 상기 캐패시터 모두를 구성하는 것이 가능하다. 예를 들어, 상기 캐패시터는 기판 상의 도핑되지 않거나 도핑된 반도체 물질, 유전체 물질 및/또는 금속의 층을 증착하는 것에 의해 제조될 것이다. 일 실시예에서, 상기 캐패시터는 "전체 프린트된" 공정을 사용하는 것, 프린팅 및 종래의 공정 단계의 혼합을 이용한 공정, 또는 종래의 공정 방법에 의하여 형성될 것이다. 대표적인 캐패시터 및 그러한 캐패시터를 제조하기 위한 방법은 문헌[미국 공개 특허번호 제2007/0007342호 및 제2009/0085095호]에 더 자세히 설명되어 있다. 상기 캐패시터는 도 4의 대표적인 회로(400)와 관련하여 아래에서 더 자세히 설명될 것과 같이, 원하는 RC 시간 상수 τ(예를 들어, 상기 TFT의 저항 R 및 상기 캐패시터의 정전용량 C에 관련된)를 제공하기 위하여 상기 TFT 의 저항값과 함께 선택된 정전용량값을 가질 것이다.
본 발명의 회로는 입력 신호를 수신하고 출력 신호를 제공하도록 구성된 입력 터미널 및 출력 터미널을 갖는 지연 요소를 더 포함한다. 상기 지연 요소 입력 터미널은 상기 TFT의 소스/드레인 터미널, 및 본 발명의 캐패시터의 하나의 터미널에 전기적으로 연결될 것이다. 상기 지연 요소는 일반적으로 입력 신호를 수신하고, 출력 신호를 제공하기 전에 선정된 시간의 간격에 대하여 신호를 지연시킨다. 그러나 상기 지연 요소는 또한 신호가 상기 지연되도록 하기 위하여 본 발명의 TFT 및 캐패시터와 함께 기능할 것이다. 본 발명의 회로의 상기 지연 요소는 선정된 시간의 간격에 대하여 입력 신호를 지연하도록 구성된 하나 이상의 로직 게이트를 포함할 것이다. 상기 로직 게이트(들)는 입력에 응답하여 원하는 지연 및/또는 출력을 제공하도록 선택되고/선택되거나 구성될 것이다. 일 실시예에서, 상기 지연 요소는 (i)본 발명의 회로의 상기 캐패시터 및 (ii) 상기 TFT의 출력과 결합된 입력을 갖는 로직 게이트들을 다수 변환하는 것을 포함한다. 그렇지 않으면 상기 지연 요소는 인버터(inverter)를 포함하거나 필수적으로 구성할 것이다. 여기서 설명된 로직 게이트들을 포함하는 지연 요소들은 당업자에게 잘 알려진 과정에 따라 디자인되고 수행될 것이다.
예를 들어, 상기 지연 요소는 하나 이상의 로직 게이트들(예를 들어, 인버터 등)을 포함할 것이고, 이것은 상호 보완 금속 산화물 반도체(Complementary Metal Oxide Semiconductor; CMOS) 로직을 이용하여 구성될 것이다. 그러므로 본 발명의 지연 요소에서 상기 로직 게이트(들)는 하나 이상의 TFT를 포함할 것이다. 따라서, 그러한 로직 게이트들의 TFT는 적어도 일부 공존하는 단계에서 상기 TFT, 상기 캐패시터 및 상기 지연 요소를 유리하게 구성할 수 있도록 하는 상기 캐패시터에 전류 및/또는 전압을 제공하는 상기 RFR를 제조하는데 사용되는 제조 공정에 따라 제조될 것이다. 예를 들어, 본 발명의 회로의 지연요소에서 TFT는 위에서 설명한 것과 같이 기판 상에 반도체 물질(도펀트를 포함하거나 포함하지 않는), 유전체 물질 및/또는 금속의 층을 증착하는 것에 의하여 제조될 것이다. 따라서 지연을 발생하기 위하여 본 발명의 회로의 상기 요소들은 본 발명의 회로를 형성하기 위하여 "전체 프린트된" 공정, 또는 프린팅 및 종래의 공정 단계의 혼합을 이용한 공정에 의하여 동시에 형성될 것이다.
도 4는 NMOS 오프 연결된 TFT(402), 캐패시터(201), 및 인버터(403)를 포함하는, 지연을 생성하도록 구성된 회로의 대표적인 실시예를 나타낸다. TFT(402)는 입력 신호 VDD를 갖는 제1 소스/드레인 터미널을 갖는다. VDD는 일반적으로 DC 공급 전압이고, 일반적으로 약 5V이하, 또는 디지털 로직 회로 및/또는 회로 요소와 호환될 수 있는 다른 전압 또는 전압의 범위로 필수적으로 지연 회로(400)와 호환될 수 있는 어떤 값일 수 있다. 대표적인 회로(400)에서, TFT(402)는 오프-연결된 배열에서 TFT(402)의 상기 게이트 전극에 전기적으로 연결된 제2 소스/드레인 터미널로 나타내진다. TFT(402)의 상기 제2 소스/드레인 터미널은 캐패시터(401)의 제2 터미널 및 인버터(403)의 입력에 전기적으로 연결된다. 캐패시터(401)은 제1 터미널 상에서 입력 VIN을 수신하고, 인버터(403)의 입력과 연결된 제2 터미널을 갖는다. 인버터(403)는 입력 터미널에서 전압 VX를 수신하도록 구성되고, 출력 VOUT을 제공한다. 추가적인 인버터들은 인버터(403)와 연속적으로 연결되는 것이 바람직하다. 일 실시예에서 VOUT은 다운스트림 회로 및/또는 회로 요소(예를 들어, 아래의 도 5에 관한 설명 참조)가 구비되는 타이밍 신호(예를 들어, 상기 지연 신호)일 것이다.
대표적인 지연 회로(400)의 기능(들)은 도 4와 관련되어 설명될 것이다. 신호 VIN을 입력하기에 앞서, 지연 회로(400)은 동력이 공급되고, VIN은 높으며, 캐패시터(401)의 양쪽 판은 전압 VDD(예를 들어, 회로(400)에 대하여 상기 DC 소스 전압)에 있고, 출력 VOUT은 낮다. T=0일 때, 짧은 지속시간(예를 들어, 시간의 간격 τ보다 작은)에 대하여, 입력 신호(예를 들어, VIN→VDD)는 캐패시터(401)의 제1 터미널에 제공된다. 캐패시터(401)은 방전되기 때문에 낮게 당겨지고, VOUT은 높은 상태(예를 들어, VDD)로 전환한다. 이후 캐패시터(401)는 TFT(402)를 통한 누설 전류를 통하여 충전된다. TFT(402)를 통한 전류의 흐름은 캐패시터(401)를 충전하고, T=τ(예를 들어, 상기 회로의 상기 RC 시간 상수 τ)에서, 캐패시터(401)가 충전될 때, 인버터(403)는 출력 상태로 바뀌고, VOUT은 0이 된다. 따라서 입력 신호 VIN의 전연(leading edge)은 상기 출력 VOUT에서 지속시간 τ에 의하여 지연된다. τ가 두 파라미터의 직접적인 함수이기 때문에, 시간 t의 지속은 캐패시터(401)의 상기 정전 용량 및 TFT(402)의 상기 저항에서 임의의 차이에 따라 디바이스에서 디바이스로 달라진다.
위에서 설명한 것과 같이, TFT(402)는 TFT(402)의 전체의 저항의 직접적인 함수인 회로(400)에서의 전류를 제공한다. 또한 TFT(402)의 전체 저항을 포함하는, TFT(401)의 상기 전기적 특성은 TFT(402)가 제조되는 것에 의하여 제조 공정과 관련된 허용 범위 내에서 임의적으로 달라질 것이다. 따라서, 시간 τ는 TFT(402)의 온-전류(상기 저항을 통한)의 직접 함수이기 때문에, 상기 지연 시간 τ의 지속 시간은 TFT(402)가 제조되는 것에 의하여 제조 공정과 관련된 허용 범위의 함수인 임의의 값을 가질 것이다. 예를 들어, TFT(402)는 오프-연결 모드에서 설정될 수 있을 것이기 때문에, 상기 게이트는 상기 TFT의 상기 문턱 전압보다 낮은 전압에 항상 있을 것이다. 선택 가능한 것에서, TFT(402)의 상기 게이트는 그라운드 포텐셜(ground potential)(예를 들어, V=0)과 연결될 수 있다. 그러므로, TFT(402)를 통한 전류는 오직 누설 전류일 것이고, 이것은 TFT들간의 차이 때문에 규모의 여러 차수 정도에 의하여 변할 것이며, 따라서, τ는 디바이스에서 디바이스로 매우 달라질 수 있다.
대표적인 단안정 오실레이터( monostable oscillator )
다른 일측에서, 본 발명은 캐패시터, 상기 캐패시터의 제1 전극에 전류 및/또는 전압을 제공하는 저항 요소, 및 피드백 경로를 포함하는 단안정 오실레이터에 관한 것이고, 상기 전류 및/또는 전압은 선정된 범위 내에서 임의로 떨어지는 값을 갖는다.
본 발명의 단안정 오실레이터에 관한 일 실시예에서, 상기 저항 요소는 TFT를 포함한다. 상기 TFT는 위에서 설명한 것과 같은 것이고, 예를 들어, NMOS TFT 또는 PMOS TFT를 포함할 것이다. 상기 TFT는 저항 요소를 제공하는 예를 들어, 트랜지스터, 다이오드, 레지스터, 캐패시터, 오프-연결된 TFT 및/또는 상기 TFT의 다른 가능한 배열로서 기능하도록 전기적으로 연결되고/연결되거나 구성될 것이다. 일 실시예에서, 상기 저항 요소는 오프-연결된 TFT(예를 들어, 상기 TFT를 오프상태로 유지시키는 전압에 전기적으로 연결되고 유지되는 상기 게이트 및 소스/드레인 터미널과 함께)이다. 상기 저항 요소는 TFT에 한정되지 않고, 디바이스간 전류의 흐름에 대한 가변적인 저항을 제공하는 레지스터, 다이오드, 또는 다른 회로 요소 또는 요소들의 조합일 것이다.
본 발명의 단안정 오실레이터에서, 상기 저항 요소는 캐패시터의 한 터미널에서 전류 및/또는 전압을 제공하도록 구성된다. 일반적으로, 상기 선정된 범위는 본 발명의 단안정 오실레이터의 TFT 저항 요소에 의하여 공급되는 상기 전류 및/또는 전압 내에서 상기 TFT의 상기 작동 범위에 따라 달라진다. 위에서 설명한 것과 같이 TFT 저항 요소는 상기 TFT를 제조하는 데 사용되는 상기 제조 공정의 허용 범위 내에서 달라지는 누설 전류, 온-전류 및/또는 문턱전압과 같은 것들과 함께 관련된 전기 특성을 갖는다. 그러므로, TFT 저랑 요소에 의해 제공된 상기 전류 및/또는 전압의 임의성은 상기 TFT를 제조하기 위한 제조 공정과 관련된 상기 차이의 함수로서 달라질 것이다. 일 실시예에서, 위에서 설명한 것과 같이 누설 전류, 온-전류 및/또는 문턱 전압의 선정된 범위를 제공하는 물질을 포함한다. 본 발명의 단안정 오실레이터는 위에서 설명한 것과 같은 캐패시터를 더 포함하고, 위에서 설명된 제조 공정에 따라 제조될 것이다.
본 발명에 따른 단안정 오실레이터는 피드백 경로를 더 포함할 것이고, 이것은 프린트된 반도체 물질 또는 금속을 포함할 것이다(문헌[미국 공개 특허번호 제2009/0020829호 및 제2009/0004370호] 참조). 상기 피드백 경로는 상기 저항 요소의 터미널, 상기 캐패시터의 제1 터미널, 및 상기 캐패시터의 제2 터미널에 전기적으로 연결될 것이다. 추가적인 회로 요소(예를 들어, 로직 게이트)는 상기 피드백 경로에 덧붙여질 것이다. 그러므로, 일 실시예에서, 상기 피드백 경로는 하나 이상의 로직 게이트를 포함한다. 상기 로직 게이트(들)는 입력에 반응하는 원하는 지연 및/또는 출력을 제공하도록 구성될 것이다. 일 실시예에서, 상기 로직 게이트(들)는 상기 저항 요소의 터미널 및 상기 캐패시터의 터미널에 결합된 입력을 갖고, 타이밍 신호(예를 들어, 상기 지연 신호)를 포함하는 출력을 갖는 인버퍼 로직을 포함한다. 여기서 설명한 것과 같이 로직 게이트들은 당업자들에게 잘 알려진 과정을 따라 디자인되고 수행될 것이다.
도 5는 TFT 저항 요소(504), 캐패시터(502), 인버터(503), 피드백 경로(505) 및 XNOR 게이트(501)를 포함하는 대표적인 단안정 오실레이터(500)를 나타낸다. TFT(504)는 입력 신호 VDD를 갖는 제1 소스/드레인 터미널을 갖는다. VDD는 일반적으로 DC 공급 전압이고, 일반적으로 약 5V이하, 또는 디지털 로직 회로 및/또는 회로 요소와 호환될 수 있는 다른 전압 또는 전압의 범위로 필수적으로 지연 회로(400)와 호환될 수 있는 어떤 값일 수 있다. 대표적인 단안정 오실레이터(500)에서, TFT(504)는 오프-연결된 구성에서 TFT(%04)의 상기 게이트 전극에 전기적으로 연결된 소스/드레인 터미널을 갖는 NMOS TFT이다. 제2 TFT(504)의 소스/드레인 터미널은 캐패시터(502)의 제2 터미널 및 입력 인버터(503)과 전기적으로 연결된다. 캐패시터는 XNOR 게이트(501)로부터 노드 A에서 입력 VA를 수신하고, 노드 B에서 인버터(503)의 입력에 연결된 제2 전극을 갖는다. 인버터(503)은 입력 터미널에서 전압 VB를 수신하도록 구성되고, 출력 VOUT을 제공한다. 추가의 인버터 들은 인버터(503)와 함께 연속적으로 연결되는 것이 바람직할 것이다. 일 실시예에서 VOUT은 다운스트림 회로 및/또는 회로 요소(예를 들어, 상기 디바이스/태그로부터 식별 및/또는 다른 데이터의 출력을 제어하는 카운터) 및 피드백 경로(505)를 따라 XNOR 게이트(501)에 피드백 되는 타이밍 신호(예를 들어, 상기 지연 신호)일 것이다. XNOR 게이트(501)는 두 개의 입력인 VIN(예를 들어, 트리거(trigger) 또는 개시 펄스), 및 피드백 경로(505)로부터의 VOUT을 수신하도록 구성된다.
대표적인 지연 회로(500)의 상기 기능(들)은 도 5와 관련하여 설명될 것이다. 신호 VIN을 입력하기에 앞서, 단안정 오실레이터(500)는 전력이 공급되어, TFT(504)에 전압 VDD(예를 들어, 회로(500)에 대하여 상기 DC 소스 전압)을 제공한다. 트리거 신호 VIN은 낮고, 캐패시터(502)(및 노드 A 및 B)의 양쪽 판은 VDD에 있으며, 출력 VOUT은 낮다. T=0일 때, 입력 신호(예를 들어, VIN→VDD)는 짧은 지속 시간(예를 들어, 시간 τ의 간격보다 짧은), 캐패시터(502) 상에 상기 전압을 끌어내리고, 높은 상태(VOUT→VDD)로 인버터(503)의 출력을 변경하기 위하여 XNOR 게이트(501)에 제공된다. 이후, 캐패시터(501)는 TFT(504)를 통한 누설 전류를 통하여 달라진다. TFT를 통한 전류의 흐름은 캐패시터(502)를 바꾸고, T=τ(예를 들어, 상기 회로의 RC 시간 상수 τ)에서, 캐패시터(502)가 바뀌어질 때(예를 들어, VA=VDD 및 VB=VDD), 인버터(503)는 출력 상태로 바뀌고, VOUT은 0이 된다. 그러므로, 입력 신호 VIN의 전연은 상기 출력 VOUT에서 지속시간 τ에 의하여 지연된다. τ는 두 파라미터의 직접 함수이기 때문에, 시간 τ의 지속 시간은 캐패시터(502)의 정전 용량 및 TFT(504)의 저항에서 임의의 차이에 따라 변경될 수 있을 것이다. 본 발명의 단안정 오실레이터는 재트리거할 수 있고(retriggerable), 상기 사이클은 원하는 주파수에서 입력 VIN을 반복하는 것에 의하여 다시 트리거될 수 있다. 트리거 신호 VIN의 지속 시간은 특별히 한정되지 않으나, τ보다 낮은 지속 시간일 것이다.
또한, 다른 로직은 단독 또는 인버퍼(503)와의 조합으로 XNOR 게이트(501)과 기능적으로 동등하게 사용될 수 있다. 또한, 인버터(503)는 피드백 경로(505)로부터 VIN 및 VOUT을 수신하는 상기 로직 게이트(들)에 따라 연속적으로 연결된 다수의 인버터(예를 들어, 2n개의 인버터 또는 2n+1개의 인버터)를 포함할 것이다. 그러므로 원하는 입력 및/출력은 여기서 설명한 것과 같이 하나 이상의 로직 게이트(들)을 이용하는 것에 의하여 효과를 얻을 것이다.
위에서 설명한 것과 같이, TFT(504)는 TFT(501)의 전체 저항의 직접 함수인 대표적인 단안정 오실레이터(500)에서의 전류를 제공한다. 또한 TFT(504)의 상기 전체 저항을 포함하는 TFT(504)의 상기 전기적 특성은 TFT(504)가 제조되는 것에 의한 제조 공정과 관련된 허용 범위 내에서 임의적으로 달라질 것이다. 그러므로, 시간 t는 TFT(504)의 상기 온-전류(상기 저항을 통한)의 직접 함수이기 때문에, 상기 지연 시간 t의 지속 시간은 TFT(501)가 제조되는 것에 의한 제조 공정과 관련된 상기 허용 범위의 함수인 임의의 값을 가질 것이다.
반복적인 메시지를 브로드캐스트하도록 구성된 대표적인 회로
본 발명의 다른 측면은 본 발명은 전력 송신(power transmission)을 수신고 반복적인 식별 메시지를 브로드캐스트하도록 구성된 안테나, 초기 신호를 제공하는 전력 공급(power-up) 회로, 반복하는 타이밍 신호를 제공하도록 구성된 단안정 오실레이터, 상기 메시지를 제공하는 메모리 요소, 및 상기 타이밍 신호에 응하여 상기 메시지를 브로드캐스트하도록 구성된 출력 회로를 포함하는 무선 시스템에서 반복적인 식별 메시지를 브로드캐스트하도록 구성된 회로에 관한 것이다. 일 실시예에서, 상기 회로는 하나 이상의 시프트 레지스터(들) 및 상기 하나 이상의 시프트 레지스터(들)에 클럭 신호를 제공하도록 구성된 클럭 생성기를 포함한다. 대표적인 회로 및 그러한 회로를 제조하기 위한 방법은 문헌[미국 등록 특허 번호 제7,619,248호 및 미국 공개 특허번호 제2007/0007342호, 제2007/0126556호 및 제2009/0095818호]에 설명되어 있다.
일 실시예에서, 본 발명의 회로는 RFID 시스템에서 반복적인 식별 메시지를 브로드캐스트하도록 구성된다. 예를 들어, 도 6은 인테나(603), 전력 공급 회로(604), 클럭 서브회로(subcircuit)(605), 순환 시프트 레지스터(606 및 607), 메모리 부분(608), 단안정 오실레이터(611) 및 출력 회로(610)을 포함하는 지연 회로(609)를 포함하는 RFID 시스템에서 반복적인 식별 메시지를 브로드캐스트하도록 구성된 대표적인 회로(600)의 블록 선도(block diagram)이다. 안테나(603)은 예를 들어, 13.56MHz에서 사용하기 위한 공명 LC 회로를 사용하여 시행될 것이다. 그렇지 않으면, 상기 안테나는 900MHz 또는 2.4GHz 작동에 대한 쌍극 또는 그러한 유사한 안테나를 이용하여 시행될 것이다. 그러나, 본 발명의 회로는 LF, HF, VHF 및 UHF 체제(예를 들어, 100~150KHz, 5~15MHz, 800~1000MHz 및 2.4~2.5GHz)에서 작동하는 안테나들을 이용할 것이다. 그러한 디바이스들은 문헌[미국 공개 특허번호 제2007/0007342호, 및 미국 출원 특허번호 제12/467,121호(2009년 5월 15일 출원)에 더 자세하게 설명된다.
일반적으로, 상기 안테나는 태그 전기 회로망의 작동을 위하여 전력을 공급하고, 상기 태그로부터 태그 판독기 또는 호출기(interrogator)(예를 들어, 반복적인 식별 메시지)로 정보를 제공하기 위해 사용될 것이다. 전력 공급 회로(604)를 이용하여, 전력은 안테나(603)에 의하여 수집된 RF 신호를 정류하고, 스토리지 캐패시터(storage capacitor)에서 그 결과로 생긴 전하를 저장하는 것에 의해 얻을 수 있다. 그러므로, 태그가 판독기의 인근으로부터 전송되고 있는 충분한 전자기파와 함께 우주의 영역으로 들어갈 때, 상기 스토리지 캐패시터는 충전하기 시작하고, 상기 캐패시터 전체에 걸쳐 전압은 그에 맞춰 증가한다. 상기 전압에 충분한 값에 도달하면, “이네이블(enable)” 신호는 생성될 수 있고, 이 이네이블 신호는 회로(600)의 동작을 개시하는 데 사용될 수 있다(예를 들어, 전력이 공급되고, 클럭(605), 순환 시프트 레지스터(606 및 607), 및 단안정 오실레이터(611)를 포함하는 랜덤 지연 회로(609)의 각각의 기능을 개시하는 것에 의해).
대표적인 클로킹(clocking) 서브회로(예를 들어, 605)에서 클럭 신호는 생성될 수 있으므로, 관련된 전기 회로망을 동시에 작동한다(예를 들어, 순환 시프트 레지스터(606 및 607)). 이 클럭 신호는 안테나(603)에 의하여 수신되는 입사된 RF 신호를 나누거나, 칩 상(on-chip)의 오실레이터를 이용하여 지역적인 클럭 신호를 생성하거나, 상기 수신된 RF 신호로부터 판독기-제공된 클럭 신호를 복조(demodulate)하는 것에 의하여 생성될 것이다. 이 클럭 신호는 순환 시프트 레지스터(606)을 동작시키는 데 사용될 것이고, 이것은 상기 메모리를 어드레스하는 모든 줄(row)을 통하여 단일 선정된 상태(예를 들어, 바이너리 “높은” 비트)를 변경하기 시작할 것이고, 따라서 한번에 메모리의 한 줄을 선택할 것이다. 순환 시프트 레지스터(606)의 상기 출력은 제2 순환 시프트 레지스터(607)을 차례차례 클럭하기 위하여 사용될 것이고, 따라서 상기 메모리를 어드레스하는 모든 칼럼을 통하여 단일 높은 비트를 변경하고, 따라서 한번에 메모리의 단일 칼럼을 선택할 것이다.
랜덤 지연 회로(609)는 단안정 오실레이터(611)을 포함할 것이고, 이것은 캐패시터, 상기 캐패시터의 제1 전국에 전류 및/또는 전압을 제공하는 저항 요소, 및 피드백 경로를 포함할 것이며, 상기 전류 및/전압은 선정된 범위(예를 들어, 도 5의 대표적인 단안정 오실레이터와 같이) 내에서 임의로 떨어지는 값을 가진다. 다양한 실시예에서, 단안정 오실레이터(611)는 전력 공급 회로(604)로부터 전력 및/또는 개시(예를 들어, 전력-온-리셋) 신호를 수신할 것이고, 단안정 오실레이터(611)의 상기 출력은 특유의 랜덤 지연 간격에 대하여 지연될 것이다. 위에서 설명한 것과 같이 단안정 오실레이터(611)에서 저항 요소는 상기 저항 요소의 전체 저항의 직접 함수인 전류를 제공한다. 상기 저항 요소의 전기적 특성은 상기 저항 요소가 제조되는 제조 공정과 관련된 허용 범위 내에서 임의로 달라질 것이다. 그러므로 단안정 오실레이터(611)을 통하여 신호 지연의 지속시간 τ는 단안정 오실레이터(611)에서 지연 요소를 통한 전류[앞에서 설명한 것과 같이 τ = f(RC)]의 직접 함수이기 때문에, 상기 지연 시간 τ의 지속 시간은 단안정 오실레이터에서 예를 들어, (프린트된) TFT 지연 요소 및 (프린트된) 캐패시터로 구성된 RC 시간의 함수인 임의의 값을 가질 것이다. 상기 RC 시간 상수에서 상기 랜덤 요소는 단안정 오실레이터(611)가 생성되는 상기 지연 요소에 의해 제조 공정에 관련된 허용 범위에 의해 일반적으로 결정된다. 또한 단안정 오실레이터(611)는 반복하는 개시 신호를 수신할 수 있고, 이에 따라 반복하는 지연된 출력을 제공할 수 있다.
동작 중에 순환 시프트 레지스터(606 및 607)가 그 시퀀스를 통과하면, 여러 비트 또는 사전에 정의된 비트 스트링의 일부분은 상기 판독기로 옮겨질 수 있다. 상기 시퀀스의 말단에서, 상기 랜덤 지연 회로(609)는 회로(600)가 “응답하지 않는” 순환 시프트 레지스터(607)의 상기 출력에 의하여 트리거 될 수 있고, 랜덤 지연 회로(609)에 의해 결정된 간격에 대하여 이 무응답 상태가 지속될 수 있다. 위에서 설명한 것과 같이, 상기 지연 간격은 단안정 오실레이터(611)에 의하여 결정된 선정된 범위 내에서 임의로 떨어지는 지속 시간을 가질 것이다. 상기 지연 간격은 예를 들어, 온도, 상기 태그로 전달되는 전력, 및/또는 상기 지연 회로 내에서 다양한 요소들의 전기적 성능과 같은 환경적 또는 물리적 파라미터에 의해 또한 영향을 받을 것이다. 랜덤 지연 회로(609)는 그 순환을 마칠 때, 시프트 레지스터(606 및 607)을 리셋할 수 있고, 전체의 공정은 반복될 수 있다.
회로(600)에서 메모리(608)로부터 제공된 비트들은 출력 스테이지(610)로 통과될 것이고, 판독기 또는 호출기로의 정보(예를 들어, 비트 스트링의 형태에서)전송에 대하여 안테나(603)을 전송될 것이다. 상기 정보 전송은 예를 들어, 상기 태그 임피던스의 조절에 의하여 완수될 수 있다. 그렇지 않으면 진폭 시프트 키잉(keying) 및/또는 주파수 시프트 키잉과 같은 다른 일반적인 조절 계획은 또한 사용될 수 있을 것이다.
대표적인 무선 시스템
본 발명은 또한 각각의 무선 디바이스가 전력 송신을 수신하고 반복적인 메시지를 브로드캐스트 하도록 구성된 안테나를 포함하는 적어도 두 개의 무선 디바이스, 상기 안테나에 결합된 전력 변환 요소, 및 상기 반복적인 메시지를 생성하도록 구성된 회로를 포함하는 무선시스템에 관한 것이고, 상기 회로는 상기 반복적인 메시지에서 랜덤 지연을 도입하도록 구성된 적어도 하나의 박막 트랜지스터(TFT)를 포함한다. 일 실시예에서, 본 발명의 시스템은 RFID 시스템이고, 상기 무선 디바이스들은 RFID 태그일 것이다. 다른 일 실시예에서, 본 발명의 상기 반복적인 메시지는 식별 메시지이다.
대표적인 무선 디바이스는 금속 안테나 및/또는 인덕터(inductor); 상기 금속 안테나 및/또는 인덕터 상에, 상기 금속 안테나 및/또는 인덕터로부터 통합된 전기 회로망을 지지하고 절연하도록 구성된 유전층; 상기 유전층 상에 복수의 다이오드 및 복수의 트랜지스터 - 상기 트랜지스터와 마찬가지로 적어도 하나의 반도체층을 가지는 상기 다이오드 - ; 및 상기 금속 안테나 및/또는 인덕터, 및 적어도 일부의 상기 다이오드와 전기적으로 통신하는 다수의 캐패시터 - 상기 다이오드 및 트랜지스터에 컨택트와 마찬가지로 상기 복수의 다이오드 및/또는 적어도 하나의 메탈층과 마찬가지로 적어도 하나의 반도체층을 찾는 상기 복수의 캐패시터 - 를 포함할 것이다.
무선 디바이스(예를 들어, RFID 태그) 상의 안테나는 예를 들어, 13.56MHz에서 사용하기 위한 공명 LC 회로를 이용하여 수행될 것이다. 그렇지 않으면, 상기 안테나는 900MHz 또는 2.4GHz 작동에 대한 쌍극 또는 그러한 유사한 안테나를 이용하여 시행될 것이다. 그러나, 본 발명의 회로는 LF, HF, VHF 및 UHF 체제(예를 들어, 100~150KHz, 5~15MHz, 800~1000MHz 및 2.4~2.5GHz)에서 작동하는 안테나들을 이용할 것이다. 그러한 디바이스들은 문헌[미국 공개 특허번호 제2007/0007342호, 및 미국 공개 특허번호 제12/467,121호(2009년 5월 15일 출원)]에 더 자세히 설명되어 있다. 일반적으로, 상기 안테나는 상기 태그 전기 회로망의 작동을 위하여 전력을 공급하고, 상기 태그에서 태그 판독기 또는 호출기(예를 들어, 반복적인 식별 메시지)로 정보를 제공하기 위해 사용될 것이다.
상기 무선 디바이스 상의 전력 변환 요소는 상기 안테나에 의해 수신된 RF 신호를 바로잡고 스토리지 캐패시터에서 그 결과로 생긴 전하를 저장하는 것에 의하여 RF 전송(RFID 판독기 국(station)으로부터)으로부터 전력을 얻도록 구성될 것이다. 그러므로, 무선 디바이스가 판독기 부근으로부터 송신되고 있는 충분한 전자기선과 함께 우주 영역으로 들어갈 때, 상기 스토리지 캐패시터는 충전되기 시작하고, 상기 캐패시터 전체에 걸쳐 전압은 그에 따라 증가한다. 상기 전압에 충분한 값에 도달하면, “이네이블” 신호는 생성될 수 있고, 이 이네이블 신호는 상기 무선 디바이스 회로 요소 및/또는 회로의 작동(예를 들어, 전력을 공급하고, RFID 태그 상에 상기 회로 요소의 각각의 기능을 개시하는 것에 의하여)을 개시하기 위하여 사용될 수 있다. 본 발명의 시스템에 사용되기에 적절한 RFID 태그는 문헌[미국 등록 특허번호 제7,619,248호, 미국 공개 특허번호 제2007/0007342호, 제2009/0095818호 및 제2007/0211187호, 및 미국 출원 특허번호 제11/203,563호(2005년 8월 11일 출원)]에 설명되어 있다.
상기 무선 디바이스는 개시 신호를 수신하도록 구성된 위에서 설명된 것과 같이 회로 요소 및/또는 회로를 포함하고, 거기에 대응하여 반복적인 메시지를 생성할 것이다. 예를 들어, 상기 무선 디바이스는 반복적인 메시지의 상기 브로드캐스트에서 랜덤 지연을 도입하도록 구성된 적어도 하나의 박막 트랜지스터(TFT)를 포함하는 회로를 포함할 것이다. 일 실시예에서, 상기 반복적인 메시지를 생성하도록 구성된 상기 회로는 누설전류, 온-전류, 및/또는 문턱 전압값과 같은 상기 TFT의 특성 전기적 파라미터의 값에 대응하는 간격을 갖는 진동하는 신호를 생성하도록 구성된 단안정 오실레이터를 포함하고, 상기 특성 전기적 파라미터의 값은 위에서 설명한 것과 같이 선정된 범위 내에서 임의로 떨어진다.
각 무선 디바이스는 그 각각의 메시지의 상기 브로드캐스트에서 랜덤 지연을 가질 것이다. 그러므로, 본 발명의 무선 시스템에서 두 개(또는 그 이상)의 무선 디바이스는 동력이 공급될 때, 각각의 무선 디바이스 안테나는 전력 전송을 수신하고, 상기 안테나에 결합된 전력 변환 요소를 통하여 상기 무선 디바이스에 전력을 공급하며, 위에서 설명한 것과 같이 반복적인 메시지를 브로드캐스트한다. 각각의 무선 디바이스는 (거의 틀림없이) 상기 판독기에 다시 상기 메시지를 브로드캐스팅하는 것에 있어서 약간 다른 지연을 가지기 때문에, 판독 영역에서 두 개(또는 그 이상)의 전력 공급된 무선 디바이스로부터 메시지 사이에서의 충돌은 회피될 것이다. 따라서, 본 발명의 무선 시스템은 그러한 무선 디바이스들을 제조하는 것으로부터 제조 공정에서 랜덤 차이를 이용하는 것에 의하여 개별적인 무선 디바이스(예를 들어 RFID 태그)의 브로드캐스트 간격에서 랜덤 지연을 도입하기 위한 메커니즘을 제공한다.
내충격 무선 시스템을 형성하는 대표적인 방법
본 발명은 또한 실질적으로 동일한 아키텍쳐(architecture)를 갖는 복수의 무선 장치들의 디바이스들의 브로드캐스트 지연에서의 타겟 변동 범위(target variation range)를 결정하는 단계로, 상기 타겟 범위(target range)는 상기 무선 장치들이 상기 같은 판독 영역(read field)에서 반복적인 메시지를 브로드캐스트할 때, 상기 무선 디바이스들 사이에서 브로드캐스트 충돌 주파수(broadcast collision frequency)를 줄이도록 구성되고, 상기 타겟 변수 범위를 상기 무선 장치들의 상기 브로드캐스트 지연에서 랜덤 변동 범위(random variation range)를 결정하는 단계, 상기 타겟 변동 범위 및 상기 랜덤 변동 범위를 비교하는 단계, 및 상기 랜덤 변수 범위가 적어도 상기 타겟 변수 범위와 동일하다면, 그 브로드캐스트 지연에서 상기 랜덤 변동 범위를 갖는 상기 무선 장치들을 제조하는 단계를 포함하는 내충돌 무선 시스템을 형성하는 방법에 관한 것이다. 본 방법의 일 실시예에서, 상기 무선 시스템은 RFID이고, 상기 무선 디바이스는 RFID 태그이다. 다른 실시예에서, 본 발명의 시스템의 상기 반복적인 메시지는 식별 메시지이다.
일반적으로, 상기 무선 디바이스가 상기 동일한 도달 범위에서 반복적인 메시지를 브로드캐스트할 때, 상기 타겟 범위는 상기 무선 디바이스들 사이에서 브로드캐스트 충돌 주파수를 줄이도록 구성된다. 반복적인 메시지의 브로드캐스트에서 상기 지연에 대한 상기 타겟 범위는 일반적으로 선택되기 때문에 상기 타겟 범위의 상기 최소한의 간격(span)이 충분히 넓고(예를 들어, τ ± m%), τ는 상기 시스템이 브로드캐스트들 사이에서의 충돌없이 도달 범위에서 동시에 브로드캐스트하는 원하는 또는 예상되는 수의 디바이스를 수용할 수 있게 하기 위한 상기 회로의 지연 시간이다. 상기 타겟 범위(예를 들어, n > m일 때, τ ± n%)의 최대 간격은 상기 판독 시스템의 상기 작동 범위와 호환될 수 있는 지연의 상기 최대 범위일 것이다(예를 들어, 브로드캐스트는 도달 범위를 통과하는 동안 적어도 한번 발생하게 하기 위해 충분히 높은 주파수에서 발생한다). 그러므로 적절한 타겟 범위는 다소 달라질 것이고, 주어진 어플리케이션에 대하여 요구되는 상기 특정한 파라미터에 근거하여 결정될 수 있다(예를 들어, 주어진 시간에서 전송되는 디바이스의 수, 및 상기 시스템의 오퍼러빌리티(operability)에 대한 상기 최대 지연).
상기 실질적으로 동일한 아키텍쳐를 갖는 다수의 무선 디바이스들의 상기 브로드캐스트 지연에서 타겟 변동 범위를 결정하는 단계는 브로드캐스트 지연의 광범위는 주어진 또는 특정한 어플리케이션이 어떻게 필요한지를 결정하는 단계를 포함할 것이다. 예를 들어, 상기 결정은 동시의 전송, 전송의 빈도, 상기 브로드캐스트 메시지의 길이, 및/또는 상기 전송의 견고성(robustness) 사양(들)/요구 사항들이 수반되는 포텐셜 디바이스의 수와 관련하여 제조될 수 있다. 그러나 다른 고려사항은 본 방명의 실시예들에 따라 고려되는 것은 명백하다.
도 7은 내충돌 RFID 시스템을 형성하는 모범적인 방법을 구현한 흐름도이다. 단계(702)에서, 상기 RFID 태그들의 상기 브로드캐스트 지연에서 랜덤 변동 범위는 결정된다. 상기 브로드캐스트 지연 범위를 결정하는 단계는 특정한 아키텍쳐, TFT 구조, 디자인 및/또는 공정/제조 방법이 위에서 설명한 것과 같이 랜덤 전송 지연 변동을 제공하는지에 대한 여부를 결정하는 단계를 포함할 것이다. 예를 들어, 태그의 제조 런 또는 로트의 상기 브로드캐스트 지연에서 상기 랜덤 변동 범위를 결정하는 단계는 상기 RFID의 대표 시료를 테스트하는 단계, 및 각각의 태그와 관련된 상기 전송 지연을 측정하는 단계를 포함할 것이고, 그렇게 함으로써 상기 태그들과 관련된 지연 시간의 상기 범위를 결정할 것이다. 상기 RFID 태그들의 상기 전송 지연에서의 변동성은 위에서 설명한 것과 같이 개개의 TFT의 누설 전류, 온-전류 및/또는 문턱 전압과 같은 전기적인 특성들에서 상기 변동을 활용하는 것에 의한 본 발명의 접근 방법으로 수행될 것이다. 위에서 설명한 것과 같이 그러한 변동성은 RFID 태그들을 제조하기 위한 공정 또는 방법의 상기 변동성과 관련된다. 또한 전송 지연에서 변동성은 예를 들어, 주문형 가변성(customizable variability)과 함께 개개의 지연 회로 블록, 데이터 구동된 지연 로직, 및 다른 유사한 접근법 및/또는 방법을 수행하는 것에 의하여 명확하게 도입될 수 있다.
이후, 상기 타겟 변동 범위 및 상기 제조된 태그들의 상기 측정된 랜덤 변동 범위는 비교될 것이다. 단계(703)에서, 상기 랜덤 변동 범위가 상기 타겟 변동 범위와 적어도 동일하다면, 상기 방법은 그 브로드캐스트 지연에서 상기 특정된 랜덤 변동 범위를 갖는 상기 RFID 태그들을 제조하는 것으로 마친다. 그러나, 상기 랜덤 변동 범위는 상기 변동 범위보다 작을 때, 단계(704)에서, 본 발명의 방법은 상기 랜덤 변동 범위가 상기 RFID 태그가 제조되는 것에 의하여 상기 제조 공정을 수정하는 것에 의해 증가될 수 있는지에 대한 여부를 결정하는 단계가 포함될 것이다. 일 실시예에서, 상기 제조 공정을 수정하는 단계는 상기 RFID 태그의 하나 이상의 요소들의 디멘젼 및/또는 조성(예를 들어, 상기 길이, 폭, 두께, 기하학적 형태, TFT에서 채널 물질문 도펀트 및/또는 도펀트 레벨)과 같은 하나 이상의 고정적인 디자인 파라미터, 또는 하나 이상의 공정 파라미터(예를 들어, 공정 속도, 열처리 및/또는 경화 온도 및/또는 시간 등)를 변경하는 단계, 또는 상기 RFID 태그의 상기 브로드캐스트 지원의 상기 랜덤 변동성 범위에서 변화를 가져오기 위한 제조 및 고정적 디자인 파라미터들의 조합을 포함한다. 예를 들어, 상기 제조 공정을 수정하는 단계는 TFT의 상기 채널 길이 및/또는 폭에서 크지 않은 변화를 주는 단계를 포함할 것이다.
상기 하나 이상의 상기 제조 및/또는 디자인 파라미터를 변경하는 단계 후에, 그러한 수정된 제조 공정에 의해 제조된 태그의 랜덤 변동 범위는 측정될 것이고, 타겟 변동 범위와 비교될 것이다. 단계(705)에서, 상기 측정된 랜덤 변동 변수는 상기 제조 공정에 수정에 의해 증가할 때, RFID 태그는 상기 수정된 제조 공정을 이용하여 제조될 것이다. 그러나, 충분한 지연 변동이 상기 제조 공정에 변화를 통하여 달성될 수 없다면, 단계(706)에서, 목적하는 지연은 추가적인 회로 로직을 이용하여 수행된다(예를 들어, 여기서 설명한 것과 같이 로직 게이트(들)을 포함함)
그러므로, 내충돌 RFID 시스템을 제조하기 위한 본 발명의 방법은 통합적인 디자인, 및 무선 디바이스 및 시스템을 위한 제조 공정을 가능하게 한다. 그러한 무선 디바이스 및 시스템은 예를 들어, 상기 RFID 시스템에서 사용되기 위한 태그의 상기 브로드캐스트 지연에서 랜덤 변동성과 같은 특정한 기술 사양을 필요로 하는 특정한 어플리케이션(예를 들어 RFID 어플리케이션)에 대하여 무선 시스템의 상기 제품을 단순화 및 간소화할 것이다. 또한 본 발명의 방법은 충돌 방지가 요구되고 디바이스 우선 사항이 중요하지 않은 다중 무선 디바이스/태그를 이용한 어떠한 시스템에 적용될 것이다.
결론 및 요약
그러므로, 본 발명은 무선 통신 시스템, 무선 시스템에서 반복적인 메시지를 브로드캐스트하도록 구성된 회로, 무선 통신 시스템, 내충돌 무선 시스템, 및 그러한 회로, 디바이스 및/또는 시스템을 형성하기 위한 방법을 제공한다. 본 발명은 무선 전자 어플리케이션, 특히 RFID 어플리케이션에서, TFT 기술에 기반된 전자 회로망을 생성하는 비교적 낮은 비용의 지연을 유리하게 제공한다. 그러한 최신이고, 기술적으로 단순화되었으며, 저비용 TFT 기반의 지연 생성 전자 회로망은 최근의 무선 통신 회로, 시스템 및 그러한 시스템을 제조하는 방법을 가능하게 한다.
본 발명의 특정한 실시예에 대한 앞선 설명은 도 및 설명의 목적에 대해 나타내었다. 그것들은 본 발명이 기재된 정확한 형태에 철저하거나 제한되는 것을 의미하지 않고, 위에 공지된 것을 고려하여 명백히 많은 수정 및 변형이 가능하다. 상기 실시예들은 본 발명의 원리 및 그것의 실질적인 응용을 가장 잘 설명하도록 선택되고 설명되었고, 그렇게 함으로써, 다양한 수정 개선을 할 수 있는 본 발명 및 다양한 실시예들을 당업자들이 잘 이용할 수 있게 하는 것은 고려된 특정한 용도에 대하여 적합하다. 여기에 첨부된 청구항들 및 그 등가물들 의해 정의된 본 발명의 범위로 이해된다.

Claims (30)

  1. a) 입력 터미널(input terminal) 및 출력 터미널(output terminal)을 갖는 지연 요소(delay element);
    b) 입력을 수신하는 제1 터미널 및 상기 지연 요소의 상기 입력에 결합(coupled)된 제2 터미널을 갖는 캐패시터(capacitor); 및
    c) 제1 및 제2 소스/드레인 터미널(source/drain terminal) 및 게이트를 갖고, 상기 캐패시터에 전류 및/또는 전압을 제공하도록 구성된 박막 전계효과 트랜지스터(Thin Film Field-Effect Transistor; TFT)
    를 포함하고,
    상기 전류 및/또는 전압은 선정된 범위에서 임의로 떨어지는 값을 갖는 지연을 발생하도록 구성된 회로.
  2. 제1항에 있어서,
    상기 박막 전계효과 트랜지스터(TFT)의 상기 게이트 및 상기 제1 소스/드레인 터미널은 전기적으로 연결된 지연을 발생하도록 구성된 회로.
  3. 제1항에 있어서,
    상기 박막 전계효과 트랜지스터(TFT)는 전류 및/또는 전압의 상기 선정된 범위를 제공하는 물질을 포함하는 지연을 발생하도록 구성된 회로.
  4. 제3항에 있어서,
    상기 물질은
    상기 박막 전계효과 트랜지스터(TFT)의 문턱 전압을 제어하고, 상기 선정된 전류 및/또는 전압 범위를 제공하기에 충분한 도펀트(dopant)의 양으로 도핑된 비정질 실리콘 또는 폴리실리콘
    을 포함하는 지연을 발생하도록 구성된 회로.
  5. 제1항에 있어서,
    상기 박막 전계효과 트랜지스터(TFT)는 상기 선정된 전류 및/또는 전압 범위를 제공하는 기하구조(geometry)를 갖는 지연을 발생하도록 구성된 회로.
  6. 제1항에 있어서,
    상기 지연 요소는
    (i) 상기 캐패시터 및 상기 박막 전계효과 트랜지스터(TFT)의 상기 출력에 결합된 입력, 및 (ii) 상기 타이밍 신호를 포함하는 출력을 갖는 인버터(inverter)를 포함하는 복수의 인버팅 로직 게이트(inverting logic gate)들
    을 포함하는 지연을 발생하도록 구성된 회로.
  7. a) 캐패시터;
    b) 상기 캐패시터의 제1 전극에 전류 및/또는 전압을 제공하는 저항 요소(resistive element); 및
    c) 피드백 경로
    를 포함하고,
    상기 전류 및/또는 전압은 선정된 범위 내에서 임의로 떨어지는 값을 갖는 단안정 오실레이터(monostable oscillator).
  8. 제7항에 있어서,
    상기 저항 요소는 박막 전계효과 트랜지스터(TFT)를 포함하는 단안정 오실레이터.
  9. 제8항에 있어서,
    상기 선정된 범위는 박막 전계효과 트랜지스터(TFT)의 작동 전류 및/또는 전압과 일치하는 단안정 오실레이터.
  10. 제9항에 있어서,
    상기 값의 임의성은 상기 박막 전계효과 트랜지스터(TFT)의 제조 공정에서의 하나 이상의 변수(variation)에 관한 단안정 오실레이터.
  11. 제8항에 있어서,
    상기 박막 트랜지스터(TFT)는
    비정질 반도체성 물질(amorphous semiconducting material), 결정질 반도체성 물질(crystalline semiconducting material), 또는 그 조합을 포함하는 채널 물질
    을 포함하는 단안정 오실레이터.
  12. 제8항에 있어서,
    상기 박막 전계효과 트랜지스터(TFT)의 게이트 및 제1 소스/드레인 터미널은 전기적으로 연결된 단안정 오실레이터.
  13. 제7항에 있어서,
    상기 피트백 경로는
    상기 캐패시터의 제1 전극에 결합된 입력 및 타이밍 신호를 포함하는 출력을 갖는 인버터 로직
    을 포함하는 단안정 오실레이터.
  14. a) 전력 송신(power transmission)을 수신하고, 반복적인 메시지를 브로드캐스트(broadcast)하도록 구성된 안테나;
    b) 초기 신호를 제공하는 전력공급(power-up) 회로;
    c) 반복하는 타이밍 신호를 제공하도록 구성된 단안정 오실레이터;
    d) 상기 메시지를 제공하는 메모리 요소; 및
    e) 상기 타이밍 신호에 대응하여 상기 메시지를 브로드캐스트하도록 구성된 출력 회로
    를 포함하는 무선 시스템에서 반복적인 메시지를 브로드캐스트 하도록 구성된 회로.
  15. 제14항에 있어서,
    a) 하나 이상의 시프트 레지스터(들)(shift register(s)); 및
    b) 상기 하나 이상의 시프트 레지스터들에 클럭 신호(clock signal)를 제공하도록 구성된 클럭 생성기(clock generator)
    를 더 포함하는 반복적인 메시지를 브로드캐스트 하도록 구성된 회로.
  16. 제14항에 있어서,
    상기 단안정 오실레이터는
    a) 캐패시터;
    b) 상기 캐패시터의 제1 전극에 전류 및/또는 전압을 제공하는 저항 요소; 및
    c) 피드백 경로
    를 포함하고,
    상기 전류 및/또는 전압은 선정된 범위 내에서 임의로 떨어지는 값을 갖는 반복적인 메시지를 브로드캐스트 하도록 구성된 회로.
  17. 제16항에 있어서,
    상기 타이밍 신호의 간격은 상기 박막 전계효과 트랜지스터(TFT) 및 상기 캐패시터의 RC 시간 상수에 대응하는 회로.
  18. 제14항에 있어서,
    상기 반복적인 메시지는 반복적인 식별 메시지(identification message)
    를 포함하는 회로.
  19. 적어도 두 개의 무선 디바이스를 갖는 무선 시스템에 있어서,
    상기 각각의 무선 디바이스는
    a) 전력 송신을 수신하고 반복적인 메시지를 브로드캐스트하도록 구성된 안테나;
    b) 상기 안테나에 결합된 전력 변환 요소; 및
    c) 상기 반복적인 식별 메시지를 생성하도록 구성된 회로 - 상기 회로는 상기 반복적인 식별 메시지에서 랜덤 지연을 도입(introduce)하도록 구성된 적어도 하나의 박막 트랜지스터(Thin Film Transistor; TFT)를 포함함 -
    를 포함하는 무선 시스템.
  20. 제19항에 있어서,
    상기 회로는 진동하는(osillating) 신호를 생성하도록 구성된 단안정 오실레이터를 포함하고,
    상기 신호는 상기 박막 트랜지스터(TFT)의 특성 전기적 파라미터(characteristic electrical parameter)의 수치에 대응하는 간격(period)을 가지며,
    상기 값은 선정된 범위에서 임의로 떨어지는 무선 시스템.
  21. 제20항에 있어서,
    상기 특성 전기 파라미터는 상기 박막 트랜지스터(TFT)의 누설 전류, 온-전류(on-current), 또는 문턱 전압
    을 포함하는 무선 시스템.
  22. 제20항에 있어서,
    상기 값의 임의성은 상기 박막 트랜지스터(TFT)의 제조 공정에서의 하나 이상의 변수와 관련된 무선 시스템.
  23. 제19항에 있어서,
    상기 무선 시스템은 RFID 시스템을 포함하는 무선 시스템.
  24. 제19항에 있어서,
    상기 무선 장치는 RFID 태그를 포함하는 무선 시스템.
  25. a) 실질적으로 같은 아키텍쳐(architecture)를 갖는 복수의 무선 디바이스들의 브로드캐스트 지연에서의 타겟 변수 범위를 결정하는 단계 - 상기 타겟 변수 범위(target variation range)는 상기 같은 판독 영역(read field)에서 반복적인 메시지를 브로드캐스트할 때, 상기 무선 장치들 사이에서 브로드캐스트 충돌 주파수(broadcast collision frequency)를 줄이도록 구성됨 - ;
    b) 상기 무선 장치들의 상기 브로드캐스트 지연에서 랜덤 변수 범위(random variation range)를 결정하는 단계;
    c) 상기 타겟 변수 범위 및 상기 랜덤 변수 범위를 비교하는 단계; 및
    d) 상기 랜덤 변수 범위가 적어도 상기 타겟 변수 범위와 동일하면, 그 브로드캐스트 지연에서 상기 랜덤 변수 범위를 갖는 상기 무선 장치들을 제조하는 단계
    를 포함하는 내충돌(collision tolerant) 무선 시스템을 형성하는 방법.
  26. 제25항에 있어서,
    a) 상기 랜덤 변수 범위가 상기 타겟 변수 범위 보다 작을 때, 상기 제조 공정을 수정하여 상기 랜덤 변수 범위가 증가될 지를 결정하는 단계;
    b) 상기 랜덤 변수 범위가 증가될 수 있을 때, 상기 제조 공정을 수정하는 단계; 및
    c) 상기 수정된 제조 공정을 이용하여 상기 무선 장치를 제조하는 단계
    를 더 포함하는 무선 시스템을 형성하는 방법.
  27. 제26항에 있어서,
    상기 제조 공정을 수정하는 상기 단계는
    적어도 하나의 고정된 디자인 파라미터를 바꾸는 단계, 적어도 하나의 제조상의 변화(manufacturing change)를 수행하는 단계 또는 그들의 조합
    을 더 포함하는 무선 시스템을 형성하는 방법.
  28. 제26항에 있어서,
    상기 제조 공정은
    박막 트랜지스터(TFT)의 적어도 한 부분을 형성하는 단계
    를 포함하는 무선 시스템을 형성하는 방법.
  29. 제25항에 있어서,
    상기 무선 시스템은 RFID 시스템을 포함하는 무선 시스템을 형성하는 방법.
  30. 제25항에 있어서,
    상기 무선 장치는 RFID 태그를 포함하는 무선 시스템을 형성하는 방법.

KR1020117013348A 2008-11-26 2009-11-24 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성 KR101668503B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11818408P 2008-11-26 2008-11-26
US61/118,184 2008-11-26
PCT/US2009/065817 WO2010062921A1 (en) 2008-11-26 2009-11-24 Random delay generation for thin-film transistor based circuits

Publications (2)

Publication Number Publication Date
KR20110099244A true KR20110099244A (ko) 2011-09-07
KR101668503B1 KR101668503B1 (ko) 2016-10-28

Family

ID=42226017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013348A KR101668503B1 (ko) 2008-11-26 2009-11-24 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성

Country Status (6)

Country Link
US (3) US8810298B2 (ko)
EP (1) EP2351378B1 (ko)
KR (1) KR101668503B1 (ko)
CN (1) CN102224740B (ko)
TW (1) TWI545917B (ko)
WO (1) WO2010062921A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130107411A1 (en) * 2011-11-02 2013-05-02 Green Solution Technology Co., Ltd. Driving circuit with output protection and driving protection circuit applied to the same
JP6396653B2 (ja) * 2013-10-30 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US10447061B2 (en) 2014-01-16 2019-10-15 Mediatek Inc. Method for performing wireless charging control of an electronic device with aid of variant slot timing and simple response indicating acknowledgement, and associated apparatus
US9906063B2 (en) 2014-01-16 2018-02-27 Mediatek Inc. Method for performing wireless charging control of an electronic device with aid of random phase-delay packet, and associated apparatus
US10554070B2 (en) 2014-01-16 2020-02-04 Mediatek Inc. Method for performing wireless charging control of an electronic device with aid of simple response indicating acknowledgement, and associated apparatus
US9685815B2 (en) 2014-01-16 2017-06-20 Mediatek Inc. Method for performing wireless charging control with aid of admittance detection, and associated apparatus
US9362897B2 (en) * 2014-10-17 2016-06-07 Nuvoton Technology Corporation Method and apparatus for an integrated PN-junction oscillator
US10461885B2 (en) * 2015-03-18 2019-10-29 Sony Corporation Transmission apparatus, communication system, and transmission method
US10636955B2 (en) * 2016-05-20 2020-04-28 Arizona Board Of Regents On Behalf Of The University Of Arizona Terahertz transistor
TWI638315B (zh) * 2017-05-03 2018-10-11 九齊科技股份有限公司 射頻傳輸方法及其裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987006747A1 (en) * 1986-04-28 1987-11-05 American Telephone & Telegraph Company Personal memory card
US20030067424A1 (en) * 2001-10-10 2003-04-10 Hajime Akimoto Image display device
US20030117352A1 (en) * 2001-10-24 2003-06-26 Hajime Kimura Semiconductor device and driving method thereof
WO2005104372A1 (en) * 2004-04-26 2005-11-03 Koninklijke Philips Electronics, N.V. Threshold voltage adjustment in thin film transistors

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3562559A (en) * 1967-11-29 1971-02-09 Rca Corp P-mos multivibrator
JPS5227248A (en) * 1975-08-26 1977-03-01 Matsushita Electric Ind Co Ltd Monostable multivibrator
AU525251B2 (en) * 1978-06-02 1982-10-28 Amalgamated Wireless (Australasia) Limited Identification system
JPS5539457A (en) * 1978-09-14 1980-03-19 Matsushita Electric Ind Co Ltd Pulse generation circuit
DE3219682C2 (de) * 1982-05-21 1986-11-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Stellbarer Monoflop
JPS59223014A (ja) * 1983-05-31 1984-12-14 Tokai Daigaku Ｃｍｏｓ−ｎｏｒ回路を用いた単安定マルチバイブレ−タ
ES2008655T3 (es) 1987-07-31 1994-02-01 Texas Instruments Deutschland Gmbh Disposicion de transmision-respuesta (transpondedora).
US5119285A (en) * 1991-04-03 1992-06-02 Wayne State University Solid-state power transformer circuit
US5541604A (en) * 1993-09-03 1996-07-30 Texas Instruments Deutschland Gmbh Transponders, Interrogators, systems and methods for elimination of interrogator synchronization requirement
US5812065A (en) * 1995-08-14 1998-09-22 International Business Machines Corporation Modulation of the resonant frequency of a circuit using an energy field
US5912632A (en) * 1997-01-08 1999-06-15 International Business Machines Corporation Single chip RF tag oscillator circuit synchronized by base station modulation frequency
JPH10229362A (ja) * 1997-02-17 1998-08-25 Fujitsu Ltd 無線基地局装置
US6232878B1 (en) * 1999-05-20 2001-05-15 Checkpoint Systems, Inc. Resonant circuit detection, measurement and deactivation system employing a numerically controlled oscillator
ATE487998T1 (de) * 2000-05-08 2010-11-15 Checkpoint Systems Inc Radiofrequenzdetektions- und identifikationssystem
US6693541B2 (en) * 2001-07-19 2004-02-17 3M Innovative Properties Co RFID tag with bridge circuit assembly and methods of use
TWI290303B (en) * 2003-06-20 2007-11-21 Sunplus Technology Co Ltd RFID communication system and search method thereof
US7026882B2 (en) * 2003-09-19 2006-04-11 Stmicroelectronics Sa Time base circuit, oscillator based thereon, and communicating apparatus using said oscillator
US7176797B2 (en) * 2003-10-31 2007-02-13 Li-Cheng Richard Zai Method and system of using active RFID tags to provide a reliable and secure RFID system
US7078937B2 (en) * 2003-12-17 2006-07-18 3M Innovative Properties Company Logic circuitry powered by partially rectified ac waveform
CN1922727B (zh) * 2004-02-20 2011-12-21 株式会社半导体能源研究所 半导体器件及ic卡、ic标签、rfid、转发器、票据、证券、护照、电子装置、包和外衣的制造方法
US7152804B1 (en) * 2004-03-15 2006-12-26 Kovlo, Inc. MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US20060017659A1 (en) * 2004-04-28 2006-01-26 Matsushita Electric Industrial Co., Ltd. Electronic paper display system
US7286053B1 (en) * 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
US7956725B2 (en) * 2004-09-24 2011-06-07 Intel Corporation RFID tag with accelerometer
IL166292A (en) * 2005-01-13 2009-11-18 Nexense Ltd Method and apparatus for high-precision measurement of frequency
US8461628B2 (en) 2005-03-18 2013-06-11 Kovio, Inc. MOS transistor with laser-patterned metal gate, and method for making the same
US20060214772A1 (en) * 2005-03-24 2006-09-28 Beedar Technology Inc. Anti-Collision Scheme for Active and Passive RFID Tag System
US20070126556A1 (en) * 2005-12-07 2007-06-07 Kovio, Inc. Printed radio frequency identification (RFID) tag using tags-talk-first (TTF) protocol
US8095104B2 (en) * 2006-06-30 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
EP1873959A3 (en) * 2006-06-30 2012-07-25 Semiconductor Energy Laboratory Co., Ltd. Clock synchronization circuit and semiconductor device provided therewith
US7742351B2 (en) * 2006-06-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1987006747A1 (en) * 1986-04-28 1987-11-05 American Telephone & Telegraph Company Personal memory card
US20030067424A1 (en) * 2001-10-10 2003-04-10 Hajime Akimoto Image display device
US20030117352A1 (en) * 2001-10-24 2003-06-26 Hajime Kimura Semiconductor device and driving method thereof
WO2005104372A1 (en) * 2004-04-26 2005-11-03 Koninklijke Philips Electronics, N.V. Threshold voltage adjustment in thin film transistors

Also Published As

Publication number Publication date
WO2010062921A1 (en) 2010-06-03
EP2351378A1 (en) 2011-08-03
US20100295661A1 (en) 2010-11-25
CN102224740B (zh) 2015-02-11
KR101668503B1 (ko) 2016-10-28
TW201031118A (en) 2010-08-16
CN102224740A (zh) 2011-10-19
EP2351378A4 (en) 2015-12-09
TWI545917B (zh) 2016-08-11
US20180205400A1 (en) 2018-07-19
EP2351378B1 (en) 2020-08-19
US8810298B2 (en) 2014-08-19
US20140323035A1 (en) 2014-10-30
US9985664B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR101668503B1 (ko) 박막 트랜지스터에 기반한 회로에 대한 랜덤 지연 생성
JP5085098B2 (ja) プロセス変動に耐性を有するダイオード、同ダイオードを有するスタンダードセル、同ダイオードを含むタグ及びセンサ、並びに同ダイオードを製造する方法
CN101097612B (zh) 半导体器件和具有这种半导体器件的电子设备
CN101202472B (zh) 整流电路、电源电路以及半导体装置
CN101084616B (zh) 无线芯片
KR101802692B1 (ko) 강유전체 커패시터-계 메모리 기기
CN110036443B (zh) 神经元电路、信号传输系统以及开关电路
Viola et al. A 13.56 MHz rectifier based on fully inkjet printed organic diodes
CN106575575A (zh) 使用脉冲电磁辐射来处理薄膜有机铁电材料
US20110181345A1 (en) Phase transition devices and smart capacitive devices
AU2005313714A1 (en) Organic field effect transistor gate
WO2007018162A1 (en) Semiconductor device and wireless communication system
KR20080036168A (ko) 반도체장치 및 무선 통신 시스템
US7978787B2 (en) Semiconductor device
US20080158030A1 (en) A/d converter, semiconductor device using a/d converter, and sensor device
US8891264B1 (en) Series circuits and devices
KR20190046422A (ko) 돌출형 초전센서, 전력설비 상태감시 장치 및 돌출형 초전센서 3d 프린팅 방법
US7948291B2 (en) Logic circuit
CN107293561B (zh) 同时制作pmos管和nmos管的方法、cmos及其制作方法、振荡器
Zipperer Roll-to-roll printed electronics
CA2606980A1 (en) Methods for manufacturing rfid tags and structures formed therefrom
Krumm Printed electronics-from vision to first products
US20160174384A1 (en) Printed electronic components on universally patterned substrate for integrated printed electronics

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 4