KR20110098754A - 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소 - Google Patents

결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소 Download PDF

Info

Publication number
KR20110098754A
KR20110098754A KR1020117014545A KR20117014545A KR20110098754A KR 20110098754 A KR20110098754 A KR 20110098754A KR 1020117014545 A KR1020117014545 A KR 1020117014545A KR 20117014545 A KR20117014545 A KR 20117014545A KR 20110098754 A KR20110098754 A KR 20110098754A
Authority
KR
South Korea
Prior art keywords
signal
signals
peak
distortion
input
Prior art date
Application number
KR1020117014545A
Other languages
English (en)
Other versions
KR101573564B1 (ko
Inventor
브래들리 존 모리스
아더 토마스 제랄드 풀러
Original Assignee
노오텔 네트웍스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노오텔 네트웍스 리미티드 filed Critical 노오텔 네트웍스 리미티드
Publication of KR20110098754A publication Critical patent/KR20110098754A/ko
Application granted granted Critical
Publication of KR101573564B1 publication Critical patent/KR101573564B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2614Peak power aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 신호의 결합을 나타내는 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용하여 2 이상의 입력 신호와 관련된 전력 레벨을 감소하는 기술을 제공한다.

Description

결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소{REDUCING POWER LEVELS ASSOCIATED WITH TWO OR MORE SIGNALS USING PEAK REDUCTION DISTORTION THAT IS DERIVED FROM A COMBINED SIGNAL}
본 발명은 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨의 감소에 관한 것이다.
원하는 통신 매체를 통해 송신되는 신호의 전력을 증가시키기 위하여 전력 증폭기가 통신 시스템에 사용된다. 일반적으로, 증폭과 관련된 왜곡을 비교적 낮게 유지하는 것이 바람직하며 왜곡의 공통 원인은 클리핑(clipping)된다. 입력 신호의 피크가 원하는 이득을 갖는 대응하는 출력 신호를 생성할 수 없는 임계치를 초과하면 증폭기의 출력 신호를 클리핑한다. 입력 신호를 충실하게 트랙킹하는 출력 신호 대신에, 출력 신호가 클리핑이 발생하는 포인트에서 증폭기의 최대 능력의 레벨로 효율적으로 억압되거나 클리핑된다. 클리핑이 발생하면, 출력 신호는 제어할 수 없는 방식으로 왜곡되어 신호 피크에 의해 나타내어진 정보 손실을 초래하고 송신 스펙트럼에 원하지 않는 노이즈를 초래할 수 있다.
전력 증폭기 및 주변 회로는 일반적으로 클리핑을 염두에 두고 설계되어 있다. 특히, 전력 증폭기는, 전부는 아니지만, 대부분 가능한 신호를 클리핑하는 것을 피하도록 설계된다. 따라서, 종종 전력 증폭기가 이러한 피크가 드물게 발생하더라도 주어진 신호의 더 높은 피크를 처리하도록 설계되어야 한다. 신호 피크가 증가할수록, 증폭기는 커져야 한다. 증폭기의 크기가 증가하면 일반적으로 증폭기의 비용을 증가시킬 뿐 만 아니라 증폭기 효율을 감소시켜, 고정 및 휴대 통신 시스템에 대한 더 큰 전력 소비 및 더 짧은 배터리 수명을 초래한다.
PAPR(Peak-to-average power ratio)는 증폭기 효율에 영향을 주고, 특히, 주어진 입력 신호를 증폭하여 증폭된 출력 신호를 제공할 때, 전력 증폭기에 의해 공급되는 평균 전력에 대한 순간적인 피크 전력의 측정치이다. 더 효율적인 증폭기는 덜 효율적인 증폭기보다 주어진 신호를 특정 레벨로 증폭시키는데 더 적은 에너지를 필요로 한다. 증폭기의 효율이 증가함에 따라, 신호를 증폭하는데 필요한 에너지량이 감소하고, 따라서, 기지국 및 이동 애플리케이션에 모두 유리하게 통신 시스템에 필요한 동작 전력을 감소시킨다. 일반적으로, 더 낮은 PAPR은 더 높은 증폭기 효율을 가능하게 하지만, 더 높은 PAPR은 낮은 증폭기 효율을 초래한다. 따라서, 설계자는 더 낮은 PAPR을 초래하는 더 효율적인 통신 시스템을 만들기 위하여 끊임없이 노력하여 왔다.
통신 시스템을 위한 PAPR은 일반적으로 증폭기에 의해 증폭된 입력 신호의 함수이다. 입력 신호의 피크 및 평균 진폭은 입력 신호를 증폭하면서 전력 증폭기에 의해 제공되는 순간적인 피크 및 평균 전력에 상관한다. 이처럼, 전체 평균 진폭에 대하여 진폭에 있어서 비교적 높은 순간 피크를 갖는 입력 신호는 높은 PAPR 신호로 간주되는 반면, 전체 평균 진폭에 대하여 진폭에 있어서 비교적 낮은 순간 피크를 갖는 입력 신호는 낮은 PAPR 신호로 간주된다. 입력 신호의 피크 및 평균 진폭은 종종 입력 신호가 변조되는 방법의 함수이다.
현대 통신 시스템에서 채용되는 일반적인 변조 방식은 직교 주파수 분할 다중 액세스(OFDMA)를 포함하는 주파수 분할 다중 액세스(FDMA), 코드 분할 다중 액세스(CDMA) 및 시간 분할 다중 액세스(TDMA) 방식을 포함한다. 3GPP(Third Generation Partnership Project) LTE(Long Term Evolution) 표준 및 WiMAX (World wide Interoperability for Microwave Access) 표준 등의 OFDMA 시스템은 다수의 독립적으로 변조되는 서브캐리어를 채용하여 높은 PAPR을 초래할 수 있다. UMTS(Universal Mobile Telecommunications Systems) 등의 CDMA 시스템은 확산 스펙트럼 변조를 채용하고 OFDMA 시스템과 유사하게 높은 PAPR을 갖는 것으로 간주된다. GSM(Global System for Mobile Communications) 등의 TDMA 시스템은 일정한 전력 엔벨로프(envelope)를 채용하고 매우 낮은 PAPR을 갖는다. EDGE(Enhanced Data Rates for GSM Evolution)은 일정하지 않은 엔벨로프이며 일반적으로 PAPR에 대하여 GSM 및 CDMA 또는 OFDMA 시스템 사이에 놓인다. 비교적 높은 PAPR을 갖는 시스템에 대하여, 관련 PAPR을 감소시키기 위하여 증폭하기 전에 변조된 입력 신호의 피크 진폭을 감소시켜 결과적으로 전력 증폭기의 효율을 증가시킬 수 있는 기술이 채용되어 왔다.
예시적인 PAPR 감소 기술은, 단일 변조 방식에 따라서만 변조되는 주어진 입력 신호를 의도적으로 왜곡하여 주어진 임계치를 초과하는 피크를 효과적으로 감소시키는 것을 포함한다. 증폭 전에, 주어진 임계치를 초과하는 입력 신호의 피크가 제거되거나 클리핑되어 클리핑된 신호를 형성한다. 클리핑된 신호는 입력 신호로부터 감산되어 왜곡 신호를 형성하고, 왜곡 신호는 후속하여 처리되고 입력 신호 전체에 적용되어 피크 감소를 초래한다. 입력 신호에 감쇄된 왜곡 신호를 적용하면, 주어진 임계치를 초과하는 피크를 효과적으로 감소시킬 수 있다. 이 PAPR 감소 기술 및 다른 PAPR 감소 기술은 단일 변조 방식에 따라서만 변조되는 신호에 적용될 때 비교적 성공적인 것으로 증명되었다.
현대 통신 시스템에서, 좀 더 효율적으로 송신 리소스를 사용하고 송신 전력 레벨을 감소시키는 다이버시티(diversity) 기술이 채용된다. 다이버시티 기술은 일반적으로 동일 또는 상이한 데이터가 동시에 송신될 수 있는 다수의 안테나를 채용한다. 2 이상의 신호가 동시에 송신되면, 신호가 효율적으로 결합될 수 있다. 결합된 신호와 관련된 PAPR이 크게 증가하여 증폭기 효율을 감소시킬 수 있다. 흥미롭게도, 개별적으로 피크 전력 감소된 신호의 결합은 종종, 개별적으로 피크 전력 감소된 신호들 중 어느 하나와 관련된 것보다 현저히 높은 PAPR과 관련된다. 이처럼, 각각의 신호가 결합되기 전에 PAPR 감소 기술이 개별적으로 신호의 각각에 적용되더라도, 결합된 입력 신호는 여전히 바람직하지 않은 PAPR을 갖는다.
따라서, 결합된 신호와 관련된 PAPR을 감소시키는 효율적이고 효과적인 기술이 필요하다.
발명의 개요
본 발명은 입력 신호의 하나 이상의 결합을 나타내는 결합된 신호로부터 도출된 피크 감소 왜곡을 이용하여 2 이상의 입력 신호와 관련된 전력 레벨을 감소시키는 기술을 제공한다. 초기에, 입력 신호는 결합되어 결합된 신호를 형성하고, 결합된 신호에 기초하여, 피크 감소 왜곡이 생성된다. 피크 감소 왜곡은 결합된 신호의 전체에 적용되면 결합된 신호의 과잉 부분들이 감소하도록 구성될 수 있다. 결합된 신호에 직접 피크 감소 왜곡을 적용하지 않고, 피크 감소 왜곡이 입력 신호의 각각에 적용되어 미리 조절된 신호(preconditioned signal)를 제공한다. 이처럼, 결합된 신호의 과잉 부분들에 대응하는 미리 조절된 신호의 각각의 부분들은 과잉 부분들이 소망의 임계치를 초과하는 범위에 관련된 양만큼 감소된다.
스플리팅 회로(splitting circuitry)는 미리 조절된 신호를 수신하고 미리 조절된 신호에 기초하여 다수의 스플리트 신호(split signal)를 생성하도록 구성된다. 각각의 스플리트 신호는 미리 조절된 신호의 각각의 함수이며, 미리 조절된 신호 모두의 컴포넌트를 가질 수 있다. 결합된 신호로부터 도출된 피크 감소 왜곡을 입력 신호의 각각에 적용하면 스플리트 신호의 각각이 비교적 낮은 PAPR에 관련되도록 야기한다는 것을 유의한다. 각각의 스플리트 신호는 무선 주파수(RF)로 업컨버팅(up-convert)되고 대응하는 병렬 증폭 경로를 따라 전력 증폭기에 의해 증폭되어 같은 수의 증폭 RF 신호를 제공한다. 스플리트 신호는 비교적 낮은 총 피크 전력과 관련되고, 이처럼, 대응하는 업컨버팅된 신호는 또한 비교적 낮은 총 피크 전력과 관련된다는 것을 유의한다. 업컨버팅된 신호의 비교적 낮은 총 피크 전력을 고려하면, 시스템을 위해 필요한 전체 전력 증폭은 그에 상응하여 낮다. 병렬 경로에서의 증폭기의 결합은, 비교적 낮은 피크 전력 증폭 요건의 이점을 취하고 비교적 효율적 방식으로 동작하도록 사이징되고 구성될 수 있다.
증폭된 RF 신호는, 미리 조절된 입력 신호의 각각에 직접 대응하고 미리 조절된 입력 신호의 업컨버팅되고 증폭된 버전을 나타내는 RF 출력 신호를 생성하는 결합 회로에 제공된다. 스플리팅 회로 및 결합 회로는 상보 신호 처리 기능을 제공하여 증폭된 RF 신호로부터 RF 출력 신호를 생성하는데 사용되는 결합 기능에 대해 상보적인 스플리팅 기능을 이용하여 미리 조절된 신호로부터 스플리트 신호를 생성하도록 한다. 그리고 나서, RF 출력 신호는 송신을 위해 안테나에 제공된다.
본 기술분야의 당업자는, 첨부하는 도면들과 함께 이하의 상세한 설명을 읽은 후에, 본 발명의 범주를 이해할 것이며, 추가적인 양태들을 실현할 것이다.
본 명세서의 일부에 포함되어 일부를 형성하는 첨부하는 도면들은 본 발명의 다양한 형태를 예시하며, 설명과 함께 본 발명의 원리를 설명하도록 기능한다.
도 1은 본 발명의 일 실시예에 따른 통신 시스템에 대한 송신 회로의 블록도.
도 2a 및 2b는 본 발명의 일 실시예에 따른 피크 감소 왜곡의 적용을 나타내는 도면.
도 3은 본 발명의 일 실시예에 따른 피크 전력 감소 회로의 블록도.
도 4는 피크 임계치를 초과하는 피크를 갖는 결합된 신호에 대한 예시적인 스케일링 인자(scaling factor)를 나타내는 도면.
도 5는 다양한 신호에 대한 PAPR을 나타내는 도면.
이하에 개시된 실시예들은, 당업자가 본 발명을 실행하도록 하고 본 발명의 실행하는 최선의 모드를 설명하는데 필요한 정보를 나타낸다. 첨부된 도면을 고려하여 이하의 설명을 읽으면, 당업자는 본 발명의 개념을 이해할 것이며 본원에서 구체적으로 언급되지 않은 개념의 응용을 인지할 것이다. 이들 개념 및 응용은 본 개시내용 및 첨부하는 특허청구범위의 범위 내에 있다는 것이 이해되어야 한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 통신 디바이스(10)에 대한 송신 경로가 도시된다. 적절한 베이스밴드 회로(12) 및 변조 기능(14)이 제공되는 예를 가정하면, 베이스밴드 회로(12)는 송신될 데이터를 변조 기능(14)에 제공한다. 변조 기능(14)은 원하는 변조 방식에 따라 데이터를 변조하고 다이버시티 방식에 따라 2 이상의 변조된 신호를 생성할 수 있고, 임의의 주어진 시간에서 상이한 신호의 내용은 다이버시티 성질에 의존하여 동일하거나 다를 수 있다. 예를 들어, 상이한 데이터가 동시에 상이한 입력 신호에 맵핑되거나 동일한 데이터가 동시에 상이한 신호에 맵핑될 수 있다. 임의의 수의 입력 신호가 사용될 수 있지만, 이하의 설명은, I1 및 I2로서 지칭되는 2개의 입력 신호를 사용하여 본 발명의 다양한 실시예를 설명한다. 임의의 유형의 변조 방식이 제공될 수 있지만, 설명의 목적으로, 변조 기능(14)이 OFDM 기반 LTE 신호를 제공하고 입력 신호 I1 및 I2가 OFDM 신호인 것으로 가정한다. 동일하거나 상이한 변조 방식의 추가적인 입력 신호 Ix가 베이스밴드 회로(12)에 의해 임의의 주어진 시간에 제공되어 본 발명의 개념에 따라 처리될 수 있다.
일반적으로, 본 발명은 입력 신호 I1 및 I2의 하나 이상의 결합을 나타내는 결합된 신호 IC로부터 도출된 피크 감소 왜곡을 이용하여 2 이상의 입력 신호 I1 및 I2와 관련된 전력 레벨을 감소시키는 기술을 제공한다. 입력 신호 I1 및 I2는 입력 결합 함수 fic(x)에 따라 결합되어 피크 전력 감소(PPR) 회로(16)에 의해 결합된 신호 IC를 생성한다. 도시된 실시예에서, 입력 신호 I1 및 I2는 입력 신호 I1 및 I2를 단순히 합함으로써 PPR 회로(16)에 의해 결합되지만, 입력 결합 함수 fic(x)에 따라 결합되는 동안 입력 신호 I1 및 I2 중의 어느 하나 또는 모두에 대하여 독립적으로 가중치가 부여되고, 위상이 시프트되고, 또한 그것들이 조합될 수 있다. 예를 들어, 입력 신호 I1 및 I2 중의 하나 또는 모두의 위상이 원하는 양만큼 시프트하면서 적절한 가중 인자를 이용하여 상이한 입력 신호 I1 및 I2에 가중치가 상이하게 부여될 수 있다.
결합된 신호 IC에 기초하여, 피크 감소 왜곡이 생성된다. 피크 감소 왜곡은, 결합된 신호 IC의 전체에 적용되면, 결합된 신호 IC의 전체에 걸쳐서 과잉 부분들이 감소하도록 구성된다. 결합된 신호 IC에 직접 피크 감소 왜곡을 적용하는 대신, 피크 감소 왜곡이 입력 신호 I1 및 I2의 각각에 적용되어 대응하는 미리 조절된 신호 I1' 및 I2'를 제공한다. 결합된 신호 Ic 내의 과잉 부분들에 대응하는 미리 조절된 신호 I1' 및 I2'의 각각의 부분들은 과잉 부분들이 원하는 피크 임계치 PTH를 초과하는 범위와 직접 관련되는 양만큼 감소된다. 도 2a 및 2b는 본 발명의 일 실시예에 따른 개념을 나타낸다. 감소 범위는 정확한 것은 아니며 원하는 방식으로 스케일될 수 있다.
특히, 도 2a를 참조하면, 입력 신호 I1 및 I2에 대한 전력 레벨은 입력 신호 I1 및 I2를 합함으로써 형성된 결합된 신호 IC에 대한 전력 레벨과 관련하여 도시된다. 신호의 각각에 대한 전력 레벨은 피크 임계치 PTH가 약 5.4가 되도록 정규화된다. 피크 임계치(PTH)를 초과하는 결합된 신호(IC)의 3개의 부분들은 굵게 하이라이트되어 있고 과잉 부분들로서 간주된다. 더 상세히 기재된 바와 같이, 입력 신호 I1 및 I2에 적용될 피크 감소 왜곡은 결합된 신호 IC에서 나타나는 과잉 부분들에 기초하여 생성될 수 있다. 일단 생성되면, 피크 감소 왜곡이 입력 신호 I1 및 I2 모두에 적용되어 미리 조절된 신호 I1' 및 I2'를 형성한다.
도 2b에 도시된 바와 같이, 결합된 신호 IC 내의 과잉 부분들에 대응하는 미리 조절된 신호 I1' 및 I2'의 각각의 부분들은 결합된 신호 IC 내의 과잉 부분들이 피크 임계치 PTH를 초과하는 범위와 직접 관련된 양만큼 감소된다. 피크 감소 왜곡의 적용을 고려하여 감소된 미리 조절된 신호 I1' 및 I2'의 부분들은 굵게 하이라이트되어 있다. 이 감소의 범위 및 성질은 일반적으로 결합된 신호 IC의 과잉 부분들이 피크 임계치 PTH를 초과하는 범위에 대응하지만, 이러한 감소는 설명된 것처럼 정밀하게 과잉 부분들을 트랙킹할 필요는 없다. 예를 들어, 이전 신호 처리의 결과로서 피크 감소 왜곡에 달리 나타날 수 있는 고주파수 컴포넌트를 감소시키거나 제거하기 위하여 피크 감소 왜곡을 생성하는 프로세스 동안 필터링이 사용될 수 있다. 이러한 감소는 미리 조절된 신호 I1' 및 I2' 내에서, 특히, 감소된 미리 조절된 신호 I1' 및 I2'의 부분들의 경계들에서 또는 그 부근에서의 더 거친 천이(harder transition)를 부드럽게할 수 있다.
피크 감소 왜곡의 적용에 의해 감소되는 입력 신호 I1 및 I2의 부분들은 반드시 입력 신호 I1 및 I2 내의 특정 임계치를 초과하는 임의의 부분들 또는 그 내의 피크로 고정되는 것은 아니다. 감소된 미리 조절된 신호 I1' 및 I2'의 부분들에 대한 감소량은 결합된 신호 IC의 대응하는 부분들이 피크 임계치 PTH를 초과하는 범위에 대하여 비례하거나 스케일될 수 있다. 본질적으로, 결합된 신호 IC로부터 도출된 피크 감소 왜곡의 적용은 입력 신호 I1 및 I2에 대하여 미리 조절된 신호 I1' 및 I2'와 관련된 결합된 피크 전력을 감소시킨다. 결합된 피크 파워의 감소는 미리 조절된 신호 I1' 및 I2'와 관련된 총 피크 전력을 감소시키고, 이하에서 알 수 있는 바와 같이, 통신 디바이스(10)의 증폭 요건을 감소시킨다.
도 1로 되돌아가면, PPR 회로(16)가 미리 조절된 신호 I1' 및 I2'를 생성하면, 스플리팅 회로(18)는 미리 조절된 신호 I1' 및 I2'에 기초하여 다수의 스플리트 신호 A, B 및 C를 생성하도록 구성된다. 3개의 스플리트 신호가 설명되지만, 임의의 수가 사용될 수 있고, 일반적으로 송신 경로에서 제공되는 업컨버전 및 증폭 경로의 수에 대응한다. 각각의 스플리트 신호 A, B 및 C는 미리 조절된 신호 I1' 및 I2'의 각각의 함수이고, 미리 조절된 신호 I1' 및 I2' 모두의 컴포넌트를 가질 수 있다. 스플리트 신호 A, B, C는 다음과 같이 표현될 수 있다.
Figure pct00001
Figure pct00002
Figure pct00003
이고,
여기서, fs1(x), fs2(x) 및 fs3(x)은 스플리팅 함수이며, 동일하거나 상이한 함수일 수 있다.
이 예에서, 스플리팅 함수(18)는 미리 조절된 신호 I1' 및 I2'가 생성되는 방법에 기초하여 스플리트 신호 A, B 및 C를 생성한다. 공지의 방법에서, 입력 신호 I1 및 I2가 결합되는 성질은 미리 조절된 신호 I1' 및 I2'에서 나타나는 과잉 피크를 포함하는 피크의 위치 및 범위에 영향을 준다. 스플리팅 함수 fsn(x)는 미리 조절된 신호 I1' 및 I2'가 결합되는 방식을 고려하여 스플리트 신호 A, B 및 C가 비교적 낮은 총 피크 전력과 관련되는 피크 감소 신호가 되도록 바람직하게 구성된다. 각각의 스플리트 신호 A, B 및 C는 대응하는 RF 업컨버전 회로(20)(A, B 및 C)에 의해 RF로 업컨버팅되어 업컨버팅된 신호 ARF, BRF 및 CRF를 제공한다. 업컨버팅된 신호 ARF, BRF 및 CRF는 병렬 증폭 경로를 따라 대응하는 전력 증폭기(22)(A, B 및 C)에 의해 증폭되어 동일한 수의 증폭된 RF 신호 ga·ARF, gb·BRF, gc·CRF를 제공하고, 여기서, 전력 증폭기(22)(A, B 및 C)는 각각의 이득 ga, gb 및 gc을 제공하도록 설계된다. 이들 이득 ga, gb 및 gc은 후술하는 결합 회로(24)를 고려하여 송신에 요구되는 필요한 증폭을 제공하도록 의도된다. 스플리트 신호 A, B 및 C와 관련된 비교적 낮은 총 피크 전력 및 대응하는 업컨버팅된 신호 ARF, BRF 및 CRF가 주어지면, 전체 전력 증폭 요건이 감소하고 따라서, 전력 증폭기(22)(A, B 및 C)의 결합은 감소된 전력 증폭 요건의 이점을 취하고 기존의 시스템에 비하여 매우 효율적인 방식으로 동작하도록 설계될 수 있다.
표시된 바와 같이, 증폭 RF 신호 ga·ARF, gb·BRF, 및 gc·CRF는 결합 회로(24)에 의해 처리되어 미리 조절된 신호 I1' 및 I2'의 각각에 직접 대응하고 일반적으로 미리 조절된 신호 I1' 및 I2'의 업컨버팅되고 증폭된 버전을 나타내는 RF 출력 신호 O1 및 O2를 생성한다. RF 출력 신호 O1 및 O2는 증폭 RF 신호 ga·ARF, gb·BRF, gc·CRF의 함수이며 다음과 같이 표현될 수 있다.
Figure pct00004
Figure pct00005
여기서, 결합 함수(fc1 및 fc2)는 동일하거나 다를 수 있지만 실질적으로 스플리팅 함수(fs1, fs2 및 fs3)에 상보적이다.
표시된 바와 같이, 스플리팅 회로(18) 및 결합 회로(24)는 관련 신호 처리 기능을 제공하고, 스플리트 신호 A, B 및 C는, 증폭 RF 신호 ga·ARF, gb·BRF 및 gc·CRF로부터 RF 출력 신호 O1 및 O2를 생성하는데 사용되는 결합 함수 fcn(x)에 실질적으로 상보적인 스플리팅 함수 fsn(x)를 사용하여 미리 조절된 신호 I1' 및 I2'로부터 생성된다. 스플리팅 함수 fsn(x)는 PPR 회로(16)에 의해 제공되는 입력 결합 함수 fic(x)에 관련될 수 있으며, 스플리팅 함수 fsn(x), 결합 함수 fcn(x) 및 입력 결합 함수 fic(x)의 각각은 모두 상호연관된다.
전력 증폭기(22)(A, B 및 C)에 의해 제공되는 이득 ga, gb 및 gc은 결합 회로(24)에 의해 제공될 신호의 수에 있어서 임의의 감소를 고려할 수 있다는 것을 유의한다. 이 예에서, 3개의 증폭된 RF 신호(ga·ARF, gb·BRF 및 gc·CRF)는 2개의 출력 신호(O1 및 O2)로 결합된다. 이득(ga, gb, gc)은 스플리팅 회로(18) 및 결합 회로(24)에 의해 각각 제공되는 스플리팅 함수(fs1(x) 및 결합 함수(fc1(x))에 의존하여 동일하거나 상이할 수 있다. RF 출력 신호(O1 및 O2)는 송신을 위해 해당 안테나(26)로 제공된다. 특히, RF 출력 신호(O1 및 O2)의 각각은 송신을 위해 하나 이상의 해당 안테나(26)에 제공될 수 있다.
스플리팅 회로(18) 또는 다른 관련 회로는 업컨버전 및 증폭 경로를 따라 주입되는 임의의 비선형 처리 특성을 대처하기 위하여 스플리트 신호 A, B 및 C를 미리 왜곡하는 전치 왜곡(pre-distortion) 기술을 채용할 수 있다. 출력 신호 O1 및 O2는 스플리팅 회로(18)에 피드백되어 비선형 처리 특성을 식별하고 처리하는데 사용될 수 있다. 병렬 증폭 회로 및 관련 처리에 관련된 추가적인 정보에 대하여, 본 명세서에 참조로서 포함되는 ,2008년 3월 28일에 출원된, 발명의 명칭이 AMPLIFIER PRE-DISTORTION SYSTEMS AND METHODS인 공통 허여된 미국 특허 출원 번호 제12/058,027를 참조한다.
도 3을 참조하면, 일 실시예에 따른 예시적인 PPR 회로(16)의 기능 블록도가 제공된다. 이 실시예는 특정 프로세스를 이용하여 결합된 신호 IC로부터 도출된 피크 감소 왜곡을 이용하여 2개의 입력 신호 I1 및 I2의 피크 전력을 감소시킨다. 본 발명은 이 예에 한정되는 것은 아니며, 당업자는 결합된 신호 IC에 기초하여 피크 감소 왜곡을 생성하는 다른 기술을 인식할 것임을 유의한다.
초기에, 입력 신호 I1 및 I2는 입력 결합 함수 fic(x)에 따라 결합되어, 결합 프로세스(28)에 의해 결합된 신호 IC를 형성한다. 입력 결합 함수 fic(x)가 입력 신호 I1 및 I2 중의 임의의 것 또는 모두에 가중치 인자 또는 위상 시프트를 사용할 수 있지만, 이 예에서는 입력 신호가 가중치 또는 위상 시프트의 적용 없이 가산되는 것으로 가정한다. 그러하듯이,
Figure pct00006
이다. 결합된 신호 IC
Figure pct00007
Figure pct00008
와 같은 입력 신호 I1 및 I2의 단일 결합 또는 다수의 결합을 나타낼 수 있음을 유의한다. 결합 프로세스(28)의 출력은 결합된 신호 IC를 나타내는 하나 이상의 신호로서 스케일링 인자 생성 함수(30)에 제공된다.
결합된 신호 IC는 결합된 신호 IC의 피크가 주어진 피크 임계치 PTH를 초과하는 양과 관련하여 스케일링 인자 SF를 생성하기 위하여 스케일링 인자 생성 함수(30)에 의해 사용된다. 피크 임계치 PTH를 초과하는 결합된 신호 IC의 부분들에 대하여, 스케일링 인자 SF는, 결합된 신호 IC가 피크 임계치 PTH를 초과하는 범위와 관련하여 입력 신호 I1 및 I2의 대응하는 부분들을 감소시키는데 필수적으로 사용될 수 있다. 피크 임계치 PTH를 초과하지 않는 결합된 신호 IC의 부분들에 대한 스케일링 인자 SF는 상대적으로 고정될 수 있으며, 이 예에서, 1(unity)(SF=1)이다. 예시적인 스케일링 인자 SF는 결합된 신호 IC 내의 신호 피크에 관련하여 도 4에 그래픽으로 도시된다. 이 피크는 약 시간 t=0.5와 3.5 사이에서는 (4의) 피크 임계치 PTH를 초과하고, 약 시간 t=0.5 이전과 약 시간 t=3.5 이후에는 피크 임계치 PTH보다 작다. 시간 t=0, 1, 2, 3, 4에 대하여 스케일링 인자 SF(t)가 결정되고 다음과 같이 계산된다.
Figure pct00009
이면,
Figure pct00010
; 및
Figure pct00011
이면,
Figure pct00012
,
여기서, IC (t)는 시간(t)에서 결합된 신호 IC의 크기이다.
도 4의 예에 대하여, 시간(t=0, 1, 2, 3, 4)에 대하여 스케일링 인자 SF(t)는 다음과 같다.
Figure pct00013
Figure pct00014
Figure pct00015
이들 스케일링 인자 SF는 시간 정렬 방식으로 다음과 같이 입력 신호 I1 및 I2의 각각에 효율적으로 적용될 수 있고, 스케일링 인자 SF(t)는 시간 t에서 입력 신호 I1 및 I2의 각각에 적용된다. 지연 함수가 도시되어 있지 않지만, PPR 회로(16)에 의해 제공되는 신호 처리가 시간 정렬 방식으로 제공되도록 보장하는 것이 바람직하다. 입력 신호 I1에 대하여, 스케일링 인자 SF는 승산 함수(32)를 통해 시간 정렬 방식으로 입력 신호 I1에 적용되어 스케일링된 신호 S1를 제공하고, 여기서, S1=I1·SF이다. 또한, 스케일링 인자 SF는 결합된 신호 IC의 해당 부분들이 피크 임계치 PTH를 초과하는 범위에 비례하거나 동일할 필요는 없다.
피크 임계치 PTH를 초과하는 결합된 신호 IC 내의 부분들에 대응하는 스케일링된 신호 S1의 부분들은 대응하는 스케일링 인자 SF와 관련하여 감소할 것이다. 이 예에서, 피크 임계치 PTH를 초과하지 않는 결합된 신호 IC 내의 부분들에 대응하는 스케일링된 신호 S1의 부분들은 대부분 영향을 받지 않는다. 당업자는 피크 임계치 PTH를 초과하는 결합된 신호 IC의 부분들 및 피크 임계치 PTH를 초과하지 않는 결합된 신호 IC의 부분들에 대응하는 입력 신호 I1의 부분들 사이의 천이를 효과적으로 매끄럽게 하기 위하여 과도적인 스케일링(transitional scaling)이 적용될 수 있음을 이해할 것이다. 또한, 스케일링 인자는 입력 신호 I1 및 I2의 단일 결합 또는 입력 신호 I1 및 I2의 다수의 결합으로부터 생성될 수 있다. 예를 들어, 중간 스케일링 인자는 다수의 결합의 각각에 대하여 생성될 수 있고, 중간 스케일링 인자는 승산 등을 통해 결합되어 전체 스케일링 인자 SF를 형성할 수 있고, 이 전체 스케일링 인자 SF는 승산 함수(32)를 통해 시간 정렬 방식으로 입력 신호 I1에 적용되어 스케일링된 신호 S1를 제공한다. 결합된 입력 신호 IC가 다수의 신호를 포함하면, 다수 신호의 각각은 동일하거나 또는 상이한 피크 임계치와 관련될 수 있다.
일단 생성되면, 스케일링된 신호 S1는 합산 함수(34)에서 시간 정렬 방식으로 입력 신호 I1로부터 감산되어 피크 신호 P1를 생성하고, 여기서, P1=I1-S1=I1-(I1·SF)이다. 피크 신호 P1는 이전의 처리에 의해 유발된 임의의 다른 노이즈 또는 트랜지언트(transient)들과 함께 입력 신호 I1를 왜곡하는데 사용될 신호를 나타낸다. 피크 신호 P1는 필터(36)에 의해 필터링되어 임의의 원치 않는 노이즈 및 트랜지언트들을 제거하여 왜곡 신호 D1를 생성하고, 왜곡 신호 D1는 합산 함수(38)에서 입력 신호 I1로부터 감산되어 미리 조절된 신호 I1'를 생성한다. 이 실시예에서, 왜곡 신호 D1는 미리 조절된 신호 I1'를 생성하기 위해 입력 신호 I1에 적용되는 피크 감소 왜곡을 나타낸다. 필터(36)는 이전 처리의 결과로서, 왜곡 신호 D1 및 궁극적으로 미리 조절된 신호 I1'에서 나타나는 고주파수 컴포넌트를 감소 또는 제거하는데 사용되는 저역 통과 필터일 수 있다. 이러한 감소는 감소된 입력 신호 I1 내의 부분들에 대응하는 미리 조절된 신호 I1'의 부분들의 경계들 또는 그 부근에서 미리 조절된 신호 I1' 내의 거친 천이를 부드럽게 할 수 있다. 필터링의 정도는 거친 천이가 부드럽게 되는 범위에 대응할 것이다. 입력 신호 I1와 마찬가지로, 스케일링 인자 SF가 승산 함수(40)를 통해 시간 정렬 방식으로 입력 신호 I2에 적용되어 스케일링된 신호 S2를 제공하고, 여기서, S2=I2·SF이다. 피크 임계치 PTH를 초과하는 결합된 신호 IC 내의 부분들에 대응하는 스케일링된 신호 S2의 부분들이 대응하는 스케일링 인자 SF를 고려하여 감소된다. 이번에도, 피크 임계치 PTH를 초과하지 않는 결합된 신호 IC 내의 부분들에 대응하는 스케일링된 신호 S2의 부분들은 대부분 영향받지 않는다. 피크 임계치 PTH를 초과하는 결합된 신호 IC의 부분들 및 피크 임계치 PTH를 초과하지 않는 결합된 신호 IC의 부분들에 대응하는 입력 신호 I2의 부분들 사이의 천이를 효율적으로 매끄럽게하기 위하여 과도적인 스케일링이 적용될 수 있다.
그 후, 스케일링된 신호 S2는 합산 함수(42)에서 시간 정렬 방식으로 입력 신호 I2로부터 감산되어 피크 신호 P2를 생성하고, 여기서, P2=I2-S2=I2-(I2·SF)이다. 피크 신호 P2는 필터(44)에 의해 필터링되어 임의의 원치 않는 노이즈 및 트랜지언트들을 제거하여 왜곡 신호 D2를 생성하고, 왜곡 신호 D2는 합산 함수(46)에서 입력 신호 I2로부터 감산되어 미리 조절된 신호 I2'를 생성한다. 왜곡 신호 D2는 미리 조절된 신호 I2'를 생성하기 위해 입력 신호 I2에 적용되는 피크 감소 왜곡을 나타낸다.
결과적인 미리 조절된 신호 I1' 및 I2'는 전술한 처리를 위해 스플리팅 회로(18)에 전달된다. 표시된 바와 같이, 임의의 수의 입력 신호 Ix가 이러한 방식으로 처리될 수 있고, 피크 감소 왜곡은 이들 입력 신호 Ix의 결합에 기초하여 성생되고 입력 신호 Ix의 각각에 개별적으로 적용된다.
본 발명은 사실상 임의의 통신 시스템에 적용될 수 있고, 입력 신호는 대응하는 안테나(26)를 통해 동시에 송신된다. 본 발명은 코드 분할 다중 액세스(CDMA), OFDM, TDMA 방식 또는 그들의 임의의 조합을 동시에 지원하는 통신 시스템에서 적용될 수 있다. 또한, 기존의 PAPR 기술의 적용은 이전에 설명하는 개념 중의 하나 이상의 적용 전에 입력 신호 Ix 중 하나 이상에 제공될 수 있다.
도 5를 참조하면, OFDMA/LTE 신호에 대한 정의된 제곱평균(RMS) 전력 레벨 위의 피크를 갖는 특정 신호의 확률을 나타내는 그래프가 도시된다. 그래프 상에 표시되는 5개의 곡선은 상이한 신호에 대하여 RMS 전력 레벨 위의 피크 전력 레벨이 발생하는 확률을 나타낸다. 곡선 A는 피크 전력 감소가 제공되지 않은 입력 신호 I1 또는 I2 중 어느 하나와 관련된 PAPR을 나타낸다. 곡선 B는 피크 전력 감소가 개별적으로 적용된 입력 신호 I1 또는 I2 중 어느 하나와 관련된 PAPR을 나타낸다. 피크 전력 감소가 제공된 입력 신호 I1 또는 I2 중 어느 하나에 대한 PAPR은 피크 전력 감소가 제공되지 않는 입력 신호 I1 또는 I2 중 어느 하나와 관련된 것보다 현저히 낮다는 것을 유의한다. 곡선 C는 피크 전력 감소가 개별적으로 적용된 피크 전력 감소된 입력 신호 I1 및 I2의 결합과 관련된 PAPR을 나타낸다. 개별적으로 피크 전력 감소된 입력 신호의 결합에 대한 PAPR은 개별적으로 피크 전력 감소된 입력 신호 I1 또는 I2 중 어느 하나에 대한 PAPR보다 현저히 크다. 예시된 바와 같이, 개별적으로 피크 전력 감소된 신호를 결합하는 것은 피크 전력 감소를 채용하는 이익을 종종 무효화한다.
곡선 D는 본 발명의 개념에 따라 결합된 신호 IC로부터 도출된 피크 전력 왜곡이 적용된 미리 조절된 신호 I1' 및 I2' 중 어느 하나와 관련된 PAPR을 나타낸다. 미리 조절된 신호 I1' 및 I2'의 결합과 관련된 PAPR은 곡선 E에 의해 제공되는 결합된 신호(IC)의 PAPR에 의해 나타내어진다. 미리 조절된 신호 I1' 및 I2' 중 어느 하나에 대한 PAPR은 개별적으로는 상대적으로 높게 나타나지만, 미리 조절된 신호의 결합에 대한 PAPR은 모든 곡선 중에서 가장 낮다. 따라서, 본 발명은 종래 기술에 의해 제공된 것과 관련하여 상당히 개선된 PAPR을 갖는 결합된 신호를 제공할 수 있다.
베이스밴드 회로(12), 변조 함수(14), PPR 회로(16), 스플리팅 회로(18) 및 RF 업컨버전 회로(20)가 하나 이상의 프로세서 또는 적절한 주문형 반도체(application specific integrated circuits)에 제공될 수 있다. 결합 회로(24)는 스플리팅 회로(18)에 의해 제공된 것에 대하여 상보 기능을 제공하도록 구성되는 하나 이상의 결합기에 의해 제공될 수 있다.
당업자는 본 발명의 실시예에 대한 개선 및 변경을 인식할 것이다. 모든 그러한 개선 및 변경은 본 명세서에 개시된 개념의 범주 및 이하의 특허청구범위 내에 존재하는 것으로 간주된다.

Claims (27)

  1. 각각이 변조된 통신 신호인 복수의 입력 신호를 수신하는 단계;
    상기 복수의 입력 신호의 각각을 결합하여 결합된 신호를 제공하는 단계;
    상기 결합된 신호에 기초하여 피크 감소 왜곡을 생성하는 단계; 및
    복수의 미리 조절된 신호를 제공하기 위하여 상기 복수의 입력 신호의 각각에 상기 피크 감소 왜곡을 적용하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 피크 감소 왜곡을 생성하는 단계는,
    피크 임계치를 초과하는, 상기 결합된 신호의 과잉 부분들을 식별하는 단계; 및
    상기 결합된 신호의 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 왜곡 신호를 생성하는 단계
    를 포함하고,
    상기 피크 감소 왜곡을 적용하는 단계는, 상기 복수의 입력 신호의 각각에 상기 왜곡 신호를 적용하여, 상기 결합된 신호의 과잉 부분들에 대응하는 상기 복수의 입력 신호의 각각의 제1 부분들이, 상기 결합된 신호의 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 감소되도록 하는 단계를 포함하는 방법.
  3. 제2항에 있어서,
    상기 왜곡 신호를 생성하는 단계는 상기 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 상기 과잉 부분들에 대한 제1 스케일링 인자들을 생성하는 단계 및 상기 제1 스케일링 인자들에 기초하여 상기 복수의 입력 신호의 각각의 제1 부분들에 대한 왜곡 신호를 생성하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 왜곡 신호를 생성하는 단계는,
    상기 피크 임계치를 초과하지 않는 상기 결합된 신호의 부분들에 대하여 상대적으로 고정된 스케일링 인자를 생성하는 단계 및 상기 상대적으로 고정된 스케일링 인자에 기초하여 상기 피크 임계치를 초과하지 않는 상기 결합된 신호의 부분들에 대응하는 상기 복수의 입력 신호의 각각의 제2 부분들에 대한 왜곡 신호를 생성하는 단계를 더 포함하고,
    상기 피크 감소 왜곡을 적용하는 단계는 상기 복수의 입력 신호의 각각에 상기 왜곡 신호를 적용하여 상기 복수의 입력 신호의 각각의 제2 부분들이 상기 상대적으로 고정된 스케일링 인자에 의해 조정되도록 하는 단계를 더 포함하는 방법.
  5. 제3항에 있어서,
    상기 복수의 입력 신호의 각각의 입력 신호의 제1 부분들에 대한 상기 왜곡 신호를 생성하는 단계는,
    상기 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 상기 과잉 부분들에 대한 상기 제1 스케일링 인자들을 생성하는 단계;
    상기 입력 신호와 상기 제1 스케일링 인자들을 승산하여 스케일링된 신호를 생성하는 단계; 및
    상기 입력 신호로부터 상기 스케일링된 신호를 감산하여 피크 신호를 생성하는 단계를 포함하고,
    상기 왜곡 신호를 적용하는 단계는 상기 입력 신호로부터 상기 피크 신호를 감산하는 단계를 포함하는 방법.
  6. 제5항에 있어서,
    상기 피크 신호는 상기 입력 신호로부터 감산되기 전에 필터링되는 방법.
  7. 제1항에 있어서, 상기 복수의 입력 신호 중 제1 신호는 공통 변조 방식에 따라 변조되는 방법.
  8. 제7항에 있어서, 상기 공통 변조 방식은 주파수 분할 다중 액세스(FDMA), 직교 주파수 분할 다중 액세스(OFDMA), 코드 분할 다중 액세스(CDMA) 및 시간 분할 다중 액세스(TDMA) 방식들 중의 하나인 방법.
  9. 제7항에 있어서, 상기 입력 신호들은 다이버시티(diversity) 방식을 채용하기 위하여 변조되어 상이한 데이터가 입력 신호들 중 상이한 신호들에 동시에 맵핑되거나 공통 데이터가 상이한 신호들에 동시에 맵핑되도록 하는 방법.
  10. 제7항에 있어서, 상기 공통 변조 방식은 직교 주파수 분할 다중 액세스(OFDMA) 방식인 방법.
  11. 제1항에 있어서,
    상기 복수의 미리 조절된 신호의 각각의 제1 함수들인 복수의 스플리트(split) 신호를 생성하는 단계;
    상기 복수의 스플리트 신호의 각각을 개별적으로 업컨버팅하고 증폭하여 복수의 무선 주파수 신호를 제공하는 단계; 및
    상기 복수의 무선 주파수 신호의 각각의 제2 함수들인 복수의 출력 신호를 생성하는 단계 - 상기 제2 함수들은 상기 제1 함수들과 상보적임 -
    를 더 포함하는 방법.
  12. 제11항에 있어서,
    상기 제1 함수들은 서로 동일하고 상기 제2 함수들은 서로 동일한 방법.
  13. 제11항에 있어서,
    상기 복수의 미리 조절된 신호에 기초하여 증폭된 무선 주파수 신호들을 생성하는 단계 및 복수의 안테나 중 대응하는 안테나를 통해 복수의 상기 무선 주파수 신호의 각각을 동시에 송신하는 단계를 더 포함하는 방법.
  14. 제11항에 있어서,
    상기 복수의 입력 신호의 각각은 결합되어 상기 제1 함수들을 이용하여 생성되는 복수의 스플리트 신호의 각각이 피크 감소 신호들이 되도록 하는 방법.
  15. 통신 시스템의 트랜시버 경로로서,
    각각이 변조된 통신 신호인 복수의 입력 신호를 수신하고,
    상기 입력 신호들의 각각을 결합하여 결합된 신호를 제공하고,
    상기 결합된 신호에 기초하여 피크 감소 왜곡을 생성하고,
    상기 복수의 입력 신호의 각각에 상기 피크 감소 왜곡을 적용하여 복수의 미리 조절된 신호를 제공하도록 구성된 피크 파워 감소(PPR) 회로;
    상기 복수의 미리 조절된 신호의 각각의 제1 함수들인 복수의 스플리트 신호를 생성하도록 구성된 스플리팅 회로;
    상기 복수의 스플리트 신호의 각각이 업컨버전 회로에 의해 업컨버팅되고 전력 증폭기에 의해 증폭되어 대응하는 복수의 무선 주파수 신호를 제공하는 복수의 병렬 경로; 및
    상기 복수의 무선 주파수 신호의 각각의 제2 함수들인 복수의 출력 신호를 생성하도록 구성된 결합 회로 - 상기 제2 함수들은 상기 제1 함수들과 상보적임 -
    를 포함하는 통신 시스템의 트랜시버 경로.
  16. 제15항에 있어서,
    상기 피크 감소 왜곡을 생성하기 위하여, 상기 PPR 회로는
    피크 임계치를 초과하는 상기 결합된 신호의 과잉 부분들을 식별하고,
    상기 결합된 신호의 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 왜곡 신호를 생성하도록 더 구성되고,
    상기 피크 감소 왜곡을 적용하기 위하여, 상기 PPR 회로는 상기 복수의 입력 신호의 각각에 상기 왜곡 신호를 적용하여 상기 결합된 신호들의 과잉 부분들에 대응하는 상기 복수의 입력 신호의 각각의 제1 부분들이 상기 결합된 신호의 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 감소되도록 더 구성되는 통신 시스템의 트랜시버 경로.
  17. 제16항에 있어서,
    상기 왜곡 신호를 생성하기 위하여, 상기 PPR 회로는 상기 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 상기 과잉 부분들에 대한 제1 스케일링 인자들을 생성하고 상기 제1 스케일링 인자들에 기초하여 상기 복수의 입력 신호의 각각의 제1 부분들에 대한 왜곡 신호를 생성하도록 더 구성되는 통신 시스템의 트랜시버 경로.
  18. 제17항에 있어서,
    상기 왜곡 신호를 생성하기 위하여, 상기 PPR 회로는 상기 피크 임계치를 초과하지 않는 상기 결합된 신호의 부분들에 대한 상대적으로 고정된 스케일링 인자를 생성하고 상기 상대적으로 고정된 스케일링 인자에 기초하여 상기 피크 임계치를 초과하지 않는 상기 결합된 신호의 부분들에 대응하는 상기 복수의 입력 신호의 각각의 제2 부분들에 대한 왜곡 신호를 생성하도록 더 구성되고,
    상기 피크 감소 왜곡을 적용하기 위하여, 상기 PPR 회로는 상기 복수의 입력 신호의 각각에 왜곡 신호를 적용하여 상기 복수의 입력 신호의 각각의 제2 부분들이 상기 상대적으로 고정된 스케일링 인자에 의해 스케일링되도록 더 구성되는 통신 시스템의 트랜시버 경로.
  19. 제17항에 있어서,
    상기 복수의 입력 신호의 각각의 입력 신호의 제1 부분들에 대한 왜곡 신호를 생성하기 위하여, 상기 PPR 회로는
    상기 과잉 부분들이 상기 피크 임계치를 초과하는 범위와 관련하여 상기 과잉 부분들에 대한 제1 스케일링 인자들을 생성하고;
    상기 입력 신호와 상기 제1 스케일링 인자들을 승산하여 스케일링된 신호를 생성하고;
    상기 입력 신호로부터 상기 스케일링된 신호를 감산하여 피크 신호를 생성하도록 구성되고,
    상기 왜곡 신호를 적용하는 것은 상기 입력 신호로부터 피크 신호를 감산하는 것을 포함하는 통신 시스템의 트랜시버 경로.
  20. 제19항에 있어서,
    상기 피크 신호는 상기 입력 신호로부터 감산되기 전에 필터에 의해 필터링되는 통신 시스템의 트랜시버 경로.
  21. 제15항에 있어서,
    상기 복수의 입력 신호의 제1 신호는 공통 변조 방식에 따라 변조되는 통신 시스템의 트랜시버 경로.
  22. 제21항에 있어서,
    상기 공통 변조 방식은 주파수 분할 다중 액세스(FDMA), 직교 주파수 분할 다중 액세스(OFDMA), 코드 분할 다중 액세스(CDMA) 및 시간 분할 다중 액세스(TDMA) 방식들 중의 하나인 통신 시스템의 트랜시버 경로.
  23. 제21항에 있어서,
    상기 입력 신호는 다이버시티 방식을 채용하기 위하여 변조되어 상이한 데이터가 입력 신호들 중 상이한 신호들에 동시에 맵핑되거나 공통 데이터가 상이한 신호들에 동시에 맵핑되도록 하는 통신 시스템의 트랜시버 경로.
  24. 제21항에 있어서,
    상기 공통 변조 방식은 직교 주파수 분할 다중 액세스(OFDMA) 방식인 통신 시스템의 트랜시버 경로.
  25. 제15항에 있어서,
    상기 제1 함수들은 서로 동일하고 상기 제2 함수들은 서로 동일한 통신 시스템의 트랜시버 경로.
  26. 제15항에 있어서,
    상기 복수의 입력 신호의 각각은 결합되어 상기 제1 함수들을 이용하여 생성된 복수의 스플리트 신호의 각각이 피크 감소 신호들이 되도록 하는 통신 시스템의 트랜시버 경로.
  27. 제15항에 있어서,
    상기 복수의 무선 주파수 신호의 각각은 복수의 안테나 중 대응하는 안테나를 통해 동시에 송신되는 통신 시스템의 트랜시버 경로.
KR1020117014545A 2008-12-23 2009-12-02 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소 KR101573564B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/343,221 US8358680B2 (en) 2008-12-23 2008-12-23 Reducing power levels associated with two or more signals using peak reduction distortion that is derived from a combined signal
US12/343,221 2008-12-23

Publications (2)

Publication Number Publication Date
KR20110098754A true KR20110098754A (ko) 2011-09-01
KR101573564B1 KR101573564B1 (ko) 2015-12-01

Family

ID=42266032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117014545A KR101573564B1 (ko) 2008-12-23 2009-12-02 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소

Country Status (9)

Country Link
US (1) US8358680B2 (ko)
EP (1) EP2382716A4 (ko)
JP (1) JP5755145B2 (ko)
KR (1) KR101573564B1 (ko)
CN (1) CN102265521B (ko)
BR (1) BRPI0923696B1 (ko)
CA (1) CA2745069C (ko)
RU (1) RU2527481C2 (ko)
WO (1) WO2010073076A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331466B2 (en) * 2007-10-04 2012-12-11 Apple, Inc. Method and system for adaptive peak to average power ratio reduction in orthogonal frequency division multiplexing communication networks
US8964498B2 (en) 2011-11-15 2015-02-24 Marvell World Trade Ltd. Systems and methods for reducing peak power consumption in a solid state drive controller
US8976897B2 (en) * 2013-07-24 2015-03-10 Qualcomm Incorporated Suppression of spurious harmonics generated in TX driver amplifiers
JP6608865B2 (ja) * 2017-03-17 2019-11-20 株式会社東芝 信号処理装置および方法
CN112166585B (zh) 2018-06-01 2024-02-23 瑞典爱立信有限公司 超宽带峰值因子降低
CN108827272B (zh) * 2018-06-15 2021-01-22 中国电子科技集团公司第四十一研究所 基于pxi总线的无线电罗盘信号模拟装置及方法
US11398862B2 (en) * 2020-10-16 2022-07-26 Rohde & Schwarz Gmbh & Co. Kg Satellite uplink amplifier and method for providing a multiband uplink signal

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854571A (en) * 1993-10-28 1998-12-29 Motorola Inc. Method and apparatus for controlling a peak envelope power of a power amplifier
US5634202A (en) * 1993-11-09 1997-05-27 Motorola, Inc. Method and apparatus for integrating a plurality of analog input signals prior to transmitting a communications signal
JP2787894B2 (ja) * 1994-05-30 1998-08-20 日本電気株式会社 マルチキャリアディジタル変調用包絡線制御変調装置
FR2746563B1 (fr) 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
ES2247737T3 (es) * 1998-12-24 2006-03-01 Nokia Corporation Transmisor multifrecuencia que usa la predistorsion y metodo de transmision.
US7409007B1 (en) * 1999-09-14 2008-08-05 Lucent Technologies Inc. Method and apparatus for reducing adjacent channel power in wireless communication systems
US6294956B1 (en) * 1999-11-19 2001-09-25 Lucent Technologies Inc. System and method for producing amplified signal(s) or version(s) thereof
JP2002044054A (ja) * 2000-07-25 2002-02-08 Hitachi Kokusai Electric Inc リミッタ回路付きキャリア合成送信回路
CN1131629C (zh) * 2001-01-18 2003-12-17 清华大学 降低多载波通信系统中信号的峰均功率比的方法和装置
JP4046489B2 (ja) * 2001-07-17 2008-02-13 富士通株式会社 送信増幅器の並列運転システム
JP4110385B2 (ja) * 2002-12-02 2008-07-02 日本電気株式会社 電力制限器
JP3927521B2 (ja) * 2003-06-27 2007-06-13 株式会社日立国際電気 送信機
JP2007142537A (ja) * 2005-11-15 2007-06-07 Nec Saitama Ltd 送信増幅器の並列運転システムおよび方法
DE102005056954B4 (de) 2005-11-29 2014-09-25 Lantiq Deutschland Gmbh Schaltungsanordnung zur Reduktion eines Crestfaktors sowie Verfahren zur Reduzierung einer Signaldynamik
JP2007251341A (ja) * 2006-03-14 2007-09-27 Hitachi Kokusai Electric Inc 送信機
US7983327B2 (en) * 2006-08-28 2011-07-19 Samsung Electronics Co., Ltd. Method and system for providing digital adaptive predistortion in a subscriber station

Also Published As

Publication number Publication date
CA2745069A1 (en) 2010-07-01
CN102265521B (zh) 2014-05-07
WO2010073076A1 (en) 2010-07-01
EP2382716A1 (en) 2011-11-02
RU2527481C2 (ru) 2014-09-10
EP2382716A4 (en) 2015-10-28
JP2012515457A (ja) 2012-07-05
CA2745069C (en) 2016-05-24
KR101573564B1 (ko) 2015-12-01
CN102265521A (zh) 2011-11-30
BRPI0923696B1 (pt) 2020-10-06
RU2011129011A (ru) 2013-01-27
JP5755145B2 (ja) 2015-07-29
BRPI0923696A2 (pt) 2016-05-31
US20100158083A1 (en) 2010-06-24
US8358680B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
EP1318600B1 (en) Distortion compensating circuit for compensating distortion occurring in power amplifier
KR101573564B1 (ko) 결합된 신호로부터 도출되는 피크 감소 왜곡을 이용한 2 이상의 신호와 관련된 전력 레벨 감소
CA2745072C (en) Selective peak power reduction
KR101055933B1 (ko) 저 피크 대 평균비를 가진 위상 변조 신호용 전치 보상기
US20130195221A1 (en) Signal processing system and signal processing method
US20040014436A1 (en) Amplitude limitation
CN108347226B (zh) 包络跟踪方法、系统及装置
EP1890388B1 (en) Peak suppressor
US8654891B2 (en) Peak suppressing apparatus, peak suppressing method and wireless communications apparatus
EP3625942B1 (en) Crest factor reduction in power amplifier circuits
EP3162014B1 (en) Crest factor reduction of carrier aggregated signals
US9252714B2 (en) Transmission signal power control device and communication apparatus
CN100576723C (zh) 用于预调理电信号的方法和装置
US9755877B2 (en) Peak suppression device and peak suppression method
JP2003046480A (ja) ピークリミッタ及びマルチキャリア増幅装置
WO2021002789A1 (en) Efficient amplifer operation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5