KR20110097986A - 포스트 디코딩 소프트 간섭 제거 - Google Patents

포스트 디코딩 소프트 간섭 제거 Download PDF

Info

Publication number
KR20110097986A
KR20110097986A KR1020117017117A KR20117017117A KR20110097986A KR 20110097986 A KR20110097986 A KR 20110097986A KR 1020117017117 A KR1020117017117 A KR 1020117017117A KR 20117017117 A KR20117017117 A KR 20117017117A KR 20110097986 A KR20110097986 A KR 20110097986A
Authority
KR
South Korea
Prior art keywords
llr
bits
decoder
interference
channel
Prior art date
Application number
KR1020117017117A
Other languages
English (en)
Other versions
KR101272138B1 (ko
Inventor
샤라드 디팍 삼브와니
웨이 쳉
웨이 창
잔 크르지즈 위그진
메흐라반 이라닌에자드
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110097986A publication Critical patent/KR20110097986A/ko
Application granted granted Critical
Publication of KR101272138B1 publication Critical patent/KR101272138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3776—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using a re-encoding step during the decoding process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6331—Error control coding in combination with equalisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/653—3GPP HSDPA, e.g. HS-SCCH or DS-DSCH related
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7107—Subtractive interference cancellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/0048—Decoding adapted to other signal detection operation in conjunction with detection of multiuser or interfering signals, e.g. iteration between CDMA or MIMO detector and FEC decoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects
    • H04B1/7103—Interference-related aspects the interference being multiple access interference
    • H04B1/7107—Subtractive interference cancellation
    • H04B2001/71077—Partial interference cancellation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 특허 출원은 신호들을 반복적으로 디코딩하고, 비고유 정보를 서로 교환하고, 복수의 반복들이 완료된 이후 누산된 소프트 정보에 기초하여 시스테매틱 및 패리티 비트들에 대한 APP LLR들을 계산하고 것을 포함하는, 디코딩을 위한 방법 및 장치를 개시한다. 본 특허 출원은 터보 디코더로부터 시스테매틱 및 패리티 비트들에 대한 업데이트된 사후 확률들을 생성하고, 이 사후 확률들을 소프트 심볼들에 맵핑하고, 소프트 심볼들을 양자화하고, 데이터 패킷을 재-인코딩하고, 칩 시퀀스를 필터링하고, 간섭 파형을 재구성하고, 심볼들을 이용하여 재구성 필터 계수들을 스케일링하는 것을 포함하는, 소프트 간섭 제거를 포스트-디코딩하는 방법 및 장치를 또한 개시한다.

Description

포스트 디코딩 소프트 간섭 제거{POST DECODING SOFT INTERFERENCE CANCELLATION}
관련 출원에 대한 상호-참조
본 출원은 2008년 12월 22일 제출된 가출원 제61/140,061호, Post decoding soft interference cancellation, 2008년 12월 23일 제출된 가출원 제61/140,536호, Post decoding soft interference cancellation, 및 2009년 1월 15일 제출된 가출원 제61/145,054호, Post decoding soft interference cancellation: algorithm and system performance의 35 U.S.C 119 하에서 이익을 청구한다.
본 발명의 기술분야
본 출원은 간섭 제거 및 데이터의 디코딩에 속한다.
범용 이동 통신 시스템(Universal Mobile Telecommunications System; UMTS)은 제 3 세대(3G) 이동 전화 기술들(또는 3세대 무선 이동 통신 기술) 중 하나이다. UMTS 네트워크는 1) 코어 네트워크(CN), 2) UMTS 지상파 액세스 네트워크(UTRAN) 및 3) 사용자 장비(UE)로 구성된다. 코어 네트워크는 사용자 트래픽에 대한 라우팅, 스위칭, 및 중계를 제공한다. 일반 패킷 라디오 서비스(General Packet Radio Service; GPRS)를 구비한 이동 통신 글로벌 시스템(Grobal System for Mobile Communication; GSM) 네트워크는 UMTS가 기반으로 하는 기본적인 코어 네트워크 아키텍처이다. UTRAN은 사용자 장비에 대한 공중 인터페이스 액세스 방법을 제공한다. 기지국은 노드 B로서 지칭되고, 노드 B들에 대한 제어 장비는 라디오 네트워크 제어기(RNC)로 칭한다. 공중 인터페이스에 대해, UMTS는 광대역 코드 분할 다중 액세스(또는 W-CDMA)로서 알려진 광대역 스펙트럼-확산 이동 공중 인터페이스를 가장 힐반적으로 사용한다. W-CDMA는 사용자들을 분리하기 위해 다이렉트 시퀀스(direct sequence) 코드 분할 다중 액세스 시그널링 방법(또는 CDMA)을 사용한다.
UMTS 지상파 액세스 네트워크(UTRAN)는 UMTS 라디오 액세스 네트워크를 구성하는 노드 B들(또는 기지국) 및 노드 B들에 대한 제어 장비(또는 라디오 네트워크 제어기들(RNC))에 대한 집합적 용어이다. 이는 실시간 회로 스위칭 및 IP 기반 패킷 스위칭 트래픽 형태 둘 다를 포함할 수 있는 3G 통신 네트워크이다. RNC는 하나 이상의 노드 B들에 대한 제어 기능성을 제공한다. UE(사용자 장비)와 코어 네트워크 사이에 UTRAN에 의해 연결성이 제공된다.
UTRAN은 4개의 인터페이스들: Iu, Uu, Iub 및 Iur에 의해 내부적으로 또는 외부적으로 다른 기능적 엔티티들에 연결된다. UTRAN은 Iu라 칭하는 외부 인터페이스를 통해 GSM 코어 네트워크에 부착된다. 라디오 네트워크 제어기(RNC)는 이 인터페이스를 지원한다. 또한, RNC는 Iub로 표시된 인터페이스들을 통해 노드 B들이라 칭하는 기지국들의 세트를 관리한다. Iur 인터페이스는 2개의 RNC들을 서로 연결한다. UTRAN는 RNC들이 Iur 인터페이스에 의해 상호연결되기 때문에 코어 네트워크로부터 대체로 자율적이다. 도 1은 RNC, 노드 B들 및 Iu와 Uu 인터페이스들을 사용하는 통신 시스템을 개시한다. Uu는 또한 외부적이고 노드 B를 UE와 연결하고, Iub는 RNC를 노드 B와 연결하는 내부 인터페이스이다.
RNC는 다수의 역할들을 이행한다. 첫째, 노드 B를 사용하고자 하는 새로운 이동장치들(mobiles) 또는 서비스들의 승인을 제어할 수 있다. 둘째, 노드 B, 즉 기지국 관점에서, RNC는 제어 RNC이다. 승인의 제어는 네트워크가 이용 가능한 것까지 라디오 자원들(대역폭 및 신호/잡음 비)을 이동장치들이 할당받는다는 것을 보장한다. 이것은 노드 B의 Iub 인터페이스가 종결한 경우이다. UE, 즉 이동장치의 관점에서 RNC는 이동장치의 링크층 통신을 종결하는 서빙 RNC로서 기능한다. 코어 네트워크의 관점에서, 서빙 RNC는 UE를 위해 Iu를 종결한다. 서빙 RNC는 자신의 Iu 인터페이스를 통해 코어 네트워크를 사용하고자 하는 새로운 이동장치들 또는 서비스들의 승인을 또한 제어한다.
UMTS 시스템에서, 범용 지상파 액세스(UTRA) 주파수 분할 듀플렉스(frequency division duplex; FDD) 채널들 및 UTRA 시분할 듀플렉스(TDD) 채널들은 데이터를 통신하기 위해 이용될 수 있다. 사용자 장비가 신호들을 노드 B에 송신하는 통신 링크는 업링크라 칭해진다. 노드 B들에서 간섭 제거의 적용은 노드 B들이 더 높은 데이터 레이트로 전송들을 수신하는 것을 허용할 것이고, 즉 간섭 제거는 업링크 상의 데이터 레이트들을 증가시킬 수 있다. 간섭 제거는 업링크 상의 용량을 또한 증가시킬 수 있다.
본 특허 출원의 장치들 및 방법들은 종래 기술의 한계들을 극복하고 개선된 간섭 제거를 제공하는 것에 관한 것이다.
상기를 고려하여, 본 발명의 기술된 특징들은 일반적으로 간섭이 제거된 개선된 수신기를 위한 하나 이상의 개선된 시스템들, 방법들 및/또는 장치들에 관한 것이다.
제 1 실시예에서, 본 특허 출원은 데이터 패킷을 복조하는 단계; 데이터 패킷을 디코딩하고, 시스테매틱(systematic) 및 패리티 비트들에 대한 업데이트된 사후 확률들(posteriori probabilities)을 생성하고, 상기 사후 확률들을 심볼들에 맵핑하고, 칩 시퀀스(chip sequence)가 생성되도록 양자화된 심볼들을 이용하여 상기 데이터 패킷을 재-인코딩하고, 및 칩 시퀀스를 필터링하는 것을 포함하는, 간섭을 제거하는 방법 및 장치를 포함한다.
다른 실시예에서, 상기 방법 및 장치는 아직 성공적으로 디코딩되지 않은 각 패킷의 최근의 재구성된 신호를 저장하고, 최근의 재구성된 신호와 이전의 재구성된 신호간의 차이를 계산하고, 및 샘플 입력 신호로부터 상기 최근의 재구성된 신호와 이전의 재구성된 신호간의 차이를 차감하기 위한 장치를 더 포함하고, 여기서 데이터 패킷을 복조하는 단계는 수신된 샘플 입력 신호 및 최근의 재구성된 간섭 신호를 복조하는 단계를 포함한다.
다른 실시예에서, 본 특허 출원은 수신된 신호가 복조되는 트래픽 데이터 복조 유닛, 시스테매틱 및 패리티 비트들에 대한 사후 확률들이 생성되는 터보 디코더, 데이터 패킷이 성공적으로 디코딩되었는지를 결정하는 처리기, 상기 터보 디코더에 동작 가능하게 연결되는 심볼 추정기로서, 상기 사후 확률들은 심볼들에 맵핑되는, 상기 심볼 추정기, 상기 심볼 추정기에 동작 가능하게 연결되는 데이터 재-인코더로서, 디코딩된 데이터가 칩 시퀀스를 복구하도록 재인코딩되는, 상기 데이터 재-인코더, 및 상기 데이터 재-인코더에 동작 가능하게 연결되는 트래픽 간섭 필터링 및 누산 블록으로서, 칩 시퀀스는 필터링되고, 간섭 파형은 재-인코딩된 칩 시퀀스를 사용하여 재구성되는, 상기 트래픽 간섭 필터링 및 누산 블록을 포함하는, 소프트 간섭 제거를 포스트-디코딩(post-decoding)하기 위한 방법 및 장치를 포함한다.
다른 실시예에서, 상기 장치는 상기 간섭 필터링 및 누산 유닛의 출력에 동작 가능하게 연결되는 입력을 갖는 재구성된 신호 버퍼로서, 아직 성공적으로 디코딩되지 않은 각 패킷의 최근의 재구성된 신호가 저장되는, 상기 재구성된 신호 버퍼, 재구성된 신호 버퍼의 출력에 동작 가능하게 연결되는 제 1 입력, 간섭 필터링 및 누산 유닛의 출력에 동작 가능하게 연결되는 제 2 입력 및 간섭 차감 유닛의 입력에 동작 가능하게 연결되는 적어도 하나의 출력을 갖는 합산기로서, 최근의 재구성된 신호와 이전의 재구성된 신호간의 차이가 계산되는, 상기 합산기를 더 포함하고, 상기 최근의 재구성된 신호와 이전의 재구성된 신호 간의 차이는 간섭 차감 유닛에서 변형된 안테나 샘플 버퍼의 샘플들로부터 차감되고, 트래픽 데이터 복조 유닛은 샘플 입력 버퍼로부터의 수신된 신호 및 재구성된 간섭 신호를 복조한다.
다른 실시예에서, 본 특허 출원은 비트들에 대한 업데이트된 사후 확률들이 생성되는 터보 디코더, 상기 터보 디코더에 동작 가능하게 연결되는 심볼 추정기로서, 상기 사후 확률들이 심볼들에 맵핑되는, 상기 심볼 추정기, 상기 심볼 추정기에 동작 가능하게 연결되는 레이트 매칭 및 인터리빙 블록으로서, 데이터 패킷이 재-인코딩되는, 상기 레이트 매칭 및 인터리빙 블록, 상기 레이트 매칭 및 인터리빙 블록에 동작 가능하게 연결되는 재확산기(respreader), 상기 재확산기에 동작 가능하게 연결되는 트래픽 간섭 필터링 및 누산 블록으로서, 칩 시퀀스가 필터링되고, 그 후 간섭 파형은 간섭 필터링 유닛에서 재-인코딩된 칩 시퀀스를 이용하여 재구성되는, 상기 트래픽 간섭 필터링 및 누산 블록, 파일롯 및 오버헤드 복조 및 디코더, 상기 파일롯 및 오버헤드 복조 및 디코더에 동작 가능하게 연결되는 트래픽-파일롯 스케일 유닛(traffic-to-pilot scale unit), 및 상기 트래픽 간섭 필터링 및 누산 블록 및 상기 트래픽-파일롯 스케일 유닛에 동작 가능하게 연결되는 필터 셋업 유닛으로서, 상기 간섭 필터의 재구성 필터 계수들은 상기 심볼 추정기로부터의 심볼들 및 상기 트래픽-파일롯 스케일 유닛의 출력을 이용하여 스케일링되는, 상기 필터 셋업 유닛을 포함하는, 소프트 간섭 제거를 포스트 디코딩하기 위한 방법 및 장치를 포함한다.
다른 실시예에서, 터보 디코더로부터 시스테매틱 및 패리티 비트들에 대한 업데이트된 사후 확률들을 생성하고, 사후 확률들을 심볼들에 맵핑하고, 칩 시퀀스가 생성되도록 양자화된 소프트 심볼들을 이용하여 데이터 패킷을 재-인코딩하고, 칩 시퀀스를 이용하여 간섭 파형을 재구성하고, 및 심볼들을 이용하여 재구성 필터 계수들을 스케일링하는 것을 포함하는 소프트 간섭 제거를 포스트-디코딩하기 위한 장법 및 장치를 포함한다.
다른 실시예에서, 본 특허 출원은 신호들을 반복적으로 디코딩하고, 비고유 정보를 서로 교환하고, 복수의 반복들이 완료된 이후 누산된 소프트 정보에 기초하여 하드 판정(hard decision)을 내리는 것을 포함하는, 디코딩을 위한 방법 및 장치를 포함한다. 다른 실시예에서, 상기 장치 및 방법은 패리티 비트들에 대한 제 1의 APP LLR, 패리티 비트들에 대한 제 2의 APP LLR 및 시스테매틱 비트들에 대한 APP LLR 출력을 멀티플렉싱하고; 및 시스테매틱 및 상기 패리티 비트들 둘 다에 대한 APP LLR을 생성하는 것을 더 포함한다.
다른 실시예에서, 본 특허 출원은 적어도 2개의 연접된(concatenated) 디코더들을 포함하는 터보 디코더를 포함하고, 상기 적어도 2개의 디코더들 각각은 처리기, 처리기와 전기적으로 통신하는 메모리; 및 메모리에 저장된 명령들을 포함하고, 상기 명령들은 반복적으로 실행하고 비고유 정보를 서로 교환하도록 처리기에 의해 실행 가능하게 된다.
다른 실시예에서, 터보 디코더는 복수의 입력들 및 적어도 하나의 출력을 갖는 멀티플렉서(1480)를 더 포함하고, 상기 멀티플렉서의 복수의 입력들 중 제 1의 입력은 제 2의 디코더의 제 2의 출력에 동작 가능하게 연결되고, 사기 멀티플렉서의 복수의 입력들 중 제 2 입력은 제 2의 디인터리버의 출력에 동작 가능하게 연결되고, 멀티플렉서의 복수의 입력들 중 제 3의 입력은 제 1의 디코더의 제 2의 출력에 동작 가능하게 연결되고, 제 1의 디코더로부터의 패리티 비트에 대한 제 1의 APP LLR 및 제 2의 디코더로부터의 패리티 비트에 대한 제 2의 APP LLR은 시스테매틱 및 패리티 비트들 둘 다에 대한 APP LLR을 생성하도록 디인터리버로부터 출력된 시스테매틱 비트들에 대한 APP LLR과 멀티플렉서에서 멀티플렉싱된다.
본 방법 및 장치의 응용성의 추가의 범위는 이하의 상세한 설명, 청구범위, 및 도면들로부터 명확해질 것이다. 그러나 본 발명의 상세한 설명 및 특정 예들은 양호한 실시예들을 나타내지만, 본 발명의 사상 및 범위 내의 다양한 변경들 및 변형들이 당업자에게 명백하게 될 것이므로 단지 예시로서만 주어진다는 것을 이해해야 한다.
현재 개시된 방법 및 장치의 특징들, 목적들, 및 장점들은 유사한 참조 문자들이 도면 전체에 걸쳐서 대응하는 것을 식별하는 도면과 연계하여 취해질 때 아래에 기술된 상세한 설명으로부터 더 명확하게 될 것이다.
도 1은 코어 및 사용자 장비로의 인터페이스와 함께 2개의 라디오 네트워크 서브시스템들을 갖는 라디오 액세스 시스템의 블록도.
도 2는 포스트 디코딩(하드/소프트 간섭 제거)의 블록도.
도 3은 3GPP 터보 인코더를 예시하는 도면.
도 4는 3GPP 터보 디코더를 예시하는 도면.
도 5는 시스테매틱 및 패리티 비트들 둘 다에 대한 소프트 APP를 출력하기 위한 3GPP 디코더에 대한 개선들을 도시하는 도면.
도 6은 tanh-함수를 이용하여 APP LRR이 소프트 심볼에 어떻게 맵핑되는지는 예시하는 도면.
도 7은 MMSE를 이용한 포스트-디코딩 간섭 제거의 블록도.
도 8은 이진 계단 함수에 의해 tanh-함수를 근사화하는 하드 심볼 검출기를 예시하는 도면.
도 9는 하드 심볼 검출기를 이용한 포스트-디코딩 간섭 제거의 블록도.
도 10은 이진 계단 함수 대신, 3진 계단 함수를 이용하여 tanh-함수를 근사화하는 하드 판정 검출기를 예시하는 도면.
도 11은 소거 검출기를 이용한 포스트 디코딩 간섭 제거의 블록도.
도 12는 평균 신뢰도를 이용한 포스트 디코딩 간섭 제거의 블록도.
도 13은 사용자 당 다수의 H-ARQ 전송들이 제거되는 최적의 소프트 간섭 제거를 예시하는 도면.
도 14는 최근의 H-ARQ 전송이 제거되는 감소한 복잡도의 소프트 간섭 제거를 예시하는 도면.
도 15는 도 2의 포스트 디코딩(하드/소프트 간섭 제거) 장치를 이용하여 취해지는 단계들의 흐름도.
도 16는 도 5의 시스테매틱 및 패리티 비트들 둘 다에 대한 소프트 APP를 출력하기 위해 3GPP 디코더를 이용하여 취해지는 단계들의 흐름도.
도 17은 도 5의 시스테매틱 및 패리티 비트들 둘 다에 대한 소프트 APP를 출력하기 위해 3GPP 디코더를 이용하여 취해지는 단계들의 흐름도.
도 18은 도 7의 포스트 디코딩 간섭 제거 장치를 이용하여 취해지는 단계들의 흐름도.
도 19는 사용자 마다 다수의 H-ARQ 전송들이 제거되는 도 13의 최적의 소프트 간섭 제거 장치를 이용하여 취해지는 단계들의 흐름도.
도 20은 특히 노드 B(20) 및 라디오 네트워크 제어기(65)를 포함하는 통신 시스템의 일부인 노드 B(20)와 라디오 네트워크 제어기(65)가 패킷 네트워크 인터페이스(146)와 인터페이싱하는 것을 도시하는 도면.
도 21은 사용자 장비(UE)의 실시예를 예시하는 도면.
첨부된 도면과 연계하여 이하에 기술되는 상세한 설명은 본 발명의 예시적인 실시예들의 설명으로서 의도되고 본 발명이 실시될 수 있는 실시예들만을 나타내도록 의도되는 것은 아니다. 이 설명 전체에 걸쳐서 사용되는 용어 “예시적인”은 “예, 사례, 또는 예증으로서 작용하는” 것을 의미하고, 반드시 다른 실시예들보다 선호되거나 유리한 것으로서 해석되어선 안된다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위한 특정 상세들을 포함한다. 그러나 본 발명이 특정 상세들 없이 실시될 수 있다는 것이 이 기술 분야의 숙련자에게 명백할 것이다. 일부 사례들에서, 잘 알려진 구조들 및 디바이스들은 본 발명의 개념을 불분명하게 하는 것을 방지하기 위해 블록도 형태로 도시된다.
소프트 간섭 제거의 포스트 디코딩
간섭 제거는 소정의 사용자의 신호의 데이터 판정 이전에 다른 사용자의 신호들을 제거하는데 이용된다. WCDMA 시스템에서, 성공적으로 디코딩된 사용자의 신호를 제거하는 것은 후속 사용자들의 복조 동안 인지되는 간섭을 감소시키고, 이에 따라 성공적으로 디코딩되는 기회들(chances)을 개선한다. 간섭 제거는 하드 또는 소프트일 수 있다. 소프트 간섭 제거는 다른 사용자의 신호들 또는 데이터 값들이 무엇인지를 추정하고 이들로부터 간섭을 제거하기 위해 이 추정들을 이용하는 것을 지칭한다. 일 예에서, 데이터 심볼들의 최소 평균 제곱 오류(MMSE) 추정들은 파형을 재구성하기 위해 채널 디코더의 소프트 출력(soft output)으로부터 유도될 수 있다. 하드 검출기는 입력의 함수로서 하드 판정(hard decision)을 출력하는 것이다. 대부분, 이것은 이진(binary) 수용/거절 판단일 수 있다. 소프트 검출기들은 로그-우도 비(log-likelihood-ratio)의 형태로 실수를 출력한다. 이는 타겟이 입력을 생성하는 우도(likelihood)와 비-타겟이 입력을 생성하는 우도 간의 비의 대수이다. 우도-비 출력은 이론적으로 임의의 미리 주어진 타겟과 오판들(erroneous decisions)을 내린 것과 관련된 임의의 비용에 대한 최적의 판단들을 내리는데 사용될 수 있다.
일 예에서, 업링크 간섭 제거(IC) 동안, 방법 및 장치는 사용자 신호가 성공적으로 디코딩되었다는 사실을 조건으로 하는 하드 트래픽 IC를 포스트 디코딩하기 위해 사용된다. 다른 예에서, 소프트 IC(예를 들어, 병렬 IC) 방법 및 장치가 사용되는데, 여기서 상기 방법은 간섭 사용자의 심볼들을 디코딩하는데 실패하는 경우조차도 여전히 간섭 사용자의 심볼들을 제거하고자 여전히 시도한다. 병렬 IC에서, 다수의 사용자들에 대한 디코딩은 처리 지연을 감소시키도록 동시에 실행된다.
하드 트래픽 IC를 포스트 디코딩하는 복잡도는 완전히 로딩된 보이스 오버 인터넷 프로토콜(VoIP)를 지원할 때 증가한다. 즉, VoIP 시스템은 하드 트래픽 IC를 포스트 디코딩하는 복잡도를 증가시킨다. VoIP는 인터넷을 통해 음성 통신들을 전달하는 전송 기술들의 패밀리(family)에 대한 일반적인 용어이다. 본 발명 및 장치는 간섭을 제거하기 위해 이미 존재하는 하드 트래픽 IC 방법의 상부에 소프트 트래픽 IC 방법을 사용한다. IC 아키텍처를 최적화하기 위해, 최선 노력(best effort; BE) 시나리오들 또는 BE 및 저 레이트 R99 음성 사용자들의 혼합 둘 다가 사용된다. 이 예들에서, VoIP 경우에 비교하여 지원할 사용자들의 수가 더 적어질 수 있다. 이러한 시나리오들 하에서, 이미 존재하는 하드 트래픽 IC 방법들의 상부에 소프트 트래픽 IC 방법을 지원하는 것은 상당히 실용적이 될 수 있다.
본 특허 출원은 이미 존재하는 포스트 디코딩 하드 IC 방법에 작은 변경을 가하여 수용될 수 있는 신규의 포스트 디코딩 소프트 IC 방법을 개시한다.
포스트 티코딩 소프트 IC 방법은 이하의 변형들/부가들을 갖는 포스트 디코딩 하드 IC 방법으로부터의 모든 블록들을 재사용하는 도 2에서 가장 잘 예시된다:
터보 디코더로부터 시스테매틱 및 패리티 비트들을 위해 업데이트된 사후 확률들(posteriori probabilities; APP)을 생성한다.
최소 평균-제곱 오류(MSSE) 기준을 이용하여 APP를 소프트 심볼들로 변환한다.
심볼 추정기(325)에서 소프트 심볼들을 양자화하고 및 하드 비트들을 레이트 매칭 및 인터리빙 블록들(355)에 공급한다. 이 블록들(355)의 출력은 트래픽 간섭 필터링 및 누산 블록(335)에 직접 공급된다, 즉 데이터-기반 채널 추정기(DBCE) 유닛(310)은 이 비트들을 이용하여 채널 추정치를 수행하지 않는다.
소프트 심볼들을 평균화 및 소프트 값들을 트래픽 간섭 필터링 및 누산 블록(335)에 피드 포워딩(feed forward)한다.
도 2에서 알 수 있는 바와 같이, 트래픽 데이터 복조기(TDD) 유닛(305)은 샘플 입력 버퍼(317)로부터 수신된 신호에 대해 복조를 수행한다(도 15의 단계 1310). 그 다음, 데이터 패킷은 데이터 패킷을 디코딩하도록 데이터 디코더(310)에 송신된다(단계 1315). 동반해서, 트래픽 복조기(305) 및 트래픽 디코더(310)는 타이밍 동기화, 디스크램블링(descrambling), 재확산(despreading), 상 회전 및 최대비 조합(maximal ratio combining; MRC)을 실행한다. 다음 단계에서, 처리기(315)는 “데이터 패킷이 성공적으로 디코딩되었는가?(단계 1320)”를 판정한다. 응답이 예(YES)인 경우, 데이터 패킷은 데이터 재-인코더(320)에 의해 재-인코딩된다(단계1325). 응답이 노(NO)인 경우, APP가 생성되고 심볼 추정기(325)에서 소프트 심볼들에 맵핑된다(단계 1330). 즉, 응답이 노인 경우, 심볼 추정기(325)는 LLR을 소프트 심볼들로 변환한다. 그 후, 소프트 심볼들이 데이터 재-인코더(320)에 공급된다. 제거를 위해 파형을 재구성하기 위해, 디코딩된 데이터는 칩 시퀀스(chip sequence)를 복구하도록 재-인코딩된다. 데이터 패킷이 데이터 재-인코더(320)에 의해 성공적으로 재-인코딩되면, 데이터 재-인코더(320)로부터의 데이터 패킷은 트래픽 간섭 제거(TIC) 유닛(312)의 데이터 기반 채널 추정(DBCE) 유닛(330)에 공급되고, 여기서 데이터 패킷은 채널을 재-추정하기 위한 파일롯으로서 사용된다(단계 1335). TIC 유닛(312)은 성공적인 디코딩 이후 재-인코딩된 데이터 칩들에 대해 작동한다. 트래픽 간섭 제거 유닛(312)은 데이터 기반 채널 추정(DBCE) 유닛(330), 트래픽 간섭 필터링 및 누산 유닛(335) 및 트래픽 간섭 차감 유닛(340)을 포함한다.
파일롯 복조 이력 버퍼(322)는 관련된 채널 추정 정보를 저장한다(단계1340). 파일롯 복조 이력 버퍼(322)의 출력은 DBCE 유닛(330)에 또한 공급된다. 고품질의 채널 추정치는 간섭을 제거할 때 유용하다. 채널 추정치가 부정확한 경우, 재구성된 신호가 실제(true) 간섭과 매칭하지 않을 것이므로 큰 잔여 간섭이 이 신호에 남아있을 것이다. 디코딩된 데이터는 높은 트래픽 대 파일롯 전력비들의 경우에 채널 추정치 성능을 개선하는데 보다 양호하게 사용될 수 있으며, 이는 데이터 기반 채널 추정치라 칭해진다.
데이터 재-인코더(320)로부터의 데이터 패킷은 간섭 필터링 및 누산 유닛(335)에 또한 공급된다. 데이터 기반 채널 추정(DBCE) 유닛(330)의 출력은 간섭 필터링 및 누산 유닛(335)에 또한 공급된다. 그 후, 간섭 파형은 간섭 필터링 및 누산 유닛(335)에서 새로운 채널 추정치들 및 재-인코딩된 칩 시퀀스를 이용하여 재구성된다. 이 간섭 파형 합성은 칩 시퀀스를 우선 필터링함으로써, 즉 간섭 필터링에 의해 구현된다(단계 1345). 필터링은 수신된 파형 샘플들을 재구성한다. 그 다음, 필터 출력들은 채널 추정치와 곱해진다(multiply)(단계 1350). 마지막으로, 다수의 경로들은 복합 간섭 파형들을 재구성하기 위해 누산된다(단계 1355). 일 예에서, DBCE 유닛(330)은 선택적일 수 있다. DBCE는 파일롯 복조 이력 버퍼(322)로부터의 채널 추정 정보를 스케일링함으로써 바이패스(bypass)될 수 있다.
마지막으로, 간섭 파형은 간섭 차감 유닛(340)에서 파형 버퍼(또는 수신된 샘플 입력 버퍼(317)로부터의 샘플들)로부터 차감된다(단계1360). 샘플 입력 버퍼(317)는 트래픽 간섭 제거 유닛(TIC; 312)으로부터 제거된 파형들이 계속적으로 업데이트되는 실시간 버퍼이다. 이 서브시스템들은 처리를 빠르게 하기 위해 파이프라인 방식(pipelined manner)으로 실행된다는 점에 주의한다.
WCDMA 시스템에서, 성공적으로 디코딩된 사용자의 제거는 후속 사용자의 복조 동안 관측되는 간섭을 감소시키고, 이에 따라 성공적으로 디코딩되는 그들의 기회들을 개선한다. 그러나 WCDM를 위한 간섭 제거는 사용자 장비들(UE들; 10)의 이전의 전송들의 저장을 이용한다. 이는 모든 이전의 시도들을 저장하기에 충분하지 않은 메모리를 가질 수 있는 일부 플랫폼들 상에서 과중할 수 있는 대형 내장 스토리지 요건을 야기할 수 있다. 예를 들어, 사용자가 제 1 시도에서 디코딩되지 않을 수 있으므로, 모든 재전송들은 다른 성공적인 사용자들이 제거되면 이 사용자를 재시도하기 위해 저장될 수 있다. 대형 메모리 버퍼는 2ms 전송 시간 간격(TTI) 개선된 사용자들에 대해 4개의 전송들 및 10ms TTI 개선된 사용자들에 대해 2개의 전송들까지 저장할 수 있다. (전송 시간 간격(TTI)은 변조, 코딩 및 확산 포맷이 고정되는 시간 간격임). 또한, 전용된 10ms, 20ms 및 40ms 사용자들은 본 특허 출원에 개시된 방법 및 장치에 의해 지원될 수 있다. 본 특허 출원은 다수의 상이한 버퍼 크기들로 작동할 것이다. 일 예에서, 샘플 입력 버퍼(317)는 변형된 안테나 샘플 버퍼(modified antenna sample buffer; MASB)일 수 있다. 이전의 전송들을 저장하는데 사용된 모든 메모리가 필드 프로그래밍 가능한 게이트 어레이(field programmable gate array; FPGA)에 저장될 수 없는 경우, 데이터는 외부 메모리에 저장될 수 있고, TTI 사용자들은 내장(내부) 캐시(on board cache)에서 처리될 수 있다. 외부의 저 대역폭 메모리의 예는 쿼드 데이터 레이트 II(quad data rate II; QDRII) 메모리이다.
인코더
도 3은 3GPP 터보 인코더를 예시한다. 도 4는 3GPP 터보 디코더를 예시한다. 터보 코딩은 오류 방지(error protection)를 제공하기 위해 리던던시(redundancy)를 입력 신호에 부가하는 순방향 오류 정정(FEC) 방법이다. 3GPP 터보 인코더는 2개의 동일한 RSC(Recursive Systematic Convolutional) 인코더들로의 병렬 연접으로 구성된다. 인코더는 k개의 정보 심볼들을 수용하고 이 정보 심볼로부터 유도된 r개의 리던던트 심볼들의 세트(패리티 비트들)를 개별적으로 덧붙인다. 정보 워드(information word)는 인코더에서 어떤 방식으로도 교란되지 않는다는 점에 주의한다. 인터리버는 2개의 인코더들을 분리시킨다.
인터리버는 제 2 RSC로의 입력 비트들을 재정렬함으로써 2개의 RSC들에 대한 입력들을 무상관화(de-correlate)시킨다. 코드 인터리버는 규정된 인터리빙 방법에 따라 코드 세그먼트에서 정보 비트들을 섞는다(즉 인터리빙). 인터리빙의 결과로서, 두 RSC들로부터의 인코딩된 비트들이 동시에 저 가중치 코드 워드들(low weight code words)을 가질 가능성은 거의 없다. 또한, 인코딩된 비트들이 버스티 노이즈(bursty noise)에 대처하는데 도움을 준다.
제 1 RSC 인코더(212a)는 길이(K)의 인포 워드(infor word; X)를 인코딩하고, 제 2 RSC 인코더(212b)는 인터리빙된 인포 워드를 인코딩한다. 하나의 구성 인코더(212a)는 패리티 비트들의 제 1 시퀀스를 생성하도록 코드 세그먼트의 정보 비트들을 인코딩하고, 다른 구성 인코더(212b)는 패리티 비트들의 제 2 시퀀스를 생성하도록 섞여진 정보 비트들을 인코딩한다. 따라서, 각 구성 인코더(212)는 선형-순(linear-order) 정보 비트들 또는 인터리빙된 정보 비트들 중 하나를 수신하고, 수신된 정보 비트들을 규정된 구성 코드로 인코딩하고, 패리티 비트들의 시퀀스를 제공한다.
도 3의 예에서 도시되는 바와 같이, 각 구성 인코더(212)는 3개의 직렬-결합된 지연 소자들(222), 4개의 모듈로-2(modulo-2) 덧셈기들(224), 및 스위치(226)를 포함한다. 초기에, 지연 소자들(222)의 상태들은 0으로 설정되고, 스위치(226)는 업 위치(up position)에 있다. 그 후, (인코더(212a)를 참조하면), 코드 세그먼트의 각 정보 비트에 대해, 덧셈기(224a)는 정보 비트(x)와 인코더(224d)로부터의 출력 비트의 모듈로-2 덧셈을 수행하고, 그 결과를 지연 소자(222a)에 제공한다. 모듈로-2 덧셈은 정보 비트(x)의 덧셈기(224d)로부터의 출력 비트를 유효하게 XOR한다. 덧셈기들(224b 및 224c)은 덧셈기(224a) 및 지연 소자들(222a 및 222c)로부터 비트들을 수신하고 이들의 모듈로-2 덧셈을 수행하고, 패리티 비트(zk)를 제공한다. xk는 제 1 구성 디코더(212a)의 테일 시스테매틱 비트들(tail systematic bits)이다. 테일 시스테매틱 비트들은 인코딩의 종료시에 인코더들(212a)의 모든 지연 소자들을 0 상태가 되게 하는데 사용될 수 있다. 덧셈기(224d)는 지연 소자들(222b 및 222c)로부터의 비트들의 모듈로-2 덧셈을 수행한다.
코드 세그먼트의 모든 NB 정보 비트들이 인코딩된 후, 스위치(226)는 업 위치로 이동되고 3개의 제로(“0”) 테일 비트들이 구성 인코더(212a)에 제공된다. 그 후, 제 1 구성 인코더(212a)는 3개의 테일 비트들을 인코딩하고, 6개의 테일 패리티 비트들을 제공한다. z'k는 제 2 구성 인코더(212b)에 대한 패리티 비트이고 x'k는 테일 시스테매틱 비트들이다. NB 정보 비트들의 각 세그먼트에 대해서, 제 1 구성 인코더(212a)는 NB 패리티 비트들 및 제 1의 6개의 테일 패리티 비트들(y1)을 제공하고, 제 2 구성 인코더(212b)는 NB 패리티 비트들 및 제 1의 6개의 테일 패리티 비트들(y2)를 제공한다.
디코더
도 4에 예시된 바와 같이, 터보 디코딩에 있어서, 동일한 정보 시퀀스의 상이한 인터리빙된 버전들에 관한 2개의 성분 코드들이 생성된다. 터보 디코딩은 통상적으로 디코딩된 세그먼트를 공표(declaring)하기 이전에 제 1 및 제 2 구성 디코더들에 의해 다수의 반복들(예를 들어, 12, 16, 20, 또는 가능하게는 그 이상)이 수행된다. 반복적 디코딩에 있어서, 디코딩된 출력은 디코더의 입력에 피드백된다. 그러므로 반복적 디코더의 출력은 하이 또는 로우 신호(예를 들어, +1, -1)와 같은 하드-판정 신호가 아니라, 소프트 판정 신호(예를 들어, 0.7982, -0.6452,..)이다. 구성 디코더에 의한 각 반복에 있어서, 수신된 정보 비트들의 신뢰도(confidence)는 증가하고 점근적으로(asymptotically) 최종 값에 도달할 수 있다. 터보 디코더는 코드 세그먼트의 비트들에 대한 LLR들이 특정한 임계값을 초과하는 경우 디코딩을 종결하도록 디코딩 처리 동안 체크들(checks)을 이용할 수 있다. 대안적으로, 빌트-인 오류 검출 기능 또는 메트릭(예를 들어, CRC 체크)을 이용하여 디코딩이 성공적인지를 결정하고 허용된 반복들의 최대수에 도달하기 전에 종결될 수 있다.
도 4에 도시된 바와 같이, 터보 디코더(1417)는 2개의 연접된 APP 디코더 블록들(1420, 1450)로 구성된다. 2개의 APP 디코더 블록들(1420, 1450)은 반복적 방법(예를 들어, 도 16의 단계 1510))으로 신호들을 디코딩하고, 비고유 정보를 서로 교환한다. 반복적 디코더(1417)의 성분 디코더(1420, 1450)는 다수의 방식들로 신호를 디코딩할 수 있다. 일 예에서, 디코더들(1420, 1450)은 최대 사후 확률(Maximum Aposteriori Probability; MAP) 디코더들일 수 있다. 수신된 데이터 및 패리티 정보에 기초하여, MAP 디코더는 인코더가 특정 상태에 있게 되는 확률을 계산한다.
MAP 디코딩 방법은 수신된 데이터 및 패리티 심볼들(데이터 비트들의 실제의 및 인터리빙된 버전들로부터 계산된 패리티 비트들에 대응함)의 형태의 소프트 신호 값들 및 다른 디코더 소프트 출력(비고유) 정보를 이용함으로써 신뢰할 수 있는 판단들을 생성한다. 터보 디코딩에서, MAP 디코더(1420, 1450)는 각 전송된 데이터 비트에 대한 사후 확률들(APP들) 값을 계산하고(단계 1525), 그 후 최대 사후 확률에 대응하는 판정값을 할당(단계 1540)함으로써 데이터 비트를 디코딩함으로써 전송된 가장 가능성 있는 정보를 결정한다. MAP 디코더(1420, 1450)는 모든 전송된 비트(cn)에 대해 LLR을 계산함으로써 비트 오류 확률(BER)을 최소화하도록 APP들을 이용한다. 로그 우도 비(LLR)는 확률의 대수이고, 계산들을 감소시키는데 사용된다. 이전의 상태들로부터의 가중치, 패리티 값 및 소프트 데이터에 의존하여, 데이터가 '1' 또는 '0'인 확률, 즉 하드 판정은 다수의 반복들이 완료된 이후 계산될 수 있다(단계 1545). 확률들은 신뢰할 수 있는 결과를 획득하기 위해 반복적으로 계산된다.
각 성분 디코더(1420, 1450)는 계통적(또는 정보) 비트들에 대해 APP LLR들(로그 우도 비들),
Figure pct00001
를 계산한다.
Figure pct00002
로그 우도 비는 수신된 데이터 비트가 '0'인 확률을 수신된 데이터 비트가 '1'인 확률로 나눈 것이다. 예를 들어, 수식(1)은, 시간(i)에서의 입력 비트(b)의 LLR이 비트가 일("1")이 되는 확률에 대해 수신된 시퀀스(r)에서 주어진 비트가 제로("0")가 되는 확률의 비의 대수임을 예시한다. 각 입력 비트에 대해 확률들(
Figure pct00003
및
Figure pct00004
)은 디코딩되는 코드 세그먼트에 대해 수신된 비트들의 시퀀스 및 해당 비트에 대한 소프트 값을 기반으로 한다. APP LLR은 채널 LLR(
Figure pct00005
), 선험적(Apriori) LLR(
Figure pct00006
), 및 비고유 LLR(
Figure pct00007
)로 구성된다.
Figure pct00008
Figure pct00009
여기서
Figure pct00010
는 시스테매틱 비트(i)에 대한 APP LLR이고, (s,s')는 상태 s로부터 상태 s'로의 임의의 유효한 상태 천이이고, P(s,s')는 상태 천이와 관련된 패리티 비트이고, U0는 시스테매틱 비트(0)에 의해 야기되는 모든 상태 천이들의 세트이고; U1은 그 반대이다.
제 1 디멀티플렉서(DEMUX; 1470)는 시스테매틱 비트들에 대한 채널 LLR(Lc)을 제 1 디코더(1420)에 입력되는 제 1 디코더(디코더 1(1420))에 대한 채널 LLR(Lc (1))로 변환한다. 제 2 디멀티플렉서(DEMUX; 1473)는 시스테매틱 비트들에 대한 채널 LLR(Lc)을, 제 2 디코더(1450)에 입력되고 제 3 디멀티플렉서(1477)에 입력되는 제 2 디코더(디코더 2(1450))에 대한 채널 LLR(Lc (2))로 변환한다. 제 2 디코더(1420)에 대한 채널 LLR(Lc (2))는 제 3 멀티플렉서(1477)를 통해 덧셈기(1410)에 또한 입력된다. 제 3 디멀티플렉서(1477)는 덧셈기(1410)에 입력되는 시스테매틱 비트들에 대한 채널 LLR들을 추출한다. 제 1 디코더(1420)는 채널 LLR(Lc (1)) 및 선험적 LLR(La (1))을 이용하여 비고유 LLR(
Figure pct00011
)를 계산한다(도 17의 단계 1550 참조). 비고유 LLR(
Figure pct00012
)은 인터리버(1440)에 입력된다.
제 1 인코더(1420)에 대한 입력은 채널 LLR(Lc (1))이다. 제 1 디코더(1420)는 MAP 방법에 따라 채널 LLR(Lc (1)) 및 선험적 LLR(La (1))을 이용하여 비고유 LLR(Le (1))를 계산한다. 비고유 LLR(Le (1))는 수식들(2) 및 (3)을 이용하여 채널 LLR(Lc (1)) 및 선험적 LLR(La (1))로부터 생성된다.
계통적(또는 정보) 비트들에 대한 비고유 정보는 성분 디코더들(1420, 1450) 사이에서 교환된다. 수식(4)은 제 1 디코더(1420)의 출력(여기서 비고유 LLR(Le (1))이 인터리버(1440)에 공급되고 그 후 선험적 LLR(La (2))를 제 2 디코더(1450)에 출력하는 것을 예시한다(단계 1555). 또한, 제 2 디코더(1450)에 대한 입력은 채널 LLR(Lc (2))이다. 제 2 디코더(1450)는 MAP 방법에 따라 채널 LLR(Lc (2)) 및 선험적 LLR(La (2))를 이용하여, 그 비고유 LLR(Le (2))는 비고유 LLR(Le (2))를 계산하고(단계 1560), 디인터리버(1460)에 다시 피드백(단계 1565)되고 비고유 LLR(Le (2))는 디인터리빙되고(단계 1570), 그 후 선험적 LLR(La (1))으로서 제 1 디코더(1420)에 피드백된다(단계 1575). 비고유 LLR(Le (2))는 수식들(2) 및 (3)을 이용하여 채널 LLR(Lc (2)) 및 선험적 LLR(La (2))로부터 생성된다.
Figure pct00013
수식(5)은 제 2 디코더(1450)가 비고유 LLR(Le (2))를 디인터리버(1460)(및 덧셈기(1410)에도)에 출력하는 것을 예시한다. 디인터리버(1460)는 인터리버(1440)에 대해 사용된 인터리빙 스킴(scheme)에 상보적인 디인터리빙 방법을 이용하여 제 2 디코더(1450)의 출력을 디인터리빙함으로써 신호의 비트들을 그들의 원 위치들로 재정렬한다. 그 후 디인터리버(1460)는 선험적 LLR(La (1))을 제 1 디코더(1420) 및 덧셈기(1410)에 피드백한다.
Figure pct00014
여기서,
Figure pct00015
하드 판정들은 시스테매틱 비트들의 APP LLR들에 따른 몇몇의 반복들 이후에 내려진다.
덧셈기(1410)는 디인터리버(1460)로부터의 선험적 LLR(La (2)), 제 2 디코더(1450)로부터의 비고유 LLR(Le (2)), 및 제 2 디코더(1450)로부터의 채널 LLR(Lc (2))을 더한다(단계 1580). 덧셈기(1410)의 출력은 디인터리버(1465)에 입력된다. 디인터리버(1460)는 시스테매틱 비트에 대한 LLR을 디인터리빙하고 출력한다(단계(1585).
도 5에서, 소프트 간섭 제거를 원조하기 위해, 패리티 비트들에 대한 APP LLR 또한 계산된다.
Figure pct00016

Figure pct00017
여기서,
Figure pct00018
는 패리티 비트(i)에 대한 APP LLR이고, (s,s')는 상태 s로부터 상태 s'로의 임의의 유효한 상태 천이이고, U(s,s')는 상태 천이와 관련된 시스테매틱 비트이고, P0 는 패리티 비트(0)에 의해 생성되는 모든 상태 천이들의 세트이고; P1은 그 반대이다.
패리티 비트들에 대한 APP LLR들은 i) 패리티 비트들은 터보 코드들에서 덜 보호되고; 및 ii) 패리티 비트들에 대한 비고유 정보는 반복적으로 교환되지 않기 때문에 정보 비트들보다 신뢰할 수 없다는 점에 주의한다.
도 5는 시스테매틱 및 패리티 비트들 둘 다에 대한 소프트 APP를 출력하도록 3GPP 디코더에 대한 개선들을 예시한다. 먼저, 제 1 디코더(1420)는 패리티 비트들에 대한 제 1 APP LLR(
Figure pct00019
), 및 시스테매틱 비트들에 대한 제 1 비고유 LLR(
Figure pct00020
)을 계산한다. 마찬가지로 제 2 디코더(1450)는 패리티 비트들에 대한 제 2 APP LLR(
Figure pct00021
), 및 시스테매틱 비트들에 대한 제 2 비고유 LLR(
Figure pct00022
)을 계산한다(단계 1590). 도 5에서, 제 1 디코더(1420)로부터의 패리티 비트에 대한 제 1 APP LLR(
Figure pct00023
) 및 제 2 디코더(1450)로부터의 패리티 비트에 대한 제 2 APP LLR(
Figure pct00024
)은 시스테매틱 및 패리티 비트들에 대한 소프트 APP를 생성하도록 멀티플렉서(1480)에서 디인터리버(1465)로부터 출력된 시스테매틱 비트(
Figure pct00025
)와 멀티플렉싱된다(단계 1595).
멀티플렉서(1480)는 제 1 디코더(1420) 및 제 2 디코더(1450)의 출력으로부터 전체 코드 시퀀스에 대한 APP LLR들을 복구한다. 전체 코드 시퀀스는 시스테매틱 비트들, 제 1 구성 인코더(212a)로부터의 패리티 비트들 및 제 2 구성 인코더(212b)로부터의 패리티 비트들을 포함한다. 시스테매틱 비트들에 대한 APP LLR들은 디인터리버(1460)로부터 유도된다. 제 1 구성 인코더(212a)로부터의 패리티 비트들에 대한 APP LLR들은 제 1 디코더(1420)로부터의
Figure pct00026
로부터 유도된다. 제 2 구성 인코더(212b)로부터의 패리티 비트들에 대한 APP들은 제 2 디코더(1450)로부터의
Figure pct00027
로부터 유도된다.
APP 들을 데이터 심볼들의 소프트 추정들로 변환
이론적으로, 다중-액세스 채널의 이상적인 용량은 사용자들이 연속적인 방식으로 디코딩되는 "오니언 필링(onion peeling)" 처리를 통해 달성될 수 있고, 성공적으로 디코딩된 사용자들의 신호는 다음 사용자 디코딩 이전에 파형으로부터 차감된다. 그러므로 "클리너(cleaner)" 신호가 앞으로 디코딩될 사용자들에 대해서 이용 가능하다. 이러한 절차는 통상적으로 연속적인 간섭 제거(SIC)로서 칭해진다. 다중-액세스 채널 용량은 디코딩된 신호가 수신된 파형으로부터 완전히 제거된다는 가정 하에 달성된다. 그러나 실제 구현들에서, 제거는 이상적이지 않고 잔여 간섭이 남아있게 될 것이다. 정확히 얼마나 많은 간섭이 제거될 수 있는지는 채널 추정치 품질, 데이터 판단 품질 등과 같은 다수의 인자들에 의존한다. 간섭 소거 효율(β)이라 칭하는 중요한 수치(measure)는 제거되는 간섭의 양을 추가로 정하는데 사용된다.
일 예에서, 간섭 제거 효율은 원 신호 에너지에 대해 제거된 신호 에너지의 비로서 정의될 수 있다. 단순성을 위해, 이득(h)을 갖는 단일 경로 정적 채널을 가정하면, h·d는 우리가 재구성하고자 하는 노이즈없는 신호를 나타내고,
Figure pct00028
는 대응하는 재구성된 신호를 나타내고, 1은 간섭 제거 효율(β)을 정의할 수 있다. E는 기대치(expectation)를 나타낸다. 간섭 제거 효율을 다음과 같이 쓰일 수 있다.
Figure pct00029
여기서,
Figure pct00030
는 채널 추정치 오류를 나타내고,
Figure pct00031
는 데이터 심볼 추정 오류를 나타낸다. 제거 효율을 최대화하기 위해, 심볼 판정 및 채널 추정치의 평균 제곱 오류(MSE)는 최소화된다는 것에 주의한다. 또한, β는 신호 재구성의 품질을 나타내고, 여기서 β=1은 h·d가 정밀하게 재구성될 때의 완벽한 제거를 나타낸다. 작은 양의 β는 완전하게 재구성되지 않는 신호를 나타내고 제거 후에 잔여 간섭이 존재한다. 음의 β는 잘못 구성된 신호를 갖고, 간섭을 제거하는 대신, 보다 많은 간섭을 파형에 부가했다는 것을 나타낸다. 실제로, 신호 재구성 품질은 채널 추정치 및 심볼 판정 품질 둘 다에 의존한다.
최적의 심볼 검출기
최고 간섭 효율을 달성하는 심볼 추정기(325)는 MMSE 추정기이다. 구체적으로, 이진 소스들의 노이즈 관찰을 위해, MMSE는 다음을 특징으로 할 수 있다:
Figure pct00032
여기서, Lapp(d)는 변형된 터보 디코더(1417)에 의해 제공된 대응하는 코딩된 심볼의 APP LLR이다. 도 6은 APP LLR이 심볼 추정기(325)에서 tanh-함수를 이용하여 소프트 심볼값에 어떻게 맵핑되는지를 예시한다.
심볼 추정기가 사용되기 때문에, 이하의 레이트-매칭, 인터리빙, 재확산, 및 간섭 필터링 블록들은 입력으로서 소프트 값을 수용하도록 변형될 필요가 있을 수 있다. 다른 예에서, 상기 기능 블록들이 변경되지 않고(이진 입력을 가짐) 및 간섭 필터(335)의 재구성 필터 계수들이 필터 셋업 유닛(360)에서 사용되는 대응하는 소프트 심볼 값에 의해 스케일링되는 상이한 아키텍처가 도 7에서 도시된다. 도 7은 후자의 아키텍처를 이용한 포스트-디코딩 소프트 IC의 블록도이다.
터보 디코더(TDEC; 348)는 APP LLR을 심볼 추정기(325)에 출력한다(도 18의 단계(1610)). 도 7의 심볼 추정기(325)는 tanh-함수를 이용하여 APP LLR을 소프트 심볼값에 맵핑한다(단계 1615). 소프트 심볼 추정치는 -1 내지 +1 내에 있다. 위에서 언급한 바와 같이, 소프트 심볼값이 필터 셋업 유닛(360)에 입력된다. 파일롯 및 오버헤드 복조 및 디코더(PODD; 350)는 파일롯을 전달(carry)하는 전용 물리적 제어 채널(DPCCH), 고속 전용 물리적 제어 채널(HS-DPCCH) 및 개선된 전용 물리적 제어 채널(E-DPCC) 채널들, 및 제어 정보를 처리한다. 제어 정보는 전송 포멧 조합 지시자(Transport Format Combination Indicator; TFCI) 비트들, 전송 전력 제어(TPC) 비트들 및 피드백 지시자(FBI) 비트들을 포함한다. PODD(350)는 각 레이크 핑거(Rake finger)에 대한 타이밍 오프셋, 캐리어 위상 및 채널 기반 추정들을 트래픽-파일롯(T/P) 스케일 유닛(358)에 출력한다(단계 1620). T/P는 트래픽 대 파일롯 비율을 나타낸다. T/P 스케일 유닛(358)의 출력은 T/P의 제곱근에 의해 스케일링된(곱해진) 채널 추정치이다. T/P 스케일 유닛(358)의 출력은 필터 셋업 유닛(360)에 입력된다. 필터 셋업 유닛(360)은 T/P 스케일러(358)의 출력 및 대응하는 소프트 심볼값을 이용하여 도 7에서 도시된 바와 같이 간섭 필터(335)의 재구성 필터 계수들을 스케일링한다(단계 1625).
MMSE 심볼 추정기(325)의 다른 출력(이진 또는 하드 출력)은 레이트 매칭 & 인터리버 유닛(355)에 입력된다. 레이트 매칭 & 인터리버 유닛(355)의 출력은 재확산기(365)에 입력된다. 재확산기(365)의 출력은 간섭 필터(335)에 입력된다. 레이트 매칭 & 인터리버 유닛(355) 및 재확산기(365)는 칩 시퀀스를 복구하도록 디코딩된 데이터를 재확산한다(단계 1630). 그 후 간섭 파형은 간섭 필터링 유닛(335)에서 재-인코딩된 칩 시퀀스를 이용하여 재구성된다(단계 1635). 이 간섭 파형 합성은 칩 시퀀스를 먼저 필터링함으로써, 즉 간섭 필터링에 의해 구현된다(단계 1640). 필터링은 수신된 파형 샘플들을 재구성한다. 도 7의 장치는 디코딩이 실패하였을 때 간섭 제거 블록으로서 사용된다. 디코딩을 실패하였을 때, 재구성을 위한 채널 추정치들은 DBCE(330)가 아닌 PODD(350)에 의해 생성된다. 채널 추정치들은 필터 셋업 블록(360)에 통합된다. 필터링된 파형은 다중 경로들을 통해 누산될 수 있고, 여기서 도 7은 각 경로 당을 원칙으로 하는 재구성을 예시한다. 따라서, 이 예에서, 다중-경로 누산은 결국 연접되지 않는다.
도 7의 아키텍처에서, 필터 셋업은 매 데이터 심볼들마다 수행될 수 있다는 점에 주의한다. 작은 확산 인자들을 갖는 높은 데이터 레이트 전송에 대해, 이 동작은 괘 빈번하게 수행될 수 있다. 다양한 감소한 복잡도 알고리즘들이 일부 성능을 희생하여 상술한 최적의 방법에 근접하도록 사용될 수 있다. 몇개의 이러한 방법들이 아래에 개시된다.
감소한-복잡도 방법 1: 하드 심볼 검출기
하나의 단순화는 도 8에서 예시된 이진 계단 함수(binary step function)에 의해 tanh-함수를 근사화(approximate)하는 것이다. 이는 APP LLR 값들을 이용하여 하드 심볼을 검출하는 것과 등가이다. 도 9는 하드 심볼 판정을 이용한 아키텍처를 예시한다.
상기 구현에서, 심볼 검출은 이진 결과를 출력한다는 점에 주의한다. 그러므로 레이트-매칭,3 인터리빙, 재-확산, 및 간섭 필터링을 포함하는 이어지는 모든 블록들은 이진 입력을 가질 것이다. 또한, 필터 셋업은 데이터 심볼 레이트로 업데이트될 필요가 없다. 그러나 이진 셋업 함수 근사화는 특히 디코딩을 실패할 때 낮은 신뢰도 영역에서 양자화 오류를 도입할 수 있다.
감소한-복잡도 방법 2: 소거 검출기
하드 판정 검출기를 개선하는 하나의 방식은 도 10에 의해 예시된 바와 같이, 이진 계단 함수 대신에, 3진 계단 함수를 이용하여 tanh-함수를 근사화하는 것이다. 이 근사화는 소거 심볼 검출기, 및 낮은 신뢰도를 갖는 심볼들에 대해 하드 심볼 판정 내리기 방지를 도입하는 것과 등가이다. 소거 임계치는 최소 평균 추정 오류의 최소의 증가를 달성하도록 조정될 수 있다. 도 11은 이 아키텍처의 블록도를 예시한다. 도 11의 심볼 추정기는 3진 추정들을 출력하고 있고, 이에 따라 레이트-매칭, 인터리빙, 재-확산 및 간섭 필터링 블록들은 이진 입력 대신 3진 입력을 취하도록 변형된다는 점에 주의한다. 재차, 간섭 필터 셋업은 데이터 심볼 레이트로 업데이트될 필요가 없다.
감소한-복잡도 방법 3: 평균 신뢰도
최적의 MMSE 심볼 추정기의 간섭 필터 계수들은 모든 데이터 심볼의 신뢰도(LLR 값)에 의해 스케일링될 수 있는데, 이는 확산 인자가 작을 때 값비쌀 수 있다. 이 최적의 방법에 근접하는 하나의 접근은 각 심볼의 개별적인 신뢰도 대신 심볼 블록들에 대한 "평균 신뢰도"에 의해 필터 계수들을 스케일링하는 것이다. 이럼으로써, 필터 셋업은 상당히 낮은 레이트에서 수행될 수 있다. 이러한 아키텍처는 도 12에서 예시된다. 심볼 추정기는 이 경우에서 이진 추정들을 출력하고, 이에 따라 레이트-매칭, 인터리빙, 재-확산 및 간섭 필터링 블록들이 변경될 필요가 없다는 점에 주의한다. 필터 셋업은 심볼들의 블록당 한번 업데이트될 수 있다. 평균 소프트 값이 필터 계수들을 스케일링하는데 사용된다. 일 예에서, 이 스케일링은 필터 셋업 블록에서 또는 T/P 스케일링 블록과 함께 발생할 수 있다.
H- ARQ 동작과의 상호작용
간섭 필터링 블록(335)에 의해 출력된 재구성된 신호는 원 파형 버퍼로부터 제거될 수 있다. 이러한 기능은 간섭 차감 모듈(340)에 의해 수행되는 간섭 차감으로서 표시된다. 패킷 전송이 몇개의 전송 간격들(TTI)에 걸쳐 있을 때, 예를 들어, HSUPA의 HARQ 동작에서와 같이, 간섭 차감의 구현은 제거 효율 및 처리 복잡도 사이의 상이한 트래이드-오프(trade-off)를 위해 변할 수 있다.
최적의 방법
일 예에서, 최적의 간섭 효율을 달성하는 방법 및 장치는 각 디코딩의 시도 이후에 최근의 재구성된 신호를 이용하여 원 파형을 지운다(clean). 이 방법은 터보 디코딩 결과들의 신뢰도가 전송들의 수(또는 HARQ 수)에 따라 단소적으로(monotonically) 개선된다고 가정한다. 각 재전송의 디코딩 이후, 본 방법은 모든 이전의 HARQ 프로세스들의 신호를 재구성하고 신호를 재차 제거한다. 또한, 재전송된 패킷의 디코딩 동안, 트래픽 데이터 복조기(TDD; 305)는 다른 패킷들의 제거로부터 완전히 이익을 얻도록, HARQ 결합 이전에 이전의 HARQ 전송들의 데이터를 재-복조한다. 이를 달성하기 위해, 아직 성공적으로 디코딩되지 않은 각 패킷의 최근의 재구성된 신호가 저장된다. 그러나 이전의 HARQ 프로세스들로부터의 LLR 값들은 더 이상 저장될 필요가 없다. 또한, 본 방법은 최대 허용된 전체 전송 지연과 균등한 길이의 파형을 또한 저장한다. HSUPA에서, 이는 대략 데이터의 50ms이다.
도 13은 사용자 마다 다수의 H-ARQ 전송들이 제거되는 최적의 소프트 간섭 제거의 구현을 예시한다. 도 2와 비교하여, 2개의 새로운 논리적 블록들, 재구성 신호 버퍼(322) 및 합산기(338)가 부가된다. 두 개의 기능은 아래에서 설명될 것이다. 각각의 터보 디코딩 이후, 신호들은 각각의 이전의 재-전송에 대해 재구성된다. 도 3에서 알 수 있는 바와 같이, 트래픽 데이터 복조기(TDD) 유닛(305)은 변형된 안테나 샘플 버퍼(317)로부터 수신된 신호 및 재구성된 신호 버퍼(319)에 저장되었던 재구성된 간섭 신호 상에서 복조를 수행한다(도 19의 단계 1710). 도 2에 대해 위에서 언급한 바와 같이, 간섭 신호는 새로운 채널 추정치들 및 재-인코딩된 칩 시퀀스를 이용하여 간섭 필터링 및 누산 유닛(335)에서 재구성된다. 합산기(338)에서, 최근 재구성된 신호와 이전의 재구성된 신호간의 차이가 계산되고 간섭 차감 유닛(340)에 출력된다(단계 1715). 간섭 차감 유닛(340)에서, 최근 재구성된 신호와 이전의 재구성된 신호 간의 차이는 변형된 안테나 샘플 버퍼(317)로부터 차감된다.
감소한 복잡도 방법
이전의 섹션에서 언급한 바와 같이, 최적의 방법은 대량의 메모리 스토리지를 사용한다. 감소한 복잡도 방법 및 장치는 최적의 방법 및 장치보다 적은 정보를 유지한다. 감소한 복잡도 방법 및 장치는 i) 디코딩에 실패한 모든 패킷들의 모든 이전의 HARQ들에 대해 재구성된 신호, 및 ii) 최대 가능한 재전송의 수에 대한 파형을 저장하는 크게 변형된 안테나 샘플 버퍼를 유지한다.
또한, 감소한 복잡도 방법은 iii) 모든 HARQ 프로세스들에 대한 최근 및 이전의 재구성된 신호들간의 차이를 계산하고; 및 iv) HARQ 결합 이전에 이전의 전송들의 데이터를 재-복조한다. 이는 대량의 계산을 야기한다.
하나의 차선의 전략은 최근의 재구성된 신호를 이용하여 가장 최근의 재전송만을 제거하는 것이다. 이 접근은 하나 이상의 HARQ 기간 앞서 있는 이전의 재구성된 신호들 및 파형들을 저장할 필요를 제거한다. 이것은 이전의 재-전송들의 데이터를 재-복조할 필요성을 또한 제거한다. 이러한 방법이 도 14에 예시된다. 도 14는 최근의 H-ARQ 전송이 제거되는 감소한 복잡도의 소프트 간섭 제거를 예시한다. 도 2와 비교해서, 2개의 새로운 논리적 블록들 즉, LLR 이력 버퍼(319) 및 합산기(339)가 부가된다. 두 개의 기능은 아래에서 설명될 것이다. 도 14에서 알 수 있는 바와 같이, 트래픽 데이터 복조기(TDD) 유닛(305)은 변형된 안테나 샘플 버퍼(317)로부터 수신된 신호를 복조한다. 변조된 신호는 합산기(339)에 출력된다. LLR 이력 버퍼(322)는 관련된 LLR 정보를 저장한다. LLR 이력 버퍼(322)로의 입력은 덧셈기(339)의 출력으로부터 발생한다. LLR 이력 버퍼(322)는 모든 이전의 H-ARQ 전송들로부터 유도된 채널 LLR들을 저장한다. 현재의 H-ARQ 전송들로부터 복조된 LLR들은 LLR 이력 버퍼(322)에 저장된 LLR들과 조합된다. 조합된 LLR들은 터보 디코더(1417)에 송신되고, LLR 이력 버퍼(322)는 조합된 LLR들에 의해 업데이트된다. LLR 이력 버퍼(322)의 출력은 합산기(339)에 또한 공급된다. 도 2에 대해 위에서 언급한 바와 같이, 간섭 신호는 새로운 채널 추정치 및 재-인코딩된 칩 시퀀스를 이용하여 간섭 필터링 및 누산 유닛(335)에서 재구성된다. 간섭 차감 유닛(340)에서, 재구성된 간섭 신호는 변형된 안테나 샘플 버퍼(337)의 샘플들로부터 차감된다.
본 방법 및 장치의 매력적인 특징은 메모리 사용에 있어서 상당한 감소와 함께 기존의 하드 간섭 제거의 아키텍처에 작은 변형들을 쉽게 가할 수 있다는 것이다. 하드 간섭 제거에 따른 포스트 디코딩 소프트 간섭 제거는 하드 간섭 제거만을 사용하는 것에 비해 상당한(non-trivial) 용량 이익들을 야기한다.
복잡도 감소 방법들
이하의 특징들은 유사한 성능을 보유하면서 복잡도를 감소시킬 수 있다:
MASB를 26msec 정도의 샘플들로 제한.
기회 주의적 제거(Opportunistic Cancellation) - 1) 진보된 TIC 스케줄러 및 2) SIC/GIC/PIC 소프트웨어 제어를 허용하는 유연한 하드웨어(여기서 SIC는 연속적인 간섭 제거를 나타내고, GIC는 그룹 간섭 제거를 나타내고, PIC는 병렬 간섭 제거를 나타냄).
외부 메모리의 사용(예를 들어, MASB를 위한 QDR-11).
복잡도 최적화 핑거 조합 및 제거 임계치들.
마지막 10 msec 정도의 샘플들의 제거 - 1) 2msec E-DCH의 마지막 2개의 전송들; 2) 30msc E-DCH의 마지막 전송; 및 3) R99 사용자들의 마지막 10msec.
2msec E-DCH의 첫번째 전송의 복조 또는 디코딩 시도를 하지 않음.
SID 및 NULL R99 삭제 않함. SIC는 침묵 삽입 설명(silence insertion description)를 나타냄.
비-최적화된 세트 지점들 하의 부분적인 제거.
그들의 서빙 셀 내에서만 소프터 핸드오버 사용자들(softer handover users) 제거.
DBCE 없이 제거.
통신 시스템들은 단일의 캐리어 주파수 또는 다수의 캐리어 주파수들을 이용할 수 있다. 각 링크는 상이한 수의 캐리어 주파수들을 포함할 수 있다. 또한, 액세스 단말(10)은 무선 채널 또는 예를 들어, 광섬유 또는 동축 케이블을 이용한 유선 채널을 통해 통신하는 임의의 데이터 디바이스일 수 있다. 액세스 단말(10)은 PC 카드, 컴팩트 플래시(compact flash), 외부 또는 내부 모뎀, 또는 무선 또는 유선 전화를 포함하는(그러나 이것으로 국한되지 않음) 다수의 형태들의 디바이스들 중 임의의 디바이스일 수 있다. 액세스 단말(10)은 사용자 장비(UE), 원격국, 모바일국 또는 가입자국으로도 알려져 있다. 또한, UE(10)는 동적 또는 정적일 수 있다.
하나 이상의 노드 B들(20)과의 활성 트래픽 채널 연결을 구축하는 사용자 장비(10)는 활성 사용자 장비(10)로 칭하고, 트래픽 상태에 있다고 말한다. 하나 이상의 노드 B들(20)과의 활성 트래픽 채널 연결을 구축하는 프로세스에 있는 사용자 장비(10)는 연결 셋업 상태에 있다고 말한다. 사용자 장비(10)는 무선 채널을 통해, 또는 예를 들어, 광섬유 또는 동축 케이블들을 이용한 유선 채널을 통해 통신하는 임의의 데이터 디바이스일 수 있다. 사용자 장비(10)가 신호들을 노드 B(20)에 송신하는 통신 링크는 업링크라 칭한다. 노드 B(20)가 신호들을 사용자 장비(10)에 송신하는 통신 링크를 다운링크라 칭한다.
도 20은 여기서 이하에 상세되는데, 구체적으로, 노드 B(20) 및 라디오 네트워크 제어기(65)는 패킷 네트워크 인터페이스(146)와 인터페이싱한다. 노드 B(20) 및 라디오 네트워크 제어기(65)는 하나 이상의 노드 B들(20) 및 라디오 네트워크 제어기(65)를 둘러싼 점선으로서 도 1 및 도 20에 도시된 라디오 네트워크 서버(RNS; 66)의 일부일 수 있다. 전송될 데이터의 관련된 양(associated quantity)은 노드 B(20)에서 데이터 큐(172)로부터 전송되고 데이터 큐(172)와 관련된 원격국으로의 전송을 위해 채널 엘리먼트(168)에 제공된다.
라디오 네트워크 제어기(65)는 패킷 네트워크 인터페이스(146), 공중 전화망(PSTN; 148), 통신 시스템(100)의 노드 B들(20)(단순성을 위해 도 20에서 단지 하나의 노드 B(20)만이 도시됨)과 인터페이싱한다. 라디오 네트워크 제어기(65)는 통신 시스템의 원격국들(10)과 패킷 네트워크 인터페이스(146) 및 PSTN(148)에 연결된 다른 사용자들 간의 통신을 조절한다. PSTN(148)은 표준 전화망(도 20에 도시되지 않음)을 통해 사용자들과 인터페이싱한다.
라디오 네트워크 제어기(65)는 단순성을 위해 단지 하나만이 도 20에 도시되었지만, 다수의 선택기 엘리먼트(136)를 포함한다. 각 선택기 엘리먼트(136)는 하나 이상의 노드 B들(20)과 하나의 원격국(10) 사이의 통신을 제어하도록 할당된다(도시되지 않음). 선택기 엘리먼트(136)가 주어진 사용자 장비(10)에 할당되지 않은 경우, 호 제어 처리기(141)는 원격국을 페이징(page)할 필요성을 통지받는다. 그러면, 호 제어 처리기(141)는 노드 B(20)가 원격국(10)을 페이징하게 한다.
데이터 소스(122)는 주어진 원격국(10)에 전송될 데이터의 양을 포함한다. 데이터 소스(122)는 패킷 네트워크 인터페이스(146)에 데이터를 제공한다. 패킷 네트워크 인터페이스(146)는 데이터를 수신하고 이 데이터를 선택기 엘리먼트(136)에 라우팅한다. 그러면 선택기 엘리먼트(136)는 타겟 원격국(10)과 통신하여 노드 B(20)에 데이터를 전송한다. 예시적인 실시예에서, 각 노드 B(20)는 원격국(10)에 전송될 데이터를 저장하는 데이터 큐(172)를 유지한다.
각 데이터 패킷에 대해, 채널 엘리먼트(168)는 필수 제어 필드들을 삽입한다. 예시적인 실시예에서, 채널 엘리먼트(168)는 데이터 패킷 및 제어 필드들의 주기적 리던던시 검사(cyclic redundancy check; CRC) 인코딩을 수행하고 코드 테일 비트들(code tail bits)의 세트를 삽입한다. 데이터 패킷, 제어 필드들, CRC 패리티 비트들, 및 코드 테일 비트들은 포멧팅된 패킷을 포함한다. 그러면 예시적인 실시예에서, 채널 엘리먼트(168)는 포멧팅된 패킷을 인코딩하고 인코딩된 패킷내의 심볼들을 인터리빙(또는 재정렬)한다. 예시적인 실시예에서, 인터리빙된 패킷은 왈시 코드로 덮여지고, 짧은 PNI 및 PNQ 코드들이 확산(spread)된다. 확산된 데이터는 신호들을 직교 변조, 필터링, 및 증폭하는 RF 유닛(170)에 제공된다. 다운링크 신호는 안테나를 통해 공중 상에서 다운링크로 전송된다.
사용자 장비(10)에서, 다운링크 신호는 안테나에 의해 수신되고 수신기에 라우팅된다. 수신기는 이 신호를 필터링, 증폭, 직교 복조, 및 양자화한다. 디지털화된 신호는 짧은 PNI 및 PNQ 코드들이 디스프레딩(despread)되고 왈시 커버가 디커버(decover)되는 복조기(DEMOD)에 제공된다. 복조된 데이터는 노드 B(20)에서 수행된 신호 처리 기능들의 역, 구체적으로 디-인터리빙, 디코딩, 및 CRC 검사 기능들을 수행하는 디코더에 제공된다. 디코딩된 데이터는 데이터 싱크(data sink)에 제공된다.
도 21은 UE가 전송 회로(264)(PA(308)를 포함), 수신 회로(408), 쓰로틀 제어(306), 디코드 처리 회로(258), 처리 유닛(302), 및 메모리(416)를 포함하는 사용자 장비(UE; 10)의 실시예를 예시한다.
처리 유닛(302)은 UE(10)의 동작을 제어한다. 처리 유닛(302)은 또한 CPU로도 칭해질 수 있다. 판독-전용 메모리(ROM) 및 랜덤 액세스 메모리(RAM) 둘 다를 포함할 수 있는 메모리(416)는 처리 유닛(302)에 명령들 및 데이터를 제공한다. 메모리(416)의 일부는 비-휘발성 랜덤 액세스 메모리(NVRAM)를 또한 포함할 수 있다.
셀룰러 전화와 같은 무선 통신 디바이스로 구현될 수 있는 UE(10)는 UE(10)와 원격 위치 사이에서 오디오 통신과 같은 데이터의 전송 및 수신을 허용하기 위해 전송 회로(264) 및 수신 회로(408)를 포함하는 하우징(housing)을 또한 포함할 수 있다. 전송 회로(264) 및 수신 회로(408)는 안테나(318)에 결합될 수 있다.
UE(10)의 다양한 성분들이 데이터 버스 외에 전력 버스, 제어 신호 버스, 상태 신호 버스를 포함할 수 있는 버스 시스템(2630)에 의해 함께 결합된다. 그러나 명료함을 위해 다양한 버스들이 버스 시스템(2630)으로서 도 21에서 예시된다. UE(10)는 신호들을 처리하는데 사용되는 처리 유닛(302)을 또한 포함할 수 있다. 전력 제어기(306), 디코드 처리기(258), 및 전력 증폭기(308)가 도시된다.
설명되는 방법들의 단계들은 노드 B(20)에서 메모리(161)에 위치한 소프트웨어 또는 펌웨어(43)의 형태의 명령들로서 저장될 수 있다. 이 명령들은 도 20에서 노드 B(20)의 제어 유닛(162)에 의해 실행될 수 있다.
당업자는 정보 및 신호들이 다양한 상이한 기술들을 중 임의의 기술을 사용하여 표현될 수 있음을 잘 이해할 것이다. 예를 들어, 위의 설명 전체를 통해 참조되는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압, 전류, 전자기파, 자기장 또는 입자, 광 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
당업자는 상술한 다양한 예시적인 논리적 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 조합으로서 구현될 수 있음을 잘 이해할 것이다. 하드웨어 및 소프트웨어의 상호 호환성을 명확히 하기 위해, 다양한 예시적인 소자들, 블록들, 모듈들, 회로들, 및 단계들은 일반적으로 그들의 기능적 관점에서 위에서 기술되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부가된 설계 제한들에 의존한다. 당업자는 기술된 기능들을 각각의 특정 애플리케이션에 대해 다양한 방식으로 구현할 수 있지만, 이러한 구현 결정이 본 발명의 영역을 벗어나는 것은 아니다.
다양한 예시적인 논리적 블록들, 모듈들, 및 회로들이 범용 처리기; 디지털 신호 처리기(DSP); 주문형 집적회로(ASIC); 필드 프로그램어블 게이트 어레이(FPGA); 또는 다른 프로그램어블 논리 디바이스; 이산 게이트 또는 트랜지스터 로직; 이산 하드웨어 성분들; 또는 여기서 기술된 기능들을 수행하도록 설계된 이들의 임의의 조합을 통해 구현 또는 수행될 수 있다. 범용 처리기는 마이크로 처리기일 수 있지만; 대안에서, 처리기는 종래의 처리기, 제어기, 마이크로 제어기, 또는 상태 머신일 수 있다. 처리기는 예를 들어, DSP 및 마이크로처리기, 복수의 마이크로처리기들, DSP 코어와 결합된 하나 이상의 마이크로 처리기들, 또는 임의의 다른 이러한 구성들의 조합과 같이 계산 디바이스들의 조합으로서 또한 구현될 수 있다.
여기서 개시된 실시예들과 함께 기술된 방법의 단계들 및 알고리즘은 하드웨어로, 처리기에 의해 실행되는 소프트웨어 모듈로, 또는 이들의 조합에 의해 직접 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM); 플래시 메모리; 판독 전용 메모리(ROM); 전기적 프로그램어블 ROM(EPROM); 전기적 삭제가능한 프로그램어블 ROM(EEPROM); 레지스터; 하드디스크; 휴대용 디스크; CD-ROM; 또는 공지된 임의의 형태의 저장 매체에 위치한다. 예시적인 저장 매체는 처리기와 결합되어, 처리기는 저장 매체로부터 정보를 판독하여 저장매체에 정보를 기록한다. 대안적으로, 저장 매체는 처리기에 통합될 수 있다. 처리기 및 저장 매체는 ASIC에 위치한다. ASIC는 사용자 단말에 위치할 수 있다. 대안적으로, 처리기 및 저장 매체는 이산 컴포넌트로서 사용자 단말에 존재할 수 있다.
하나 이상의 실시예들에서, 기술된 기능들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합에서 구현될 수 있다. 소프트웨어로 구현되는 경우, 상기 기능들은 컴퓨터 판독가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나, 또는 이들을 통해 전송될 수 있다. 컴퓨터 판독가능한 매체들은 컴퓨터 저장 매체들 및 일 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하기 위한 임의의 매체를 포함하는 통신 매체들을 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 가용한 매체들일 수 있다. 예를 들어, 이러한 컴퓨터 판독가능한 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조의 형태로 요구되는 프로그램 코드 수단을 전달 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함하지만, 이들로 국한되는 것은 아니다. 또한, 임의의 연결 수단이 컴퓨터 판독가능한 매체로 간주될 수 있다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들을 이용하여 전송되는 경우, 이러한 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선 라디오, 및 마이크로웨이브와 같은 무선 기술들이 이러한 매체의 정의 내에 포함될 수 있다. 여기서 사용되는 disk 및 disc은 컴팩트 disc(CD), 레이저 disc, 광 disc, DVD, 플로피 disk, 및 블루-레이 disc를 포함하며, 여기서 disk는 데이터를 자기적으로 재생하지만, disc은 레이저를 통해 광학적으로 데이터를 재생한다. 상기 조합들 역시 컴퓨터 판독가능한 매체의 범위 내에 포함될 수 있다.
개시된 실시예들의 위의 설명은 당업자가 본 발명을 제조 또는 이용하는 것을 가능하게 하도록 제공된다. 이 실시예들에 대한 다양한 변형들이 당업자에게 쉽게 명백하게 될 것이고, 여기서 정의한 일반적은 원리들은 본 발명의 사상 또는 범위로부터 벗어남 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 여기서 도시된 실시예들로 국한되도록 의도되지 않고 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최대의 범위가 허용될 것이다.
그러므로, 본 발명은 이하의 청구범위에 따르는 것을 제외하고 국한되지 않는다.

Claims (72)

  1. 간섭을 제거하는 방법으로서,
    데이터 패킷을 복조하는 단계;
    상기 데이터 패킷을 디코딩하는 단계;
    시스테매틱(systematic) 및 패리티 비트들에 대한 업데이트된 사후 확률들(posteriori probabilities)을 생성하는 단계;
    상기 사후 확률들을 심볼들에 맵핑하는 단계;
    상기 양자화된 심볼들을 이용하여 상기 데이터 패킷을 재-인코딩하는 단계―상기 재-인코딩에 의해 칩 시퀀스(chip sequence)가 생성됨―; 및
    상기 칩 시퀀스를 필터링하는 단계를 포함하는, 간섭 제거 방법.
  2. 제 1 항에 있어서,
    상기 사후 확률들은 최소 평균-제곱 오류 기준(mean-squared error criteria)을 이용하여 소프트 심볼들에 맵핑되는, 간섭 제거 방법.
  3. 제 1 항에 있어서,
    상기 소프트 심볼들은 양자화되고, 상기 사후 확률들은 tanh-함수를 근사화하기 위해(approximate) 이진 계단 함수(binary step function)를 이용하여 하드 심볼들에 맵핑되는, 간섭 제거 방법.
  4. 제 1 항에 있어서,
    상기 사후 확률들은 tanh-함수를 근사화하기 위해 3진 계단 함수를 이용하여 하드 심볼들에 맵핑되는, 간섭 제거 방법.
  5. 제 1 항에 있어서,
    관련된 채널 추정 정보를 저장하는 단계; 및
    새로운 채널 추정치들을 생성하는 단계를 더 포함하는, 간섭 제거 방법.
  6. 제 1 항에 있어서,
    상기 필터링된 칩 시퀀스를 채널 추정치와 곱하는(multiply) 단계;
    간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는 단계; 및
    수신된 입력 샘플들로부터 상기 간섭 파형을 차감하는 단계를 더 포함하는, 간섭 제거 방법.
  7. 제 2 항에 있어서,
    상기 소프트 심볼들은 평균화되는, 간섭 제거 방법.
  8. 제 5 항에 있어서,
    상기 필터링된 칩 시퀀스를 상기 채널 추정치들 중 적어도 하나와 곱하는 단계;
    간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는 단계; 및
    수신된 입력 샘플들로부터 상기 간섭 파형을 차감하는 단계를 더 포함하는, 간섭 제거 방법.
  9. 제 6 항에 있어서,
    상기 간섭 파형은 복합(composite) 간섭 파형인, 간섭 제거 방법.
  10. 제 1 항에 있어서,
    아직 성공적으로 디코딩되지 않은 각 패킷의 최근의 재구성된 신호를 저장하는 단계;
    상기 최근의 재구성된 신호와 이전의 재구성된 신호 간의 차이를 계산하는 단계; 및
    상기 최근의 재구성된 신호와 이전의 재구성된 신호 간의 상기 차이를 샘플 입력 신호로부터 차감하는 단계를 더 포함하고,
    데이터 패킷을 복조하는 상기 단계는 수신된 샘플 입력 신호 및 상기 최근의 재구성된 간섭 신호를 복조하는 단계를 포함하는, 간섭 제거 방법.
  11. 소프트 간섭 제거를 포스트-디코딩(post-decode)하기 위한 장치로서,
    수신된 신호가 복조되는 트래픽 데이터 복조 유닛;
    비트들에 대한 사후 확률들이 생성되는 터보 디코더;
    데이터 패킷이 성공적으로 디코딩되었는지를 결정하는 처리기;
    상기 터보 디코더에 동작 가능하게 연결되는 심볼 추정기―상기 사후 확률들은 심볼들에 맵핑됨―;
    상기 심볼 추정기에 동작 가능하게 연결되는 데이터 재-인코더―디코딩된 데이터가 칩 시퀀스를 복구하도록 재인코딩됨―; 및
    상기 데이터 재-인코더에 동작 가능하게 연결되는 트래픽 간섭 필터링 및 누산 블록―칩 시퀀스가 필터링되고, 간섭 파형이 상기 재-인코딩된 칩 시퀀스를 사용하여 재구성됨―을 포함하는, 소프트 간섭 제거 포스트-디코딩 장치.
  12. 제 11 항에 있어서,
    상기 데이터 재-인코더(320)에 동작 가능하게 연결되는 데이터-기반 채널 추정기―새로운 채널 추정치들이 생성됨―; 및
    상기 데이터-기반 채널 추정기 유닛에 동작 가능하게 연결되는 파일롯 복조 이력(history) 버퍼―관련된 채널 추정 정보가 저장됨―를 더 포함하는, 소프트 간섭 제거 포스트-디코딩 장치.
  13. 제 11 항에 있어서,
    상기 사후 확률들은 최소 평균-제곱 오류 기준을 이용하여 소프트 심볼들에 맵핑되고, 상기 사후 확률들은 시스테매틱 및 패리티 비트들에 대해 생성되는, 소프트 간섭 제거 포스트-디코딩 장치.
  14. 제 11 항에 있어서,
    상기 소프트 심볼들은 양자화되고, 상기 사후 확률들은 tanh-함수를 근사화하기 위해 이진 계단 함수를 이용하여 하드 심볼들에 맵핑되는, 소프트 간섭 제거 포스트-디코딩 장치.
  15. 제 11 항에 있어서,
    상기 사후 확률들은 tanh-함수를 근사화하기 위해 3진 계단 함수를 이용하여 하드 심볼들에 맵핑되는, 소프트 간섭 제거 포스트-디코딩 장치.
  16. 제 12 항에 있어서,
    입력 샘플들이 수신되는 샘플 입력 버퍼; 및
    간섭 파형이 수신된 입력 샘플들로부터 차감되는 간섭 차감 유닛을 더 포함하고,
    상기 간섭 필터링 및 누산 유닛은 상기 필터링된 칩 시퀀스를 채널 추정치들과 곱하고, 상기 간섭 파형을 재구성하기 위해 다수의 필터링된 칩 시퀀스들을 누산하는, 소프트 간섭 제거 포스트-디코딩 장치.
  17. 제 12 항에 있어서,
    입력 샘플들이 수신되는 샘플 입력 버퍼; 및
    간섭 파형이 수신된 입력 샘플들로부터 차감되는 간섭 차감 유닛을 더 포함하고,
    상기 간섭 필터링 및 누산 유닛은 상기 필터링된 칩 시퀀스를 상기 채널 추정치들 중 적어도 하나와 곱하고, 상기 간섭 파형을 재구성하기 위해 다수의 필터링된 칩 시퀀스들을 누산하는, 소프트 간섭 제거 포스트-디코딩 장치.
  18. 제 13 항에 있어서,
    상기 소프트 심볼들은 평균화되는, 소프트 간섭 제거 포스트-디코딩 장치.
  19. 제 16 항에 있어서,
    상기 간섭 파형은 복합 간섭 파형인, 소프트 간섭 제거 포스트-디코딩 장치.
  20. 제 11 항에 있어서,
    상기 간섭 필터링 및 누산 유닛의 출력에 동작 가능하게 연결되는 입력을 갖는 재구성된 신호 버퍼―아직 성공적으로 디코딩되지 않은 각 패킷의 최근의 재구성된 신호가 저장됨―;
    상기 재구성된 신호 버퍼의 출력에 동작 가능하게 연결되는 제 1의 입력, 상기 간섭 필터링 및 누산 유닛의 출력에 동작 가능하게 연결되는 제 2의 입력 및 상기 간섭 차감 유닛의 입력에 동작 가능하게 연결되는 적어도 하나의 출력을 갖는 합산기―상기 최근의 재구성된 신호와 이전의 재구성된 신호간의 차이가 계산됨―를 더 포함하고,
    상기 최근의 재구성된 신호와 상기 이전의 재구성된 신호 간의 상기 차이는 상기 간섭 차감 유닛에서 변형된 안테나 샘플 버퍼의 샘플들로부터 차감되고,
    상기 트래픽 데이터 복조 유닛은 샘플 입력 버퍼로부터의 수신된 신호 및 상기 재구성된 간섭 신호를 복조하는, 소프트 간섭 제거 소프트 디코딩 방법.
  21. 소프트 간섭 제거를 포스트 디코딩하기 위한 장치로서,
    시스테매틱 비트들 및 패리티 비트들에 대한 업데이트된 사후 확률들이 생성되는 터보 디코더;
    상기 터보 디코더에 동작 가능하게 연결되는 심볼 추정기―상기 사후 확률들이 심볼들에 맵핑됨―;
    상기 심볼 추정기에 동작 가능하게 연결되는 레이트 매칭 및 인터리빙 블록;
    상기 레이트 매칭 및 인터리빙 블록에 동작 가능하게 연결되는 재확산기(respreader);
    상기 재확산기에 동작 가능하게 연결되는 트래픽 간섭 필터링 및 누산 블록으―칩 시퀀스가 필터링되고, 그 후 간섭 파형은 간섭 필터링 유닛에서 재-인코딩된 칩 시퀀스를 이용하여 재구성됨―;
    파일롯 및 오버헤드 복조 및 디코더;
    상기 파일롯 및 오버헤드 복조 및 디코더에 동작 가능하게 연결되는 트래픽-파일롯 스케일 유닛(traffic-to-pilot scale unit); 및
    상기 트래픽 간섭 필터링 및 누산 블록 및 상기 트래픽-파일롯 스케일 유닛에 동작 가능하게 연결되는 필터 셋업 유닛―상기 간섭 필터의 재구성 필터 계수들은 상기 심볼 추정기로부터의 심볼들 및 상기 트래픽-파일롯 스케일 유닛의 출력을 이용하여 스케일링됨―을 포함하는, 소프트 간섭 제거 포스트 디코딩 장치.
  22. 제 21 항에 있어서,
    상기 사후 확률들은 소프트 심볼에 맵핑되는, 소프트 간섭 제거 포스트 디코딩 장치.
  23. 제 21 항에 있어서,
    상기 재구성 필터 계수들은 매 데이터 심볼마다 스케일링되는, 소프트 간섭 제거 포스트 디코딩 장치.
  24. 제 21 항에 있어서,
    상기 사후 확률들은 최소 평균-제곱 오류 기준을 이용하여 소프트 심볼들에 맵핑되고, 상기 업데이트된 사후 확률들은 시스테매틱 및 패리티 비트들에 대해 생성되는, 소프트 간섭 제거 포스트 디코딩 장치.
  25. 제 21 항에 있어서,
    상기 사후 확률들은 tanh-함수를 근사화하기 위해 이진 계단 함수를 이용하여 맵핑되는, 소프트 간섭 제거 포스트 디코딩 장치.
  26. 제 21 항에 있어서,
    상기 사후 확률들은 tanh-함수를 근사화하기 위해 3진 계단 함수를 이용하여 맵핑되는, 소프트 간섭 제거 포스트 디코딩 장치.
  27. 제 21 항에 있어서,
    데이터 재-인코더에 동작 가능하게 연결되는 데이터-기반 채널 추정기―새로운 채널 추정치들이 생성됨―; 및
    상기 데이터-기반 채널 추정기 유닛에 동작 가능하게 연결되는 파일롯 복조기 이력 버퍼―관련된 채널 추정 정보가 저장됨―를 더 포함하는, 소프트 간섭 제거 포스트 디코딩 장치.
  28. 제 21 항에 있어서,
    입력 샘플들이 수신되는 샘플 입력 버퍼; 및
    간섭 파형이 수신된 입력 샘플들로부터 차감되는 간섭 차감 유닛을 더 포함하고,
    상기 간섭 필터링 및 누산 유닛은 상기 필터링된 칩 시퀀스를 채널 추정치와 곱하고, 상기 간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는, 소프트 간섭 제거 포스트 디코딩 장치.
  29. 제 21 항에 있어서,
    상기 심볼 추정기는 상기 T/P 스케일러에 동작 가능하게 연결되고, 상기 사후 확률들이 평균화되고 상기 T/P 스케일러에 출력되는, 소프트 간섭 제거 포스트 디코딩 장치.
  30. 제 27 항에 있어서,
    입력 샘플들이 수신되는 샘플 입력 버퍼; 및
    간섭 파형이 수신된 입력 샘플들로부터 차감되는 간섭 차감 유닛을 더 포함하고,
    상기 간섭 필터링 및 누산 유닛은 상기 필터링된 칩 시퀀스를 상기 채널 추정치들 중 적어도 하나와 곱하고 상기 간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는, 소프트 간섭 제거 포스트 디코딩 장치.
  31. 제 28 항에 이어서,
    상기 간섭 파형은 복합 간섭 파형인, 소프트 간섭 제거 포스트 디코딩 장치.
  32. 제 29 항에 있어서,
    상기 사후 확률들은 매 슬롯마다 평균화되는, 소프트 간섭 제거 포스트 디코딩 장치.
  33. 제 29 항에 있어서,
    상기 사후 확률들은 매 1/2 슬롯마다 평균화되는, 소프트 간섭 제거 포스트 디코딩 장치.
  34. 제 29 항에 있어서,
    상기 사후 확률들은 매 256개의 칩들마다 평균화되는, 소프트 간섭 제거 포스트 디코딩 장치.
  35. 소프트 간섭 제거를 포스트 디코딩하는 방법으로서,
    비트들에 대한 업데이트된 사후 확률들을 생성하는 단계;
    상기 사후 확률들을 심볼들에 맵핑하는 단계;
    양자화된 소프트 심볼들을 이용하여 데이터 패킷을 재-확산하는 단계―상기 재-확산에 의해 칩 시퀀스가 생성됨―;
    상기 칩 시퀀스를 필터링하는 단계;
    상기 칩 시퀀스를 이용하여 간섭 파형을 재구성하는 단계; 및
    상기 심볼들을 이용하여 재구성 필터 계수들을 스케일링하는 단계를 포함하는, 소프트 간섭 제거 소프트 디코딩 방법.
  36. 제 35 항에 있어서,
    상기 사후 확률들은 최소 평균-제곱 오류 기준을 이용하여 소프트 심볼들에 맵핑되고,
    상기 업데이트된 사후 확률들은 시스테매틱 및 패리티 비트들에 대해 생성되는, 소프트 간섭 제거 소프트 디코딩 방법.
  37. 제 35 항에 있어서,
    상기 소프트 심볼들은 양자화되고, 상기 사후 확률들은 tanh-함수를 근사화하기 위해 이진 계단 함수를 이용하여 하드 심볼들에 맵핑되는, 소프트 간섭 제거 소프트 디코딩 방법.
  38. 제 35 항에 있어서,
    상기 사후 확률들은 tanh-함수를 근사화하기 위해 3진 계단 함수를 이용하여 맵핑되는, 소프트 간섭 제거 소프트 디코딩 방법.
  39. 제 35 항에 있어서,
    관련된 채널 추정 정보를 저장하는 단계; 및
    새로운 채널 추정치들을 생성하는 단계를 더 포함하는, 소프트 간섭 제거 소프트 디코딩 방법.
  40. 제 35 항에 있어서,
    상기 사후 확률들을 평균화하고 상기 평균화된 사후 확률들에 의해 필터 계수들을 스케일링하는 단계를 더 포함하는, 소프트 간섭 제거 소프트 디코딩 방법.
  41. 제 35 항에 있어서,
    상기 필터링된 칩 시퀀스를 채널 추정치와 곱하는 단계;
    간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는 단계; 및
    수신된 입력 샘플들로부터 상기 간섭 파형을 차감하는 단계를 더 포함하는, 소프트 간섭 제거 소프트 디코딩 방법.
  42. 제 39 항에 있어서,
    상기 필터링된 칩 시퀀스를 상기 채널 추정치들 중 적어도 하나와 곱하는 단계;
    간섭 파형을 재구성하도록 다수의 필터링된 칩 시퀀스들을 누산하는 단계; 및
    수신된 입력 샘플들로부터 상기 간섭 파형을 차감하는 단계를 더 포함하는, 소프트 간섭 제거 소프트 디코딩 방법.
  43. 제 40 항에 있어서,
    상기 사후 확률들은 매 슬롯마다 평균화되는, 소프트 간섭 제거 소프트 디코딩 방법.
  44. 제 40 항에 있어서,
    상기 사후 확률들은 매 1/2 슬롯마다 평균화되는, 소프트 간섭 제거 소프트 디코딩 방법.
  45. 제 40 항에 있어서,
    상기 사후 확률들은 매 256개의 칩들마다 평균화되는, 소프트 간섭 제거 소프트 디코딩 방법.
  46. 제 40 항에 있어서,
    상기 필터 계수들은 매 심볼마다 스케일링되고, 상기 간섭 파형은 복합 간섭 파형인, 소프트 간섭 제거 소프트 디코딩 방법.
  47. 디코딩하는 방법으로서,
    신호들을 반복적으로 디코딩하는 단계;
    비고유 정보(extrinsic information)를 서로 교환하는 단계; 및
    복수의 반복들이 완료된 이후 누산된 소프트 정보에 기초하여 하드 판정(hard decision)을 내리는 단계를 포함하는, 디코딩 방법.
  48. 제 47 항에 있어서,
    각 전송된 데이터 비트에 대한 사후 확률들 값을 계산함으로써 전송된 가장 가능성있는 정보 비트(most likely information bit)를 결정하는 단계; 및
    최대 사후 확률에 대응하는 판정값을 할당함으로써 데이터 비트를 디코딩하는 단계를 더 포함하는, 디코딩 방법.
  49. 제 47 항에 있어서,
    시스테매틱 비트들에 대한 APP LLR들을 계산하는 단계를 더 포함하는, 디코딩 방법.
  50. 제 47 항에 있어서,
    비고유 정보를 서로 교환하는 상기 단계는,
    제 1의 구성 인코더로부터의 시스테매틱 비트들 및 패티리 비트들에 대한 채널 LLR(Lc (1)) 및 시스테매틱 비트들에 대한 제 1의 선험적 LLR(first apriori LLR)(La (1))을 이용하여 시스테매틱 비트들에 대한 제 1의 비고유 LLR(
    Figure pct00033
    )을 계산하는 단계;
    시스테매틱 비트들에 대한 제 2의 선험적 LLR(La (2))를 생성하도록 시스테매틱 비트들에 대한 상기 제 1의 비고유 LLR(Le (1))을 인터리빙(interleaving)하는 단계;
    MAP 방법에 따라 제 2의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 제 2의 채널 LLR(Lc (2)) 및 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2))를 이용하여 시스테매틱 비트들에 대한 제 2의 비고유 LLR(Le (2))를 계산하는 단계; 및
    시스테매틱 비트들에 대한 상기 제 2의 비고유 LLR(Le (2))를 피드백하는 단계를 더 포함하는, 디코딩 방법.
  51. 제 47 항에 있어서,
    비고유 정보를 서로 교환하는 상기 단계는,
    시스테매틱 비트들 및 패리티 비트들에 대한 채널 LLR(Lc)을 제 1의 디코더에 대한 제 1의 채널 LLR(Lc (1))로 변환하는 단계;
    시스테매틱 비트들 및 패리티 비트들에 대한 상기 채널 LLR(Lc)을 제 2의 디코더를 위한 시스테매틱 비트들에 대한 제 2의 채널 LLR(Lc (2))로 변환하는 단계;
    시스테매틱 비트들에 대한 제 1의 비고유 LLR(
    Figure pct00034
    )을 계산하도록 제 1의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 채널 LLR(Lc (1)) 및 시스테매틱 비트들에 대한 제 1의 선험적 LLR(La (1))를 이용하는 단계;
    시스테매틱 비트들에 대한 제 2의 선험적 LLR(La (2))을 생성하도록 시스테매틱 비트들에 대한 상기 제 1의 비고유 LLR(Le (1))을 인터리빙하는 단계;
    MAP에 따라 제 2의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 상기 제 2의 채널 LLR(Lc (2)) 및 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2))를 이용하여 시스테매틱 비트들에 대한 제 2의 비고유 LLR(Le (2))를 계산하는 단계;
    시스테매틱 비트들에 대한 상기 제 2의 비고유 LLR(Le (2))를 피드백하는 단계;
    시스테매틱 비트들에 대한 상기 선험적 LLR(La (1))를 계산하도록 상기 제 2의 디코더의 출력을 디인터리빙(deinterleaving)하는 단계; 및
    시스테매틱 비트들에 대한 상기 제 1의 선험적 LLR(La (1))를 상기 제 1의 디코더에 피드백하는 단계를 더 포함하는, 디코딩 방법.
  52. 제 48 항에 있어서,
    상기 디코딩은 최대 사후 확률 디코딩일 수 있는, 디코딩 방법.
  53. 제 49 항에 있어서,
    시스테매틱 비트들에 대한 각각의 상기 APP LLR들(
    Figure pct00035
    )은 시스테매틱 비트들에 대한 채널 LLR(
    Figure pct00036
    ), 선험적 LLR(
    Figure pct00037
    ) 및 비고유 LLR(
    Figure pct00038
    )를 포함하는, 디코딩 방법.
  54. 제 50 항에 있어서,
    시스테매틱 비트들에 대한 상기 제 1의 선험적 LLR(La (1))을 피드백하는 단계를 더 포함하는, 디코딩 방법.
  55. 제 50 항에 있어서,
    상기 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)), 및 상기 제 2의 채널 LLR(Lc (2))를 더하는 단계;
    상기 시스테매틱 비트들에 대한 상기 더해진 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)), 및 상기 제 2의 채널 LLR(Lc (2))을 디인터리빙하는 단계; 및
    상기 시스테매틱 비트들에 대한 APP LLR을 출력하는 단계를 더 포함하는, 디코딩 방법.
  56. 제 51 항에 있어서,
    상기 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)), 및 상기 제 2의 채널 LLR(Lc (2))를 더하는 단계;
    상기 시스테매틱 비트들에 대한 상기 더해진 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)), 및 상기 제 2의 채널 LLR(Lc (2))를 디인터리빙하는 단계; 및
    상기 시스테매틱 비트들에 대한 APP LLR을 출력하는 단계를 더 포함하는, 디코딩 방법.
  57. 제 49 항에 있어서,
    패리티 비트들에 대한 APP LLR들을 계산하는 단계를 더 포함하며,
    Figure pct00039
    는 패리티 비트(i)에 대한 APP LLR인, 디코딩 방법.
  58. 제 55 항에 있어서,
    패리티 비트들에 대한 제 1의 APP LLR(
    Figure pct00040
    ), 상기 패리티 비트들에 대한 제 2의 APP LLR(
    Figure pct00041
    ) 및 시스테매틱 비트들에 대한 APP LLR(
    Figure pct00042
    ) 출력을 멀티플렉싱하는 단계; 및
    상기 시스테매틱 및 상기 패리티 비트들 둘 다에 대한 APP LLR을 생성하는 단계를 더 포함하는, 디코딩 방법.
  59. 제 56 항에 있어서,
    패리티 비트들에 대한 제 1의 APP LLR(
    Figure pct00043
    ), 패리티 비트들에 대한 제 2의 APP LLR(
    Figure pct00044
    ) 및 시스테매틱 비트들에 대한 APP LLR(
    Figure pct00045
    ) 출력을 멀티플렉싱하는 단계; 및
    상기 시스테매틱 및 상기 패리티 비트들 둘 다에 대한 APP LLR을 생성하는 단계를 더 포함하는, 디코딩 방법.
  60. 제 57 항에 있어서,
    시스테매틱 및 패리티 비트들에 대한 APP LLR을 출력하는 단계를 더 포함하는, 디코딩 방법.
  61. 디코더로서,
    적어도 2개의 연접된(concatenated) 디코더들을 포함하고, 상기 적어도 2개의 디코더들 각각은,
    처리기;
    상기 처리기와 전기적으로 통신하는 메모리; 및
    상기 메모리에 저장된 명령들을 포함하고,
    상기 명령들은 반복적으로 실행하고 비고유 정보를 서로 교환하도록 상기 처리기에 의해 실행 가능하게 되는, 디코더.
  62. 제 61 항에 있어서,
    상기 연접된 디코더 중 적어도 하나는 상기 메모리에 저장된 명령들을 더 포함하고,
    상기 명령들은 각각의 전송된 데이터 비트에 대한 사후 확률들을 계산함으로써 전송된 가장 가능성 있는 정보를 결정하고, 최대 사후 확률에 대응하는 판정값을 할당함으로써 데이터 비트를 디코딩하도록 상기 처리기에 의해 실행 가능하게 되는, 디코더.
  63. 제 61 항에 있어서,
    상기 연접된 디코더 중 적어도 하나는 상기 메모리에 저장된 명령들을 더 포함하고,
    상기 명령들은 시스테매틱 비트들에 대한 APP LLR들을 계산하도록 상기 처리기에 의해 실행 가능하게 되는, 디코더.
  64. 제 61 항에 있어서,
    비고유 정보를 서로 교환하기 위한 장치는,
    제 1의 및 제 2의 디코더를 포함하는 복수의 연접된 디코더들;
    상기 제 1의 디코더와 상기 제 2의 디코더 사이에 동작 가능하게 연결되는 인터리버;
    상기 제 1의 디코더의 제 1의 입력 및 상기 제 2의 디코더의 제 1의 출력 사이에 동작 가능하게 연결되는 제 1의 디인터리버; 및
    제 2의 디인터리버를 포함하고,
    상기 제1의 디코더로부터의 시스테매틱 비트들에 대한 제 1의 비고유 LLR(Le (1))은 시스테매틱 비트들에 대한 제 2의 선험적 LLR(La (2))를 생성하도록 인터리빙되고,
    상기 제 1의 디코더는 시스테매틱 비트들에 대한 제 1의 비고유 LLR(
    Figure pct00046
    )을 계산하도록 제 1의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 채널 LLR(Lc (1)) 및 시스테매틱 비트들에 대한 제 1의 선험적 LLR(La (1))를 이용하고,
    상기 제 2의 디코더는 상기 디인터리버에 피드백되는 시스테매틱 비트들에 대한 제 2의 비고유 LLR(Le (2))를 계산하도록 제 2의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 제 2의 채널 LLR(Lc (2)) 및 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2))을 이용하고,
    상기 제 1의 디인터리버는 상기 제 1의 디코더에 피드백되는 시스테매틱 비트들에 대한 상기 제 1의 선험적 LLR(La (1))을 계산하도록 상기 제 2의 디코더의 출력을 디인터리빙하는, 디코더.
  65. 제 62 항에 있어서,
    상기 연접된 디코더들 중 적어도 하나는 최대 사후 확률 디코더인, 디코더.
  66. 제 63 항에 있어서,
    시스테매틱 비트들에 대한 각각의 상기 APP LLR들(
    Figure pct00047
    )은 시스테매틱 비트들에 대한 채널 LLR(
    Figure pct00048
    ), 선험적 LLR(
    Figure pct00049
    ) 및 비고유 LLR(
    Figure pct00050
    )를 포함하는, 디코더.
  67. 제 64 항에 있어서,
    복수의 입력들 및 적어도 하나의 출력을 갖는 덧셈기를 더 포함하고, 상기 복수의 입력들의 제 1의 입력은 상기 제 2의 디코더의 제 1의 출력에 동작 가능하게 연결되고,
    상기 제 1의 인터리버는 상기 덧셈기의 상기 입력들의 제 2의 입력에 동작 가능하게 연결되는 출력을 갖고,
    상기 제 2의 디인터리버는 상기 덧셈기의 상기 적어도 하나의 출력에 동작 가능하게 연결되는 입력을 갖고,
    상기 덧셈기(1410)는 상기 시스테매틱 비트들에 대한 상기 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)), 및 상기 채널 APP LLR을 더하고,
    상기 제 2의 디인터리버는 상기 덧셈기의 상기 적어도 하나의 출력에 동작 가능하게 연결되는 입력을 갖고,
    상기 시스테매틱 비트들에 대한 더해진 상기 제 2의 선험적 LLR(La (2)), 상기 제 2의 비고유 LLR(Le (2)) 및 상기 채널 APP LLR은 인터리빙되고 시스테매틱 비트들에 대한 APP LLR을 출력하는, 디코더.
  68. 제 67 항에 있어서,
    상기 제 1의 디코더의 제 1의 입력에 동작 가능하게 연결되는 출력을 갖는 제 1의 디멀티플렉서―제 1의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 상기 채널 LLR(Lc)은 상기 제 1의 디코더에 입력되는 상기 제 1의 디코더에 대한 상기 제 1의 채널 LLR(Lc (1))로 변환됨―;
    상기 제 2의 디코더의 제 1의 입력에 동작 가능하게 연결되는 출력을 갖는 제 2의 디멀티플렉서―상기 제 2의 구성 인코더로부터의 시스테매틱 비트들 및 패리티 비트들에 대한 상기 채널 LLR(Lc)은 상기 제 2의 디코더에 입력되고 제 3의 디멀티플렉서에 입력되는 상기 제 2의 디코더를 위한 시스테매틱 비트들에 대한 상기 제 2의 채널 LLR(Lc (2))로 변환됨―; 및
    상기 시스테매틱 비트들에 대한 채널 LLR이 추출되는 상기 제 2의 디멀티플렉서의 상기 출력에 동작 가능하게 연결되는 입력 및 상기 덧셈기의 상기 복수의 입력들의 제 2의 입력에 동작 가능하게 연결되는 출력을 갖는 제 3의 디멀티플렉서를 더 포함하는, 디코더.
  69. 제 63 항에 있어서,
    상기 연접된 디코더 중 상기 적어도 하나는 패리티 비트들에 대한 APP LLR들을 계산하기 위한 명령들을 더 포함하는, 디코더.
  70. 제 64 항에 있어서,
    복수의 입력들 및 적어도 하나의 출력을 갖는 멀티플렉서를 더 포함하고,
    상기 멀티플렉서의 상기 복수의 입력들 중 제 1의 입력은 상기 제 2의 디코더의 제 2의 출력에 동작 가능하게 연결되고,
    상기 멀티플렉서의 상기 복수의 입력들 중 제 2의 입력은 상기 제 2의 디인터리버의 출력에 동작 가능하게 연결되고,
    상기 멀티플렉서의 상기 복수의 입력들 중 제 3의 입력은 상기 제 1의 디코더의 제 2의 출력에 동작 가능하게 연결되고,
    상기 제 1의 디코더로부터의 패리티 비트에 대한 제 1의 APP LLR(
    Figure pct00051
    ) 및 상기 제 2의 디코더로부터의 패리티 비트에 대한 제 2의 APP LLR(
    Figure pct00052
    )은 시스테매틱 및 패리티 비트들 둘 다에 대한 APP LLR을 생성하도록 디인터리버로부터 출력되는 시스테매틱 비트들에 대한 APP LLR(
    Figure pct00053
    )과 멀티플렉서에서 멀티플렉싱되는, 디코더.
  71. 제 67 항에 있어서,
    복수의 입력들 및 적어도 하나의 출력을 갖는 멀티플렉서를 더 포함하고,
    상기 멀티플렉서의 상기 복수의 입력들 중 제 1의 입력은 상기 제 2의 디코더의 제 2의 출력에 동작 가능하게 연결되고,
    상기 멀티플렉서의 상기 복수의 입력들 중 제 2의 입력은 상기 제 2의 디인터리버의 출력에 동작 가능하게 연결되고, 상기 멀티플렉서의 상기 복수의 입력들 중 제 3의 입력은 상기 제 1의 디코더의 제 2의 출력에 동작 가능하게 연결되고,
    상기 제 1의 디코더로부터의 패리티 비트에 대한 제 1의 APP LLR(
    Figure pct00054
    ) 및 상기 제 2의 디코더로부터의 패리티 비트에 대한 제 2의 APP LLR(
    Figure pct00055
    )은 시스테매틱 및 패리티 비트들 둘 다에 대한 APP LLR을 생성하도록 디인터리버로부터 출력되는 시스테매틱 비트들에 대한 APP LLR(
    Figure pct00056
    )과 멀티플렉서에서 멀티플렉싱되는, 디코더.
  72. 제 69 항에 있어서,
    상기 명령들은 시스테매틱 및 패리티 비트들 둘 다에 대한 APP LLR을 출력하도록 상기 처리기에 의해 추가로 실행 가능하게 되는, 디코더.
KR1020117017117A 2008-12-22 2009-12-14 포스트 디코딩 소프트 간섭 제거 KR101272138B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US14006108P 2008-12-22 2008-12-22
US61/140,061 2008-12-22
US14053608P 2008-12-23 2008-12-23
US61/140,536 2008-12-23
US14505409P 2009-01-15 2009-01-15
US61/145,054 2009-01-15
US12/487,117 US8254502B2 (en) 2008-12-22 2009-06-18 Post decoding soft interference cancellation
US12/487,117 2009-06-18
PCT/US2009/067910 WO2010075040A1 (en) 2008-12-22 2009-12-14 Post decoding soft interference cancellation

Publications (2)

Publication Number Publication Date
KR20110097986A true KR20110097986A (ko) 2011-08-31
KR101272138B1 KR101272138B1 (ko) 2013-06-07

Family

ID=42266073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117017117A KR101272138B1 (ko) 2008-12-22 2009-12-14 포스트 디코딩 소프트 간섭 제거

Country Status (7)

Country Link
US (1) US8254502B2 (ko)
EP (1) EP2380283B1 (ko)
JP (1) JP5399514B2 (ko)
KR (1) KR101272138B1 (ko)
CN (1) CN102273084B (ko)
TW (1) TW201112647A (ko)
WO (1) WO2010075040A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084464A1 (ko) * 2012-11-29 2014-06-05 아주대학교 산학협력단 위성 통신에서의 랜덤 접속 부하 제어 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2247154B1 (en) * 2009-04-27 2012-05-16 Telefonaktiebolaget L M Ericsson (PUBL) Technique for coordinated RLC and PDCP processing
ATE540498T1 (de) * 2009-04-27 2012-01-15 Ericsson Telefon Ab L M Verfahren zur durchführung einer schicht 2 verarbeitung unter verwendung einer verteilten speicherarchitektur
US8755459B2 (en) * 2010-03-16 2014-06-17 Nokia Corporation Methods and apparatuses for interference cancellation with frequency error compensation for equalizer adaptation
EP2410687A3 (en) * 2010-07-19 2013-07-10 Qualcomm Incorporated Method for soft modulation in a wireless telecommunication network
US9148260B2 (en) * 2012-03-26 2015-09-29 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus relating to HARQ processes
US8861653B2 (en) 2012-05-04 2014-10-14 Qualcomm Incorporated Devices and methods for obtaining and using a priori information in decoding convolutional coded data
US8787506B2 (en) 2012-05-04 2014-07-22 Qualcomm Incorporated Decoders and methods for decoding convolutional coded data
US8971348B2 (en) * 2012-10-31 2015-03-03 Qualcomm Incorporated Allocation of voice idle time period for inter-RAT measurement
US9813178B2 (en) * 2012-11-26 2017-11-07 Qualcomm Incorporated Systems and methods for small cell uplink interference cancellation using cooperation between small cells
CN103905359B (zh) * 2012-12-25 2017-11-03 北京中电华大电子设计有限责任公司 一种14443接口ook副载波解调方法和电路
US9602236B2 (en) 2013-06-18 2017-03-21 Samsung Electronics Co., Ltd. Computing system with decoding adjustment mechanism and method of operation thereof
CN104378172B (zh) * 2013-08-14 2019-07-26 中兴通讯股份有限公司 数据信道干扰抵消的方法和系统
US9769835B2 (en) 2013-10-31 2017-09-19 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for communication link adaptation for interference-canceling receivers
US9264081B1 (en) * 2014-10-24 2016-02-16 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for interference cancellation efficiency estimation and control
CN107534601B (zh) 2015-05-15 2018-11-20 三菱电机株式会社 分组过滤装置
US10567008B2 (en) * 2015-07-02 2020-02-18 Apple Inc. Stopping criteria for turbo decoder
KR102412695B1 (ko) * 2015-07-28 2022-06-24 삼성전자주식회사 데이터 수신을 제어하기 위한 장치 및 방법
US10763995B2 (en) * 2015-08-11 2020-09-01 Telecom Italia S.P.A. Receiver for wireless communication networks
CN105141396B (zh) * 2015-09-18 2018-03-02 西安电子工程研究所 一种使用序列码表的防干扰方法
CN106559364A (zh) * 2015-09-29 2017-04-05 中兴通讯股份有限公司 一种迭代信道估计方法及装置
FR3047139B1 (fr) 2016-01-27 2019-06-21 Zodiac Data Systems Recepteur de communication radio annulant la polarisation croisee d'un signal recu
EP3520222A1 (en) * 2016-09-30 2019-08-07 Telefonaktiebolaget LM Ericsson (PUBL) Soft output decoding of polar codes
KR102416491B1 (ko) 2017-06-19 2022-07-05 삼성전자 주식회사 무선 통신 시스템에서 데이터 디코딩 방법 및 장치
US10387253B2 (en) * 2017-08-25 2019-08-20 Datera, Inc. System and method to utilize larger block sizes for logical disk and further decompose into smaller physical block sizes for redundant encoding by utilizing erasure coding
US10644835B1 (en) * 2018-10-12 2020-05-05 Samsung Electronics Co., Ltd. System and method for interleaving distributed CRC in polar codes for early termination
CN112398765B (zh) * 2019-08-15 2021-10-01 华为技术有限公司 一种信号处理方法、接收机及数字处理芯片
CN110493154B (zh) * 2019-10-14 2020-03-27 上海磐启微电子有限公司 调制器、解调器以及无线通信系统
KR102181132B1 (ko) * 2019-12-05 2020-11-20 서울과학기술대학교 산학협력단 패킷의 적응적 전송 반복 및 결합 기반 백스캐터 통신 방법 및 시스템
WO2021224655A1 (en) * 2020-05-04 2021-11-11 Telefonaktiebolaget Lm Ericsson (Publ) Zigzag decoding of upstream-processed signals from independent receiver subarrays
CN113612706B (zh) * 2021-06-22 2024-02-06 武汉高德红外股份有限公司 一种频差估计方法、fpga及存储介质

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3143247B2 (ja) * 1993-01-11 2001-03-07 沖電気工業株式会社 符号分割多元接続復調装置
FI944739A (fi) * 1994-10-07 1996-04-08 Nokia Telecommunications Oy Häiriönpoistomenetelmä ja vastaanotin
JP3590310B2 (ja) * 1999-12-07 2004-11-17 シャープ株式会社 連接畳込み符号復号器
US6931052B2 (en) * 2001-11-16 2005-08-16 Nortel Networks Limited Symbol-directed weighting in parallel interference cancellation
FI20020715A0 (fi) 2002-04-12 2002-04-12 Nokia Corp Menetelmä monikäyttöhäiriön poistamiseksi ja vastaanotin
US7415001B2 (en) 2002-06-14 2008-08-19 Dspace Pty Ltd Method and receiver for processing a multi-user signal
GB2403104B (en) 2003-06-16 2006-06-14 Inmarsat Ltd Communication method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014084464A1 (ko) * 2012-11-29 2014-06-05 아주대학교 산학협력단 위성 통신에서의 랜덤 접속 부하 제어 방법

Also Published As

Publication number Publication date
EP2380283B1 (en) 2016-04-06
EP2380283A1 (en) 2011-10-26
WO2010075040A1 (en) 2010-07-01
US20100158161A1 (en) 2010-06-24
JP5399514B2 (ja) 2014-01-29
JP2012513724A (ja) 2012-06-14
CN102273084B (zh) 2014-05-07
KR101272138B1 (ko) 2013-06-07
TW201112647A (en) 2011-04-01
US8254502B2 (en) 2012-08-28
CN102273084A (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
KR101272138B1 (ko) 포스트 디코딩 소프트 간섭 제거
KR101376672B1 (ko) 파일럿 간섭 제거
JP4653178B2 (ja) 干渉除去を備えたシステムにおける送信サブチャネル利得の適応
US8594252B2 (en) Interference cancellation for wireless communications
US8306164B2 (en) Interference cancellation with a time-sliced architecture
EP1566911B1 (en) Reduced complexity multi-turbo multi-user detector
JP4567751B2 (ja) 干渉除去のためのチャネル推定
KR100997631B1 (ko) 무선 통신에서의 간섭 소거
JP5139317B2 (ja) 空間的および時間的に相互に関連のある受信サンプルからの信号再構成のための方法及びシステム
US8611305B2 (en) Interference cancellation for wireless communications
TWI527386B (zh) 多使用者接收器的干擾消除
KR101781231B1 (ko) 터보 디코더에서의 코딩된 비트들에 대한 효율적인 소프트 값 생성

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 7