KR20110097961A - Multilayer printed board and method for manufacturing the same - Google Patents
Multilayer printed board and method for manufacturing the same Download PDFInfo
- Publication number
- KR20110097961A KR20110097961A KR1020117016658A KR20117016658A KR20110097961A KR 20110097961 A KR20110097961 A KR 20110097961A KR 1020117016658 A KR1020117016658 A KR 1020117016658A KR 20117016658 A KR20117016658 A KR 20117016658A KR 20110097961 A KR20110097961 A KR 20110097961A
- Authority
- KR
- South Korea
- Prior art keywords
- hole
- conductor
- conductive
- conductor pattern
- resin film
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09109—Locally detached layers, e.g. in multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Abstract
다층 프린트 기판(10)은 스루홀(11)과, 편면에 형성된 도체 패턴(12)과, 스루홀의 내벽에 도체 패턴(12)과 일체로 형성된 도전 스루홀(14)을 각각 갖는 수지 필름(15)이 상하 방향을 동일하게 하여 복수매 중첩되어 있다. 복수의 수지 필름(15) 중 인접하는 2개의 수지 필름간에, 대향하는 도체 패턴(12) 및 도전 스루홀(14)과 금속간 결합한 도전체(23)가 각각 설치되어 있다. 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴(12)간에서의 층간 접속이, 도체 패턴(12)과 일체의 도전 스루홀(14) 및 도전체(23)를 통하여 이루어진다.The multilayer printed circuit board 10 includes a resin film 15 having a through hole 11, a conductive pattern 12 formed on one side, and a conductive through hole 14 formed integrally with the conductive pattern 12 on the inner wall of the through hole. ) Are overlapped with each other in the vertical direction. Between two adjacent resin films among the plurality of resin films 15, the conductor patterns 12 and the conductors 23 which are bonded to each other with the conductive pattern 12 and the conductive through holes 14 are provided, respectively. The interlayer connection between the conductor patterns 12 of each resin film is integrated with the conductor pattern 12 and the conductive through hole 14 and the conductor 23 without interposing another resin film between two adjacent resin films. Through).
Description
본 발명은 다층 프린트 기판 및 그의 제조 방법에 관한 것이다.The present invention relates to a multilayer printed circuit board and a manufacturing method thereof.
종래, 다층 프린트 기판의 제조 방법으로서, 예를 들어 하기 특허문헌 1, 특허문헌 2 등에 개시된 다층 기판의 제조 방법이 있다.Conventionally, as a manufacturing method of a multilayer printed circuit board, there exists a manufacturing method of the multilayer substrate disclosed by following patent document 1, patent document 2, etc., for example.
특허문헌 1에는 층간 접속을 한 복수의 양면 기판을 제조하고, 이 복수의 양면 기판을 층간 접속 가능한 처리를 한 필름 형상 절연체를 개재하여 적층함으로써, 기판의 양면에 전극을 갖는 다층 기판을 제조하는 방법이 개시되어 있다.Patent Document 1 manufactures a plurality of double-sided substrates having interlayer connection, and laminates the plurality of double-sided substrates through a film-like insulator which is subjected to interlayer connection, thereby manufacturing a multilayer substrate having electrodes on both sides of the substrate. Is disclosed.
특허문헌 2에는 수지 필름의 편면에만 도체 패턴이 형성된 편면 도체 패턴 필름을 적층하고, 전극이 노출되도록 수지 필름을 제거함으로써, 양면에 전극을 갖는 다층 기판을 제조하는 방법이 개시되어 있다. 또한, 특허문헌 2에는 다층 기판 표면을 이루는 편면 도체 패턴 필름을 제거하고, 편면 도체 패턴 필름에는 도체 패턴을 저면으로 하는 바닥이 있는 비아 홀이 형성되고, 그 바닥이 있는 비아 홀 내에 도전 페이스트를 충전함으로써, 이 도전 페이스트를 개재하여 인접하는 편면 도체 패턴 필름끼리의 도체 패턴을 도통시키는 기술이 개시되어 있다. 이에 따르면, 다층 기판의 각 도체 패턴층간을 비아 홀 내의 도전 페이스트에 의해 도통시킬 수 있다.Patent Document 2 discloses a method of manufacturing a multilayer substrate having electrodes on both sides by laminating a single-sided conductor pattern film having a conductor pattern formed only on one side of the resin film and removing the resin film so that the electrodes are exposed. In addition, Patent Document 2 removes the single-sided conductor pattern film forming the surface of the multilayer substrate, and the bottom-side via hole having the conductor pattern as the bottom is formed in the single-sided conductor pattern film, and the conductive paste is filled in the bottomed via hole. Thereby, the technique which conducts the conductor pattern of adjacent single-sided conductor pattern films via this electrically conductive paste is disclosed. According to this, the conductive pattern layers of the multilayer substrate can be conducted by the conductive paste in the via holes.
그런데, 상기 특허문헌 1에 개시된 종래 기술에서는, 편면에 도체 패턴이 형성된 복수의 수지 필름의 인접하는 2개의 수지 필름간에 다른 수지 필름이 개재되어 있는 구성이다. 또한, 상기 특허문헌 2에 개시된 종래 기술에서도, 양면에 도체 패턴이 형성된 복수의 수지 필름의 인접하는 2개의 수지 필름간에 다른 수지 필름이 개재되어 있는 구성이다. 이로 인해, 부품 개수가 많아 제조 비용이 높아진다.By the way, in the prior art disclosed by the said patent document 1, it is a structure in which another resin film is interposed between two adjacent resin films of the some resin film in which the conductor pattern was formed in the single side | surface. Moreover, also in the prior art disclosed by the said patent document 2, it is a structure in which another resin film is interposed between two adjacent resin films of the some resin film in which the conductor pattern was formed in both surfaces. For this reason, a large number of parts increases manufacturing cost.
또한, 융착 프레스 시에, 인접하는 2개의 수지 필름간에 다른 수지 필름이 변형되기 쉽고, 전기적으로 모든 층간 접속을 취하는 것이 어려워 층간 접속 신뢰성이 낮다. 특히 수지 필름에 열가소성 수지를 사용하면, 융착 프레스 시에 필름이 변형되기 쉽고, 다층 기판으로서의 두께에 편차가 발생하는 문제가 현저하였다.Moreover, at the time of a fusion | melting press, another resin film tends to deform | transform between two adjacent resin films, and it is difficult to take all the interlayer connection electrically, and the interlayer connection reliability is low. In particular, when a thermoplastic resin is used for the resin film, the film tends to deform during the fusion press, and the problem that the variation occurs in the thickness as a multilayer substrate was remarkable.
본 발명은 이러한 종래의 문제점을 감안하여 이루어진 것이며, 그의 목적은 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께, 층간 접속 신뢰성이 높은 다층 프린트 기판 및 그의 제조 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of such a conventional problem, and an object thereof is to provide a multilayer printed circuit board having high interlayer connection reliability and a method of manufacturing the same, while reducing the number of parts and reducing manufacturing costs. have.
상기 과제를 해결하기 위하여, 청구항 1에 기재된 발명에 관한 다층 프린트 기판은, 스루홀과, 편면에 형성된 도체 패턴과, 상기 스루홀의 내벽에 상기 도체 패턴과 일체로 형성된 도전 스루홀을 각각 갖는 수지 필름이 상하 방향을 동일하게 하여 복수매 중첩되어 있고, 상기 복수의 수지 필름 중 인접하는 2개의 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀의 랜드부 사이에 각각 설치된 도전체가 금속간 결합하고 있는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the multilayer printed circuit board which concerns on invention of Claim 1 has the resin film which has a through hole, the conductor pattern formed in the single side | surface, and the conductive through hole formed integrally with the said conductor pattern in the inner wall of the said through hole, respectively. A plurality of sheets of the plurality of resin films are overlapped with each other in the vertical direction, and conductors respectively provided between the conductor patterns opposing between two adjacent resin films and the land portion of the conductive through hole are bonded to each other between metals. It is characterized by.
이 구성에 따르면, 편면에 형성된 도체 패턴과 도전 스루홀을 갖는 수지 필름이 상하 방향을 동일하게 하여 복수매 중첩되고, 이들 복수매의 수지 필름 중 인접하는 2개의 수지 필름간에 있어서, 도전체가 대향하는 도체 패턴 및 도전 스루홀과 금속간 결합하고 있다. 이에 의해, 인접하는 2개의 수지 필름간에 있어서, 대향하는 도체 패턴 및 도전 스루홀이 도전체에 의해 전기적으로 접속됨과 함께 기계적으로 결합된다. 이와 같이 하여 일체화된 다층 프린트 기판에서는, 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴간에서의 층간 접속이, 도체 패턴과 일체의 도전 스루홀 및 도전체를 통하여 이루어진다. 따라서, 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께 층간 접속 신뢰성이 높다.According to this structure, the conductor pattern formed in the single side | surface and the resin film which has a conductive through-hole are the same in the up-down direction, and a plurality of sheets overlap and the conductor is opposed between two adjacent resin films among these resin films. Coupling between the conductor pattern and the conductive through hole and the metal. Thereby, between two adjacent resin films, the opposing conductor pattern and the conductive through hole are electrically connected by the conductor and mechanically coupled. In the multilayered printed circuit board integrated in this manner, the interlayer connection between the conductor patterns of each resin film is connected to the conductor pattern and the conductive through hole and conductor without interposing another resin film between two adjacent resin films. Is done through. Therefore, the number of parts can be reduced, the manufacturing cost can be reduced, and the interlayer connection reliability is high.
청구항 2에 기재된 발명에 관한 다층 프린트 기판은, 상기 도체 패턴과 상기 도전 스루홀은 하지 금속층과, 상기 하지 금속층 상에 형성된 도체층을 갖고, 상기 도체 패턴이 상기 도체층에 형성되어 있는 것을 특징으로 한다.In the multilayer printed circuit board according to the invention of claim 2, the conductor pattern and the conductive through hole have a base metal layer and a conductor layer formed on the base metal layer, and the conductor pattern is formed on the conductor layer. do.
이 구성에 따르면, 도체 패턴과 도전 스루홀을 하지 금속층과 도체층을 갖는 2층 구조로 함으로써, 도체층의 수지 필름과의 밀착성이 양호해지므로 층간 접속 신뢰성이 더욱 향상된다.According to this structure, by making a conductor pattern and a conductive through hole into the two-layer structure which has a base metal layer and a conductor layer, adhesiveness with the resin film of a conductor layer becomes favorable, and interlayer connection reliability improves further.
청구항 3에 기재된 발명에 관한 다층 프린트 기판은, 상기 하지 금속층은 P가 2 내지 6%이고 두께가 0.05마이크로미터인 Ni-P 합금으로 형성되고, 상기 도체층은 Cu로 형성되어 있는 것을 특징으로 한다.In the multilayer printed circuit board according to the invention of claim 3, the base metal layer is formed of a Ni-P alloy having a thickness of 2 to 6% and a thickness of 0.05 micrometer, and the conductor layer is formed of Cu. .
청구항 4에 기재된 발명에 관한 다층 프린트 기판은, 상기 도전체가 Sn을 포함하는 금속인 것을 특징으로 한다.A multilayer printed circuit board according to the invention of
청구항 5에 기재된 발명에 관한 다층 프린트 기판은, 상기 수지 필름은 유리 전이점 및 융점이 150℃ 이상 350℃ 이하인 열가소성 수지인 것을 특징으로 한다.The multilayer printed circuit board which concerns on invention of Claim 5 is a thermoplastic resin whose glass transition point and melting | fusing point are 150 degreeC or more and 350 degrees C or less, The said resin film is characterized by the above-mentioned.
청구항 6에 기재된 발명에 관한 다층 프린트 기판은, 상기 수지 필름은 결정이 광학적 이방성을 갖는 필름인 것을 특징으로 한다.In the multilayer printed circuit board which concerns on invention of Claim 6, the said resin film is a film in which crystal has optical anisotropy, It is characterized by the above-mentioned.
청구항 7에 기재된 발명에 관한 다층 프린트 기판은, 상기 수지 필름은 폴리아릴케톤 수지와 비정질 폴리에테르이미드를 포함하는 것을 특징으로 한다.In the multilayer printed circuit board which concerns on invention of
상기 과제를 해결하기 위하여, 청구항 8에 기재된 발명에 관한 다층 프린트 기판의 제조 방법은, 스루홀과, 편면에 형성된 도체 패턴과, 상기 스루홀의 내벽에 상기 도체 패턴과 일체로 형성된 도전 스루홀을 각각 갖는 수지 필름을 제작하는 공정과, 상기 수지 필름의 상기 도체 패턴과 상기 도전 스루홀의 랜드부 중 적어도 한쪽에 Sn을 포함하는 도금층을 형성하는 공정과, 복수의 상기 수지 필름을, 상하 방향을 동일하게 하면서 인접하는 2개의 상기 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀 사이에, 상기 Sn을 포함하는 도금층이 각각 개재되도록 적층함과 함께, 상기 수지 필름을 복수매 적층한 적층체를 열 융착 프레스에 의해 중첩하는 공정을 구비하는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the manufacturing method of the multilayer printed circuit board which concerns on the invention of Claim 8 consists of a through hole, the conductor pattern formed in the single side | surface, and the conductive through hole formed integrally with the said conductor pattern in the inner wall of the said through hole, respectively. The process of producing the resin film which has, the process of forming the plating layer containing Sn in at least one of the said conductor pattern of the said resin film, and the land part of the said through-hole, and the said some resin films are made the same in the up-down direction While laminating the conductive layer and the conductive through-hole facing each other between the two adjacent resin films so as to sandwich a plating layer containing Sn, respectively, a laminate in which a plurality of the resin films are laminated is opened. It is characterized by including the process of overlapping by a fusion press.
이 구성에 따르면, 편면에 형성된 도체 패턴과 도전 스루홀을 갖는 수지 필름이 상하 방향을 동일하게 하여 복수매 중첩되고, 이들 복수매의 수지 필름 중 인접하는 2개의 수지 필름간에 있어서, Sn을 포함하는 도금층이 열 융착 프레스에 의해 용융하여 형성된 도전체가, 대향하는 도체 패턴 및 도전 스루홀의 랜드부와 금속간 결합한다. 이에 의해, 인접하는 2개의 수지 필름간에 있어서, 대향하는 도체 패턴 및 도전 스루홀의 랜드부가 도전체에 의해 전기적으로 접속됨과 함께 기계적으로 결합된다. 이와 같이 하여 일체화된 다층 프린트 기판에서는, 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴간에서의 층간 접속이, 도체 패턴과 일체의 도전 스루홀 및 도전체를 통하여 이루어진다. 따라서, 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께 층간 접속 신뢰성이 높다.According to this structure, the conductor pattern formed in the single side | surface and the resin film which has a conductive through-hole are made the same in the up-down direction, and several sheets overlap, and it contains Sn between two adjacent resin films among these several resin films. The conductor formed by melting the plated layer by the thermal fusion press bonds the opposing conductor pattern and the land portion of the conductive through hole to the metal. Thereby, between two adjacent resin films, the opposing conductor pattern and the land portion of the conductive through hole are electrically connected by the conductor and mechanically coupled. In the multilayered printed circuit board integrated in this manner, the interlayer connection between the conductor patterns of each resin film is connected to the conductor pattern and the conductive through hole and conductor without interposing another resin film between two adjacent resin films. Is done through. Therefore, the number of parts can be reduced, the manufacturing cost can be reduced, and the interlayer connection reliability is high.
상기 과제를 해결하기 위하여, 청구항 9에 기재된 발명에 관한 다층 프린트 기판의 제조 방법은, 스루홀과, 편면에 형성된 도체 패턴과, 상기 스루홀의 내벽에 상기 도체 패턴과 일체로 형성된 도전 스루홀을 각각 갖는 수지 필름을 제작하는 공정과, 복수의 상기 수지 필름을, 상하 방향을 동일하게 하면서 인접하는 2개의 상기 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀의 랜드부 사이에, 도전 페이스트 혹은 금속분을 각각 개재시켜 적층함과 함께, 상기 수지 필름을 복수매 적층한 적층체를 열 융착 프레스에 의해 중첩하는 공정을 구비하는 것을 특징으로 한다.MEANS TO SOLVE THE PROBLEM In order to solve the said subject, the manufacturing method of the multilayer printed circuit board which concerns on invention of Claim 9 includes the through-hole, the conductor pattern formed in the single side | surface, and the conductive through-hole formed integrally with the said conductor pattern in the inner wall of the said through-hole, respectively. A conductive paste or a metal powder is formed between the step of producing a resin film to have, and the plurality of the resin films having the same up-down direction, and between the conductor pattern and the land portion of the conductive through hole facing each other between two adjacent resin films. And laminated | stacked through each other, and the process of superimposing the laminated body which laminated | stacked the several sheets of said resin film by the heat-sealing press is characterized by the above-mentioned.
이 구성에 따르면, 편면에 형성된 도체 패턴과 도전 스루홀을 갖는 수지 필름이 상하 방향을 동일하게 하여 복수매 중첩되고, 이들 복수매의 수지 필름 중 인접하는 2개의 수지 필름간에 있어서, 도전 페이스트가 경화하여 형성된 도전체가, 대향하는 도체 패턴 및 도전 스루홀과 금속간 결합한다. 이에 의해, 인접하는 2개의 수지 필름간에 있어서, 대향하는 도체 패턴 및 도전 스루홀이 도전체에 의해 전기적으로 접속됨과 함께 기계적으로 결합된다. 이와 같이 하여 일체화된 다층 프린트 기판에서는, 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴간에서의 층간 접속이, 도체 패턴과 일체의 도전 스루홀 및 도전체를 통하여 이루어진다. 따라서, 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께 층간 접속 신뢰성이 높다.According to this structure, the conductor pattern formed in the single side | surface and the resin film which has a conductive through-hole are the same in the up-down direction, and a plurality of sheets overlap, and the electrically conductive paste hardens between two adjacent resin films among these several sheets of resin film. The conductor thus formed is bonded to the opposite conductor pattern, the conductive through hole, and the metal. Thereby, between two adjacent resin films, the opposing conductor pattern and the conductive through hole are electrically connected by the conductor and mechanically coupled. In the multilayered printed circuit board integrated in this manner, the interlayer connection between the conductor patterns of each resin film is connected to the conductor pattern and the conductive through hole and conductor without interposing another resin film between two adjacent resin films. Is done through. Therefore, the number of parts can be reduced, the manufacturing cost can be reduced, and the interlayer connection reliability is high.
청구항 10에 기재된 발명에 관한 다층 프린트 기판의 제조 방법은, 상기 수지 필름을 제작하는 공정에 있어서, 상기 수지 필름의 편면 및 상기 스루홀의 내벽에 무전해 도금에 의해 하지 금속층을 형성하고, 상기 하지 금속층 상에 전기 도금에 의해 도체층을 형성한 후, 상기 도체층에 상기 도체 패턴을 형성하는 것을 특징으로 한다.The manufacturing method of the multilayer printed circuit board which concerns on invention of
이 구성에 따르면, 도체 패턴의 도체와 도전 스루홀을 하지 금속층과 도체층을 갖는 2층 구조로 함으로써, 도체층의 밀착성이 양호해진다. 이에 의해, 층간 접속 신뢰성이 더욱 향상된다. 또한, 하지 금속층은 무전해 도금에 의해 형성하므로, 도체 패턴과 도전 스루홀의 도체 두께를 얇게 할 수 있다. 이에 의해, 미세한 도체 패턴을 형성할 수 있다. 이에 대해, 상기 특허문헌 1, 2에 개시된 종래 기술에서는 동박을 필름에 융착 프레스하고 나서 도체 패턴을 형성하기 때문에 동박의 두께에 제한이 있어 미세 가공에 적합하지 않다. 또한, 도체 패턴과 도전 스루홀은 동시에 형성되기 때문에, 접속 신뢰성이 높으면서 도체 패턴과 도전 스루홀의 도체 두께가 균일해진다.According to this structure, adhesiveness of a conductor layer becomes favorable by making the conductor of a conductor pattern, and a conductive through hole into the two-layer structure which has a base metal layer and a conductor layer. Thereby, interlayer connection reliability improves further. In addition, since the base metal layer is formed by electroless plating, the thickness of the conductor between the conductor pattern and the conductive through hole can be reduced. Thereby, a fine conductor pattern can be formed. On the other hand, in the prior art disclosed in the above Patent Documents 1 and 2, since the conductor pattern is formed after the copper foil is fused and pressed to the film, the thickness of the copper foil is limited and is not suitable for fine processing. Further, since the conductor pattern and the conductive through hole are formed at the same time, the conductor thickness of the conductor pattern and the conductive through hole is uniform while the connection reliability is high.
청구항 11에 기재된 발명에 관한 다층 프린트 기판의 제조 방법은, 상기 도전 페이스트가 적어도 Sn, Cu, Ag를 포함하는 금속분을 포함하는 것을 특징으로 한다.The manufacturing method of the multilayer printed circuit board which concerns on invention of
본 발명에 따르면, 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께, 층간 접속 신뢰성이 높은 다층 프린트 기판을 얻을 수 있다.According to the present invention, the number of parts can be reduced, the manufacturing cost can be reduced, and a multilayer printed circuit board with high interlayer connection reliability can be obtained.
도 1은 제1 실시 형태에 관한 다층 프린트 기판의 일부의 개략 구성을 도시하는 단면도.
도 2는 도 1의 일부를 확대하여 도시한 부분 단면도.
도 3의 (A) 내지 (D)는 수지 필름의 제작 수순을 나타내는 공정도.
도 4는 열 융착 프레스의 실시 전에 있어서의 각 구성 부재의 배치순을 나타내는 설명도.
도 5는 제2 실시 형태에 관한 다층 프린트 기판의 일부의 개략 구성을 도시하는 단면도.
도 6의 (A) 내지 (D)는 수지 필름의 제작 수순을 나타내는 공정도.
도 7은 열 융착 프레스의 실시 전에 있어서의 각 구성 부재의 배치순을 나타내는 설명도.BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows schematic structure of a part of multilayer printed circuit board which concerns on 1st Embodiment.
FIG. 2 is an enlarged partial cross-sectional view of a portion of FIG. 1; FIG.
(A)-(D) is a process chart which shows the manufacturing procedure of a resin film.
4 is an explanatory diagram showing the arrangement order of the respective constituent members before performing the heat fusion press;
5 is a cross-sectional view illustrating a schematic configuration of a part of a multilayer printed circuit board according to the second embodiment.
6 (A) to (D) are process charts showing the production procedure of the resin film.
7 is an explanatory diagram showing the arrangement order of the respective constituent members before the implementation of the thermal fusion press.
이어서, 본 발명을 구체화한 각 실시 형태를 도면에 기초하여 설명한다. 또한, 각 실시 형태의 설명에 있어서 동일한 부위에는 동일한 부호를 붙여 중복된 설명을 생략한다.Next, each embodiment which actualized this invention is described based on drawing. In addition, in description of each embodiment, the same code | symbol is attached | subjected to the same site | part, and the overlapping description is abbreviate | omitted.
(제1 실시 형태)(1st embodiment)
제1 실시 형태에 관한 다층 프린트 기판을 도 1 내지 도 4에 기초하여 설명한다.The multilayer printed circuit board which concerns on 1st Embodiment is demonstrated based on FIG.
도 1은 제1 실시 형태에 관한 다층 프린트 기판의 일부의 개략 구성을 도시하는 단면도이고, 도 2는 도 1의 일부를 확대한 부분 단면도이다.1 is a cross-sectional view showing a schematic configuration of a part of a multilayer printed circuit board according to the first embodiment, and FIG. 2 is an enlarged partial cross-sectional view of a part of FIG. 1.
도 1에 도시하는 다층 프린트 기판(10)은 일례로서 3층의 다층 프린트 기판에 형성되어 있다. 이 다층 프린트 기판(10)은 스루홀(11)과, 편면에 형성된 도체 패턴(12)과, 스루홀(11)의 내벽에 도체 패턴(12)과 일체로 형성된 도전 스루홀(14)을 각각 갖는 수지 필름(15A, 15B, 15C)이 상하 방향을 동일하게 하여 복수매 중첩되어 있다.The multilayer printed
본 실시 형태에서는 일례로서 동일한 형상을 각각 갖는 3개의 수지 필름(15A, 15B, 15C)이 중첩되어 있다. 이들 3개의 수지 필름(15A, 15B, 15C)은 도전 스루홀(14)의 중심이 일치하도록 중첩되어 있다.In this embodiment, three
또한, 다층 프린트 기판(10)에서는, 수지 필름(15A, 15B, 15C)의 각 도전 스루홀(14)은, 스루홀(11)의 내벽으로부터 도체 패턴(12)이 형성되어 있는 면과는 반대측의 면 위에 굴곡되어 연장된 랜드(14a)(도 3의 (D) 참조)를 각각 갖고 있다.In the multilayered printed
이 다층 프린트 기판(10)에서는, 수지 필름(15A, 15B, 15C) 중 인접하는 2개의 수지 필름간, 즉 수지 필름(15A, 15B)간 및 수지 필름(15B, 15C)간에, 대향하는 도체 패턴(12) 및 도전 스루홀(14)의 랜드부(14a)와 금속간 결합한 도전체(23)가 각각 설치되어 있다. 이 도전체(23)는 도전 스루홀(14)의 랜드부(14a)에 Sn을 포함하는 도금(Sn 도금)을 행하여 Sn 도금층(23A)(도 3의 (E) 참조)을 형성하고, 열 융착 프레스 시 혹은 프레스 후에 Sn 도금층(23A)의 Sn을 용융시킨 것이다. 이에 의해, 인접하는 2개의 수지 필름(15A, 15B)간 및 수지 필름(15B, 15C)간에서 각각 대향하는 도체 패턴(12)과 도전 스루홀(14)의 랜드부(14a)가 도전체(23)를 통하여 전기적으로 접속됨과 함께 기계적으로 결합되어 있다.In this multilayer printed
또한, 다층 프린트 기판(10)은, 그의 양측에 있는 수지 필름(15A, 15C)의 한쪽(수지 필름(15C))의 도체 패턴(12) 전체를 덮는 레지스트막(41)과, 그의 다른쪽(수지 필름(15A))의 도전 스루홀(14)의 랜드(14a) 전체를 덮는 레지스트막(42)을 구비하고 있다. 레지스트막(41)에는 도체 패턴(12)의 일부(전극이 되는 개소)를 노출시키기 위한 관통 구멍(41a)이 형성되어 있다. 한편, 레지스트막(42)에는 도전 스루홀(14)의 랜드(14a)를 노출시키기 위한 관통 구멍(42a)이 형성되어 있다.The multilayer printed
또한, 각 수지 필름(15A, 15B, 15C)의 도체 패턴(12)과 도전 스루홀(14)은 1개의 도체(13)에 형성되어 있다. 이 도체(13)는, 도 2에 도시한 바와 같이, 하지 금속층(13a)과, 하지 금속층(13a) 상에 형성된 도체층(13b)을 갖는다. 도체 패턴(12)은 각 수지 필름(15A, 15B, 15C)의 편면에 있는 도체층(13b)에 형성되어 있다.In addition, the
수지 필름(15A, 15B, 15C) 및 레지스트막(41, 42)은, 예를 들어 동일한 필름 기재로 구성되어 있다. 필름 기재는 일반적인 유리천 기재 에폭시 수지나 BT 레진 등을 사용하여도 되지만, 융착 프레스에 의해 복수매 접합시키는 관점에서는 필름 기재에 열가소성 수지를 사용한 쪽이 바람직하다. 열가소성 필름 중에서는 액정 중합체 필름, PEEK(Polyetheretherketone), PES(Polyethersulfone), PPE(Polyphenyleneether), PTFE(Polytetrafluoroethylene) 등을 들 수 있다. 또한, 열가소성 폴리이미드를 사용하여도 된다.The
이상의 구성을 갖는 다층 프린트 기판(10)은, 수지 필름(15A, 15B, 15C) 및 레지스트막(41, 42)을 도 1에 도시한 바와 같이 적층한 상태에서 열 융착 프레스에 의해 일체화된다. 이 열 융착 프레스에 의해, Sn 도금층(23A)의 Sn이 용융하여 도체 패턴(12) 및 도전 스루홀(14)의 랜드(14a)와 금속간 결합한 도전체(23)가 생성된다. 이와 같이 하여 일체화된 다층 프린트 기판(10)에서는, 수지 필름(15A, 15B, 15C) 중 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴(12)간에서의 층간 접속이, 도체 패턴(12)과 일체의 도전 스루홀(14) 및 도전체(23)를 통하여 이루어진다.The multilayer printed
이어서, 상기 구성을 갖는 다층 프린트 기판(10)의 제조 방법을 도 3 및 도 4에 기초하여 설명한다. 도 3은 수지 필름의 제작 수순을 나타내는 공정도이고, 도 4는 열 융착 프레스의 실시 전에 있어서의 각 구성 부재의 배치순을 나타내는 설명도이다.Next, the manufacturing method of the multilayer printed
(1) 우선, 스루홀(11)과, 편면에 형성된 도체 패턴(12)과, 스루홀(11)의 내벽에 도체 패턴(12)과 일체로 형성된 도전 스루홀(14)을 각각 갖는 수지 필름(15A, 15B, 15C)을 제작하는 공정을 실시한다. 이들 수지 필름(15A, 15B, 15C)은 동일한 구성을 가지므로, 여기에서는 수지 필름(15A)을 제작하는 공정에 대하여 설명한다.(1) First, a resin film having a through
이 공정에서는, 우선, 도 3의 (A)에 도시하는 수지 필름(15A)에 스루홀(11)을 펀칭 가공에 의해 형성한다(도 3의 (B) 참조).In this step, first, the through
이어서, 도 3의 (C)에 도시한 바와 같이, 수지 필름(15A)의 양면 및 스루홀(11)의 내벽에, 하지 금속층(13a)과 이 하지 금속층(13a) 상에 형성된 도체층(13b)을 갖는 도체(13)(도 2 참조)를 형성한다. 하지 금속층(13a)은 무전해 도금 처리에 의해 형성한다. 또한, 도체층(13b)은 전기 도금 처리에 의해 형성한다.Subsequently, as shown in FIG. 3C, the
이어서, 도체(13) 중, 수지 필름(15A)의 편면에 있는 도체(13)의 도체층(13b)(도 2 참조)에, 도체 패턴(12)을 포토에칭 등에 의해 형성한다(도 3의 (D) 참조). 또한, 수지 필름(15A)의 도체 패턴(12)과는 반대측의 면에 있는 도체를, 도전 스루홀(14)의 랜드(14a)를 남겨 에칭 등에 의해 제거한다.Next, in the
(2) 이어서, 수지 필름(15B, 15C)의 도전 스루홀(14) 및 랜드부(14a)에 Sn 도금(Sn 전기 도금)을 행하여 Sn 도금층(23A)을 형성한다(도 3의 (E) 참조).(2) Next, Sn plating (Sn electroplating) is performed on the conductive through
Sn 전기 도금은 멜텍스제 로나스탄 EC-J를 첨가제에 사용하였다.Sn electroplating used Rotexan EC-J made from Meltex as an additive.
Sn 전기 도금액Sn electric plating solution
황산제1주석 40g/L1 st tin sulfate 40 g / L
황산 100mL/LSulfuric acid 100mL / L
첨가제 로나스탄 EC-JAdditive Ronastan EC-J
온도 20℃Temperature 20 ℃
전류 밀도 2A/dm2 Current density 2 A / dm 2
또한, Sn만으로 한정되지 않고, Sn-Cu 합금 도금(도금욕: 오꾸노 세야꾸 고교 가부시끼가이샤제 톱 프리드 BR 등)이어도 상관없다. Sn-Ag 합금 도금이어도 상관없다.In addition, it is not limited only to Sn, It may be Sn-Cu alloy plating (plating bath: Topfried BR etc. made by Okuno Seyaku Kogyo Co., Ltd.). Sn-Ag alloy plating may be sufficient.
또한, Sn 도금의 방법은 전기 도금에 한정되지 않고, 치환 도금이어도 상관없다. 그 경우, 양면의 도체 패턴을 에칭 제거한 후, 하기의 도금액(3종류 중 어느 것도 가능)에 침지하고, 구리 표면을 치환하여 Sn을 2마이크로미터 형성하였다.The Sn plating method is not limited to electroplating, and may be substituted plating. In that case, after etching the both-side conductor pattern, it immersed in the following plating liquid (any of three types is possible), and the copper surface was substituted and Sn was formed into 2 micrometers.
치환 도금:Substitution plating:
염화제1주석 18.8g/LTin 1 Chloride 18.8 g / L
시안화나트륨 188g/LSodium Cyanide 188g / L
수산화나트륨 22.5g/LSodium Hydroxide 22.5g / L
온도 상온Room temperature
주석산나트륨 60g/LSodium Tartrate 60g / L
시안화나트륨 120g/LSodium Cyanide 120g / L
수산화나트륨 7.5g/LSodium Hydroxide 7.5g / L
온도 21 내지 65℃Temperature 21-65 ℃
염화제1주석 6g/L1 st tin chloride 6 g / L
티오요소 55g/LThiourea 55g / L
타르타르산 39g/LTartaric Acid 39g / L
온도 12 내지 14℃Temperature 12-14 ℃
(3) 이어서, 수지 필름(15A, 15B, 15C)을 도 4에 도시한 바와 같이 상하 방향을 동일하게 하여 적층함과 함께, 수지 필름(15C) 상에 레지스트막(41)을, 수지 필름(15A) 밑에 레지스트막(42)을 각각 적층하고, 적층한 적층체를 열 융착 프레스에 의해 중첩하는 공정을 실시한다.(3) Next, as shown in FIG. 4, the
상기 열 융착 프레스에 의해, 각 도체 패턴(12)과 도전 스루홀(25)의 양단부(25a) 사이에 각각 설치한 도전 페이스트(23A)가 경화하여, 도체 패턴(12) 및 도전 스루홀(14)의 단부(14a)와 금속간 결합한 도전체(23)가 되고, 도 1에 도시하는 다층 프린트 기판(10)이 완성된다. 이에 의해, 도 1에 도시하는 다층 프린트 기판(10)이 완성된다. 열 융착 프레스에 의해, 각 도체 패턴(12)과 도전 스루홀(14)의 랜드부(14a) 사이에 각각 형성한 Sn 도금층(23A)이 용융하여, 도체 패턴(12) 및 도전 스루홀의 랜드부(14a)와 금속간 결합한 도전체(Sn을 포함하는 금속)(23)가 된다.By the thermal fusion press, the
또한, Sn 융점보다 낮은 온도에서 열 융착 프레스를 행한 후, 다시 Sn 융점 이상으로 열을 가하여 Sn을 용융시켜, 금속간 결합한 도체를 형성하여도 된다.In addition, after performing a thermal fusion press at a temperature lower than the Sn melting point, heat may be applied to the Sn melting point or higher to melt the Sn to form a conductor bonded to the metal.
또한, 전술한 공정에서는 수지 필름(15A, 15B, 15C)의 각 도전 스루홀(14)이 동축 상으로 되는 경우의 예를 나타내었지만, 반드시 각 도전 스루홀(14)이 동축 상에 있을 필요는 없다. 인접하는 2개의 수지 필름간에서, 도체 패턴(12)과 수지 필름(22)의 도전 스루홀(25)의 랜드부(25a)가 임의의 장소에서 도전체(23)에 의해 금속간 결합하면 된다.In addition, although the process mentioned above showed the example in which each through-
이상과 같이 구성된 제1 실시 형태에 따르면, 이하의 작용 효과를 발휘한다.According to 1st Embodiment comprised as mentioned above, the following effects are exhibited.
○ 편면에 형성된 도체 패턴(12)과 도전 스루홀(14)을 갖는 수지 필름(15A, 15B, 15C)(복수매의 수지 필름)이 상하 방향을 동일하게 하여 중첩된 수지 필름 중 인접하는 2개의 수지 필름간에 있어서, 도전체(23)가 대향하는 도체 패턴(12) 및 도전 스루홀(14)의 랜드부(14a)와 금속간 결합하고 있다. 이 도전체(23)는 열 융착 프레스 시 혹은 프레스 후에 Sn 도금층(23A)의 Sn을 용융시킨 것이다. 이에 의해, 인접하는 2개의 수지 필름간에 있어서, 대향하는 도체 패턴(12) 및 도전 스루홀(14)이 도전체(23)에 의해 전기적으로 접속됨과 함께 기계적으로 결합된다. 이와 같이 하여 일체화된 다층 프린트 기판(10)에서는, 인접하는 2개의 수지 필름간에 다른 수지 필름을 개재시키지 않고, 각 수지 필름의 도체 패턴간에서의 층간 접속이, 도체 패턴(12)과 일체의 도전 스루홀(14) 및 도전체(23)를 통하여 이루어진다. 따라서, 부품 개수를 적게 하여 제조 비용의 저감을 도모할 수 있음과 함께, 층간 접속 신뢰성이 높은 다층 프린트 기판을 얻을 수 있다.○ Two adjacent resin films of the
○ 도체 패턴(12)과 도전 스루홀(14)이 형성되는 1개의 도체(13)를 하지 금속층(13a)과 도체층(13b)을 갖는 2층 구조로 함으로써, 도체층(13b)의 수지 필름과의 밀착성이 양호해지므로, 층간 접속 신뢰성이 더욱 향상된다.○ The resin film of the
○ 하지 금속층(13a)은 무전해 도금에 의해 형성되므로, 도체 패턴(12)과 도전 스루홀(14)의 도체 두께를 얇게 할 수 있다. 이에 의해, 미세한 도체 패턴(12)을 형성할 수 있다.Since the
○ 도체 패턴(12)과 도전 스루홀(14)은 동시에 형성되기 때문에, 접속 신뢰성이 높으면서 도체 패턴(12)과 도전 스루홀(14)의 도체 두께가 균일해진다.Since the
(제2 실시 형태)(2nd embodiment)
제2 실시 형태에 관한 다층 프린트 기판(10A)을 도 5 내지 도 7에 기초하여 설명한다.The multilayered printed
이어서, 본 발명의 제2 실시 형태에 관한 다층 프린트 기판(10A)을 도 5 내지 도 7에 기초하여 설명한다.Next, the multilayer printed
상기 제1 실시 형태의 다층 프린트 기판(10)에서는, 도체 패턴(12) 및 도전 스루홀(14)과 금속간 결합하고 있는 도전체(23)는 Sn 도금층(23A)의 Sn을 용융시킨 것이다.In the multilayer printed
이에 대해, 제2 실시 형태에 관한 다층 프린트 기판(10A)에서는, 도체 패턴(12) 및 도전 스루홀(14)과 금속간 결합하고 있는 도전체(33)(도 5 참조)는, 도전 페이스트(33A)(도 6의 (E), 도 7 참조)가 경화된 것이다. 이에 의해, 인접하는 2개의 수지 필름간, 즉 수지 필름(15A, 15B)간 및 수지 필름(15B, 15C)간에서 대향하는 도체 패턴(12)과 도전 스루홀(14)이 도전체(33)를 통하여 전기적으로 접속됨과 함께 기계적으로 결합되어 있다. 즉, 이 다층 프린트 기판(10A)에서는, 수지 필름(15)(15A, 15B, 15C)에서의 도전 스루홀(11)의 내벽에 형성된 도전 스루홀(14)과, 도전체(33) 및 수지 필름(22)에서의 도전 스루홀(25)을 층간 접속에 사용하고 있다. 다층 프린트 기판(10A)의 그 밖의 구성은, 제1 실시 형태의 다층 프린트 기판(10)과 마찬가지이다.On the other hand, in the multilayer printed
이어서, 상기 구성을 갖는 다층 프린트 기판(10A)의 제조 방법을 도 6 및 도 7에 기초하여 설명한다. 도 6은 수지 필름의 제작 수순을 나타내는 공정도이고, 도 7은 열 융착 프레스의 실시 전에 있어서의 각 구성 부재의 배치순을 나타내는 설명도이다.Next, the manufacturing method of the multilayer printed
이 경우의 공정은, 상기 (1)의 공정을 실시한 후(도 6의 (A) 내지 (D) 참조), 상기 (2), (3)의 공정을 이하의 공정 (2A), (3A)에 의해 치환한 것이 된다.In this case, after performing the process of said (1) (refer FIG.6 (A)-(D)), the process of said (2), (3) is carried out following process (2A), (3A) Substituted by
(3A) 도전 페이스트(33A)를 도체 패턴(12)과 제2 도전 스루홀(25)의 양쪽 랜드부(25a) 사이에 각각 개재시킨다(도 7의 (E) 참조). 본 예에서는 각 제2 도전 스루홀(25)의 양쪽 랜드부(25a) 상에 도전 페이스트(33A)를 도포시킨다.(3A) The
(4A) 이어서, 제1 수지 필름(15)과 제2 수지 필름(22)을 교대로 적층하는 공정을 실시한다.(4A) Next, the process of laminating | stacking the
이 공정에서는 레지스트막(42), 제1 수지 필름(15), 제2 수지 필름(22) 및 레지스트막(41)을 도 8에 나타내는 순서대로 적층하고, 이들 적층체를 열 융착 프레스에 의해 중첩한다. 이에 의해, 도 1에 도시하는 다층 프린트 기판(10A)이 완성된다. 열 융착 프레스에 의해, 각 도체 패턴(12)과 제2 도전 스루홀(25)의 양쪽 랜드부(25a) 사이에 각각 설치한 도전 페이스트(33A)가 경화하여, 도체 패턴(12) 및 제2 도전 스루홀(25)의 양쪽 랜드부(25a)와 금속간 결합한 도전체(33)가 된다.In this process, the resist
이와 같이 하여 제작된 다층 프린트 기판(10A)에 따르면, 인접하는 2개의 제1 수지 필름(15, 15)간에서 대향하는 도체 패턴(12)과 도전 스루홀(14)이 도전체(33)를 통하여 전기적으로 접속됨과 함께 기계적으로 결합되어 있으므로, 상기 제1 실시 형태와 마찬가지의 작용 효과를 발휘한다.According to the multilayered printed
(실시예 1)(Example 1)
<다층 프린트 기판(10 혹은 10A)의 제조 방법><Method for Manufacturing Multilayer Printed
도전 스루홀(14)의 랜드부(14a) 상과 내벽에 Sn 도금을 행하였다. Sn 도금은 1마이크로미터 두께의 Sn 도금층(23A)을 형성하였다.Sn plating was performed on the
이어서, 레지스트막(42), 복수의 수지 필름 및 레지스트막(41)을 도 7에 나타내는 순서대로 적층하고, 일괄 열 융착 프레스를 행하였다.Subsequently, the resist
프레스 온도 150 내지 350℃의 범위, 프레스 압력 0.5 내지 10MPa의 범위에서 행하였다. 하기 표 1에 나타내는 실시예 1에서는 280℃에서 1MPa의 프레스에 의해 랜드부(14a) 상에 도금된 Sn을 용융시키고, 도전 스루홀을 도체 패턴과 금속간 결합시켜 전기적인 접속을 취하였다.It carried out in the range of the press temperature of 150-350 degreeC, and the press pressure of 0.5-10 Mpa. In Example 1 shown in Table 1 below, Sn plated on the
실시예 2에서는 필름 기재로서 두께 50㎛의 액정 중합체 필름(재팬 고어텍스 가부시끼가이샤제의 BIAC(등록 상표) BC)을 사용하였다.In Example 2, a 50-micrometer-thick liquid crystalline polymer film (BIAC (registered trademark) BC manufactured by Japan Gore-Tex Corporation) was used as the film substrate.
실시예 3에서는 필름 기재로서 두께 50㎛의 PEEK/PEI(미쯔비시 쥬시 가부시끼가이샤제 IBUKI(등록 상표))를 사용하였다. 프레스 압력, 프레스 온도는 표 1에 나타내는 조건에서 열 융착을 행하였다.In Example 3, PEEK / PEI (IBUKI (registered trademark) manufactured by Mitsubishi Jushi Co., Ltd.) having a thickness of 50 µm was used as the film substrate. The press pressure and the press temperature were thermally fused under the conditions shown in Table 1.
실시예 4 내지 6은 표 1에 나타내는 수지 필름, 프레스 조건에서 다층 기판을 제작하였다. 제2 필름의 도전 스루홀과 제1 수지 필름의 도체 패턴의 접속에는 Ag 페이스트를 사용하였다. 도전 페이스트(33A)를 스크린 인쇄에 의해 도포하고, 열 융착 프레스에 의해 도전 페이스트(33A)를 경화시켜, 각 도전 페이스트(33A)가 경화된 도전체(33)(도 6 참조)를 도체 패턴 및 제2 도전 스루홀과 금속간 결합시켰다. 도전 페이스트(33A)는 Ag 페이스트로서 후지꾸라 가세이의 도타이트 XA-824를 사용하였다. 프레스 조건은 표 1에 나타낸다.Examples 4-6 produced the multilayer board | substrate on the resin film shown in Table 1, and press conditions. Ag paste was used for the connection of the conductive through-hole of a 2nd film, and the conductor pattern of a 1st resin film. The
실시예 7 내지 9는 표 1에 나타내는 수지 필름, 프레스 조건에서 다층 기판을 제작하였다. 제2 필름의 도전 스루홀과 제1 수지 필름의 도체 패턴의 접속에는 AgSn 페이스트를 사용하였다. 페이스트의 상세한 것은 일본 특허 제3473601호 공보의 단락 0075에 기재된 것을 사용하였다. 실시예 4 내지 6과 마찬가지로 하여 다층 기판을 제작하였다.Examples 7-9 produced the multilayer board | substrate on the resin film shown in Table 1, and press conditions. AgSn paste was used for connection of the conductive through-hole of a 2nd film, and the conductor pattern of a 1st resin film. As for the detail of the paste, the thing of Paragraph 0075 of Unexamined-Japanese-Patent No.3473601 was used. In the same manner as in Examples 4 to 6, a multilayer substrate was produced.
탄산 가스 레이저에 의해 스루홀(11)을 형성하였다.The through
스루홀(11)은 탄산 가스 레이저뿐만 아니라, 소직경에서는 UV-YAG 레이저를 사용하여도 되고, 엑시머 레이저를 사용하여도 된다. 또한, 기계 드릴로 스루홀(11)을 가공하여도 된다.The through-
필름 조면화ㆍ디스미어:Film roughening and desmear:
펀칭 가공한 제1 수지 필름(15)을 강알칼리에 침지하여 표면을 용해하고 조면화하였다.The punched-out
10규정의 수산화칼륨 용액에 80℃에서 15 내지 30분간 침지하여 표면에 요철을 형성하였다. 동시에, 스루홀(11) 형성 시에 발생한 수지 스미어를 용해 제거하고, 스루홀(11) 내벽 표면도 조면화하였다.Irregularities were formed on the surface by immersion in 10 ssd potassium hydroxide solution at 80 ° C. for 15 to 30 minutes. At the same time, the resin smear generated during the formation of the through
무전해 도금에 의해, 수지 필름(15) 표면에 하지 도금(하지 금속층(13a))으로서 Ni-P를 도금하였다.By electroless plating, Ni-P was plated on the surface of the
컨디셔너 처리, 니켈 인 합금의 무전해 도금 처리, 열 처리, 구리의 전기 도금 처리의 각 처리를 순서대로 실시하여 필름 금속 피복 적층체를 제조하였다.A conditioner treatment, an electroless plating treatment of a nickel phosphorus alloy, a heat treatment, and an electroplating treatment of copper were carried out in order to prepare a film metal-clad laminate.
무전해 도금:Electroless Plating:
컨디셔너 처리는 오꾸노 세야꾸 고교 가부시끼가이샤제의 OPC-350 컨디셔너에 의해 고분자 필름의 표면을 세정하였다. 여기서, 팔라듐을 포함하는 촉매 부여 액으로서 오꾸노 세야꾸 고교 가부시끼가이샤제의 OPC-80 캐털리스트, 활성화제로서 OPC-500 액셀러레이터를 사용하였다.The conditioner treatment wash | cleaned the surface of a polymer film by the OPC-350 conditioner by the Seiku Kogyo Co., Ltd .. Here, the OPC-500 catalyst made by Okuno Seyaku Kogyo Co., Ltd. and the OPC-500 accelerator were used as the catalyst imparting liquid containing palladium.
니켈 합금의 무전해 도금 처리는, 제1 수지 필름(15) 양면에 니켈(Ni)-인(P) 도금을 행하였다. 인 농도 5% 이하의 것으로서, 시판 중인 니켈-인 도금액으로부터 선정하였다. 오꾸노 세야꾸 고교 가부시끼가이샤의 화학 니켈 EXC를 사용하여 Ni 도금 두께를 0.2마이크로미터 두께로 형성하였다.In the electroless plating treatment of the nickel alloy, nickel (Ni) -phosphorus (P) plating was performed on both surfaces of the
도금액은 이것에 한정되는 것이 아니며, 가부시끼가이샤 멜덱스의 엔플레이트 Ni-426, 오꾸노 세야꾸 고교 가부시끼가이샤의 톱 니코론 LPH-LF 등을 사용하여도 된다.The plating liquid is not limited to this, and may be used N-plate Ni-426 of Meldex, Top Nicolon LPH-LF of Okuno Seyaku Kogyo Co., Ltd., and the like.
구리 도금 전에 밀착성을 향상시키기 위하여 열 처리를 행하여도 된다. 230 내지 250℃의 온도에서 30초 내지 30분의 가열을 행하였다. 본 실시예에서는 240℃에서 3분의 가열을 실시하였다.You may heat-process in order to improve adhesiveness before copper plating. The heating for 30 second-30 minutes was performed at the temperature of 230-250 degreeC. In this example, heating was performed at 240 ° C. for 3 minutes.
구리 전기 도금:Copper electroplating:
추가로 구리 전기 도금을 행하여 도체(13)의 도체층(13b)을 1 내지 10마이크로미터 두께로 형성하였다. 구리(Cu)의 전기 도금 처리는, 도체층(13b)의 도체 두께가 5마이크로미터가 되도록 구리를 형성하였다. 구리 전기 도금액은 하기를 사용하였다. 또한, 첨가제로서 에바라 유지라이트 가부시끼가이샤제의 큐브라이트 TH-RIII을 사용하였다.Further, copper electroplating was performed to form the
황산구리 120g/LCopper Sulfate 120g / L
황산 150g/LSulfuric acid 150g / L
진한 염산 0.125mL/L(염소 이온으로서)Concentrated hydrochloric acid 0.125mL / L (as chlorine ion)
도체 패턴(12)의 제작:Fabrication of conductor pattern 12:
도체 패턴(12)은 서브트랙티브법에 의해 제1 수지 필름(15)의 양면(도체(13)의 도체층(13b))에 회로를 형성하였다. 감광 레지스트를 도포하고, 자외선으로 노광하여 현상을 행하였다. 이어서, 에칭 공정을 행하여 도체 패턴을 형성한 후, 레지스트를 박리하였다. 또한, 더 미세한 회로 형성에는 전기 구리 도금 두께(도체 두께)를 2 내지 3마이크로미터 두께로 하여, 도금 레지스트를 형성하고 나서 도체 패턴부에 전기 구리 도금을 행하는 세미-애디티브법을 사용하여도 상관없다.The
<다층 프린트 기판(10A)의 제조 방법><Method for Manufacturing Multilayer Printed
각 제2 도전 스루홀(25)의 양쪽 랜드부(25a) 상에 도전 페이스트(33A)를 스크린 인쇄에 의해 도포하였다.33 A of electrically conductive pastes were apply | coated by screen printing on both land parts 25a of each 2nd electroconductive through-hole 25. As shown in FIG.
이어서, 레지스트막(42), 제1 수지 필름(15), 제2 수지 필름(22) 및 레지스트막(41)을 도 5에 나타내는 순서대로 적층하고, 일괄 열 융착 프레스를 행하였다.Next, the resist
프레스 온도 150 내지 350℃의 범위, 프레스 압력 0.5 내지 10MPa의 범위에서 행하였다. 이 프레스에 의해 각 도전 페이스트(33A)를 경화시키고, 각 도전 페이스트(33A)가 경화된 도전체(33)가 도체 패턴 및 제2 도전 스루홀과 금속간 결합하고 있다.It carried out in the range of the press temperature of 150-350 degreeC, and the press pressure of 0.5-10 Mpa. By this press, each
이 도전체(33)와 수지 필름(15)의 도체 패턴(12)을 전기적으로 접속시켰다. 도전 페이스트(33A)는 Ag 페이스트로서 후지꾸라 가세이의 도타이트 XA-824를 사용하였다. 또한, 도전 페이스트(33A)는 AgSn 페이스트를 사용하였다. 페이스트의 상세한 것은 일본 특허 제3473601호 공보의 단락 0075에 기재된 것을 사용하였다.The
실시예 2에서는 필름 기재로서 두께 50㎛의 액정 중합체 필름(가부시끼가이샤 구라레제의 Vecstar(등록 상표) CT-50N)을 사용하였다.In Example 2, a 50-micrometer-thick liquid crystal polymer film (Vecstar (registered trademark) CT-50N manufactured by Kuraray Co., Ltd.) was used as the film substrate.
실시예 3에서는 필름 기재로서 두께 50㎛의 PEEK/PEI(미쯔비시 쥬시 가부시끼가이샤제 IBUKI(등록 상표))를 사용하였다.In Example 3, PEEK / PEI (IBUKI (registered trademark) manufactured by Mitsubishi Jushi Co., Ltd.) having a thickness of 50 µm was used as the film substrate.
실시예 4, 5, 7 및 8에서는 실시예 2와 마찬가지의 필름 기재를 사용하였다.In Examples 4, 5, 7 and 8, the same film substrate as in Example 2 was used.
실시예 6, 9에서는 실시예 3과 마찬가지의 필름 기재를 사용하였다.In Examples 6 and 9, the same film substrate as in Example 3 was used.
또한, 실시예 2 내지 9에서는 다층 기판은 실시예 1과 마찬가지로 하여 제작하고, 프레스 압력, 온도는 표 1에 의한 조건에서 행하였다.In addition, in Examples 2-9, the multilayer board | substrate was produced like Example 1, and press pressure and temperature were performed on the conditions of Table 1.
(비교예)(Comparative Example)
비교예 1 내지 6으로서 동박과 필름을 맞댄 편면 적층판 및 양면 적층판을 사용하고, 층간 접속에는 필름에 형성한 블라인드 비아 홀에 도전 페이스트를 충전한 것을 열 융착 프레스하여 다층 기판을 제작하였다. 조건을 하기 표 2에 나타낸다.As a comparative example 1-6, the single-sided laminated board and the double-sided laminated board which used the copper foil and the film were used, and the multilayer paste was produced by heat-sealing the thing which filled the electrically conductive paste in the blind via hole formed in the film for interlayer connection. The conditions are shown in Table 2 below.
비교예 1 내지 6의 다층 기판의 작성 방법을 이하에 나타낸다.The preparation method of the multilayer board | substrate of Comparative Examples 1-6 is shown below.
동박과 필름을 열 융착한 구리 피복 적층판을 사용하여, 에칭에 의해 도체 패턴을 형성하였다. 레이저에 의해 비아 홀을 형성하였다.The conductor pattern was formed by the etching using the copper clad laminated board which heat-fused copper foil and the film. Via holes were formed by laser.
도전 페이스트를 필름의 비아 홀에 스크린 인쇄법에 의해 도포하였다.The electrically conductive paste was apply | coated to the via hole of the film by the screen printing method.
도전 페이스트를 매립한 필름을 융착한 것을 복수매 중첩하고, 일괄 열 융착 프레스를 행하였다. 프레스 온도 230 내지 350℃의 범위, 프레스 압력 0.5 내지 10MPa의 범위에서 행하였다. 이 프레스에 있어서, 필름끼리를 융착하고, 필름의 비아 홀에 충전한 도전 페이스트를 경화시켜, 도전 페이스트와 필름의 도체 패턴을 전기적으로 접속시켰다. 도전 페이스트는 Ag 페이스트로서 후지꾸라 가세이의 도타이트 XA-824를 사용하였다. 또한, 도전 페이스트는 AgSn 페이스트를 사용하였다. 페이스트의 상세한 것은 일본 특허 제3473601호 공보의 단락 0075에 기재된 것을 사용하였다.The fusion | melting of the film which embedded the electrically conductive paste was piled up in plural sheets, and the collective thermal fusion press was performed. It carried out in the range of the press temperature of 230-350 degreeC, and the press pressure of 0.5-10 Mpa. In this press, the films were fused together, and the conductive paste filled in the via holes of the film was cured to electrically connect the conductive paste and the conductor pattern of the film. As the electrically conductive paste, Doctite XA-824 from Fujikura Kasei was used as the Ag paste. As the conductive paste, AgSn paste was used. As for the detail of the paste, the thing of Paragraph 0075 of Unexamined-Japanese-Patent No.3473601 was used.
접속 신뢰성의 비교:Comparison of Connection Reliability:
JIS C 5012의 부도 2.1의 L에 준하는 도체 패턴의 6층 기판을 제작하였다. 단, 층간 접속부의 구멍 직경을 100마이크로미터로 하고, 랜드 직경은 0.5mm, 배선 폭은 0.3mm로 하고, 스루홀의 간격은 7.62mm로 하였다. 비교예에서는, 본 발명과 동일한 스루홀의 위치에 100마이크로미터 직경의 비아 홀을 제작하여 도전 페이스트를 충전하였다. 본 발명에서는 JIS C 5012의 9.1.3 기재 조건 1에 해당하는 온도 사이클 시험을 실시하여, 층간 접속 신뢰성에 대하여 조사하였다. 초기 저항에 대하여 20% 이상 저항값이 증가한 시점에서 접속 불량으로 간주하였다.The six-layer board | substrate of the conductor pattern conforming to L of the negative part 2.1 of JIS C 5012 was produced. However, the hole diameter of the interlayer connection part was 100 micrometers, the land diameter was 0.5 mm, the wiring width was 0.3 mm, and the gap between the through holes was 7.62 mm. In the comparative example, via holes having a diameter of 100 micrometers were produced at the same through hole positions as the present invention to fill the conductive paste. In this invention, the temperature cycle test corresponding to 9.1.3 description condition 1 of JIS C 5012 was implemented, and it investigated about the interlayer connection reliability. Connection failure was considered when the resistance value increased by 20% or more with respect to the initial resistance.
상기 각 실시예에 따르면, 다음과 같은 효과가 얻어졌다.According to each of the above examples, the following effects were obtained.
융착 프레스 후의 프레스 두께 변형량이 작다.Press thickness deformation amount after fusion press is small.
스루홀의 접속 신뢰성이 높다.Through-hole connection reliability is high.
또한, 본 발명은 이하와 같이 변경하여 구체화할 수도 있다.In addition, this invention can also be actualized in the following changes.
ㆍ상기 각 실시 형태에 있어서, 수지 필름의 적층수는 「3」에 한정되지 않으며, 본 발명은 수지 필름을 복수매 중첩한 다층 프린트 기판에 널리 적용 가능하다.In each said embodiment, the number of laminated | multilayer of a resin film is not limited to "3", This invention is applicable widely to the multilayer printed circuit board which laminated | stacked the several sheets of resin film.
ㆍ상기 제2 실시 형태에 있어서, 도전 페이스트(33A) 대신에 금속분을 사용하여도 된다.In the second embodiment, a metal powder may be used instead of the
10, 10A: 다층 프린트 기판
11: 스루홀
12: 도체 패턴
13: 도체
13a: 하지 금속층
13b: 도체층
14: 도전 스루홀
15, 15A, 15B, 15C: 수지 필름
23, 33: 도전체
23A: Sn을 포함하는 도금층
33A: 도전 페이스트10, 10A: multilayer printed circuit board
11: through hole
12: conductor pattern
13: conductor
13a: base metal layer
13b: conductor layer
14: Challenge Through Hole
15, 15A, 15B, 15C: Resin Film
23, 33: conductor
23A: Plating layer containing Sn
33A: conductive paste
Claims (11)
상기 복수의 수지 필름 중 인접하는 2개의 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀의 랜드부 사이에 각각 설치된 도전체가 금속간 결합하고 있는 것을 특징으로 하는 다층 프린트 기판.A plurality of resin films each having a through hole, a conductor pattern formed on one side, and a conductive through hole formed integrally with the conductor pattern on the inner wall of the through hole are overlapped in the up-down direction,
A multilayer printed circuit board, wherein a conductor provided respectively between the conductor patterns facing each other between two adjacent resin films among the plurality of resin films and the land portion of the conductive through hole are bonded between metals.
상기 수지 필름의 상기 도체 패턴과 상기 도전 스루홀의 랜드부 중 적어도 한쪽에 Sn을 포함하는 도금층을 형성하는 공정과,
복수의 상기 수지 필름을, 상하 방향을 동일하게 하면서 인접하는 2개의 상기 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀 사이에, 상기 Sn을 포함하는 도금층이 각각 개재되도록 적층함과 함께, 상기 수지 필름을 복수매 적층한 적층체를 열 융착 프레스에 의해 중첩하는 공정
을 구비하는 것을 특징으로 하는 다층 프린트 기판의 제조 방법.A step of producing a resin film each having a through hole, a conductor pattern formed on one side, and a conductive through hole formed integrally with the conductor pattern on an inner wall of the through hole;
Forming a plating layer containing Sn in at least one of the conductor pattern of the resin film and the land portion of the conductive through hole;
The plurality of resin films are laminated so that a plating layer containing Sn is interposed between the conductor pattern and the conductive through hole facing each other between the two adjacent resin films with the same vertical direction. Process of superimposing the laminated body which laminated | stacked the several sheets of the said resin film by the heat-sealing press
A method for producing a multilayer printed circuit board comprising:
복수의 상기 수지 필름을, 상하 방향을 동일하게 하면서 인접하는 2개의 상기 수지 필름간에서 대향하는 상기 도체 패턴과 상기 도전 스루홀의 랜드부 사이에, 도전 페이스트 혹은 금속분을 각각 개재시켜 적층함과 함께, 상기 수지 필름을 복수매 적층한 적층체를 열 융착 프레스에 의해 중첩하는 공정
을 구비하는 것을 특징으로 하는 다층 프린트 기판의 제조 방법.A step of producing a resin film each having a through hole, a conductor pattern formed on one side, and a conductive through hole formed integrally with the conductor pattern on an inner wall of the through hole;
While laminating the plurality of resin films with the conductive paste or the metal powder interposed between the conductor pattern and the land portion of the conductive through hole facing each other between two adjacent resin films with the same vertical direction, Process of superimposing the laminated body which laminated | stacked the several sheets of the said resin film by the heat-sealing press
A method for producing a multilayer printed circuit board comprising:
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/073243 WO2010070771A1 (en) | 2008-12-19 | 2008-12-19 | Multilayer printed board and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110097961A true KR20110097961A (en) | 2011-08-31 |
KR101489034B1 KR101489034B1 (en) | 2015-02-04 |
Family
ID=42268459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020117016658A KR101489034B1 (en) | 2008-12-19 | 2008-12-19 | Multilayer printed board and method for manufacturing the same |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR101489034B1 (en) |
CN (1) | CN102257887B (en) |
WO (1) | WO2010070771A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8904632B2 (en) * | 2011-09-23 | 2014-12-09 | Harris Corporation | Method to make a multilayer circuit board with intermetallic compound and related circuit boards |
CN102496404B (en) * | 2011-12-27 | 2013-10-30 | 华东理工大学 | Electrode silver paste used by high efficiency crystal silicon solar cell |
JP6287538B2 (en) * | 2014-04-23 | 2018-03-07 | トヨタ自動車株式会社 | Multilayer substrate and manufacturing method thereof |
JP2019079856A (en) | 2017-10-20 | 2019-05-23 | トヨタ自動車株式会社 | Manufacturing method of multilayer substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62114297A (en) * | 1985-11-13 | 1987-05-26 | 富士通株式会社 | Manufacture of multilayer printed board |
JP3512225B2 (en) * | 1994-02-28 | 2004-03-29 | 株式会社日立製作所 | Method for manufacturing multilayer wiring board |
JP2820108B2 (en) * | 1996-03-13 | 1998-11-05 | 日本電気株式会社 | Electronic component mounting structure and method of manufacturing the same |
JP2006179827A (en) * | 2004-12-24 | 2006-07-06 | Toyo Kohan Co Ltd | Board material for flexible board, flexible board employing same, and method of manufacturing them |
-
2008
- 2008-12-19 KR KR1020117016658A patent/KR101489034B1/en not_active IP Right Cessation
- 2008-12-19 CN CN2008801323987A patent/CN102257887B/en not_active Expired - Fee Related
- 2008-12-19 WO PCT/JP2008/073243 patent/WO2010070771A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2010070771A1 (en) | 2010-06-24 |
CN102257887A (en) | 2011-11-23 |
KR101489034B1 (en) | 2015-02-04 |
CN102257887B (en) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI301393B (en) | Method for manufacturing a printed wiring board | |
JP5436774B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
WO1998056219A1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
JP2004327510A (en) | Copper-plated laminated board for multilayered printed wiring board, multilayered printed wiring board and method of manufacturing the same | |
JP2010232249A (en) | Multilayer printed wiring board and manufacturing method of the same | |
JP4857433B2 (en) | Metal laminate, metal laminate manufacturing method and printed circuit board manufacturing method | |
KR20110097961A (en) | Multilayer printed board and method for manufacturing the same | |
JP4813204B2 (en) | Multilayer circuit board manufacturing method | |
JP5170873B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
JP5170874B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
WO2015010400A1 (en) | Sub-board of printed circuit board, manufacturing method for printed circuit board, and printed circuit board | |
JP4961180B2 (en) | Printed wiring board | |
JP5170872B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
JP5227584B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
JP5158854B2 (en) | Multilayer printed circuit board and manufacturing method thereof | |
KR101097504B1 (en) | The method for preparing multi layered circuit board | |
JP2004072125A (en) | Manufacturing method of printed wiring board, and printed wiring board | |
JP2003198138A (en) | Method of manufacturing printed wiring board | |
JP2009043917A (en) | Multilayered wiring board, and manufacturing method thereof | |
JP2013102210A (en) | Multilayer printed board and manufacturing method thereof | |
JP5559266B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
KR200412591Y1 (en) | A multi-layer board provide with interconnect bump hole of the inner layer RCC | |
JP2011029528A (en) | Method of manufacturing multilayer printed wiring board | |
JP2005183944A (en) | Multi-layer substrate and manufacturing method of multi-layer substrate | |
JPH1051139A (en) | Single-sided circuit board for multilayer printed-wiring board and its manufacture as well as multilayer printed-wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
LAPS | Lapse due to unpaid annual fee |