JP6287538B2 - Multilayer substrate and manufacturing method thereof - Google Patents
Multilayer substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP6287538B2 JP6287538B2 JP2014089550A JP2014089550A JP6287538B2 JP 6287538 B2 JP6287538 B2 JP 6287538B2 JP 2014089550 A JP2014089550 A JP 2014089550A JP 2014089550 A JP2014089550 A JP 2014089550A JP 6287538 B2 JP6287538 B2 JP 6287538B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- sintered body
- substrates
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 303
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 61
- 229910052802 copper Inorganic materials 0.000 description 61
- 239000010949 copper Substances 0.000 description 61
- 239000000463 material Substances 0.000 description 41
- 239000011229 interlayer Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 10
- 229920000106 Liquid crystal polymer Polymers 0.000 description 8
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 8
- 238000003466 welding Methods 0.000 description 7
- 229920005989 resin Polymers 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000013007 heat curing Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000005660 hydrophilic surface Effects 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Description
本発明は、多層基板、及びその製造方法に関するものである。 The present invention relates to a multilayer substrate and a manufacturing method thereof.
車載ECU(Electronic Control Unit)の高耐熱性、高信頼性、及び小型化のために、LCP(Liquid Crystal Polymer:液晶ポリマー)樹脂を用いた部品内蔵基板が普及している。車載ECUでは、車両用コネクタ等のリード部品を使用している。リード部品を実装するために、基板にスルーホールが形成されている。 In order to achieve high heat resistance, high reliability, and downsizing of an in-vehicle ECU (Electronic Control Unit), a component-embedded substrate using an LCP (Liquid Crystal Polymer) resin has become widespread. In-vehicle ECUs use lead parts such as vehicle connectors. In order to mount the lead component, a through hole is formed in the substrate.
特許文献1には、樹脂フィルムが複数枚重ね合わされた多層プリント基板が開示されている。特許文献1の多層プリント基板では、スルーホールの周辺において、導体パターンの上に導電ペーストを形成している。そして、複数の樹脂フィルムを熱融着プレスにより、重ね合せている。 Patent Document 1 discloses a multilayer printed circuit board in which a plurality of resin films are superimposed. In the multilayer printed board of Patent Document 1, a conductive paste is formed on the conductor pattern around the through hole. A plurality of resin films are superposed by a heat fusion press.
特許文献1の多層プリント基板で生じる問題点について、図19を用いて説明する。
図19は、多層プリント基板の貫通スルーホール1の周辺の構成を示す断面図である。図19では、樹脂フィルム110〜130に導電体112、122、132がそれぞれ設けられている。導電体112と導電体122とは導電ペースト122によって接続されている。導電体122と導電体132とは導電ペースト133によって接続されている。
Problems that occur in the multilayer printed circuit board of Patent Document 1 will be described with reference to FIG.
FIG. 19 is a cross-sectional view showing a configuration around the through-hole 1 of the multilayer printed board. In FIG. 19, the
貫通スルーホール1の周辺には、導電ペースト132、133が形成されている。したがって、複数の樹脂フィルム110〜130を重ね合せると、各層の導電ペースト123、133が重複する。導電ペースト123と導電ペースト133が重複した部分は、重複していない部分に対して、厚さTだけ厚くなる。したがって、複数の基板を一括して熱融着プレスすると、貫通スルーホール1の周辺にプレス圧力が集中してしまう。したがって、プレス圧力によっては、多層プリント基板が破損してしまう恐れがあり、生産性が低下してしまう。
本発明は、上記の問題点を鑑みてなされたものであり、生産性の高い多層基板、及びその製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a highly productive multilayer substrate and a method for manufacturing the same.
本発明の一態様に係る多層基板は、n個(nは3以上の整数)の基板を備えた多層基板であって、それぞれの前記基板の両面には導電パターンが設けられ、前記基板に形成されたスルーホールの内壁には、前記基板の両面の前記導電パターンを接続する内壁導体が設けられ、隣接する2つの前記基板に対向して設けられた前記導電パターンを接続するため、前記スルーホールの周辺において前記2つの基板間に導電性の焼結体が設けられ、平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた焼結体からずれて配置されているものである。 A multilayer substrate according to one embodiment of the present invention is a multilayer substrate including n (n is an integer of 3 or more) substrates, and conductive patterns are provided on both surfaces of each substrate, and the substrate is formed on the substrate. Inner wall conductors for connecting the conductive patterns on both sides of the substrate are provided on the inner walls of the through holes, and the through holes are connected to connect the conductive patterns provided facing two adjacent substrates. A conductive sintered body is provided between the two substrates in the periphery of the substrate, and the sintered body provided between the substrates is shifted from a sintered body provided between the other substrates in plan view. It is what has been.
上記の多層基板では、平面視において、前記n個の基板に設けられた前記スルーホールが重なるように配置されることで、前記多層基板を貫通する貫通スルーホールが設けられ、基板間の前記焼結体が前記貫通スルーホールの周方向における一部に形成され、平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた前記焼結体と前記貫通スルーホールの周方向にずれて配置されていてもよい。
上記の多層基板では、前記貫通スルーホールの周囲において、前記多層基板に設けられた(n−1)個の基板間には、それぞれ前記焼結体が設けられ、平面視において、前記貫通スルーホールの周囲を周方向に(n−1)分割した領域に、前記焼結体が設けられることで、(n−1)個の前記焼結体が前記貫通スルーホールの外周1周分に相当していてもよい。
上記の多層基板では、平面視において、前記基板に設けられた前記スルーホールが他の前記基板に設けられたスルーホールからずれて配置されていてもよい。
上記の多層基板では、平面視において、前記基板に設けられた前記スルーホールが他の全てのスルーホールと重複せずに配置されていてもよい。
上記の多層基板において、隣接する前記2つの基板が溶着していてもよい。
In the multilayer substrate, the through holes provided in the n substrates are arranged so as to overlap each other in a plan view, so that a through through hole penetrating the multilayer substrate is provided. A bonded body is formed in a part of the through-through hole in the circumferential direction, and the sintered body provided between the substrates in the plan view is provided with the sintered body provided between the other substrates and the through-through hole. It may be displaced in the circumferential direction.
In the multilayer substrate, the sintered body is provided between (n-1) substrates provided in the multilayer substrate around the through-through hole, and the through-through hole is seen in a plan view. By providing the sintered body in a region divided by (n-1) in the circumferential direction, (n-1) pieces of the sintered body correspond to one circumference of the through-through hole. It may be.
In the multilayer substrate, the through-hole provided in the substrate may be arranged so as to be shifted from the through-hole provided in the other substrate in a plan view.
In the multilayer substrate, the through holes provided in the substrate may be arranged without overlapping with all other through holes in plan view.
In the multilayer substrate, the two adjacent substrates may be welded.
本発明の一態様にかかる多層基板の製造方法は、n個(nは3以上の整数)の基板を備えた多層基板の製造方法であって、スルーホールと、両面に設けられた導電パターンと、前記両面に設けられた導電パターンを接続するために前記スルーホールの内壁に設けられた内壁導体とを備えた基板をn個用意する工程と、前記導電パターン上に導電性の導電ペーストを形成する工程と、n個の前記基板を積層する工程と、積層されたn個の前記基板を押圧した状態で、前記導電ペーストを焼結させて、隣接する2つの前記基板に対向して設けられた前記導電パターンを接続するための焼結体を形成する工程と、を備え、平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた焼結体からずれて配置されているものである。
上記の製造方法では、平面視において、前記n個の基板に設けられた前記スルーホールが重なるように配置されることで、前記多層基板を貫通する貫通スルーホールが設けられ、基板間の前記焼結体が前記貫通スルーホールの周方向における一部に形成され、平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた前記焼結体と前記貫通スルーホールの周方向にずれて配置されていてもよい。
A manufacturing method of a multilayer substrate according to one embodiment of the present invention is a manufacturing method of a multilayer substrate including n (n is an integer of 3 or more) substrates, and includes a through hole, a conductive pattern provided on both surfaces, and A step of preparing n substrates each having an inner wall conductor provided on the inner wall of the through hole to connect the conductive patterns provided on both surfaces; and forming a conductive paste on the conductive pattern And the step of laminating the n number of substrates, and the conductive paste is sintered in a state where the n number of the laminated substrates are pressed to be opposed to the two adjacent substrates. Forming a sintered body for connecting the conductive patterns, and in a plan view, the sintered body provided between the substrates is displaced from a sintered body provided between other substrates. Are arranged.
In the above manufacturing method, the through holes provided in the n substrates are arranged so as to overlap each other in plan view, thereby providing a through through hole penetrating the multilayer substrate, and the firing between the substrates is performed. A bonded body is formed in a part of the through-through hole in the circumferential direction, and the sintered body provided between the substrates in the plan view is provided with the sintered body provided between the other substrates and the through-through hole. It may be displaced in the circumferential direction.
上記の製造方法では、前記貫通スルーホールの周囲において、前記多層基板に設けられた(n−1)個の基板間には、それぞれ前記焼結体が設けられ、平面視において、前記貫通スルーホールの周囲を周方向に(n−1)分割した領域に、前記焼結体が設けられることで、(n−1)個の前記焼結体が前記貫通スルーホールの外周1周分に相当していていてもよい。
上記の製造方法では、平面視において、前記基板に設けられた前記スルーホールが他の前記基板に設けられたスルーホールからずれて配置されていてもよい。
上記の製造方法では、平面視において、前記基板に設けられた前記スルーホールが他の全てのスルーホールと重複せずに配置されていてもよい。
上記の製造方法では、前記導電ペーストを焼結させる際に、隣接する2つの前記基板が溶着するようにしてもよい。
In the above manufacturing method, the sintered body is provided between the (n-1) substrates provided in the multilayer substrate around the through-through hole, and the through-through hole is seen in a plan view. By providing the sintered body in a region divided by (n-1) in the circumferential direction, (n-1) pieces of the sintered body correspond to one circumference of the through-through hole. It may be.
In the above manufacturing method, the through hole provided in the substrate may be shifted from the through hole provided in another substrate in a plan view.
In the above manufacturing method, the through holes provided in the substrate may be arranged without overlapping with all other through holes in a plan view.
In the above manufacturing method, when the conductive paste is sintered, two adjacent substrates may be welded.
本発明によれば、生産性の高い多層基板、及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a multilayer substrate with high productivity and a method for manufacturing the same.
以下、本発明に係る処理方法、処理装置の実施形態を、図面に基づいて詳細に説明する。但し、本発明が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。 Hereinafter, embodiments of a processing method and a processing apparatus according to the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiments. In addition, for clarity of explanation, the following description and drawings are simplified as appropriate.
実施の形態1.
本実施形態に係る多層基板について、図1を用いて説明する。図1は、多層基板100の構成を示す断面図である。なお、以下の図において、多層基板100の厚み方向をZ方向として、Z方向と直交する方向をX方向、及びY方向とする直交座標系を適宜用いて説明する。X方向、及びY方向は、多層基板100の主面内において、互いに直交する方向となっている。また、+Z側を多層基板100の上側とし、−Z側を多層基板100の下側とする。
Embodiment 1 FIG.
The multilayer substrate according to this embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view showing the configuration of the
多層基板100は第1基板10、第2基板20、第3基板30、第4基板40、及び第5基板50を備えている。第1基板10、第2基板20、第3基板30、第4基板40、及び第5基板50が上から順番に積層されている。ここでは、積層基板100が5個の基板を有している構成となっているが、基板の数は3以上であればよい。
The
例えば、第1基板10〜第5基板50は、それぞれLCP基板であり、基本的構成は同様になっている。第1基板10は、液晶ポリマー等の絶縁性の基材からなる板状の部材である。さらに、第1基板10の両面に導電体12が形成されている。第2基板20〜第5基板50についても、第1基板10と同様の構成を有している。第2基板20の両面には、導電体22が形成されている。第3基板30の両面には、導電体32が形成されている。第4基板40の両面には、導電体42が形成されている。第5基板50の両面には、導電体52が形成されている。導電体22〜52は、それぞれ、第1基板10〜第5基板50に設けられている配線となる。
For example, each of the
さらに、第1基板10と第2基板20との間には、導電性の焼結体23が設けられている。焼結体23は、導電体12と導電体22とを電気的に接続する。同様に、第2基板20と第3基板30との間には、導電体22と導電体32とを電気的に接続する焼結体33が設けられている。第3基板30と第4基板40との間には、導電体32と導電体42とを電気的に接続する焼結体43が設けられている。第4基板40と第5基板50との間には、導電体42と導電体52とを電気的に接続する焼結体53が設けられている。焼結体23〜53は、例えば、100〜200μmの厚さとなっている。
Further, a conductive
多層基板100には、第1基板10〜第5基板50を貫通する貫通スルーホール1が設けられている。貫通スルーホール1の空間には、リード等が挿し込まれる。これにより、図示しないリード部品が、多層基板100に実装される。貫通スルーホール1が設けられることで、第1基板10の導電体12と、第5基板50の導電体52とが電気的に接続される。
The
さらに、第3基板30、及び第4基板40には、電子部品60を配置するための空間61が設けられている。電子部品60は、例えば、ICなどの半導体装置、抵抗、コンデンサなどである。電子部品60は、第5基板50に搭載されている。そして、電子部品60は、導電体52と接続している。このように、多層基板100は、電子部品60を内蔵した部品内蔵基板となっている。
Further, the
次に、貫通スルーホール1とその周辺の構成について、図2を用いて説明する。図2は、多層基板100を構成する各基板の構成を説明するために、各基板を分離した状態で多層基板100を示す断面図である。
Next, the through-through hole 1 and the surrounding configuration will be described with reference to FIG. FIG. 2 is a cross-sectional view showing the
多層基板100は、上記の通り、第1基板10〜第5基板50を備えている。ここで、第1基板10と第2基板20との間を層間部29とする。同様に、第2基板20と第3基板30との間を層間部39し、第3基板30と第4基板40との間を層間部49とし、第4基板40と第5基板50との間を層間部59とする。
The
上記の通り、第1基板10〜第5基板50は、それぞれ導電体12〜導電体52を備えている。第1基板10は、第1スルーホール11と、導電体12を備えている。導電体12は、導電パターン12aと、導電パターン12bと、内壁導体12cと備えている。導電パターン12aは、第1基板10の上側、すなわち+Z側の面に形成されている。導電パターン12bは、第1基板10の下側、すなわち−Z側の面に形成されている。
As described above, the
第1スルーホール11は、第1基板10を貫通している。第1スルーホール11の内壁には、内壁導体12cが形成されている。なお、第1スルーホール11の内壁全周に渡って内壁導体12cが形成されているため、図2では、第1スルーホール11が内壁導体12cで埋められている状態で図示されている。導電パターン12a、及び内壁導体12cは第1スルーホール11の周辺に形成されている。
The first through
導電パターン12aは、第1スルーホール11内の内壁導体12cを介して、導電パターン12bと電気的に接続されている。したがって、第1基板10の両面に設けられた導電パターン12a、12bは内壁導体12cを介して導通している。なお、図2では、導電パターン12a、及び導電パターン12bは、第1基板10に設けられた凹部内に形成されている。すなわち、第1基板10を加工することで、導電パターン12a、及び導電パターン12bに設けるための凹部が形成される。
The
第2基板20〜第5基板50は、第1基板10と同様の構成を有している。したがって、第2基板20の両面に設けられた導電パターン22a、及び導電パターン22bは、内壁導体22cを介して接続されている。第3基板30の両面に設けられた導電パターン32a、及び導電パターン32bは、内壁導体32cを介して接続されている。第4基板40の両面に設けられた導電パターン42a、及び導電パターン42bは、内壁導体42cを介して接続されている。第5基板50の両面に設けられた導電パターン52a、及び導電パターン52bは、内壁導体52cを介して接続されている。このように第1基板10〜第5基板50基板のそれぞれは、両面に設けられた導電パターンを有している。
The
内壁導体12c〜52cは、それぞれ第1スルーホール11〜第5スルーホール51の内壁に形成されている。第1スルーホール11〜第5スルーホール51は、重なるように配置されている。貫通スルーホール1は、第1スルーホール11、第2スルーホール21、第3スルーホール31、第4スルーホール41、及び第5スルーホール51は、ほぼ同じ大きさになっている。
The
XY平面視において、第1スルーホール11〜第5スルーホール51が同じ位置に形成されることで、多層基板100を貫通する貫通スルーホール1が形成される。貫通スルーホール1は、第1スルーホール11、第2スルーホール21、第3スルーホール31、第4スルーホール41、及び第5スルーホール51によって構成されている。
In the XY plan view, the first through
層間部29には、導電性の焼結体23が設けられている。焼結体23は、導電パターン12bと導電パターン22aとの間に配置される。すなわち、XY平面視において、焼結体23は導電パターン12bと導電パターン22aと重複する位置に設けられ、導電パターン12b及び導電パターン22aと接触する。これにより、導電パターン12bと導電パターン22aとが接続する。
In the
焼結体23〜焼結体53は、例えば、銅ペーストを焼結した焼結体であり、導電性を有している。そして、焼結体33〜焼結体53についても、焼結体23と同様に配置されている。層間部39の焼結体33は、導電パターン22bと導電パターン32aとの間に配置される。したがって、導電パターン22bと導電パターン32aとは、焼結体33を介して接続される。同様に、層間部49の焼結体43は、導電パターン32bと導電パターン42aとの間に配置される。導電パターン32bと導電パターン42aとは、焼結体43を介して接続される。層間部59の焼結体53は、導電パターン42bと導電パターン52aとの間に配置される。導電パターン42bと導電パターン52aとは、焼結体53を介して接続される。各層の導電パターンが、焼結体を介して接続される。
The
このようにして、最上層の導電パターン12aと最下層の導電パターン52bとが、焼結体23〜焼結体53を介して電気的に接続される。すなわち、多層基板100の上面から下面まで貫通する貫通スルーホール1を設けることで、多層基板100の最上面に設けられた導電パターン12aと、最下面に設けられた導電パターン52bとが電気的に接続する。図2では、10層の導電パターンが電気的に接続される。
In this way, the uppermost
なお、第3基板30と第4基板40とには、それぞれ、電子部品60を配置するための部品用スルーホール38、48とが形成されている。部品用スルーホール38、及び部品用スルーホール48によって、図1に示した電子部品60を形成するための空間61が形成される。
The
ここで、図3〜図7を用いて、貫通スルーホール1の周辺に設けられた焼結体23〜53の配置について、説明する。図3は、貫通スルーホール1の周辺に設けられ焼結体23〜53の配置を模式的に示すXY平面図である。図4は、第2基板20の第2スルーホール21周辺の構成を模式的に示すXY平面図である。図5は、第3基板30の第3スルーホール31周辺の構成を模式的に示すXY平面図である。図6は、第4基板40の第4スルーホール41周辺の構成を模式的に示すXY平面図である。図7は、第5基板50の第5スルーホール51周辺の構成を模式的に示すXY平面図である。
Here, the arrangement of the
図3に示すように、貫通する貫通スルーホール1は円形状に形成されている。そして、貫通スルーホール1の周辺には、焼結体23、焼結体33、焼結体43、及び、焼結体53が設けられている。焼結体23、焼結体33、焼結体43、及び、焼結体53は、それぞれ、貫通スルーホール1の周辺の一部に配置されている。XY平面視において、焼結体23、焼結体33、焼結体43、及び、焼結体53は互いに重ならないように、ずれて配置されている。具体的には、焼結体23、焼結体33、焼結体43、及び、焼結体53は、貫通スルーホール1の周辺部分を周方向に分割した扇状の領域に配置されている。
As shown in FIG. 3, the penetrating through hole 1 is formed in a circular shape. A
例えば、焼結体23は貫通スルーホール1の右上側に配置され、焼結体33は貫通スルーホール1の左下側に配置されている。焼結体43は、貫通スルーホール1の右下側に配置され、焼結体53は貫通スルーホール1の左上側に配置されている。したがって、XY平面視では、貫通スルーホール1の中心周りの周方向において、時計周りに、焼結体23、焼結体43、焼結体33、焼結体53の順番で配置されている。
For example, the
図4に第2スルーホール21の周辺の構成を示す。XY平面視において、第2スルーホール21は貫通スルーホール1と同じ大きさの円形に設けられている。導電パターン22aは、第2スルーホール21の周辺に形成されている。導電パターン22aは、第2スルーホール21の周方向全体に配置されている。第2スルーホール21の周辺の導電パターン22aが、焼結体23と接続するための電極パッドとなる。
FIG. 4 shows a configuration around the second through
そして、焼結体23は、導電パターン22aの一部と重複して形成されている。XY平面視において、導電パターン22aは、第2スルーホール21を囲むように円環状に形成されている。導電パターン22aの一部の上には、焼結体23が配置されている。具体的には、焼結体23は周方向における90°分だけ配置されている。貫通スルーホール1の中心を原点とするXY直交座標系を考えると、焼結体23は第1象限に配置されている。焼結体23は、第2スルーホール21の周囲の一部にのみ形成されている。
The
図5に第3スルーホール31の周辺の構成を示す。XY平面視において、第3スルーホール31は貫通スルーホール1と同じ大きさの円形に設けられている。導電パターン32aは、第3スルーホール31の周辺に形成されている。導電パターン32aは、第3スルーホール31の周方向全体に配置されている。第3スルーホール31の周辺の導電パターン32aが、焼結体33と接続するための電極パッドとなる。
FIG. 5 shows a configuration around the third through
そして、焼結体33は、導電パターン32aの一部と重複して形成されている。XY平面視において、導電パターン32aは、第3スルーホール31を囲むように円環状に形成されている。導電パターン32aの一部の上には、焼結体33が配置されている。具体的には、焼結体33は周方向における90°分だけ配置されている。貫通スルーホール1の中心を原点とするXY直交座標系を考えると、焼結体33は第3象限に配置されている。焼結体33は、第3スルーホール31の周囲の一部にのみ形成されている。
The
したがって、図3に示すように、貫通スルーホール1を介して対向するように、焼結体23と焼結体33とが配置されている。焼結体23と焼結体33とはほぼ同じ面積、及びほぼ同じ形状となっている。よって、焼結体23、及び焼結体33は、貫通スルーホール1の中心に対して回転対称に配置されている。
Therefore, as shown in FIG. 3, the
図6に第4スルーホール41の周辺の構成を示す。XY平面視において、第4スルーホール41は貫通スルーホール1と同じ大きさの円形に設けられている。導電パターン42aは、第4スルーホール41の周辺に形成されている。導電パターン42aは、第4スルーホール41の周方向全体に配置されている。第4スルーホール41の周辺の導電パターン42aが、焼結体43と接続するための電極パッドとなる。
FIG. 6 shows a configuration around the fourth through
焼結体43は、導電パターン42aの一部と重複して形成されている。XY平面視において、導電パターン42aは、第4スルーホール41を囲むように円環状に形成されている。そして、導電パターン42aの一部の上には、焼結体43が配置されている。具体的には、焼結体43は周方向における90°分だけ配置されている。貫通スルーホール1の中心を原点とするXY直交座標系を考えると、焼結体43は第4象限に配置されている。焼結体43は、第4スルーホール41の周囲の一部にのみ形成されている。
The
図7に第5スルーホール51の周辺の構成を示す。XY平面視において、第5スルーホール51は貫通スルーホール1と同じ大きさの円形に設けられている。導電パターン52aは、第5スルーホール51の周辺に形成されている。導電パターン52aは、第5スルーホール51の周方向全体に配置されている。第5スルーホール51の周辺の導電パターン52aが、焼結体53と接続するための電極パッドとなる。
FIG. 7 shows a configuration around the fifth through
焼結体53は、導電パターン52aの一部と重複して形成されている。XY平面視において、導電パターン52aは、第5スルーホール51を囲むように円環状に形成されている。そして、導電パターン52aの一部の上には、焼結体53が配置されている。具体的には、焼結体53は周方向における90°分だけ配置されている。貫通スルーホール1の中心を原点とするXY直交座標系を考えると、焼結体53は第2象限に配置されている。焼結体53は、第5スルーホール51の周囲の一部にのみ形成されている。
The
したがって、図3に示すように、貫通スルーホール1を介して対向するように、焼結体43と焼結体53とが配置されている。焼結体43と焼結体43とはほぼ同じ面積、及びほぼ同じ形状となっている。よって、焼結体43、及び焼結体53は、貫通スルーホール1の中心に対して回転対称に配置されている。
Therefore, as shown in FIG. 3, the
XY平面視において、焼結体23、焼結体33、焼結体43、及び焼結体53は同じ大きさ、及び同じ形状になっており、90°ずつ向きが異なっている。そして、焼結体23、焼結体33、焼結体43、及び焼結体53はそれぞれ、周方向における90°に対応する大きさとなっている。周方向において、焼結体23、焼結体33、焼結体43、及び焼結体53は90°ピッチで配置される。したがって、図3に示すように、XY平面において、焼結体23、焼結体33、焼結体43、及び焼結体53は互いに重ならないように、ずれた位置に配置される。
In the XY plan view, the
貫通スルーホール1の周辺を放射状に4分割した領域に、焼結体23〜焼結体53が形成される。平面視において、焼結体23、焼結体33、焼結体43、及び焼結体53を合成すると、図3に示すように、貫通スルーホール1を囲む円環状となる。4個の焼結体23〜53が設けられた領域が、貫通スルーホール1の周囲を1周する。すなわち、4個の焼結体23〜53が、周方向の360°に相当する。貫通スルーホール1の周囲を周方向、すなわち放射状に4分割した領域に、焼結体が設けられる。こうすることで、4個の焼結体23〜53が貫通スルーホール1の外周1周分に相当する。
層毎に、焼結体23〜焼結体53の位置を変えている。すなわち、焼結体23〜焼結体53を周方向にずらして配置している。このような構成することで、局所的な厚さ変化を軽減することができる。多層基板100を製造するためのプレス溶着工程において、プレス圧力の集中による基板損傷を防ぐことができる。よって、生産性を向上することができる。
The positions of the
次に、多層基板100の製造工程について、図8を用いて説明する。図8は、多層基板の製造工程を示すフローチャートである。また、図8の説明において、適宜図9〜図14の製造工程断面図を参照する。
Next, the manufacturing process of the
まず、図9に示すように、第1基板10となる基材15を投入する(S11)。基材15は、上面、及び下面が平坦な絶縁性基板となっている。基材15は上記したように、LCP基板等の熱可塑性基板である。基材15は、例えば、100〜200μmの厚さで形成されている。また、基材15として、ガラスエポキシ樹脂やその他の熱可塑性樹脂などを用いてもよい。なお、ガラスエポキシ樹脂を基材15として用いる場合、基板間に接着シートを設けるようにしてもよい。ガラスエポキシ樹脂を基材15として用いる場合、基材15は0.4mm〜1mm程度の厚さを有している。基材15としてフレキシブルな材料と用いることで、第1基板10をフレキシブル基板とすることができる。
First, as shown in FIG. 9, a
次に、図10に示すように、基材15を加工して、親水化処理を施す(S12)。まず、基材15を貫通する貫通穴を形成して、第1スルーホール11、及びスルーホール18を形成する。加えて、基材15には、凹部16が形成される。すなわち、厚さ方向の途中まで基材15を穿設することで、凹部16が形成される。凹部16は、後の工程で導電体12を形成するために、第1スルーホール11、及びスルーホール17の周辺に形成される。また、凹部16は、導電体12による配線パターンを形成する箇所に形成される。第1スルーホール11の周辺の凹部16は、平面視において、第1スルーホール11を囲むように円環状に形成されている。凹部16は、基材15の両面に設けられる。凹部16は、例えば、数十μmの深さで形成される。
Next, as shown in FIG. 10, the
次に、基材15の表面に対して親水化処理を行う。後の工程で導電体12が形成される箇所、例えば、凹部16、第1スルーホール11の内壁、及びスルーホール18の内壁に親水化処理が行われる。ここでは、凹部16、第1スルーホール11の内壁、及びスルーホール18の内壁にエキシマレーザ等を照射して、親水化処理を行っている。もちろん、エキシマレーザ照射以外の処理により、親水化処理を行ってもよい。
Next, a hydrophilic treatment is performed on the surface of the
そして、導電体12を形成するために、銅インクによる回路パターンを印刷する(S13)。そのため、まず、図11に示すように、基材15をステージ80の上に設置する。ステージ80の表面は疎水性を有している。そして、ステージ80の上に載置された基材15に対して、銅インクを用いて、回路パターンを印刷する。例えば、図12に示すように、凹部16に対して、ノズル81から銅インク82を吐出させる。これにより、基材15の基材15の導電体12を形成する部分に銅インク82が塗布される。
Then, a circuit pattern using copper ink is printed to form the conductor 12 (S13). Therefore, first, the
図13は、図12の点線丸部分、すなわち、第1スルーホール11の周辺部分を拡大して示す図である。基材15の表面は、親水化処理によって、銅インク82に対して親水面となっている。一方、ステージ80の表面は、銅インク82に対して疎水面となっている。このため、基材15は、ステージ80よりも銅インク82に対する親和性が高い。
FIG. 13 is an enlarged view of the dotted line circle portion of FIG. 12, that is, the peripheral portion of the first through
したがって、毛細管現象によって、基材15とステージ80との間の凹部16にまで銅インク82が濡れ広がる。これにより、基材15の下面に設けられた凹部16に銅インクが塗着する。すなわち、基材15の上面に吐出された銅インク82が、第1スルーホール11の内壁11bを伝って、基材15の下面まで広がっていく。これにより、基材15の両面、及び第1スルーホール11の内壁11bに銅インク82が塗着される。
Therefore, the
このように、親水化処理した後、基材15の上面に銅インク82を塗布している。こうすることで、基材15を反転させることなく、基材の両面及びスルーホールの内壁に導電体22を形成することができる。よって、印刷工程を簡略化することができ、生産性を向上することができる。
As described above, after the hydrophilic treatment, the
銅インク82の印刷が完了したら、印刷した銅インク82を加熱硬化する(S14)。これにより、銅インク82が熱硬化して、図14に示すように、導電パターン22a、導電パターン22b、内壁導体22cが形成される。すなわち、第1スルーホール11、及び導電体12を有する第1基板10が完成する。
When the printing of the
上記と同様の工程によって、第2基板20〜第5基板50を作製することで、各層の基板を用意することができる(S15)。すなわち、複数の基材を用意して、ステップS12〜S14をそれぞれに実施する。こうすることで、第2基板20〜第5基板50が作製される。なお、第5基板50については、銅インク82で回路印刷した後、電子部品60を実装する。そして、電子部品60を実装した後、銅インク82を加熱硬化する。
By producing the
なお、導電体12〜導電体52の形成は、銅インク82の塗布に限られるものではない。例えば、導電性のインクやペーストを用いて塗布することができる。あるいは、メッキ、蒸着、スパッタなどによって、導電体12〜導電体52を形成してもよい。このように、基板表面に配線パターンを設けることができるのであれば、どのような方法を用いてもよい。
The formation of the
第1基板10〜第5基板50を用意した後、層間接続用の銅ペーストを塗布する(S16)。ここでは、図15に示すように、第2基板20、第3基板30、第4基板40、及び第5基板50の上面に銅ペースト84が塗布される。銅ペースト84は焼結材料であり、後述する加熱硬化工程(S18)を経て焼結体23〜53となる。もちろん、銅ペースト以外の導電ペーストを用いてもよい。
After preparing the
貫通スルーホール1の周辺の銅ペースト84は、他の基板間の銅ペースト84と重ならないように配置される。すなわち、図3に示したように、各焼結体23〜53が重複しないように、各層の銅ペースト84は、貫通スルーホール1の周方向において、90°の扇状の領域に塗布される。よって、貫通スルーホール1の周辺に4つの銅ペースト84が、XY平面において、貫通スルーホール1の外周1周分(360°)に対応している。
The
導電パターン22a、導電パターン32a、導電パターン42a、導電パターン52aの上には、銅ペースト84が形成される。上記したように、第2スルーホール21〜第5スルーホール51の周辺の導電パターン22a〜導電パターン52a上に、銅ペースト84がそれぞれ塗布される。また、貫通スルーホール1以外のスルーホール27、スルーホール37、及びスルーホール47の周辺に設けられた導電パターン22a〜導電パターン42aの上にも、銅ペースト84が塗布される。
焼結体23〜53が図3に示す構成となるように、貫通スルーホール1の周辺の銅ペースト84は、ずれて配置される。すなわち、XY平面視において、層間の銅ペースト84が重複していない。
The
銅ペースト84は、各基板の表面から突出するように、導電パターン22a〜導電パターン42a上に塗布される。換言すると、銅ペースト84は、各基材に設けられた凹部からはみ出す量で塗布される。例えば、導電パターン22a上の銅ペースト84は、凹部26よりも+Z側にはみ出して形成される。導電パターン22a上の銅ペースト84は、基材25の表面よりも第1基板10側に突出している。同様に、導電パターン32a上の銅ペースト84は、基材35の表面よりも第2基板20側に突出している。導電パターン42a上の銅ペースト84は、基材45の表面よりも第3基板30側に突出している。導電パターン52a上の銅ペースト84は、基材55の表面よりも第4基板40側に突出している。
The
そして、第1基板10〜第5基板50を積み重ねる(S17)。これにより、図15に示したように、第1基板10〜第5基板50が積層された積層構造体101が形成される。積層構造体101において、第1スルーホール11〜第5スルーホール51が重複することで、貫通スルーホール1となる。
Then, the
次に、積み重ねられた第1基板10〜第5基板50をプレス溶着して、銅ペースト84を加熱硬化させる(S18)。例えば、プレス溶着工程では、70℃〜80℃で15分間加熱して、銅ペースト84を仮硬化する。仮硬化後、積層された第1基板10〜第5基板50を押圧した状態で、積層構造体101を180℃〜300℃程度に加熱する。これにより、銅ペースト84が焼結して、図1、図2に示したように焼結体23〜焼結体53となる。すなわち、焼結体23〜焼結体53は、第1基板10〜第5基板50を固着する。
Next, the stacked
また、スルーホール27、37、47内にも銅ペースト84が焼結した焼結体が形成される。例えば、スルーホール27周辺の銅ペースト84は、プレス圧力によって、スルーホール27内に配置される。さらに、この加熱硬化工程において、基材15である液晶ポリマーが溶融して、第1基板10〜第5基板50が溶着する。すなわち、基材15の樹脂材料が溶着して、第1基板10〜第5基板50が固着する。
A sintered body in which the
なお、S18における加熱温度は、基材15〜55の溶着温度によって決定すればよい。例えば、第1基板10〜第5基板50がLCP基板の場合、300℃で加熱することができる。第1基板10〜第5基板50がガラスエポキシ樹脂の場合、180℃で加熱することができる。
In addition, what is necessary is just to determine the heating temperature in S18 with the welding temperature of the base materials 15-55. For example, when the
このように、第1基板10〜第5基板50のプレス溶着、及び銅ペースト84の加熱接合を一括で行うことで、加熱工程を削減することができる。これにより、熱履歴によるダメージを軽減することができる。
Thus, a heating process can be reduced by performing press welding of the 1st substrate 10-the
また、銅ペースト84が層毎にずれて位置が配置されている。すなわち、焼結体23〜53が他の層の焼結体23〜53と重複していない。よって、積層構造体101の局所的な厚さ変化を小さくすることができ、プレス圧力の集中を緩和することができる。すなわち、貫通スルーホール1の周辺に加わるプレス圧力を低減することができるため、基板の破損を防ぐことができる。よって、生産性を向上することができる。
Moreover, the position where the
なお、プレス圧力によって、銅ペースト84が変形してしまうことがある。例えば、S16の塗布時における銅ペースト84がプレス圧力によって広がってしまうことがある。この場合、プレス圧着前に銅ペースト84を仮硬化することで、銅ペースト84の広がりを低減することができる。これにより、焼結体23〜53を適切な形状とすることが容易になる。また、銅ペースト84の拡がりによって、銅ペースト84の一部が他の層の銅ペースト84と重なることもある。したがって、焼結体の一部が他の層の焼結体と重複していてもよい。
Note that the
次に、最外層の回路パターンをインク印刷して(S19)、インク加熱を行う(S20)。すなわち、第1基板10の上面、及び第5基板50の下面の少なくとも一方に対して、銅インクを印刷する。ここでは、ステップS13で用いたノズル81で銅インク82を印刷することができる。そして、銅インク82を加熱することで、最外層の回路パターンとなる導電パターン12a、52bを形成することできる。もちろん、S13とは別の手法で、回路パターンを形成してもよい。なお、S13において、最外層の回路パターンを全て形成した場合は、ステップS19、S20を省略することが可能である。こうすることで、加熱工程数を削減することができる。
Next, the circuit pattern of the outermost layer is printed with ink (S19), and ink heating is performed (S20). That is, the copper ink is printed on at least one of the upper surface of the
本実施の形態では、基板の溶着前に、スルーホールの穴開け加工、銅インク82の塗布、銅ペースト84の塗布を行っている。したがって、製造工程を短縮することができ、生産性を向上することができる。さらに、複数の基板を積層する前に、各基板にスルーホールを形成しているため、プレス溶着時にLCP基板が溶融し、導電体12〜52を被覆するのを防ぐことができる。よって、スルーホールによる層間の接続を確実に行うことができ、不良品の発生を防ぐことができる。これにより、生産性を向上することができる。
In the present embodiment, through holes are drilled,
複数の基板を一括でプレス溶着しており、かつプレス溶着と焼結を同じ加熱工程で行っている。これにより、電子部品を搭載した後の加熱工程を少なくすることができるため、熱による影響を軽減することができる。 A plurality of substrates are press welded together, and press welding and sintering are performed in the same heating process. Thereby, since the heating process after mounting an electronic component can be reduced, the influence by heat can be reduced.
本実施の形態では、焼結体23〜53、及び基板の溶着によってそれぞれの基板が接合されている。したがって、複数の基板を確実に固着することができるため、接続信頼性を高くすることができる。本実施の形態にかかる多層基板100は、接続信頼性が高いため、車載ECUに好適である。上記のように、確実に固着することができるため、温度変化によって基板が熱膨張した場合でも、接続を維持することができる。よって、多層基板100の耐熱性、信頼性を向上することができる。
In this Embodiment, each board | substrate is joined by welding of the sintered compacts 23-53 and a board | substrate. Therefore, since a plurality of substrates can be securely fixed, connection reliability can be increased. The
なお、上記の説明では、5個の基板からなる多層基板100について説明したが、基板の数は3以上であればよい。3個の基板の場合、基板間に相当する層間部の数が2つとなるので、一つの焼結体が貫通スルーホール1の周囲の180°に相当する。4個の基板の場合、層間部の数が2つとなるので、一つの焼結体が貫通スルーホール1の周囲の120°に相当する。
In the above description, the
多層基板100が、n個(nは3以上の整数)の基板によって構成されているとする。この場合、1つの焼結体を360°/(n−1)の扇状の領域に形成することが好ましい。すなわち、貫通スルーホール1の外周を放射状に(n−1)等分して、各層の焼結体を配置する。それぞれの焼結体を設ける面積をほぼ同じにすることで、焼結体による接続信頼性を向上することができる。
It is assumed that the
もちろん、各層の焼結体の大きさが異なっていてもよい。貫通スルーホール1の周囲において、多層基板100に設けられた(n−1)個の基板間には、それぞれ焼結体が設けられる。そして、XY平面視において、貫通スルーホール1の周囲を周方向に(n−1)分割した領域に、焼結体が設けられることで、(n−1)個の焼結体が貫通スルーホールの外周1周分に相当する。すなわち、貫通スルーホール1の周辺を放射状に分割された領域に、それぞれ焼結体を配置する。これにより、貫通スルーホール1の外周1周分、すなわち360°に対応する領域に渡って、焼結体を形成することができる。よって、プレス圧力の集中を防ぐことができ、生産性を向上することができる。
Of course, the size of the sintered body of each layer may be different. A sintered body is provided between the (n−1) substrates provided in the
また、基板間に設けられた焼結体は、周方向においてずれて配置されていれば、均等に配置されていなくてもよい。例えば、層間部が4つとなるように5個の基板10〜50が設けられている場合、焼結体23、33が80°の範囲で形成されており、焼結体43、53が90°の範囲で形成されていてもよい。このように、焼結体を形成する扇状の領域を層間部ごとに異なる大きさとしてもよい。あるいは、焼結体を形成する扇状の領域間に隙間を設けてもよい。例えば、層間部が4つとなるように5個の基板10〜50が設けられている場合、焼結体23〜53を80°の範囲で形成してもよい。この場合、XY平面視において、各焼結体の間に10°の隙間が生じる。基板間の焼結体が貫通スルーホール1の周方向における一部に形成され、XY平面視において、基板間に設けられた焼結体が他の基板間に設けられた焼結体と貫通スルーホール1の周方向にずれて配置されていればよい。
In addition, the sintered bodies provided between the substrates do not have to be evenly disposed as long as they are displaced in the circumferential direction. For example, when five
実施の形態2.
本実施の形態にかかる多層基板100の構成、及び製造方法について、図16、及び図17を用いて説明する。図16、及び図17は、多層基板100の製造工程断面図である。なお、本実施の形態では、実施の形態1に対して、複数のスルーホールの配置が異なっている。具体的には、各層のスルーホールが異なる層のスルーホールと重ならないように配置されている。本実施の形態にかかる多層基板100の構成、及び製造方法については、基本的に実施の形態1と同様であるため、説明を省略する。
Embodiment 2. FIG.
A configuration and manufacturing method of the
本実施の形態では、図16、図17に示すように、積層構造体101が第1基板10、第2基板20、及び第3基板30を備えている。すなわち、図17に示すように、多層基板100は、3枚の基板から構成されている。層間部29に形成された銅ペースト84は、加熱工程を経て焼結体23となり、導電体12と導電体22とを接続する。同様に、層間部39に形成された銅ペースト84は、加熱工程を経て焼結体33となり、導電体22と導電体32とを接続する。
In the present embodiment, as shown in FIGS. 16 and 17, the
第1スルーホール11、第2スルーホール21、第3スルーホール31が異なる位置に形成されている。すなわち、XY平面視において、第1スルーホール11、第2スルーホール21、第3スルーホール31が重複しないように、ずれて配置されている。
The first through
図17に示す積層構造体101をプレス溶着すると、図18に示すように、銅ペースト84が焼結した、焼結体23、33になる。したがって、第1基板10〜第3基板30が固着されて、多層基板100となる。焼結体23は、第2スルーホール21の周辺の一部に形成されている。焼結体33は、第3スルーホール31の周辺の一部に形成されている。
When the
本実施の形態では、第1スルーホール11〜第3スルーホール31が異なる位置に形成されており、多層基板100を貫通する貫通スルーホールが設けられていない。このため、XY平面視において、焼結体23と焼結体33とはずれて配置される。実施の形態1と同様に、多層基板100の局所的な厚さの変化を小さくすることができ、プレス時の圧力集中を軽減することができる。本実施の形態においても、実施の形態1と同様の効果を得ることができる。
In the present embodiment, the first through
なお、本実施の形態では、1つのスルーホールが他の全てのスルーホールとも重複しないように形成することが好ましい。すなわち、1つの基板に設けられたスルーホールは他の全ての基板に設けられたスルーホールと重複しないように配置することが好ましい。このようにすることで、2つ以上のスルーホールが全く重複しない構成とすることができる。2つ以上の焼結体が重複するのを防ぐことができ、プレス時の圧力集中を軽減することができる。 In the present embodiment, it is preferable that one through hole is formed so as not to overlap with all other through holes. That is, it is preferable to arrange the through holes provided in one substrate so as not to overlap with the through holes provided in all other substrates. By doing in this way, it can be set as the structure where two or more through-holes do not overlap at all. It is possible to prevent two or more sintered bodies from overlapping, and to reduce pressure concentration during pressing.
なお、図18に焼結体23の変形例を示す。本実施の形態では、焼結体23を第2スルーホール21の全周に形成することができる。すなわち、焼結体23が他の焼結体33と重複しないのであれば、焼結体23が第2スルーホール21を囲むように配置するようにしてもよい。これにより、焼結体23の面積を大きくすることができるため、より層間の接続信頼性を高くすることができる。
In addition, the modification of the sintered compact 23 is shown in FIG. In the present embodiment, the
なお、実施の形態2の構成と実施の形態1の構成とを組み合わせることも可能である。例えば、貫通スルーホール1については、実施の形態1の構成として、その他のスルーホールについては、実施の形態2の構成とすることも可能である。 It is possible to combine the configuration of the second embodiment and the configuration of the first embodiment. For example, the through-through hole 1 can be configured as in the first embodiment, and the other through-holes can be configured as in the second embodiment.
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。 Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.
1 貫通スルーホール
10 第1基板
11 第1スルーホール
12 導電体
12a 導電パターン
12b 導電パターン
12c 内壁導体
15 基材
20 第2基板
21 第2スルーホール
22 導電体
22a 導電パターン
22b 導電パターン
22c 導電体
23 焼結体
30 第3基板
31 第3スルーホール
32 導電体
32a 導電パターン
32b 導電パターン
32c 導電体
33 焼結体
40 第4基板
41 第4スルーホール
42 導電体
42a 導電パターン
42b 導電パターン
42c 導電体
43 焼結体
50 第5基板
51 第5スルーホール
52 導電体
52a 導電パターン
52b 導電パターン
52c 導電体
53 焼結体
DESCRIPTION OF SYMBOLS 1 Through through
Claims (6)
それぞれの前記基板の両面には導電パターンが設けられ、
前記基板に形成されたスルーホールの内壁には、前記基板の両面の前記導電パターンを接続する内壁導体が設けられ、
隣接する2つの前記基板に対向して設けられた前記導電パターンを接続するため、前記スルーホールの周辺において前記2つの基板間に導電性の焼結体が設けられ、
平面視において、前記n個の基板に設けられた前記スルーホールが重なるように配置されることで、前記多層基板を貫通する貫通スルーホールが設けられ、
基板間の前記焼結体が前記貫通スルーホールの周方向における一部に形成され、
平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた前記焼結体と前記貫通スルーホールの周方向にずれて配置されている多層基板。 a multilayer substrate including n (n is an integer of 3 or more) substrates,
Conductive patterns are provided on both sides of each substrate,
The inner wall of the through hole formed in the substrate is provided with inner wall conductors connecting the conductive patterns on both sides of the substrate,
In order to connect the conductive patterns provided opposite to the two adjacent substrates, a conductive sintered body is provided between the two substrates in the periphery of the through hole,
In a plan view, the through holes provided in the n substrates are arranged so as to overlap with each other, thereby providing a through through hole penetrating the multilayer substrate,
The sintered body between the substrates is formed in a part in the circumferential direction of the through-hole,
In a plan view, a multilayer substrate having the sintered body provided between said substrate are shifted between the sintered body provided between the other substrate in the circumferential direction of the through hole.
平面視において、前記貫通スルーホールの周囲を周方向に(n−1)分割した領域に、前記焼結体が設けられることで、(n−1)個の前記焼結体が前記貫通スルーホールの外周1周分に相当している請求項1に記載の多層基板。 The sintered bodies are provided between (n-1) substrates provided in the multilayer substrate around the through-holes, respectively.
In a plan view, the sintered body is provided in a region obtained by dividing the periphery of the through-through hole in the circumferential direction by (n−1), so that (n−1) pieces of the sintered bodies are provided in the through-through hole. The multilayer substrate according to claim 1 , which corresponds to one circumference of the outer periphery of the substrate.
スルーホールと、両面に設けられた導電パターンと、前記両面に設けられた導電パターンを接続するために前記スルーホールの内壁に設けられた内壁導体とを備えた基板をn個用意する工程と
前記導電パターン上に導電性の導電ペーストを形成する工程と、
n個の前記基板を積層する工程と、
積層されたn個の前記基板を押圧した状態で、前記導電ペーストを焼結させて、隣接する2つの前記基板に対向して設けられた前記導電パターンを接続するための焼結体を形成する工程と、を備え、
平面視において、前記n個の基板に設けられた前記スルーホールが重なるように配置されることで、前記多層基板を貫通する貫通スルーホールが設けられ、
基板間の前記焼結体が前記貫通スルーホールの周方向における一部に形成され、
平面視において、前記基板間に設けられた前記焼結体が他の基板間に設けられた前記焼結体と前記貫通スルーホールの周方向にずれて配置されている多層基板の製造方法。 A method of manufacturing a multilayer substrate including n (n is an integer of 3 or more) substrates,
Preparing n substrates including through holes, conductive patterns provided on both sides, and inner wall conductors provided on inner walls of the through holes to connect the conductive patterns provided on both sides; Forming a conductive paste on the conductive pattern;
stacking n said substrates;
The conductive paste is sintered in a state in which the n stacked substrates are pressed to form a sintered body for connecting the conductive patterns provided facing two adjacent substrates. A process,
In a plan view, the through holes provided in the n substrates are arranged so as to overlap with each other, thereby providing a through through hole penetrating the multilayer substrate,
The sintered body between the substrates is formed in a part in the circumferential direction of the through-hole,
In plan view, a method for manufacturing a multilayer substrate on which the sintered body provided between said substrate are shifted in a circumferential direction of the sintered body and the through holes provided between the other substrate.
平面視において、前記貫通スルーホールの周囲を周方向に(n−1)分割した領域に、前記焼結体が設けられることで、(n−1)個の前記焼結体が前記貫通スルーホールの外周1周分に相当している請求項4に記載の多層基板の製造方法。 The sintered bodies are provided between (n-1) substrates provided in the multilayer substrate around the through-holes, respectively.
In a plan view, the sintered body is provided in a region obtained by dividing the periphery of the through-through hole in the circumferential direction by (n−1), so that (n−1) pieces of the sintered bodies are provided in the through-through hole. The manufacturing method of the multilayer substrate according to claim 4 , which corresponds to one circumference of the outer periphery.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014089550A JP6287538B2 (en) | 2014-04-23 | 2014-04-23 | Multilayer substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014089550A JP6287538B2 (en) | 2014-04-23 | 2014-04-23 | Multilayer substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015211048A JP2015211048A (en) | 2015-11-24 |
JP6287538B2 true JP6287538B2 (en) | 2018-03-07 |
Family
ID=54613058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014089550A Expired - Fee Related JP6287538B2 (en) | 2014-04-23 | 2014-04-23 | Multilayer substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6287538B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833642B2 (en) * | 1994-02-15 | 1998-12-09 | 日立電線株式会社 | Multilayer wiring board and method of manufacturing the same |
JPH11163522A (en) * | 1997-09-25 | 1999-06-18 | Nitto Denko Corp | Multilayer wiring boar and its manufacture |
KR101489034B1 (en) * | 2008-12-19 | 2015-02-04 | 후루카와 덴키 고교 가부시키가이샤 | Multilayer printed board and method for manufacturing the same |
-
2014
- 2014-04-23 JP JP2014089550A patent/JP6287538B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015211048A (en) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6667443B2 (en) | Manufacturing method of multilayer substrate and multilayer substrate produced by the manufacturing method | |
JP4697037B2 (en) | Component built-in board and wiring defect inspection method thereof | |
JP2006324568A (en) | Multilayer module and its manufacturing method | |
JP2017050391A (en) | Multilayer substrate and manufacturing method of the same | |
TW201424501A (en) | Package structure and method for manufacturing same | |
JP2011119616A (en) | Method for manufacturing printed wiring board, printed wiring board, and electronic device | |
JP6287538B2 (en) | Multilayer substrate and manufacturing method thereof | |
JPH10200258A (en) | Manufacture of mulitlayer printed wiring board | |
JP6593448B2 (en) | Resin substrate, component mounting resin substrate, and method of manufacturing component mounting resin substrate | |
JP2006121005A (en) | Printed circuit board and its manufacturing method | |
JP2006093439A (en) | Multilayer substrate and its production method | |
JP6890575B2 (en) | Component mounting resin substrate | |
JP3945316B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2005123332A (en) | Circuit board and method of manufacturing thereof | |
CN102281711A (en) | Laminated circuit board and board producing method | |
JP2004031476A (en) | Multilayer printed board with built-in electronic part and its manufacturing method | |
JP6299385B2 (en) | Manufacturing method of laminated substrate | |
WO2011024469A1 (en) | Substrate producing method and resin substrate | |
JP2015046498A (en) | Multilayer printed board and method of manufacturing the same | |
TWI513392B (en) | Manufacturing method for circuit structure embedded with electronic device | |
JP5672675B2 (en) | Resin multilayer board | |
WO2010095210A1 (en) | Method for manufacturing module with built-in component | |
JP6068167B2 (en) | Wiring board and manufacturing method thereof | |
JP2007027504A (en) | Multilevel wiring board, and method and apparatus for manufacturing the same | |
JP2009158641A (en) | Method of producing module with built-in component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180122 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6287538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |