JP2006121005A - Printed circuit board and its manufacturing method - Google Patents
Printed circuit board and its manufacturing method Download PDFInfo
- Publication number
- JP2006121005A JP2006121005A JP2004309941A JP2004309941A JP2006121005A JP 2006121005 A JP2006121005 A JP 2006121005A JP 2004309941 A JP2004309941 A JP 2004309941A JP 2004309941 A JP2004309941 A JP 2004309941A JP 2006121005 A JP2006121005 A JP 2006121005A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- electric element
- via hole
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、導体パターンが配置された熱可塑性樹脂中に、電気素子を内蔵するプリント基板及びその製造方法に関するものである。 The present invention relates to a printed circuit board in which an electric element is incorporated in a thermoplastic resin in which a conductor pattern is arranged, and a method for manufacturing the same.
導体パターンが配置された熱可塑性樹脂中に、電気素子を内蔵するプリント基板及びその製造方法として、本出願人は例えば特許文献1を開示している。 As a printed circuit board in which an electric element is built in a thermoplastic resin in which a conductor pattern is arranged and a method for manufacturing the same, the present applicant discloses, for example, Patent Document 1.
特許文献1に示されるプリント基板の製造方法は、先ず熱可塑性樹脂からなる樹脂フィルムに、電気素子を配置する位置に対応して電気素子の外形と略同一寸法の貫通孔を形成し、この樹脂フィルムを含む複数枚の樹脂フィルムを積層するとともに、貫通孔内に電気素子を配置して積層体を形成する。そして、積層体を熱プレス板によって上下両面から加圧しつつ加熱(すなわち一括プレス)することにより、相互に接着した樹脂フィルムによって電気素子が封止され、ビアホール内の接続材料を介して電気素子の電極と導体パターンが電気的に接続されてなるプリント基板が形成される。
ところで、電気素子のなかには、例えば抵抗体、コンデンサ、フィルタ、コイル等の受動素子のように、積層方向における上面及び下面(を含む両端部)に電極を有するものがある。このような電気素子においては、電気素子の上面及び下面の両面にビアホールを配置することが可能である。従って、回路パターンによっては、例えば左側電極の上面と右側電極の下面に、接続材料の充填されたビアホールが配置される構成も考えられる。 Some electric elements have electrodes on the upper surface and the lower surface (including both ends) in the stacking direction, such as passive elements such as resistors, capacitors, filters, and coils. In such an electric element, via holes can be arranged on both the upper surface and the lower surface of the electric element. Therefore, depending on the circuit pattern, for example, a configuration in which a via hole filled with a connection material is disposed on the upper surface of the left electrode and the lower surface of the right electrode can be considered.
ここで、特許文献1に示すプリント基板の製造方法においては、熱可塑性樹脂に配置された導体パターンや接続材料の充填されたビアホールによって、熱プレス板から電気素子の上面及び下面の各部が受ける圧力に差が生じる。上述したビアホールの配置の場合、熱プレス板からの圧力を電気素子に伝達するビアホールが、電気素子の上下面において、積層方向において互いに全く重ならない位置にある。従って、加圧・加熱時に電気素子を中心として回転方向の応力が生じ、積層方向における電気素子の傾き、接続材料の充填された接続ビアホールの座屈、及び積層方向における導体パターンの傾きの少なくとも1つが生じる恐れがある。すなわち、電気素子の上面及び下面に面するビアホールの配置によっては、内蔵された電気素子と導体パターンとの間の電気的な接続信頼性が低下する恐れがある。 Here, in the method for manufacturing a printed circuit board shown in Patent Document 1, the pressure applied to each part of the upper surface and the lower surface of the electric element from the hot press plate by the conductor pattern arranged in the thermoplastic resin and the via hole filled with the connection material. There will be a difference. In the case of the arrangement of the via holes described above, the via holes that transmit the pressure from the hot press plate to the electric elements are in positions that do not overlap each other in the stacking direction on the upper and lower surfaces of the electric elements. Accordingly, at the time of pressurization / heating, stress in the rotational direction is generated around the electric element, and at least one of the inclination of the electric element in the stacking direction, the buckling of the connection via hole filled with the connection material, and the inclination of the conductor pattern in the stacking direction. There is a risk that it will occur. That is, depending on the arrangement of the via holes facing the upper and lower surfaces of the electric element, there is a possibility that the reliability of electrical connection between the built-in electric element and the conductor pattern is lowered.
本発明は上記問題点に鑑み、内蔵された電気素子と導体パターンとの間の電気的な接続信頼性を向上できるプリント基板及びその製造方法を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a printed circuit board capable of improving the electrical connection reliability between a built-in electric element and a conductor pattern, and a method for manufacturing the same.
上記目的を達成する為に請求項1〜11に記載の発明は、熱可塑性樹脂中に電気素子が配置され、当該電気素子の電極が、接続材料の充填された接続ビアホールを介して、熱可塑性樹脂に配置された導体パターンと電気的に接続されてなるプリント基板に関するものである。 In order to achieve the above object, the invention according to any one of claims 1 to 11 is characterized in that an electrical element is disposed in a thermoplastic resin, and an electrode of the electrical element is thermoplastic through a connection via hole filled with a connection material. The present invention relates to a printed circuit board that is electrically connected to a conductor pattern disposed on a resin.
先ず請求項1に記載のように、熱可塑性樹脂は、熱可塑性樹脂からなる複数の樹脂フィルムを積層し、上下両面から加圧・加熱することにより相互に接着して構成され、積層方向における電気素子の上面及び下面には、加圧・加熱時において、電気素子の積層方向の傾き、接続材料の充填された接続ビアホールの座屈、及び導体パターンの積層方向の傾きを規制する位置に、少なくとも接続ビアホールを含む接続材料の充填された複数のビアホールが面していることを特徴とする。 First, as described in claim 1, a thermoplastic resin is formed by laminating a plurality of resin films made of a thermoplastic resin and bonding them to each other by applying pressure and heating from both upper and lower surfaces. On the upper and lower surfaces of the element, at the time of pressing and heating, at least at a position that regulates the inclination in the stacking direction of the electric element, the buckling of the connection via hole filled with the connection material, and the tilt in the stacking direction of the conductor pattern. A plurality of via holes filled with a connection material including connection via holes face.
このように本発明によると、加圧・加熱時(一括プレス時)において、電気素子の上面及び下面の各部が受ける圧力差によって生じる、電気素子を中心とする回転方向の応力を低減乃至無くすように、電気素子の上面及び下面に面するビアホールが、電気素子の積層方向の傾き、接続材料の充填された接続ビアホールの座屈、及び導体パターンの積層方向の傾きを規制する位置に配置されている。このような構成であると、電気素子と接続材料、及び/又は、接続材料と導体パターンとの間に接続不良が生じ難いので、電気素子の上面及び下面にビアホールが面する構成のプリント基板において、内蔵された電気素子と導体パターンとの間の電気的な接続信頼性を向上できる。 As described above, according to the present invention, during pressurization and heating (batch pressing), the stress in the rotation direction around the electric element, which is caused by the pressure difference between the upper and lower surfaces of the electric element, is reduced or eliminated. In addition, via holes facing the upper and lower surfaces of the electric element are arranged at positions that regulate the inclination of the electric element in the stacking direction, the buckling of the connection via hole filled with the connection material, and the inclination of the conductive pattern in the stacking direction. Yes. In such a configuration, since a connection failure is unlikely to occur between the electrical element and the connection material and / or the connection material and the conductor pattern, the printed circuit board having a configuration in which the via hole faces the upper surface and the lower surface of the electrical element. The reliability of electrical connection between the built-in electric element and the conductor pattern can be improved.
尚、電気素子の上面及び下面に面するビアホールの位置は、電気素子の電極形成部位であっても良いし、それ以外の部位であっても良い。 The position of the via hole facing the upper surface and the lower surface of the electric element may be the electrode forming part of the electric element, or may be another part.
請求項2に記載のように、電気素子が熱可塑性樹脂の内部に設けられた空間部に収納されると、電気素子を内蔵することによるプリント基板の変形や、それに伴う導体パターンの断線等を防ぐことができる。 As described in claim 2, when the electric element is housed in a space provided inside the thermoplastic resin, deformation of the printed circuit board due to the incorporation of the electric element, breakage of the conductor pattern associated therewith, etc. Can be prevented.
請求項3に記載のように、複数のビアホールの全てにおいて、充填された接続材料が導体パターンと接続されていることが好ましい。加圧・加熱時には、熱可塑性樹脂が軟化した状態で、電気素子を中心とした回転方向の応力により、電気素子等に位置ずれ(傾き等)が生じる。しかしながら、一端が電気素子に面するビアホールの他端が導体パターンに面している(ビアホール内の接続材料が導体パターンと接続している)と、導体パターンが軟化した熱可塑性樹脂中における抵抗となる。従って、接続ビアホール以外のビアホールに充填された接続材料も導体パターンと接続していると、位置ズレに対する抵抗が増えるので、熱可塑性樹脂に内蔵された電気素子と導体パターンとの間の電気的な接続信頼性をより向上できる。 According to a third aspect of the present invention, it is preferable that the filled connection material is connected to the conductor pattern in all of the plurality of via holes. At the time of pressurization and heating, in the state where the thermoplastic resin is softened, the electrical element or the like is displaced (inclined or the like) due to the stress in the rotation direction around the electrical element. However, if the other end of the via hole whose one end faces the electrical element faces the conductor pattern (the connection material in the via hole is connected to the conductor pattern), the resistance in the thermoplastic resin in which the conductor pattern is softened Become. Therefore, if the connection material filled in the via hole other than the connection via hole is also connected to the conductor pattern, the resistance against misalignment increases, so the electrical element between the electric element incorporated in the thermoplastic resin and the conductor pattern is increased. Connection reliability can be further improved.
具体的には、請求項4に記載のように、電気素子の上面に面するビアホールと電気素子の下面に面するビアホールとにより、積層方向において少なくとも一部が重なるビア対を少なくとも1つ構成していることが好ましい。このように構成すると、電気素子の上面に面するビアホールを介して伝達される圧力と、電気素子の下面に面するビアホールを介して伝達される圧力が、電気素子を挟んで少なからず対向する。従って、電気素子の上面及び下面の各部が受ける圧力差によって生じる、電気素子を中心とする回転方向の応力を低減乃至無くすことができる。 Specifically, as described in claim 4, at least one via pair that at least partially overlaps in the stacking direction is configured by a via hole facing the upper surface of the electric element and a via hole facing the lower surface of the electric element. It is preferable. If comprised in this way, the pressure transmitted via the via hole which faces the upper surface of an electric element, and the pressure transmitted via the via hole which faces the lower surface of an electric element will not counter each other across the electric element. Therefore, it is possible to reduce or eliminate the stress in the rotation direction around the electric element, which is caused by the pressure difference received by each part of the upper and lower surfaces of the electric element.
ビア対は、請求項5に記載のように、1つの電気素子に対して複数配置されても良い。この場合、複数のビア対を、例えば請求項6に記載のように、電気素子の平面方向において均等に分散させて配置すると、電気素子を中心とする回転方向の応力をより低減乃至無くすことができる。また、請求項7に記載のように、電気素子の平面方向において対称位置に配置しても同様の効果を得ることができる。
As described in claim 5, a plurality of via pairs may be arranged for one electric element. In this case, if a plurality of via pairs are arranged so as to be evenly distributed in the plane direction of the electric element, for example, as described in
電気素子の電極が上面から下面にわたって形成された構成においては、請求項8に記載のように、ビア対を構成する両方のビアホールに充填された接続材料が、それぞれ電極と接続された構成とすることで、電気素子を中心とする回転方向の応力をより低減乃至無くすことができる。また、この場合、ビア対の少なくとも一方が、接続ビアホールであるので、ビアホールの構成を簡素化することができる。その際、請求項9に記載のように、全ての電極に対してビア対を配置する構成とすると、電気素子を中心とする回転方向の応力をより低減乃至無くすことができるとともに、ビアホールの構成をより簡素化することができる。 In the configuration in which the electrode of the electric element is formed from the upper surface to the lower surface, the connection material filled in both via holes constituting the via pair is respectively connected to the electrode as described in claim 8. Thus, the stress in the rotation direction around the electric element can be further reduced or eliminated. In this case, since at least one of the via pairs is a connection via hole, the configuration of the via hole can be simplified. At that time, as described in claim 9, when the via pair is arranged for all the electrodes, the stress in the rotation direction around the electric element can be further reduced or eliminated, and the configuration of the via hole Can be further simplified.
尚、請求項8又は請求項9に記載の構成においては、電極と接続されたビア対を構成する一方のビアホール(すなわち接続ビアホール)に充填された接続材料のみが、導体パターンと接続された構成とすることもできるし、請求項10に記載のように、ビア対を構成する両方のビアホールがそれぞれ導体パターンと接続された構成とすることもできる。両方のビアホールがそれぞれ導体パターンと接続された構成において、請求項11に記載のように、一方のビアホールに充填された接続材料が接続された導体パターンが、他の導体パターンと電気的に接続されないダミー導体パターンとして構成することもできる。このように、意図的にダミー導体パターンを配置することで、請求項3に記載の効果を得ることができる。
In addition, in the structure of Claim 8 or Claim 9, only the connection material with which one via hole (namely, connection via hole) which comprises the via | veer pair connected with the electrode was connected with the conductor pattern In addition, as described in
請求項12〜21に記載の発明は、少なくとも片面に形成された導体パターンを底面とし、接続材料が充填された接続ビアホールが形成された熱可塑性樹脂樹脂フィルムを含む、熱可塑性樹脂からなる複数枚の樹脂フィルムを準備する準備工程と、複数枚の樹脂フィルムを位置決め積層するとともに、樹脂フィルムの間に電気素子を配置して、積層体を形成する積層工程と、積層体を熱プレス板によって上下両面から加圧・加熱して、各樹脂フィルムを相互に接着する加圧・加熱工程とを備え、接続ビアホールに充填された接続材料を介して、電気素子の電極と導体パターンとを電気的に接続してなるプリント基板の製造方法に関するものであり、請求項1〜11に記載のプリント基板を製造するための一例である。
The invention according to any one of
請求項12に記載の発明の作用効果は、請求項1及び請求項2に記載の発明の作用効果と同様であるので、その記載を省略する。
Since the operational effect of the invention described in
請求項13〜21に記載の発明の作用効果は、請求項3〜11に記載の発明の作用効果と同様であるので、その記載を省略する。
Since the operational effects of the inventions according to
以下、本発明の実施の形態を図に基づいて説明する。尚、以下の実施形態に示す多層基板及びその製造方法については、本出願人が先に特開2003−86949号公報等に示した熱可塑性樹脂からなるプリント基板、及び/又は、プリント基板の製造方法と共通するところが多いので、以下共通部分については詳しい説明は省略し、特徴部分を重点的に説明する。
(第1の実施の形態)
図1は、本実施の形態におけるプリント基板100の概略構成を示す図であり、(a)は断面図、(b)は電気素子の上面及び下面に面するビアホールの位置関係を示す模式図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, about the multilayer board | substrate shown in the following embodiment, and its manufacturing method, the present applicant manufactured the printed circuit board which consists of a thermoplastic resin previously shown by Unexamined-Japanese-Patent No. 2003-86949, etc. and / or printed circuit board. Since there are many parts in common with the method, the detailed description of the common parts will be omitted below, and the characteristic parts will be explained mainly.
(First embodiment)
1A and 1B are diagrams showing a schematic configuration of a printed
図1に示すように、本実施形態におけるプリント基板100は、熱可塑性樹脂10、導体パターン20、電気素子30、及び接続材料の充填されたビアホール40とにより構成される。
As shown in FIG. 1, the
熱可塑性樹脂10は、熱可塑性樹脂からなる複数の樹脂フィルムを積層し、相互に接着して構成されている。熱可塑性樹脂10の構成材料は、熱可塑性樹脂であれば特に限定されるものではない。また、熱可塑性樹脂10の上面および下面の少なくとも一方には、熱硬化性など非熱可塑性の樹脂による表面保護層を設けることもできる。本実施形態においては、熱可塑性樹脂10の上面及び下面に表面保護層を設けておらず、熱可塑性樹脂10は、例えば厚さ50μmの液晶ポリマー(LCP)からなる樹脂フィルムを複数枚(本例においては6枚)積層し、互いに接着(溶着)して形成されている。
The
この熱可塑性樹脂10には、複数の導体パターン20が、多層に積層配置されている。これら複数の導体パターン20のいくつかは、熱可塑性樹脂10の上面又は下面あるいは上下両面に露出する表面電極を提供している。これら複数の導体パターン20の間は、予め設計された電気回路の一部を提供するために、所定部位においてビアホール40内に充填された接続材料によって電気的に接続されている。従って、熱可塑性樹脂10の中には、接続材料の充填された接続柱としての複数のビアホール40が形成される。尚、図1(a)及び以降のプリント基板100の断面図においては、便宜上、ビアホール40内に充填された接続材料の符号を省略する。
In this
本実施形態における導体パターン20は、熱可塑性樹脂10の両表面に配置された電極としてのランド20aと、電気素子30の電極とランド20aとの間に配置され、両者と電気的に接続された配線パターン20bと、他の導体パターン20と電気的に接続されないダミー配線パターン20cとにより構成される。尚、配線パターン20bが、特許請求の範囲に記載の傾きが規制される導体パターンに相当し、ダミー配線パターン20cが、特許請求の範囲に記載のダミー導体パターンに相当する。
The
導体パターン20の構成材料は、低抵抗金属材料であれば特に限定されるものではない。本実施形態においては、熱可塑性樹脂10を構成する樹脂フィルムの貼着されたCu箔を加工して形成されている。また、本実施形態におけるプリント基板100は、熱可塑性樹脂10の両表面にランド20aを有しており、両ランド20a間が、配線パターン20b、ビアホール40に充填された接続材料、及び電気素子30を介して電気的に接続された構造を有している。
The constituent material of the
また、熱可塑性樹脂10中には、少なくとも1つの電気素子30が埋設されている。電気素子30は複数の電極を有しており、本実施形態においては積層方向における上下両面に電極を有している。このような電気素子30としては、例えば抵抗体、コンデンサ、コイル、フィルタ等の受動素子がある。本実施形態における電気素子30は、図1(a)に示すように、上面及び下面を含む両端部に(すなわち上面から下面にかけて)それぞれ電極31,32が形成された抵抗体(抵抗体は図示せず)を適用している。
Further, at least one
電気素子30の上面及び下面には、接続材料の充填された接続柱としての複数のビアホール40が配置されている。複数のビアホール40の少なくとも一部は、電気素子30の電極31,32に面し、充填された接続材料が電極31,32と電気的且つ機械的に接続されている。本実施形態においては、電極31の上面と電極32の下面に、配線パターン20bとの電気的接続用接続柱としてのビアホール40a,40dが配置されており、電極31の下面と電極32の上面に、アンカー及び応力分散用の接続柱としてのビアホール40b,40cが配置されている。
A plurality of via
電気的接続用接続柱としてのビアホール40a,40dは、図1(b)に示すように、電気素子30の短手方向(プリント基板100の平面方向)においてほぼ中央に位置している。また、電気素子30の長手方向において、中心軸に対して対称に配置されている。尚、本実施形態においては、電極31,32と配線パターン20bとを接続する接続柱としてのビアホール40a,40dと、これら配線パターン20bとランド20aとを接続する接続柱としてのビアホール40e,40fとは、プリント基板100の積層方向に関して重複することがないように、プリント基板100の平面方向に関して互いに離れて配置されている。
As shown in FIG. 1B, the via
アンカー及び応力分散用の接続柱としてのビアホール40b,40cは、電気的接続用接続柱としてのビアホール40a,40dの裏面側にて電極31,32に面しており、充填された接続材料がダミー配線パターン20cと電気的且つ機械的に接続している。このダミー配線パターン20cは、他の導体パターン20と電気的に接続されておらず、電気回路の一部を構成するものではない。熱可塑性樹脂10の積層方向に対するアンカーとして作用する。このように、ビアホール40a〜40fのうち、上面ビアホール40aと下面ビアホール40dが、電気素子30の電極31,32と配線パターン20bとを電気的に接続する接続材料の充填された接続ビアホールに相当する。また、上面ビアホール40a,40c及び下面ビアホール40b,40dが、特許請求の範囲に記載の電気素子30の上面及び下面に面する複数のビアホールに相当する。
The via holes 40b and 40c as connection pillars for anchor and stress distribution face the
ここで、例えば上面及び下面に電極を有する電気素子30においては、電気素子30の上面及び下面の両面にビアホール40を配置することが可能である。従って、電気回路の構成によっては、図2に示すように、電極31の上面と電極32の下面に、配線パターン20bと電気的に接続して電気回路を提供する接続柱としてのビアホール40a,40dが配置される構成も考えられる。
Here, for example, in the
しかしながら、図2に示す構成の場合、電気素子30の上面及び下面に面する(熱プレス板からの圧力を電気素子30に伝達する)ビアホール40a,40dが、電気素子30の上下面において、積層方向において互いに全く重ならない位置にある。また、電極31,32と配線パターン20bとを接続する接続材料の充填されたビアホール40a,40dと、これら配線パターン20bとランド20aとを接続する接続材料の充填されたビアホール40e,40fとは、プリント基板100の積層方向に関して重複することがないように、プリント基板100の平面方向に関して互いに離れて配置されている。尚、図2は、従来の問題点を説明する概略断面図である。
However, in the case of the configuration shown in FIG. 2, via
また、熱可塑性樹脂からなる複数の樹脂フィルムを積層し、加圧・加熱(一括プレス)してプリント基板100を形成する場合、熱可塑性樹脂10に配置された導体パターン20a,20bや接続柱としてのビアホール40a,40d,40e,40fによって、熱プレス板から電気素子30の上面及び下面の各部が受ける圧力に差が生じる。
Further, when a printed
図2に示す構成においては、電気素子30の上面に面する接続柱としてのビアホール40aを介して伝達される圧力(図2における白抜き矢印)と、電気素子30の下面に面する接続柱としてのビアホール40dを介して伝達される圧力(図2における白抜き矢印)は、電気素子30の平面方向における異なる位置に逆向きに作用する。従って、電気素子30を中心とした回転方向の応力が生じるので、この応力により、電気素子30の周辺において非対称の変形が生じる恐れがある。この非対称の変形とは、例えば積層方向における電気素子30の傾き、電気素子30の上面及び下面に面するビアホール40a,40dの座屈、及び積層方向における配線パターン20bの傾きの少なくとも1つである。尚、図2においては、回転方向の応力によって、ビアホール40a,40dが座屈し、配線パターン20bが傾いた例を示している。
In the configuration shown in FIG. 2, the pressure (open arrow in FIG. 2) transmitted through the via
それに対し、本実施形態におけるプリント基板100は、アンカー及び応力分散用の接続柱としてのビアホール40b,40cが、それぞれ電気的接続用の接続柱としてのビアホール40a,40dと、プリント基板100の積層方向において少なくとも一部が重なるビア対を構成している。すなわち、加圧・加熱時において、電気素子30を中心とする回転方向の応力を低減乃至無くすように、電気素子30の上面及び下面に対して、所定位置に上面ビアホール40a,40cと下面ビアホール40b,40dが配置されている。
On the other hand, in the printed
このように、本実施形態におけるプリント基板100は、電気素子30とビアホール40a,40d内に充填された接続材料、及び/又は、ビアホール40a,40d内に充填された接続材料と導体パターン30bとの間に接続不良が生じ難い。従って、電気素子30の上面及び下面にビアホール40a,40dが面する構成のプリント基板100において、内蔵された電気素子30と導体パターン20(配線パターン20b及びランド20a)との間の電気的な接続信頼性を向上できる。
As described above, the printed
尚、本実施形態においては、図1(a),(b)に示すように、ビア対を構成する上面ビアホール40a,下面ビアホール40bと、上面ビアホール40c,下面ビアホール40dが、それぞれ積層方向において完全に重なるように構成されている。従って、内蔵された電気素子30と導体パターン20(配線パターン20b及びランド20a)との間の電気的な接続信頼性をより向上できる。
In this embodiment, as shown in FIGS. 1A and 1B, the upper surface via
また、本実施形態においては、図1(b)に示すように、複数(2つ)のビア対が電気素子30に対して対称位置に配置されている。従って、加圧・加熱時において、電気素子30を中心とする回転方向の応力をより低減乃至無くすことができる。
In the present embodiment, as shown in FIG. 1B, a plurality (two) of via pairs are arranged at symmetrical positions with respect to the
次に、上記構成のプリント基板100を製造する方法の一例を、図3(a)〜(c)に示す工程別断面図を用いて説明する。尚、図3において、(a)は準備工程、(b)は積層工程、(c)は加圧・加熱工程後を示している。
Next, an example of a method for manufacturing the printed
先ず準備工程を実施する。熱可塑性樹脂からなり、片面に導体箔を備える樹脂フィルムを準備する(本例においては樹脂フィルム11,12を各2枚準備する)。そして、導体箔を所望のパターンにエッチングすることにより、導体パターン20(ランド20a,配線パターン20b,ダミー配線パターン20c)を形成する。本実施形態においては、樹脂フィルム11,12の構成材料として厚さ50μmのタイプ1型LCP(融点320℃)を用い、導体箔としてCu箔を用いるものとする。尚、導体パターン20は、導体箔のエッチング以外にも、印刷法やメッキ法を用いて形成することもできる。さらに、
導体パターン20形成後、図3(a)に示すように、樹脂フィルム11,12に対して導体パターン20(20a〜20c)の裏面側から例えば炭酸ガスレーザを照射し、導体パターン20(20a〜20c)を底面とする有底孔のビアホール40(40a〜40f)を形成する。ビアホール40(40a〜40f)の形成には、炭酸ガスレーザ以外にもUV−YAGレーザやエキシマレーザ等を用いることが可能である。その他にもドリル加工等により機械的にビアホールを形成することも可能であるが、導体パターン20(20a〜20c)を傷つけないように加工することが必要とされるため、レーザによる加工法を選択することが好ましい。
First, the preparation process is performed. A resin film made of a thermoplastic resin and provided with a conductive foil on one side is prepared (in this example, two
After the
また、樹脂フィルム13には、ビアホール40(40a〜40f)の形成時に、後述する工程において内蔵される電気素子30の配置位置に対応して、レーザ加工により電気素子30の外形と略同一寸法の貫通孔13aを形成する。このように、ビアホール40(40a〜40f)の形成と同一工程において貫通孔13aを形成すると、製造工程を簡素化することができる。しかしながら、貫通孔13aは、後述する積層工程までに形成されれば良く、ビアホール40(40a〜40f)の形成時とは別に、パンチ加工やルータ加工等により貫通孔13aを形成することもできる。
In addition, when the via holes 40 (40a to 40f) are formed in the
ビアホール40(40a〜40f)の形成が完了すると、各ビアホール40(40a〜40f)内に接続材料である導電性ペーストを充填する。この導電性ペーストは、スズ粒子が略35wt%を占めるようにスズ粒子と銀粒子とを混合し、有機溶剤(例えばテルピネオール)を加えてペースト化したものである。導電性ペーストの充填には、スクリーン印刷機やディスペンサ等を適用することができる。尚、スズ粒子、銀粒子として、平均粒径が0.5〜20μm、比表面積が0.1〜1.5m2/gの範囲にあるものを用いると、層間接続信頼性を向上できる。また、導電性ペーストは、ビアホール40(40a〜40f)内に充填された後、所定時間加熱されて有機溶剤が乾燥される。以上が準備工程である。 When the formation of the via holes 40 (40a to 40f) is completed, each via hole 40 (40a to 40f) is filled with a conductive paste as a connection material. This conductive paste is a paste obtained by mixing tin particles and silver particles so that the tin particles occupy approximately 35 wt% and adding an organic solvent (for example, terpineol). A screen printer, a dispenser, or the like can be used for filling the conductive paste. In addition, when a thing with an average particle diameter of 0.5-20 micrometers and a specific surface area in the range of 0.1-1.5 m < 2 > / g is used as a tin particle and silver particle, interlayer connection reliability can be improved. The conductive paste is filled in the via holes 40 (40a to 40f) and then heated for a predetermined time to dry the organic solvent. The above is the preparation process.
準備工程が完了すると、図3(b)に示す積層構成で、電気素子30とともに各樹脂フィルム11〜13を積層し、積層体を形成する積層工程を実施する。このとき、貫通孔13aの形成された樹脂フィルム13、及び樹脂フィルム12の導体パターン形成面の裏面からなる空間部50に電気素子30が収納される。また、積層状態で、電気素子30の電極31,32に対して、各電極31,32の上面及び下面にビア対を構成する上面ビアホール40a,40c及び下面ビアホール40b,40dが配置される。尚、図3(b)においては、便宜上、電気素子30及び各樹脂フィルム11〜13間を離間させて図示している。
When the preparation process is completed, the
そして、積層工程後、積層体の上下両面から図示されない熱プレス機により加圧しつつ加熱する加圧・加熱工程を実施する。このとき加熱温度は、各樹脂フィルム11〜13の弾性率が低下する温度(ガラス転移点乃至融点)以上とする。本実施形態においては、1〜10MPa圧力で加圧しつつ、数十秒間、320℃の温度で加熱した。 And after a lamination process, the pressurization and the heating process of heating while pressing with a hot press machine which is not illustrated from the upper and lower sides of a layered product are carried out. At this time, heating temperature shall be more than the temperature (glass transition point thru | or melting | fusing point) at which the elasticity modulus of each resin film 11-13 falls. In this embodiment, heating was performed at a temperature of 320 ° C. for several tens of seconds while applying a pressure of 1 to 10 MPa.
この結果、各樹脂フィルム11〜13は軟化されて互いに接着し、一体化した熱可塑性樹脂10となる。また、ビアホール40(40a〜40f)内の接続材料は、焼結して一体化した導電性組成物となるとともに、隣接する導体パターン20(20a〜20c)及び電気素子30の電極31,32と拡散接合する。すなわち、ランド20a間が、ビアホール40(40a,40d,40e,40f)内に充填された接続材料、及び導体パターン20(配線パターン20b)を介して、電気素子30と電気的に接続される。
As a result, the
このとき、本実施形態においては、電気素子30の電極31の上面部位に面する上面ビアホール40aと下面部位に面する下面ビアホール40b、及び、電気素子30の電極32の上面部位に面する上面ビアホール40cと下面部位に面する下面ビアホール40dが、積層方向において少なくとも一部が重なるビア対を構成している。従って、加圧・加熱時において、電気素子30を中心とする回転方向の応力を低減乃至無くすように、電気素子30の上面及び下面に対して、所定位置に上面ビアホール40a,40cと下面ビアホール40b,40dが配置されている。従って、内蔵された電気素子30と導体パターン20(配線パターン20b及びランド20a)との間の電気的な接続信頼性を向上できる。
At this time, in this embodiment, the upper surface via
そして、熱プレス後の冷却工程を経て、図3(c)に示すように、電気素子30を内蔵するプリント基板100が形成される。この後、プリント基板100のランド20aには、電子部品(図示せず)が実装される。
Then, through a cooling step after hot pressing, as shown in FIG. 3C, a printed
以上本発明の好ましい実施形態について説明したが、本発明は上述の実施形態のみに限定されず、種々変更して実施することができる。 Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and can be implemented with various modifications.
本実施形態において、プリント基板100を構成する熱可塑性樹脂10が、6枚の樹脂フィルム11,12,13を積層して構成される例を示した。しかしながら、電気素子30を熱可塑性樹脂10中に配置できる枚数であれば特に限定されるものではない。
In the present embodiment, an example in which the
また、本実施の形態において、プリント基板100を構成する各フィルム11,12,13として、熱可塑性樹脂である液晶ポリマー(LCP)を用いる例を示した。しかしながら、それ以外にも、ポリエーテルエーテルケトン(PEEK)65〜35%とポリエーテルイミド(PEI)35〜65%とからなる熱可塑性樹脂フィルムを用いても良いし、PEEK及びPEIを単独で用いても良い。更に、ポリエーテルサルフォン(PES)、ポリフェニレンエーテル(PPE)、ポリエチレンナフタレート(PEN)、シンジオタクチック構造を有するスチレン系樹脂等を単独で用いても良いし、或いはPEEK、PEIを含めそれぞれの内、いずれかを混合して用いても良い。要するに加熱・加圧工程において、樹脂フィルム同士の接着が可能であり、後工程であるはんだ付け等で必要な耐熱性を有する樹脂フィルムであれば好適に用いることができる。
Moreover, in this Embodiment, the example which uses the liquid crystal polymer (LCP) which is a thermoplastic resin as each
また、本実施形態においては、電気素子30の上面及び下面に面する全てのビアホール40a〜40dが、電気素子30と面する他端にて導体パターン20(配線パターン20b及びダミー配線パターン20c)に面している(充填された接続材料が導体パターン20と接続している)例を示した。しかしながら、回路パターン上特に必要の無い部分においては、導体パターン20のない構成としても良い。その一例を図4に示す。尚、図4は、本実施形態の変形例を示す概略断面図であり、第1実施形態に対して、ダミー配線パターン20cの無い構成である。しかしながら、ビアホール40a〜40dが面する導体パターン20(20b,20c)は、加圧・加熱時において、回転方向の応力が生じた際の軟化した熱可塑性樹脂10に対する負荷となり、電気素子30の傾き等を抑制する。従って、電気素子30の上面及び下面に面する全てのビアホール40a〜40dに対して、回路パターン上必要の無いビアホール40b,40cであっても、ダミー配線パターン20cを設けることが好ましい。
Further, in the present embodiment, all the via
また、本実施形態においては、電気素子30の全ての電極31,32に、ビア対が配置される構成例を示した。しかしながら、回転方向の応力を規制できれば、全ての電極に31,32に、ビア対を配置する必要は無い。例えば、図5に示すように、電気素子30の一方の電極31にのみ上面ビアホール40aと下面ビアホール40bからなるビア対を配置した構成においても、図2に示した上面ビアホール40a側からの圧力を緩和できるので、回転方向の応力を縮小することができる。しかしながら、本実施形態に示したように、電気素子30の全ての電極31,32に、ビア対が配置される構成とした方が、ビア対も複数となり、より効果的である。尚、図5は、本実施形態の変形例を示す概略断面図であり、第1実施形態に対して、上面ビアホール40c及びダミー配線パターン20cの無い構成である。
Moreover, in this embodiment, the example of a structure by which a via pair is arrange | positioned to all the
また、本実施形態においては、ビア対を構成する上面ビアホール40a,40cと下面ビアホール40b,40dが、積層方向において完全に一致するように設けられる例を示した。しかしながら、ビア対は、例えば図6(a),(b)に示すように、積層方向において少なくとも一部が重なるように設けられれば良い。尚、図6(a),(b)は、本実施形態の変形例を示す図であり、(a)は断面図、(b)は電気素子30の上面及び下面に面するビアホール40a〜40dの位置関係を示す模式図である。
Further, in the present embodiment, an example in which the upper surface via
また、本実施形態においては、電気素子30の各電極31,32に、ビア対を配置することにより、電気素子30の積層方向の傾き等を規制する例を示した。しかしながら、電気素子30の積層方向の傾き等を規制する位置としては、電気素子30の上面及び下面であれば良く、電極31,32に限定されるものではない。例えば図7(a),(b)に示すように、電極形成部位以外(例えば保護セラミック部位)に、接続材料の充填された上面ビアホール40g及び下面ビアホール40hからなるビア対を配置する構成としても良い。上面ビアホール40g及び下面ビアホール40hは、電気素子30の平面方向における略中心位置に設けられており、これにより、回転方向の応力に対して電気素子30の積層方向の傾き等を規制することができる。尚、図7(a),(b)は、本実施形態の変形例を示す図であり、(a)は断面図、(b)は電気素子30の上面及び下面に面するビアホール40a〜40d,40g,40hの位置関係を示す模式図である。
Moreover, in this embodiment, the example which regulates the inclination of the lamination direction of the
さらには、電気素子30を中心とする回転方向の応力を低減乃至無くす構成としては、電気素子30の上面及び下面に面するビアホールによるビア対に限定されるものではない。例えば、本実施形態に示す電気素子30に対して、各電極31,32の下面に下面ビアホール40b,40dを配置し、下面ビアホール40b,40dの中間位置の上面部位に上面ビアホールを配置しても良い。
Further, the configuration for reducing or eliminating the stress in the rotation direction around the
また、本実施形態においては、電気素子30として、上面及び下面を含む両端部に(すなわち上面から下面にかけて)電極31、32が形成された素子を適用する例を示した。しかしながら、例えば片面にのみ電極の形成された電気素子30においても、本発明を適用することができる。
In the present embodiment, an example in which an element in which the
また、本実施形態においては、電気素子30の平面方向において、2つのビア対を対称位置に配置する例を示した。しかしながら、電気素子30に対して、3つ以上のビア対を配置する構成の場合、電気素子30の平面方向においてビア対を均等に分散配置すると、電気素子30を中心とする回転方向の応力をより低減乃至無くすことができる。その一例を図8に示す。尚、図8において、符号40j,40m,40p,40r,40tが上面ビアホールであり、符号40k,40n、40q,40s,40uが下面ビアホールを示している。
Moreover, in this embodiment, the example which arrange | positions two via pairs in a symmetrical position in the planar direction of the
また、プリント基板100を、熱可塑性樹脂10からなる上述したプリント基板100の上面及び下面の少なくとも一方に、熱可塑性樹脂以外の樹脂(例えば熱硬化性樹脂やガラス布含有樹脂)を配置した構成としても良い。
The printed
10・・・熱可塑性樹脂
11〜13・・・樹脂フィルム
20・・・導体パターン
20a・・・ランド
20b・・・配線パターン
20c・・・ダミー配線パターン
30・・・電気素子
31,32・・・電極
40・・・接続材料の充填されたビアホール
40a,40c・・・上面ビアホール
40b,40d・・・下面ビアホール
100・・・プリント基板
DESCRIPTION OF
Claims (21)
前記熱可塑性樹脂は、熱可塑性樹脂からなる複数の樹脂フィルムを積層し、上下両面から加圧・加熱することにより相互に接着して構成され、
積層方向における前記電気素子の上面及び下面には、前記加圧・加熱時において、前記電気素子の積層方向の傾き、前記接続材料の充填された接続ビアホールの座屈、及び前記導体パターンの積層方向の傾きを規制する位置に、少なくとも前記接続ビアホールを含む前記接続材料の充填された複数のビアホールが面していることを特徴とするプリント基板。 A printed circuit board in which an electrical element is disposed in a thermoplastic resin, and an electrode of the electrical element is electrically connected to a conductor pattern disposed in the thermoplastic resin through a connection via hole filled with a connection material Because
The thermoplastic resin is constituted by laminating a plurality of resin films made of a thermoplastic resin and adhering to each other by pressing and heating from both the upper and lower sides,
The upper surface and the lower surface of the electric element in the stacking direction are inclined in the stacking direction of the electric element, buckling of the connection via hole filled with the connection material, and the stacking direction of the conductor pattern during the pressing and heating. A printed circuit board, wherein a plurality of via holes filled with the connection material including at least the connection via holes face a position that regulates the inclination of the printed circuit board.
前記ビア対を構成する両方のビアホールにおいて、充填された前記接続材料が前記電極と接続されていることを特徴とする請求項4〜7いずれか1項に記載のプリント基板。 The electrode of the electric element is formed from the upper surface to the lower surface,
8. The printed circuit board according to claim 4, wherein in each of the via holes constituting the via pair, the filled connection material is connected to the electrode. 9.
複数枚の前記樹脂フィルムを位置決め積層するとともに、前記樹脂フィルムの間に電気素子を配置して、積層体を形成する積層工程と、
前記積層体を熱プレス板によって上下両面から加圧・加熱して、各樹脂フィルムを相互に接着する加圧・加熱工程とを備え、
前記接続ビアホールに充填された接続材料を介して、前記電気素子の電極と前記導体パターンとを電気的に接続してなるプリント基板の製造方法であって、
前記準備工程において、積層時に前記電気素子を配置する位置に対応して、前記樹脂フィルムに前記電気素子の外形と略同一寸法の貫通孔、若しくは、溝部を形成するとともに、
積層時に積層方向における前記電気素子の上面及び下面の所定位置に面するように、少なくとも前記接続ビアホールを含む前記接続材料の充填された複数のビアホールを前記樹脂フィルムに形成し、
前記加圧・加熱工程において、前記電気素子の積層方向の傾き、前記接続材料の充填された接続ビアホールの座屈、及び前記導体パターンの積層方向の傾きを抑制することを特徴とするプリント基板の製造方法。 A preparation step of preparing a plurality of resin films made of a thermoplastic resin, including a thermoplastic resin resin film in which a connection via hole filled with a connection material is formed with a conductive pattern formed on at least one surface as a bottom surface;
Laminating step of positioning and laminating a plurality of the resin films, placing an electric element between the resin films, and forming a laminate,
Pressurizing and heating the laminate from above and below both sides with a hot press plate, and a pressurizing and heating process for bonding the resin films to each other,
Through a connection material filled in the connection via hole, a method for producing a printed circuit board in which the electrode of the electric element and the conductor pattern are electrically connected,
In the preparation step, corresponding to the position where the electric element is arranged at the time of lamination, a through hole having a dimension substantially the same as the outer shape of the electric element or a groove is formed in the resin film,
A plurality of via holes filled with the connection material including at least the connection via holes are formed in the resin film so as to face predetermined positions on the upper surface and the lower surface of the electric element in the stacking direction during stacking,
In the pressurizing / heating step, the inclination of the electric element in the stacking direction, the buckling of the connection via hole filled with the connection material, and the inclination of the conductive pattern in the stacking direction are suppressed. Production method.
前記ビア対を構成する両方のビアホールにおいて、充填された前記接続材料が前記電極と接続されるように、前記準備工程において、前記樹脂フィルムに前記ビアホールを形成することを特徴とする請求項14〜17いずれか1項に記載のプリント基板の製造方法。 The electrode of the electric element is formed from the upper surface to the lower surface,
The via hole is formed in the resin film in the preparation step so that the filled connection material is connected to the electrode in both via holes constituting the via pair. 17. The method for producing a printed circuit board according to any one of 17 above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309941A JP2006121005A (en) | 2004-10-25 | 2004-10-25 | Printed circuit board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004309941A JP2006121005A (en) | 2004-10-25 | 2004-10-25 | Printed circuit board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121005A true JP2006121005A (en) | 2006-05-11 |
Family
ID=36538570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004309941A Pending JP2006121005A (en) | 2004-10-25 | 2004-10-25 | Printed circuit board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006121005A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078573A (en) * | 2006-09-25 | 2008-04-03 | Cmk Corp | Multi-layer printed wiring board having built-in parts |
JP2008141007A (en) * | 2006-12-01 | 2008-06-19 | Denso Corp | Method for manufacturing multilayer substrate |
WO2008108258A2 (en) * | 2007-03-02 | 2008-09-12 | Koa Kabushiki Kaisha | Laminated body and method for manufacturing the same |
JP2011049515A (en) * | 2009-07-29 | 2011-03-10 | Kyocera Corp | Electronic device |
JP2011249410A (en) * | 2010-05-24 | 2011-12-08 | Denso Corp | Semiconductor device |
JP2012182269A (en) * | 2011-03-01 | 2012-09-20 | Dainippon Printing Co Ltd | Component built-in wiring board |
WO2013002035A1 (en) * | 2011-06-27 | 2013-01-03 | 株式会社村田製作所 | Component embedded substrate |
JP2013171926A (en) * | 2012-02-20 | 2013-09-02 | Denso Corp | Electronic component |
US9699892B2 (en) | 2011-03-10 | 2017-07-04 | Murata Manufacturing Co., Ltd. | Electric element-embedded multilayer substrate and method for manufacturing the same |
-
2004
- 2004-10-25 JP JP2004309941A patent/JP2006121005A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078573A (en) * | 2006-09-25 | 2008-04-03 | Cmk Corp | Multi-layer printed wiring board having built-in parts |
JP2008141007A (en) * | 2006-12-01 | 2008-06-19 | Denso Corp | Method for manufacturing multilayer substrate |
WO2008108258A2 (en) * | 2007-03-02 | 2008-09-12 | Koa Kabushiki Kaisha | Laminated body and method for manufacturing the same |
WO2008108258A3 (en) * | 2007-03-02 | 2008-12-04 | Koa Kabushiki Kaisha | Laminated body and method for manufacturing the same |
US8193898B2 (en) | 2007-03-02 | 2012-06-05 | Koa Kabushiki Kaisha | Laminated body and manufacturing method thereof |
JP2011049515A (en) * | 2009-07-29 | 2011-03-10 | Kyocera Corp | Electronic device |
JP2011249410A (en) * | 2010-05-24 | 2011-12-08 | Denso Corp | Semiconductor device |
JP2012182269A (en) * | 2011-03-01 | 2012-09-20 | Dainippon Printing Co Ltd | Component built-in wiring board |
US9699892B2 (en) | 2011-03-10 | 2017-07-04 | Murata Manufacturing Co., Ltd. | Electric element-embedded multilayer substrate and method for manufacturing the same |
WO2013002035A1 (en) * | 2011-06-27 | 2013-01-03 | 株式会社村田製作所 | Component embedded substrate |
JP2013171926A (en) * | 2012-02-20 | 2013-09-02 | Denso Corp | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3407737B2 (en) | Multilayer substrate manufacturing method and multilayer substrate formed by the manufacturing method | |
JP3969192B2 (en) | Manufacturing method of multilayer wiring board | |
KR100526079B1 (en) | Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board | |
JP2003023250A (en) | Multilayered substrate and its manufacturing method | |
JP2007324550A (en) | Multilayer substrate | |
WO2015079941A1 (en) | Multilayer-substrate manufacturing method, multilayer substrate, and electromagnet | |
JP2004140018A (en) | Process for producing multilayer board, multilayer board, and mobile apparatus using it | |
JP2006121005A (en) | Printed circuit board and its manufacturing method | |
JP4051989B2 (en) | Manufacturing method of multilayer wiring board | |
JP4285339B2 (en) | Circuit module and method of manufacturing circuit module | |
JP4899838B2 (en) | Multilayer circuit board manufacturing method | |
JP5170570B2 (en) | Resin multilayer module and method for manufacturing resin multilayer module | |
JP5581828B2 (en) | Multilayer circuit board and substrate manufacturing method | |
JP3945316B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP2006093439A (en) | Multilayer substrate and its production method | |
JP2001274555A (en) | Printed wiring board, blank board for printed wiring, semiconductor device, manufacturing method for printed wiring board and manufacturing method for semiconductor device | |
JP2004273575A (en) | Multilayer printed wiring board and its manufacturing method | |
JP2003209356A (en) | Method for manufacturing multilayer board | |
TW201428903A (en) | Electronic device and method of manufacturing the same | |
WO2011043382A1 (en) | Circuit substrate and method of production thereof | |
JP4821276B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
WO2010095210A1 (en) | Method for manufacturing module with built-in component | |
JP3855832B2 (en) | Printed circuit board manufacturing method | |
JP5913535B1 (en) | Component built-in substrate and manufacturing method thereof | |
JP2004119507A (en) | Circuit board structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |