KR20110093591A - 출력 장치 및 시험 장치 - Google Patents

출력 장치 및 시험 장치 Download PDF

Info

Publication number
KR20110093591A
KR20110093591A KR1020100124782A KR20100124782A KR20110093591A KR 20110093591 A KR20110093591 A KR 20110093591A KR 1020100124782 A KR1020100124782 A KR 1020100124782A KR 20100124782 A KR20100124782 A KR 20100124782A KR 20110093591 A KR20110093591 A KR 20110093591A
Authority
KR
South Korea
Prior art keywords
voltage
current
output
output device
current source
Prior art date
Application number
KR1020100124782A
Other languages
English (en)
Other versions
KR101690728B1 (ko
Inventor
야수히데 쿠라모치
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110093591A publication Critical patent/KR20110093591A/ko
Application granted granted Critical
Publication of KR101690728B1 publication Critical patent/KR101690728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

(과제) 신호를 양호한 정밀도로 출력한다.
(해결 수단) 복수의 전류원과, 복수의 전류원의 각각에 대응하여 설치되어, 입력 데이터에 따라 대응하는 전류원에 흐르는 전류를 출력단에 흘리는지 여부를 스위칭하는 복수의 스위칭부와, 복수의 전류원의 각각에 대응하여 설치되어, 대응하는 전류원에 흐르는 전류를 지정하는 지정 전압을 유지하는 복수의 유지부와, 복수의 유지부의 각각이 유지해야 할 지정 전압을 순차적으로 발생하는 설정용 DAC와, 설정용 DAC에 의해 순차적으로 발생되는 지정 전압을 복수의 유지부 중 대응하는 유지부에 순차적으로 스위칭하여 공급하는 공급부를 포함하는 출력 장치를 제공한다.

Description

출력 장치 및 시험 장치{OUTPUT APPARATUS AND TEST APPARATUS}
본 발명은, 출력 장치 및 시험 장치에 관한 것이다.
출력단에 병렬로 접속된 복수의 전류원을 구비하여, 입력된 데이터에 따라 출력단에 접속하는 전류원을 스위칭하는 전류 출력형의 DA 변환 장치가 알려져 있다. 이러한 DA 변환 장치는, 전류의 스위칭에 의해 출력 전류를 스위칭하므로, 고속 응답을 실현할 수 있다.
일본 특허 공개 공보 H07-147541호 미국 특허 제6473015호 명세서 미국 특허 제5021784호 명세서
그러나, 이러한 DA 변환 장치에서는, 복수의 전류원의 각각의 전류량를 양호한 정밀도로 설정하는 것이 곤란하고, 그 결과, 양호한 정밀도로 동작시키는 것이 곤란했다. 또한, 이러한 DA 변환 장치에, AD 변환기를 내장시켜, 복수의 전류원의 캘리브레이션을 실시하는 것도 생각할 수 있지만, 회로 구성이 커져 버린다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 복수의 전류원과, 상기 복수의 전류원의 각각에 대응하여 설치되어, 대응하는 전류원에 흐르는 전류를 지정하는 지정 전압을 유지하는 복수의 유지부와, 상기 복수의 유지부의 각각이 유지해야 할 상기 지정 전압을 순차적으로 발생하는 설정용 DAC와, 상기 설정용 DAC에 의해 순차적으로 발생되는 상기 지정 전압을 상기 복수의 유지부 중 대응하는 유지부에 순차적으로 스위칭하여 공급하는 공급부를 포함하는 출력 장치, 및 이러한 출력 장치를 구비한 시험 장치를 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 발명의 실시 형태에 관한 DA 변환 장치(10)의 구성을 나타낸다.
도 2는, 본 발명의 실시 형태에 관한 DA 변환 장치(10)의 처리 플로우를 나타낸다.
도 3은, 도 2의 단계 S11의 상세한 처리 플로우를 나타낸다.
도 4는, 도 2의 단계 S12의 상세한 처리 플로우를 나타낸다.
도 5는, 본 실시 형태에 관한 설정용 DAC(30), 제어부(40), 하나의 유지부(24) 및 하나의 전송 스위치(42)를 나타낸다.
도 6은, 지정 전압을 유지부(24)에 공급하는 경우에서의, 전송 스위치(42)의 스위칭 타이밍 및 각 노드의 전압 파형의 일례를 나타낸다.
도 7은, 본 실시 형태에 관한 설정용 DAC(30)의 구성의 일례를 나타낸다.
도 8은, 본 발명의 실시 형태에 관한 설정용 DAC(30) 및 복수의 전송 스위치(42)의 접속예를 나타낸다.
도 9는, 본 실시 형태에 관한 복수의 유지부(24)에 지정 전압을 차지(charge)하는 경우의, 제어부(40)의 처리 플로우의 일례를 나타낸다.
도 10은, 본 발명의 실시 형태의 제1 변형예에 관한 DA 변환 장치(10)의 구성을 나타낸다.
도 11은, 본 발명의 실시 형태의 제2 변형예에 관한 DA 변환 장치(10)의 구성의 일부분을 나타낸다.
도 12는, 본 발명의 실시 형태에 관한 시험 장치(200)의 구성을 피시험 디바이스(300)과 함께 도시한다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 DA 변환 장치(10)의 구성을 나타낸다. 본 실시 형태에 관한 DA 변환 장치(10)는, 외부로부터 수취한 입력 데이터에 따른 전류를 제1 출력단(12)에 흘린다. 더하여, DA 변환 장치(10)는, 제1 출력단(12)에 흐르는 전류에 대해서, 커먼 전류를 중심으로 반전한 전류를 제2 출력단(14)에 흘린다.
본 실시 형태에서, 제1 출력단(12)은, 제1 저항(16)을 통해서 제1 기준 전위(예를 들면 전원 전위)에 접속된다. 또한, 제2 출력단(14)은, 제2 저항(18)을 통해서 제1 기준 전위(예를 들면 전원 전위)에 접속된다. 본 실시 형태에 관한 DA 변환 장치(10)는, 입력 데이터에 따른 전류를 제1 출력단(12) 및 제2 출력단(14)에 흘리는 것에 의해, 입력 데이터에 따른 출력 전압을 제1 출력단(12) 및 제2 출력단(14)의 각각으로부터 출력할 수 있다. 또한, 제1 저항(16) 및 제2 저항(18)은, 해당 DA 변환 장치(10)의 내부에 구비되어도, DA 변환 장치(10)의 외부에 접속되어도 된다.
DA 변환 장치(10)는, 복수의 전류원(22)과, 복수의 유지부(24)와, 복수의 스위칭부(26)와, 설정용 DAC(30)와, 공급부(32)와, 컴퍼레이터(34)와, 측정용 스위치(36)와, DAC용 스위치(38)와, 제어부(40)를 구비한다.
복수의 전류원(22)의 각각은, 전류 설정단에 대해서 인가된 지정 전압에 따른 전류를 흘리는 정전류원이다. 복수의 전류원(22)의 각각은, 일례로서, 일단이 제2 기준 전위(예를 들면 그라운드 전위)에 접속되고, 타단이 대응하는 스위칭부(26)를 통해서 제1 출력단(12) 또는 제2 출력단(14)에 접속된다.
복수의 전류원(22)의 각각은, 일례로서, 입력 데이터의 각각의 비트에 대응하여 설치되어, 대응하는 비트의 가중치에 따른 전류를 흘린다. 이러한 복수의 전류원(22)의 각각은, 최하위 비트에 대응하는 전류원(22)으로부터 순서대로 2의 거듭 제곱으로 커지는 전류를 흘린다. 복수의 전류원(22)의 각각은, 서로 동일한 회로이어도 된다. 이러한 경우, 복수의 전류원(22)의 각각은, 일례로서, 2의 거듭 제곱에 따라 다른 지정 전압이 주어진다.
복수의 유지부(24)의 각각은, 복수의 전류원(22)의 각각에 대응하여 설치된다. 그리고, 복수의 유지부(24)의 각각은, 대응하는 전류원(22)에 흐르는 전류를 지정하는 지정 전압을 유지한다.
본 실시 형태에서, 복수의 유지부(24)의 각각은, 대응하는 전류원(22)의 전류 설정단과 기준 전위의 사이에 설치된 커패시터이다. 복수의 유지부(24)의 각각은, 설정용 DAC(30)에 의해 적절한 지정 전압이 차지된다. 그리고, 복수의 유지부(24)의 각각은, 유지하고 있는 지정 전압을, 대응하는 전류원(22)의 전류 설정단에 인가한다.
복수의 스위칭부(26)의 각각은, 복수의 전류원(22)의 각각에 대응하여 설치된다. 복수의 스위칭부(26)의 각각은, 입력 데이터에 따라, 대응하는 전류원(22)에 흐르는 전류를 제1 출력단(12)에 흘리는지, 제2 출력단(14)에 흘리는지를 스위칭한다. 예를 들면, 복수의 스위칭부(26)의 각각은, 입력 데이터에서의 대응하는 비트의 값이 1이면, 대응하는 전류원(22)에 흐르는 전류를 제1 출력단(12)에 흘리고, 입력 데이터에서의 대응하는 비트의 값이 0이면, 대응하는 전류원(22)에 흐르는 전류를 제2 출력단(14)에 흘린다.
설정용 DAC(30)는, 해당 DA 변환 장치(10)의 전류 출력 동작에 앞서서 그리고 전류 출력 동작 중에 적절하게, 복수의 유지부(24)의 각각이 유지해야 할 지정 전압을 순차적으로 발생한다. 설정용 DAC(30)는, 일례로서, 전하 재배분형 DAC이다. 또한, 설정용 DAC(30)의 구성의 일례에 대해서는 상세한 내용을 후술한다.
공급부(32)는, 설정용 DAC(30)에 의해 순차적으로 발생되는 지정 전압을, 복수의 유지부(24) 중 대응하는 유지부(24)에 순차적으로 스위칭하여 공급한다. 공급부(32)는, 일례로서, 복수의 전송 스위치(42)를 가진다.
복수의 전송 스위치(42)는, 복수의 전류원(22)의 각각에 대응하여 설치된다. 복수의 전송 스위치(42)의 각각은, 설정용 DAC(30)의 전압 발생단과 대응하는 전류원(22)의 사이에 설치된다. 그리고, 복수의 전송 스위치(42)는, 어느 하나의 유지부(24)에 지정 전압을 공급하는 경우에는, 대응하는 전류원(22)에 지정해야 할 지정 전압을 발생시킨 설정용 DAC(30)의 전압 발생단과, 대응하는 전류원(22)의 전류 설정단의 사이를 접속하고, 설정용 DAC(30)의 전압 발생단과 다른 전류원(22)의 전류 설정단의 사이를 절단한다.
여기서, 설정용 DAC(30)가 전하 재배분형인 경우에서는, 복수의 전송 스위치(42)의 각각은, 설정용 DAC(30)의 전압 발생단과 대응하는 전류원(22)의 전류 설정단의 사이의 접속 및 절단을 반복하고, 설정용 DAC(30)로부터 발생되는 지정 전압을 유지부(24)에 차지해 가고, 유지부(24)의 전압을 지정 전압에 순차적으로 접근시킨다. 이에 의해, 복수의 전송 스위치(42)의 각각은, 설정용 DAC(30)로부터 발생된 지정 전압을 유지부(24)에 공급할 수 있다. 또한, 전하 재배분형의 설정용 DAC(30)에 의해 복수의 유지부(24)에 지정 전압을 유지시키는 처리예에 대해서는, 상세한 내용을 후술한다.
컴퍼레이터(34)는, 캘리브레이션시에 있어서, 설정용 DAC(30)에 의해 발생된 전압과 제1 출력단(12)의 전압의 크기를 비교한다. 이에 대신해, 컴퍼레이터(34)는, 설정용 DAC(30)에 의해 발생된 전압과 제2 출력단(14)의 전압의 크기를 비교하여도 된다.
측정용 스위치(36)는, 컴퍼레이터(34)의 일방의 입력단과 제1 출력단(12)의 사이에 설치된다. 측정용 스위치(36)는, 캘리브레이션시에 컴퍼레이터(34)의 일방의 입력단과 제1 출력단(12)의 사이를 접속하고, 전류 출력 동작시에 컴퍼레이터(34)의 일방의 입력단과 제1 출력단(12)의 사이를 절단한다. 또한, 컴퍼레이터(34)가 설정용 DAC(30)에 의해 발생된 전압과 제2 출력단(14)의 전압의 크기를 비교하는 경우, 측정용 스위치(36)는, 컴퍼레이터(34)의 일방의 입력단과 제2 출력단(14)의 사이에 설치된다.
DAC용 스위치(38)는, 컴퍼레이터(34)에서의 제1 출력단(12)이 접속되지 않는 쪽의 타방의 입력단과 설정용 DAC(30)의 전압 발생단의 사이에 설치된다. DAC용 스위치(38)는, 캘리브레이션시에 컴퍼레이터(34)의 타방의 입력단과 설정용 DAC(30)의 전압 발생단의 사이를 접속하고, 전류 출력 동작시에 컴퍼레이터(34)의 타방의 입력단과 설정용 DAC(30)의 전압 발생단의 사이를 절단한다.
제어부(40)는, 캘리브레이션시에, 설정용 DAC(30)에 의해 발생된 전압과 전류원(22)에 흐르는 전류에 따른 전압을 비교한 결과에 기초하여, 설정용 DAC(30)로부터 복수의 유지부(24)의 각각에 공급하는 지정 전압을 조정한다.
보다 상세하게는, 우선, 제어부(40)는, 복수의 전류원(22) 중 어느 하나의 조정 대상의 전류원(22)을 선택한다. 계속하여, 제어부(40)는, 설정용 DAC(30)에 의해 발생된 전압과 조정 대상의 전류원(22)에 흐르는 전류에 따른 전압을 컴퍼레이터(34)에 의해 비교한 결과에 기초하여, 선택된 조정 대상의 전류원(22)에 흐르는 전류에 따른 전압을 측정한다.
제어부(40)는, 일례로서, 제1 저항(16)이 접속된 상태의 제1 출력단(12)의 전압(또는 제2 저항(18)이 접속된 상태의 제2 출력단(14)의 전압)을, 컴퍼레이터(34) 및 설정용 DAC(30)를 이용한 축차 비교 처리에 의해 측정한다. 그리고, 제어부(40)는, 이 측정 결과에 기초하여 조정 대상의 전류원(22)에 흐르는 전류를 미리 정해진 목표값으로 하도록, 조정 대상의 전류원(22)에게 주는 지정 전압을 조정한다.
본 실시 형태에 관한 DA 변환 장치(10)는, 복수의 전류원(22)에 흐르는 전류를 스위칭하여 출력단에 전류를 흘리므로, 입력 데이터에 따른 전류를 고속 응답으로 출력할 수 있다. 또한, DA 변환 장치(10)는, 복수의 전류원(22)에 흐르는 전류를 측정하여 목표값에 일치하도록 조정을 하므로, 입력 데이터에 따른 전류를 양호한 정밀도로 출력할 수 있다. 또한, DA 변환 장치(10)는, 복수의 전류원(22)의 각각에 흐르는 전류를 지정하는 지정 전압을 하나의 설정용 DAC(30)에 의해 순차적으로 스위칭하여 공급하므로, 간이한 구성으로, 양호한 정밀도로 전류를 출력할 수 있다.
또한, 설정용 DAC(30), 컴퍼레이터(34) 및 제어부(40)는, 복수의 전류 출력형의 DA 변환 장치에 대해서 공통으로 구비할 수 있는 구성이어도 된다. 또한, 설정용 DAC(30), 컴퍼레이터(34) 및 제어부(40)는, 복수의 전류원(22) 및 복수의 유지부(24)를 구비한 장치이면, 전류 출력형의 DA 변환 장치에 한정하지 않고, 전류 드라이버 등의 다른 출력 장치에 설치되어도 된다.
도 2는, 본 실시 형태에 관한 DA 변환 장치(10)의 처리 플로우를 나타낸다. DA 변환 장치(10)는, 전류 출력 동작에 앞서, 출력단의 전압을 측정하는 캘리브레이션 동작을 실행한다(S11). DA 변환 장치(10)는, 전원 투입 후 또는 리셋트 직후에 캘리브레이션 동작을 실행하여도 되고, 정기적으로 캘리브레이션 동작을 실행하여도 된다.
캘리브레이션이 완료한 후, DA 변환 장치(10)는, 전류 출력 동작을 실행한다(S12). DA 변환 장치(10)는, 전류 출력 동작에서, 외부로부터 수취한 입력 데이터에 따른 전류를 출력단에 흘린다.
도 3은, 도 2의 단계 S11의 상세한 처리 플로우를 나타낸다. DA 변환 장치(10)는, 캘리브레이션 동작에서, 복수의 전류원(22)의 각각에 대하여, 단계 S22 내지 단계 S27의 처리를 실행한다(S21와 S28의 사이의 루프 처리).
우선, 제어부(40)는, 초기의 지정 전압을 조정 대상의 전류원(22)에 대응하는 유지부(24)에 차지하여 유지시킨다(S22). 구체적으로는, 제어부(40)는, 설정용 DAC(30)로부터 조정 대상의 전류원(22)에게 주는 초기의 지정 전압을 발생시키는 동시에, 공급부(32)를 제어하여 설정용 DAC(30)로부터 발생된 전압을 조정 대상의 전류원(22)에 대응하는 유지부(24)에 인가한다.
이에 의해, 제어부(40)는, 조정 대상의 전류원(22)에 대응하는 유지부(24)에 초기의 지정 전압을 차지하여 유지시킬 수 있다. 또한, 초기의 지정 전압은, 유저 등에 의해 미리 설정된 지정 전압이어도 되고, 과거에 캘리브레이션을 실행하는 경우에는 바로 근처의 캘리브레이션에 의해 공급된 지정 전압이어도 된다. 또한, 유지부(24)에 전압을 차지하는 경우에서의, 설정용 DAC(30) 및 공급부(32)의 동작의 일례에 대해서는, 도 5 내지 도 8에서 더 설명한다.
계속하여, 제어부(40)는, 공급부(32) 내의 복수의 전송 스위치(42), 측정용 스위치(36) 및 DAC용 스위치(38)의 스위칭을 실시한다(S23). 구체적으로는, 제어부(40)는, 공급부(32) 내의 복수의 전송 스위치(42)를 제어하여, 설정용 DAC(30)의 전압 출력단과 복수의 전류원(22)의 각각의 사이를 절단한다. 또한, 제어부(40)는, 측정용 스위치(36)를 제어하여, 제1 출력단(12)과 컴퍼레이터(34)의 사이를 접속한다. 또한, 제어부(40)는, DAC용 스위치(38)를 제어하여, 설정용 DAC(30)의 전압 발생단과 컴퍼레이터(34)의 사이를 접속한다.
계속하여, 제어부(40)는, 조정 대상의 전류원(22)의 전류를 제1 출력단(12)에 흘려, 조정 대상 이외의 전류원(22)의 전류를 제1 출력단(12)에 흘리지 않게, 복수의 스위칭부(26)의 각각을 스위칭한다(S24). 즉, 제어부(40)는, 조정 대상의 전류원(22)에 대응하는 스위칭부(26)를 제1 출력단(12) 측에 스위칭하고, 조정 대상 이외의 전류원(22)에 대응하는 스위칭부(26)를 제2 출력단(14) 측에 스위칭한다.
계속하여, 제어부(40)는, 컴퍼레이터(34) 및 설정용 DAC(30)를 제어하여, 축차 비교 처리에 의해 제1 출력단(12)의 전압을 측정한다(S25). 즉, 제어부(40)는, 설정용 DAC(30)에게 주는 비교 데이터를 순차적으로 변화시키는 것으로, 설정용 DAC(30)로부터 발생되는 전압을 변화시킨다. 그리고, 제어부(40)는, 컴퍼레이터(34)에 의한 순차적으로 변화하는 설정용 DAC(30)로부터 발생된 전압과 제1 출력단(12)의 전압과의 비교 결과에 기초하여, 제1 출력단(12)의 전압과 설정용 DAC(30)로부터 출력된 전압을 거의 일치시키는 비교 데이터를 특정한다. 이에 의해, 제어부(40)는, 제1 출력단(12)의 전압을 측정할 수 있다.
또한, 제어부(40)는, 축차 비교 처리에 있어서, 설정용 DAC(30)에게 주는 비교 데이터를 컴퍼레이터(34)에 의한 비교 결과에 기초하여 바이너리 서치에 따라 변화시킨다. 이에 의해, 제어부(40)는, 제1 출력단(12)의 전압과 설정용 DAC(30)로부터 출력된 전압과 거의 일치시키는 비교 데이터를 고속으로 특정할 수 있다.
계속하여, 제어부(40)는, 단계 S22로 조정 대상의 전류원(22)에 대응하는 유지부(24)에 차지한 초기의 지정 전압 및 단계 S25로 측정한 제1 출력단(12)의 전압에 기초하여, 조정 대상의 전류원(22)에 흐르는 전류를 미리 정해진 목표값으로 하는 지정 전압을 산출한다(S26). 예를 들면, 제어부(40)는, 단계 S25로 측정한 제1 출력단(12)의 전압에 기초하여, 초기의 지정 전압을 전류원(22)에게 주었을 경우에 있어서의 제1 출력단(12)에 흐르는 전류를 산출한다. 그리고, 제어부(40)는, 산출한 전류와 초기의 지정 전압의 비로부터, 조정 대상의 전류원(22)에 흐르는 전류를 목표값으로 하는 지정 전압을 산출한다. 제어부(40)는, 이와 같이 산출한 지정 전압의 값을, 조정 대상의 전류원(22)에 대응하는 유지부(24)에게 주어야 하는 지정 전압의 값으로 하여 메모리에 유지한다.
계속하여, 제어부(40)는, 조정 대상의 전류원(22)에 흐르는 전류를 목표값으로 하는 지정 전압을 조정 대상의 전류원(22)에 대응하는 유지부(24)에 차지해 유지 시킨다(S27). 유지부(24)에 전압을 차지하는 경우에 있어서의 설정용 DAC(30) 및 공급부(32)의 동작은, 단계 S22와 같고, 그 동작의 일례를 도 5 내지 도 8에서 더 설명한다.
이상의 처리에 의해, 제어부(40)는, 제1 출력단(12)의 전압의 측정 결과에 기초하여 조정 대상의 전류원(22)에 흐르는 전류를 미리 정해진 목표값으로 하도록, 조정 대상의 전류원(22)에게 주는 지정 전압을 조정할 수 있다. 그리고, 제어부(40)는, 단계 S22 내지 단계 S27까지의 처리를 복수의 전류원(22)의 각각에 대하여 실행한다. 이에 의해, 제어부(40)는, 복수의 전류원(22)의 각각으로부터 흐르는 전류를 목표값에 일치시킬 수 있다.
또한, 제어부(40)는, 하나의 전류원(22)에 대해서, 단계 S22 내지 단계 S27까지의 처리를 여러 차례 반복하여 실행해도 된다. 이 경우, 제어부(40)는, 2번째 이후의 처리에 있어서는, 단계 S22의 처리는 실행하지 않는다. 이에 의해, 제어부(40)는, 조정 대상의 전류원(22)에 흐르는 전류를 목표값에 점점 가까워지도록 접근시켜, 보다 양호한 정밀도로 목표값에 일치시킬 수 있다.
도 4는, 도 2의 단계 S12의 상세한 처리 플로우를 나타낸다. DA 변환 장치(10)는, 예를 들면 유저로부터 동작 개시 지시를 받으면, 전류 출력 동작을 실행한다(S31). DA 변환 장치(10)는, 전류 출력 동작시에, 외부로부터 수취한 입력 데이터에 따라 복수의 스위칭부(26)을 스위칭하여, 입력 데이터에 따른 전류를 제1 출력단(12)에 흘린다.
더욱이, DA 변환 장치(10)는, 전류 출력 동작(S31)과 병행하여, 복수의 유지부(24)의 각각에 대해 지정 전압을 공급하는 처리를 일정기간마다 반복하여 실행한다(S32와 S37의 사이의 루프 처리). 제어부(40)는, 일례로서, 복수의 유지부(24)의 각각에 유지되고 있는 지정 전압이 방전에 의해 일정량 감소하는 기간(예를 들면 지정 전압이 미리 정해진 비율 이하가 되는 시간)보다도 짧은 기간마다, 지정 전압을 공급하는 처리를 실행한다.
지정 전압을 공급하는 처리에 있어서, 제어부(40)는, 복수의 전류원(22)의 각각에 대해, 단계 S34 및 단계 S35의 처리를 실행한다(S33와 S36의 사이의 루프 처리).
단계 S34에서는, 제어부(40)는, 선택한 전류원(22)에 대응하는 지정 전압(캘리브레이션에서 조정된 지정 전압)을 설정용 DAC(30)로부터 발생시킨다. 계속하여, 단계 S35에서는, 제어부(40)는, 공급부(32)를 제어하여, 설정용 DAC(30)에 의해 발생된 지정 전압을 선택한 전류원(22)에 대응하는 유지부(24)에 인가한다. 이에 의해, 선택한 전류원(22)에 대응하는 유지부(24)에 지정 전압이 차지되어 선택된 전류원(22)으로부터 목표값에 양호한 정밀도로 일치한 전류가 흐른다.
제어부(40)는, 단계 S34 및 단계 S35의 처리를 복수의 전류원(22)에 대해서 순차적으로 실행한다. 또한, 유지부(24)에 전압을 차지하는 경우에서의 설정용 DAC(30) 및 공급부(32)의 동작은, 단계 S22와 같고, 그 동작의 일례를 도 5 내지 도 8에서 더 설명한다.
이상에 의해, 제어부(40)는, 복수의 전류원(22)의 각각에 흐르는 전류를 지정하는 지정 전압을, 복수의 유지부(24)의 각각에 대해 순차적으로 공급할 수 있다. 더하여, 제어부(40)는, 복수의 유지부(24)의 각각에 유지된 지정 전압이 적어도 일정량 이상 감소하기 전에, 복수의 유지부(24)의 각각에 전압을 보충할 수 있다. 이에 의해, 제어부(40)는, 항상 복수의 전류원(22)으로부터 목표값에 일치한 전류를 흘릴 수 있다.
또한, 제어부(40)는, 전류 출력 동작에 있어서, 복수의 전류원(22) 중 하나의 전류원(22)의 전류만이 제1 출력단(12)에 흐르게 되는 타이밍에, 제1 출력단(12)의 전압을 측정하여도 된다. 예를 들면, 제어부(40)는, 하나의 비트만이 1, 다른 비트가 모두 0이 되는 입력 데이터가 입력된 타이밍에, 제1 출력단(12)의 전압을 측정한다. 이에 의해, 제어부(40)는, 전류 출력 동작 중에서도, 캘리브레이션을 실행할 수 있다.
도 5는, 본 실시 형태에 관한 설정용 DAC(30), 제어부(40), 하나의 유지부(24) 및 하나의 전송 스위치(42)를 나타낸다. 본 실시 형태에서, 설정용 DAC(30)는, 커패시터 어레이(52)를 가지는 전하 재배분형의 DA 변환기이다. 이러한 설정용 DAC(30)는, 제어부(40)로부터 입력된 데이터에 따른 전압을 출력하는 경우, 참조 전압에 따른 전하를 커패시터 어레이(52)에 축적하는 동작(리프레시 모드), 전하가 축적된 커패시터 어레이(52)의 접속 배치를 입력된 데이터에 따라 스위칭하여, 전압 발생단(50)으로부터 입력된 데이터에 따른 전압을 발생하는 동작(출력 모드)을 실행한다.
제어부(40)는, 유지부(24)에 대해서 지정 전압을 차지해 유지시키는 경우, 설정용 DAC(30)에 리프레시 모드의 동작 및 출력 모드의 동작을 교대로 반복하여 실행시킨다. 이에 의해, 제어부(40)는, 설정용 DAC(30)에 의해 지정 전압을 전압 발생단(50)으로부터 반복하여 발생한다.
이와 함께, 제어부(40)는, 지정 전압을 공급해야 할 유지부(24)와 설정용 DAC(30)의 전압 발생단(50)의 사이에 설치된 전송 스위치(42)의 접속 및 절단 상태를 반복하여 스위칭한다. 보다 상세하게는, 제어부(40)는, 출력 모드의 적어도 일부의 기간에 전송 스위치(42)를 접속한다. 또한, 제어부(40)는, 출력 모드의 적어도 일부의 기간 이외에서 전송 스위치(42)를 절단한다. 제어부(40)는, 일례로서, 리프레시 모드에서 전송 스위치(42)를 절단하고, 출력 모드에서 전송 스위치(42)를 접속한다. 이 경우, 예를 들면, 제어부(40)는, 설정용 DAC(30)의 리프레시 모드 및 출력 모드에 동기하여 전송 스위치를 스위칭한다.
여기에서, 설정용 DAC(30)의 내부의 커패시터 어레이(52)는, 해당 설정용 DAC(30)의 전압 발생단(50)에 버퍼 등을 통하여 직접 접속된다. 따라서, 설정용 DAC(30)가 출력 모드 상태에서 전송 스위치(42)가 접속 상태로 된 경우, 유지부(24)와 설정용 DAC(30)의 내부의 커패시터 어레이(52)의 사이에 전하가 이동하여, 전압 발생단(50)으로부터 발생되는 전압과 유지부(24)의 전압이 같은 전위로 된다.
예를 들면, 설정용 DAC(30)가 출력 모드인 한편 전송 스위치(42)의 절단시에 전압 발생단(50)으로부터 발생하는 전압이 유지부(24)의 전압보다 높은 상태이면, 전송 스위치(42)가 접속되는 것으로, 전압 발생단(50)의 전압은 하강하고, 유지부(24)의 전압은 상승한다. 또한, 설정용 DAC(30)가 출력 모드인 한편 전송 스위치(42)의 절단시에 전압 발생단(50)으로부터 발생하는 전압이 유지부(24)의 전압보다 낮은 상태이면, 전송 스위치(42)가 접속되는 것으로, 전압 발생단(50)의 전압은 상승하고, 유지부(24)의 전압은 하강한다.
따라서, 제어부(40)는, 리프레시 모드 및 출력 모드를 교대로 반복하여 지정 전압을 설정용 DAC(30)로부터 반복하여 발생시키고, 더하여, 출력 모드에서 전송 스위치(42)를 접속함으로써, 유지부(24)의 전압을 서서히 상승(또는 하강)시키고, 지정 전압으로 할 수 있다. 이와 같이, 제어부(40)는, 전송 스위치(42)의 접속 및 절단을 반복하여 지정 전압을 출력시킨 설정용 DAC(30)에 의해 유지부(24)를 차지해 가고, 유지부(24)를 지정 전압에 순차적으로 접근시킬 수 있다.
도 6은, 지정 전압을 유지부(24)에 공급하는 경우에 있어서의, 전송 스위치(42)의 스위칭 타이밍 및 각 노드의 전압 파형의 일례를 나타낸다. 우선, 제어부(40)는, 전송 스위치(42)를 오프로 한다. 설정용 DAC(30)는, 전송 스위치(42)가 오프인 기간에, 리프레시 모드의 동작을 실시하고, 계속하여, 지정 전압(Vx)을 발생하는 출력 모드의 동작을 실시한다. 또한, 설정용 DAC(30)는, 리프레시 모드에서는 커먼 전위를 발생한다.
따라서, 전송 스위치(42)가 오프인 기간에, 설정용 DAC(30)의 전압 발생단(50)은, 우선, 커먼 전위가 된 후, 계속하여, 지정 전압(Vx)이 된다. 또한, 도 6에서는, 커먼 전위를 0볼트로 한다.
계속하여, 제어부(40)는, 전송 스위치(42)를 온으로 한다. 전송 스위치(42)가 온인 기간에, 설정용 DAC(30)는, 출력 모드의 동작을 유지한다. 따라서, 설정용 DAC(30)의 전압 발생단(50)의 전압 및 유지부(24)의 전압은, 서로가 가까워지도록 일방의 전압이 상승하고, 타방의 전압이 하강한다.
그리고, 제어부(40)는, 이러한 전송 스위치(42)의 온 및 오프를 반복한다. 전송 스위치(42)의 온 및 오프가 반복할 때마다, 전송 스위치(42)의 오프시에서의 설정용 DAC(30)의 전압 발생단(50)과 유지부(24)의 사이의 전위차는 서서히 작아진다. 따라서, 제어부(40)는, 유지부(24)의 전압을 지정 전압 Vx에 일치시킬 수 있다.
도 7은, 본 실시 형태에 관한 설정용 DAC(30)의 구성의 일례를 나타낸다. 도 7에 나타나는 설정용 DAC(30)는, N 비트(N는 3이상의 정수)의 데이터에 따른 전압을 발생한다.
설정용 DAC(30)는, 커패시터 어레이(52)와, DAC 내 스위칭부(54)와, 더미용 스위치(56)와, 리프레시용 스위치(58)와, 컨트롤러(60)를 가진다. 커패시터 어레이(52)는, 전압 발생단(50)에 접속된다. 커패시터 어레이(52)는, 출력 라인(62)과, 더미 커패시터(64)와, 제1 내지 제(N-1) 비트 커패시터(66-1 ~ 66-(N-1))를 포함한다.
출력 라인(62)은, 전압 발생단(50)에 버퍼 등을 통해서 접속된다. 더미 커패시터(64)는, 일단이 출력 라인(62)에 접속된다. 더미 커패시터(64)는, 입력되는 데이터의 제1 비트(최소 비트)의 가중치에 따른 용량을 가진다.
제1 내지 제(N-1) 비트 커패시터(66-1 ~ 66-(N-1))의 각각은, 일단이 출력 라인(62)에 접속된다. 제1 내지 제(N-1) 비트 커패시터(66-1 ~ 66-(N-1))의 각각은, 입력되는 데이터의 제1 비트 내지 제(N-1) 비트의 각각의 비트에 대응하여, 대응하는 비트의 가중치에 따른 용량을 가진다. 일례로서, 제1 비트가 C의 용량을 가진다고 하면, 제2 비트가 2×C, 제3 비트가 22×C, 제(N-1) 비트가 2(N-2)×C의 용량을 가진다.
DAC 내 스위칭부(54)는, 커패시터 어레이(52)의 접속을 스위칭한다. DAC 내 스위칭부(54)는, 제1 내지 제(N-1) 비트 스위치(68-1 ~ 68-(N-1))를 포함한다. 제1 내지 제(N-1) 비트 스위치(68-1 ~ 68-(N-1))의 각각은, 제1 내지 제(N-1) 비트 커패시터(66-1 ~ 66-(N-1))의 각각에 대응한다. 제1 내지 제(N-1) 비트 스위치(68-1 ~ 68-(N-1))의 각각은, 대응하는 비트 커패시터(66)의 출력 라인(62)에 접속되어 있지 않은 타단을, 정측의 참조 전위(VREFP), 부측의 참조 전위(VREFN) 및 커먼 전위(VCM)의 어느 하나에 접속한다.
더미용 스위치(56)는, 더미 커패시터(64)의 출력 라인(62)에 접속되어 있지 않은 타단을, 정측의 참조 전위(VREFP), 부측의 참조 전위(VREFN), 및, 커먼 전위(VCM)의 어느 하나에 접속한다. 리프레시용 스위치(58)는, 출력 라인(62)에서의, 전압 발생단(50)과는 반대측의 단을 커먼 전위(VCM)에 접속할지 개방할지를 스위칭한다. 컨트롤러(60)는, 입력된 데이터에 따라, DAC 내 스위칭부(54), 더미용 스위치(56) 및 리프레시용 스위치(58)의 스위칭을 제어한다.
여기서, 정측의 참조 전위(VREFP) 및 부측의 참조 전위(VREFN)는, 커먼 전위(VCM)를 중심으로 극성이 반대인 전압이며, 커먼 전위(VCM)와의 차이가 서로 동일한 전압이다. 또한, 커먼 전위(VCM)는, 도면 중에서 ▽(역삼각)의 마크로 나타난다. 커먼 전위(VCM)는, 예를 들면, 그라운드 전위이다. 이러한 설정용 DAC(30)는, 정측의 참조 전위(VREFP)와 부측의 참조 전위(VREFN)의 사이를 N 비트의 분해능으로 분할 한 아날로그 전압을 발생할 수 있다.
도 8은, 본 실시 형태에 관한 DA 변환 장치(10)에 구비할 수 있는, 설정용 DAC(30), 제어부(40), 복수의 유지부(24) 및 복수의 전송 스위치(42)의 접속예를 나타낸다. 본 실시 형태에 관한 DA 변환 장치(10)에서, 복수의 유지부(24)는, 설정용 DAC(30)의 전압 발생단(50)에 대해서 병렬로 접속된다. 그리고, 복수의 전송 스위치(42)의 각각은, 복수의 유지부(24)의 각각에 대응하여 설치되어, 설정용 DAC(30)의 전압 발생단(50)과 대응하는 유지부(24)의 사이를 접속 또는 절단한다.
복수의 유지부(24)에 순차적으로 지정 전압을 공급하는 경우, 제어부(40)는, 복수의 전류원(22)에서 하나의 전류원(22)을 순차적으로 선택한다. 그리고, 제어부(40)는, 복수의 전송 스위치(42) 중 선택한 전류원(22)에 대응하는 유지부(24)에 대해서, 도 5 및 도 6에 나타낸 처리에 의해 지정 전압을 차지한다. 즉, 제어부(40)는, 선택한 전류원(22)에 대응하여 설치된 전송 스위치(42)의 접속 및 절단을 반복하여, 선택한 전류원(22)에 흐르는 전류를 지정하는 지정 전압을 출력시킨 설정용 DAC(30)에 의해 선택한 전류원(22)에 대응하는 유지부(24)를 차지해 가고, 선택한 전류원(22)에 대응하는 유지부(24)의 전압을 지정 전압에 순차적으로 접근시킨다.
더하여, 이 경우에, 제어부(40)는, 복수의 전송 스위치(42) 중 선택되지 않은 전류원(22)에 대응하여 설치된 전송 스위치(42)를 절단한다. 이에 의해, 제어부(40)는, 복수의 유지부(24)에 순차적으로 지정 전압을 공급하는 경우에, 선택하지 않는 전류원(22)에 대응하는 유지부(24)에 다른 지정 전압을 인가하는 것을 회피할 수 있다.
도 9는, 본 실시 형태에 관한 복수의 유지부(24)에 지정 전압을 차지하는 경우의, 제어부(40)의 처리 플로우의 일례를 나타낸다. 또한, 본 예에서는, DA 변환 장치(10)가 M개(M은 2이상의 정수)의 전류원(22)을 구비하고, 제어부(40)가 M개의 전류원(22)에 대응한 M개의 유지부(24)의 각각에 대해 다른 지정 전압을 차지한다.
우선, 제어부(40)는, 선택하는 전류원(22)을 특정하는 변수인 X에 1을 대입 한다(S41). 이에 의해, 제어부(40)는, 해당 플로우의 최초의 처리에서, M개의 전류원(22) 중 1번째의 전류원(22)을 선택한다.
계속하여, 제어부(40)는, X번째의 전류원(22)에 인가해야 할 지정 전압을 설정용 DAC(30)의 전압 발생단(50)으로부터 발생시킨다(S42). 계속하여, 제어부(40)는, X번째의 전류원(22)에 대응하는 전송 스위치(42)를 접속하여, X번째의 전류원(22) 이외의 다른 전류원(22)에 대응하는 전송 스위치(42)를 절단한다(S43). 이에 의해, 제어부(40)는, 설정용 DAC(30)의 전압 발생단(50)의 전압을 대응하는 유지부(24)에 차지할 수 있다. 이 때, 설정용 DAC(30)의 전압 발생단(50)의 전압 및 유지부(24)의 전압이 서로 가까워지도록 일방의 전압이 상승하고, 타방의 전압이 하강한다.
계속하여, 제어부(40)는, 미리 정해진 시간(전하가 전송되는데 충분한 시간)을 경과한 후, 모든 전송 스위치(42)를 절단한다(S44). 계속하여, 제어부(40)는, 설정용 DAC(30)를 리프레시 모드로 한다(S45).
계속하여, 제어부(40)는, X=M인지 여부를 판단한다(S46). X=M이 아닌 경우(S46의 아니오), 제어부(40)는, X에 1을 가산한다(S47). 그리고, 제어부(40)는, 처리를 단계 42로 되돌리고, 단계 S42로부터 처리를 반복한다. 이에 의해, 제어부(40)는, M개의 전류원(22)를 하나씩 차례로 선택하여, 대응하는 지정 전압을 차례로 차지할 수 있다.
또한, X=M인 경우(S46의 예), 제어부(40)는, X에 1을 대입한다(S48). 그리고, 제어부(40)는, 처리를 단계 S42에 되돌리고, 단계 S42로부터 처리를 반복한다. 이에 의해, 제어부(40)는, M개의 전류원(22)을 순회하여 선택하여, M개의 유지부(24)의 각각에 대응하는 지정 전압을 차지할 수 있다.
이상과 같이 제어부(40)는, 복수의 전류원(22)을 하나씩 순회하여 선택하고, 각각의 전류원(22)을 선택한 상태에서 대응하는 지정 전압을 설정용 DAC(30)로부터 적어도 1회 발생시킨다. 그리고, 제어부(40)는, 설정용 DAC(30)로부터 선택한 전류원(22)에 대응하는 지정 전압을 발생시킨 상태에서, 선택한 전류원(22)에 대응한 전송 스위치(42)를 접속한다. 이에 의해, 제어부(40)는, 복수의 유지부(24)의 각각의 전압을 병행하여, 대응하는 지정 전압으로 서서히 접근시킬 수 있다.
또한, 제어부(40)는, 전류 출력 동작 중에 단계 S42 내지 단계 S48의 처리를 반복하여 가도 된다. 이에 의해, 제어부(40)는, 전류 출력 동작 중에 복수의 유지부(24)의 각각으로부터 방전된 전하를 보충할 수 있다. 또한, 이 경우, 제어부(40)는, 단계 S48의 후에 유지부(24)의 드루프에 따른 시간을 대기해도 된다.
도 10은, 본 실시 형태의 제1 변형예에 관한 DA 변환 장치(10)의 구성을 나타낸다. 본 변형예에 관한 DA 변환 장치(10)는, 도 1에 도시된 DA 변환 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 1에 도시된 DA 변환 장치(10)가 구비한 부재와 실질적으로 동일한 구성 및 기능의 부재에 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형예에 관한 DA 변환 장치(10)는, 측정용 스위치(36)에 대신하여, 제1 측정용 스위치(36-1)와 제2 스위칭부(26-2)를 구비한다. 또한, 본 변형예에 관한 DA 변환 장치(10)는, 제1 저항(16)을 해당 장치의 내부에 구비한다.
제1 측정용 스위치(36-1)는, 제1 출력단(12)과 컴퍼레이터(34)의 일방의 입력단의 사이를 접속 또는 절단한다. 제2 측정용 스위치(36-2)는, 제2 출력단(14)과 컴퍼레이터(34)의 일방의 입력단의 사이를 접속 또는 절단한다.
제어부(40)는, 캘리브레이션에 있어서, 제1 출력단(12)의 전압을 측정하는 경우에는, 제1 측정용 스위치(36-1)를 접속하고, 제2 측정용 스위치(36-2)를 절단한다. 또한, 제어부(40)는, 캘리브레이션에 있어서, 제2 출력단(14)의 전압을 측정하는 경우에는, 제1 측정용 스위치(36-1)를 절단하고, 제2 측정용 스위치(36-2)를 접속한다. 이에 의해, 본 변형예에 관한 DA 변환 장치(10)에 의하면, 캘리브레이션에 있어서, 제1 출력단(12) 및 제2 출력단(14)의 어느 쪽의 전압도 측정할 수 있다.
또한, 본 변형예에 있어서, 제1 저항(16)은, 컴퍼레이터(34)의 일방의 입력단(제1 출력단(12) 또는 제2 출력단(14)이 접속되는 입력단)과 기준 전압의 사이에 설치된다. 이에 의해, 해당 DA 변환 장치(10)가 부하에 직접 전류를 공급하는 접속으로 되어 있는 경우이어도(즉, 제1 출력단(12) 또는 제2 출력단(14)과 기준 전위의 사이에 저항이 접속되어 있지 않은 경우이어도), 전류원(22)에 흐르는 전류에 따른 전압을 측정할 수 있다.
도 11은, 본 실시 형태의 제2 변형예에 관한 DA 변환 장치(10)의 구성의 일부분을 나타낸다. 본 변형예에 관한 DA 변환 장치(10)는, 도 1에 도시된 DA 변환 장치(10)와 실질적으로 동일한 구성 및 기능을 채용하므로, 도 1에 도시된 DA 변환 장치(10)가 구비한 부재와 실질적으로 동일한 구성 및 기능의 부재에 동일한 부호를 부여하고 이하 상이점을 제외하고는 설명을 생략한다.
본 변형예에 관한 DA 변환 장치(10)는, 복수의 차동 싱글 증폭부(72)를 더 구비한다. 복수의 차동 싱글 증폭부(72)는, 복수의 전류원(22)에 대응하여 설치된다. 복수의 차동 싱글 증폭부(72)의 각각은, 차동 전압을 입력하고, 입력한 차동 전압에 따른 싱글 엔드의 전압을 대응하는 전류원(22)의 전류 설정단에 공급한다.
또한, 본 변형예에 관한 설정용 DAC(30)는, 차동의 지정 전압을 발생한다. 또한, 본 변형예에 관한 공급부(32)는, 설정용 DAC(30)로부터 발생된 차동의 지정 전압을, 복수의 차동 싱글 증폭부(72)의 각각에 스위칭하여 공급한다.
공급부(32)는, 일례로서, 복수의 전류원(22)의 각각에 대응한, 복수의 파지티브측의 전송 스위치(42-p) 및 복수의 네가티브측의 전송 스위치(42-n)를 가진다. 복수의 파지티브측의 전송 스위치(42-p)는, 설정용 DAC(30)의 파지티브측의 전압 발생단과 대응하는 차동 싱글 증폭부(72)의 파지티브측 입력단을 접속 또는 절단한다. 복수의 네가티브측의 전송 스위치(42-n)는, 설정용 DAC(30)의 네가티브측의 전압 발생단과 대응하는 차동 싱글 증폭부(72)의 네가티브측 입력단을 접속 또는 절단한다.
또한, 본 변형예에서, DA 변환 장치(10)는, 복수의 전류원(22)의 각각에 대응한, 복수의 파지티브측의 유지부(24-p) 및 복수의 네가티브측의 유지부(24-n)를 구비한다. 복수의 파지티브측의 유지부(24-p)의 각각은, 대응하는 차동 싱글 증폭부(72)의 파지티브측 입력단과 기준 전위(예를 들면 그라운드)의 사이에 설치된다. 복수의 네가티브측의 유지부(24-n)의 각각은, 대응하는 차동 싱글 증폭부(72)의 네가티브측 입력단과 기준 전위(예를 들면 그라운드)의 사이에 설치된다.
이러한 변형예에 관한 DA 변환 장치(10)는, 설정용 DAC(30)로부터 차동의 지정 전압을 발생시킬 수 있다. 이에 의해, 이러한 변형예에 관한 DA 변환 장치(10)에 의하면, 설정용 DAC(30)로부터 각 유지부(24)로 지정 전압을 공급하는 경우에 인가하는 노이즈를 경감할 수 있다.
도 12는, 본 실시 형태에 관한 시험 장치(200)의 구성을 피시험 디바이스(300)와 함께 도시한다. 시험 장치(200)는, 반도체 장치 등의 피시험 디바이스(300)를 시험한다.
시험 장치(200)는, 파형 발생 장치(210)와, 출력 장치(212)와, 드라이브 장치(214)와, 취득 장치(222)와, 판정 장치(224)를 구비한다. 파형 발생 장치(210)는, 피시험 디바이스(300)에게 주는 시험 신호를 나타내는 파형 데이터를 발생한다. 출력 장치(212)는, 파형 발생 장치(210)로부터 발생된 파형 데이터에 따른 전류를 출력한다. 출력 장치(212)는, 도 1 내지 도 11을 참조해 설명한 DA 변환 장치(10)와 같은 구성이므로, 설명을 생략한다.
드라이브 장치(214)는, 출력 장치(212)로부터 출력된 전류에 따른 전압의 시험 신호를 출력한다. 드라이브 장치(214)는, 출력한 시험 신호를 피시험 디바이스(300)에게 준다.
취득 장치(222)는, 시험 신호가 주어지는 것에 따라 출력되는 응답 신호를 취득한다. 취득 장치(222)는, 응답 신호의 파형을 측정하여도 되고, 응답 신호의 논리값을 취득하여도 된다. 판정 장치(224)는, 취득 장치(222)에 의해 취득된 응답신호에 기초하여, 피시험 디바이스(300)의 양부를 판정한다.
이러한 시험 장치(200)에 의하면, 출력 장치(212)로부터 정밀도가 양호한 한편 응답이 빠른 전류를 출력하여, 피시험 디바이스(300)를 고속 시험 신호에 의해 양호한 정밀도로 시험할 수 있다. 또한, 이러한 시험 장치(200)에 의하면, 출력 장치(212)의 구성을 작게 하여, 장치 전체의 코스트를 작게 할 수 있다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허 청구의 범위의 기재로부터 분명하다.
특허 청구의 범위, 명세서, 및 도면 중에 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 특허 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명하였다 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 DA 변환 장치
12 제1 출력단
14 제2 출력단
16 제1 저항
18 제2 저항
22 전류원
24 유지부
26 스위칭부
30 설정용 DAC
32 공급부
34 컴퍼레이터
36 측정용 스위치
38 DAC용 스위치
40 제어부
42 전송 스위치
50 전압 발생단
52 커패시터 어레이
54 DAC 내 스위칭부
56 더미용 스위치
58 리프레시용 스위치
60 컨트롤러
62 출력 라인
64 더미 커패시터
66 비트 커패시터
68 비트 스위치
72 차동 싱글 증폭부
200 시험 장치
210 파형 발생 장치
212 출력 장치
214 드라이브 장치
222 취득 장치
224 판정 장치
300 피시험 디바이스

Claims (17)

  1. 복수의 전류원;
    상기 복수의 전류원의 각각에 대응하여 설치되어, 대응하는 전류원에 흐르는 전류를 지정하는 지정 전압을 유지하는 복수의 유지부;
    상기 복수의 유지부의 각각이 유지해야 할 상기 지정 전압을 순차적으로 발생하는 설정용 DAC; 및
    상기 설정용 DAC에 의해 순차적으로 발생되는 상기 지정 전압을 상기 복수의 유지부 중 대응하는 유지부에 순차적으로 스위칭하여 공급하는 공급부
    를 포함하는,
    출력 장치.
  2. 제1항에 있어서,
    해당 출력 장치는, 외부로부터 수취한 입력 데이터에 따른 전류를 출력단에 흘리는 DA 변환 장치이며,
    상기 복수의 전류원의 각각에 대응하여 설치되어, 상기 입력 데이터에 따라 대응하는 전류원에 흐르는 전류를 상기 출력단에 흘리는지 여부를 스위칭하는 복수의 스위칭부를 더 포함하는,
    출력 장치.
  3. 제2항에 있어서,
    상기 복수의 유지부의 각각은, 대응하는 상기 전류원의 전류 설정단과 기준 전위의 사이에 설치된 커패시터이며,
    상기 공급부는, 상기 복수의 전류원의 각각에 대응하여 설치되어, 상기 설정용 DAC의 전압 발생단과 대응하는 전류원의 상기 전류 설정단의 사이를 접속 및 절단하는 복수의 전송 스위치를 포함하는,
    출력 장치.
  4. 제3항에 있어서,
    상기 복수의 전송 스위치 중 선택한 전류원에 대응하여 설치된 전송 스위치의 접속 및 절단을 반복하여, 선택한 전류원에 흐르는 전류를 지정하는 지정 전압을 출력시킨 상기 설정용 DAC에 의해 선택한 전류원에 대응하는 유지부를 차지해 가고, 선택한 전류원에 대응하는 상기 유지부의 전압을 상기 지정 전압에 순차적으로 접근시키는 제어부를 더 포함하는,
    출력 장치.
  5. 제4항에 있어서,
    상기 제어부는, 상기 복수의 전송 스위치 중 선택되지 않은 전류원에 대응하여 설치된 전송 스위치를 절단하는,
    출력 장치.
  6. 제4항에 있어서,
    상기 설정용 DAC는, 전하 재배분형 DAC인,
    출력 장치.
  7. 제6항에 있어서,
    상기 설정용 DAC는,
    상기 전압 발생단에 접속 된 커패시터 어레이;
    상기 커패시터 어레이의 접속을 스위칭하는 DAC 내 스위칭부; 및
    컨트롤러
    를 포함하고,
    상기 컨트롤러는,
    리프레시 모드에서, 상기 커패시터 어레이를 참조 전위로 차지하고,
    상기 리프레시 모드의 후의 출력 모드에서, 상기 커패시터 어레이에서의 상기 전압 발생단 및 커먼 전위의 사이의 용량과 상기 전압 발생단 및 참조 전위의 사이의 용량의 비를 외부로부터 입력된 데이터에 따라 스위칭하여, 상기 데이터에 따른 지정 전압을 상기 전압 발생단으로부터 발생시키는,
    출력 장치.
  8. 제2항에 있어서,
    상기 복수의 전류원은, 서로 동일한 회로이며, 2의 거듭제곱마다 다른 지정 전압이 주어지는,
    출력 장치.
  9. 제2항에 있어서,
    해당 출력 장치는, 상기 복수의 전류원의 각각에 대응하여 설치되어, 차동 전압을 입력하고, 입력한 차동 전압에 따른 싱글 엔드의 전압을 대응하는 상기 전류원의 전류 설정단에 공급하는 복수의 증폭부를 더 포함하고,
    상기 설정용 DAC는, 차동의 지정 전압을 발생하고,
    상기 복수의 유지부는, 상기 복수의 증폭부의 각각의 파지티브측 입력단 및 네가티브측 입력단의 각각에 대응하여 설치되는,
    출력 장치.
  10. 제2항에 있어서,
    상기 설정용 DAC에 의해 발생된 전압과 상기 전류원에 흐르는 전류에 따른 전압을 비교한 결과에 기초하여, 상기 설정용 DAC로부터 상기 복수의 유지부의 각각에 공급하는 지정 전압을 조정하는 제어부를 더 포함하는,
    출력 장치.
  11. 제10항에 있어서,
    출력단과 기준 전위의 사이에 설치된 저항
    을 더 포함하는,
    출력 장치.
  12. 제11항에 있어서,
    상기 설정용 DAC에 의해 발생된 전압과 상기 출력단의 전압의 크기를 비교 하는 컴퍼레이터를 더 포함하는,
    출력 장치.
  13. 제12항에 있어서,
    상기 컴퍼레이터의 일방의 입력단과 상기 출력단의 사이에 설치되어, 캘리브레이션시에 접속되고, 전류 출력 동작시에 절단되는 측정용 스위치를 더 포함하고,
    상기 저항은, 상기 컴퍼레이터의 상기 일방의 입력단과 기준 전위의 사이에 설치되는,
    출력 장치.
  14. 제13항에 있어서,
    상기 제어부는, 상기 출력단의 전압을, 상기 컴퍼레이터 및 상기 설정용 DAC를 이용한 축차 비교 처리에 의해 측정하고, 상기 출력단의 전압의 측정 결과에 기초하여 상기 복수의 전류원 중 조정 대상의 전류원에 흐르는 전류를 목표값으로 하도록, 상기 조정 대상의 전류원에게 주는 상기 지정 전압을 조정하는.
    출력 장치.
  15. 제14항에 있어서,
    상기 제어부는, 외부로부터 수취한 입력 데이터에 따른 전류를 상기 출력단에 흘리는 전류 출력 동작에 앞서, 상기 출력단의 전압을 측정하는,
    출력 장치.
  16. 제14항에 있어서,
    상기 제어부는, 외부로부터 수취한 입력 데이터에 따른 전류를 상기 출력단에 흘리는 전류 출력 동작에서, 상기 복수의 전류원 중 하나의 전류원의 전류만이 상기 출력단에 흐르게 되는 타이밍에 상기 출력단의 전압을 측정하는,
    출력 장치.
  17. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스에 인가해야 하는 신호의 파형을 나타내는 파형 데이터를 발생하는 파형 발생 장치;
    상기 파형 데이터에 따른 전류를 출력하는 제2항 내지 제16항 중 어느 한 항에 기재된 출력 장치; 및
    상기 출력 장치로부터 출력된 전류에 따른 전압을 상기 피시험 디바이스에 인가하는 드라이브 장치
    를 포함하는,
    시험 장치.
KR1020100124782A 2010-02-10 2010-12-08 출력 장치 및 시험 장치 KR101690728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/703,579 2010-02-10
US12/703,579 US8193960B2 (en) 2010-02-10 2010-02-10 Output apparatus and test apparatus

Publications (2)

Publication Number Publication Date
KR20110093591A true KR20110093591A (ko) 2011-08-18
KR101690728B1 KR101690728B1 (ko) 2016-12-29

Family

ID=44353272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100124782A KR101690728B1 (ko) 2010-02-10 2010-12-08 출력 장치 및 시험 장치

Country Status (5)

Country Link
US (1) US8193960B2 (ko)
JP (1) JP2011166745A (ko)
KR (1) KR101690728B1 (ko)
CN (1) CN102195653A (ko)
TW (1) TW201141075A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743924B2 (ja) 2012-02-22 2015-07-01 株式会社東芝 Ｄａコンバータ
JP2014092370A (ja) * 2012-10-31 2014-05-19 Agilent Technologies Inc 電圧電流特性発生器
US8836560B2 (en) * 2012-12-05 2014-09-16 Maxim Integrated Products, Inc. Digital to analog converters with adjustable output resolution
US10290573B2 (en) * 2015-07-02 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9681109B2 (en) 2015-08-20 2017-06-13 Qualcomm Incorporated Systems and methods for configurable demodulation
US9802718B2 (en) * 2015-10-01 2017-10-31 Hamilton Sundstrand Corporation Duty cycle-based bit interface system
US9716430B1 (en) * 2016-08-24 2017-07-25 Texas Instruments Incorporated Methods and circuitry for sampling a signal
US10024887B2 (en) 2016-08-24 2018-07-17 Texas Instruments Incorporated Methods and circuitry for analyzing voltages
US10263615B2 (en) 2016-08-24 2019-04-16 Texas Instruments Incorporated Circuit and method for driving a device through drive cycles
US10079604B1 (en) 2017-03-20 2018-09-18 Texas Instruments Incorporated Staggered switching in a load driver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021784A (en) 1989-07-10 1991-06-04 U.S. Philips Corporation Calibrated current source with ripple reduction
JPH07147541A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp 半導体集積回路
US6473015B2 (en) 2000-03-06 2002-10-29 Telefonaktiebolaget Lm Ericsson Current-steering D/A conversion with current source mismatch compensation
US20060077137A1 (en) * 2004-10-08 2006-04-13 Oh-Kyong Kwon Data driving apparatus in a current driving type display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02288616A (ja) * 1989-04-28 1990-11-28 Hitachi Ltd 自己較正型ｄａ変換器およびこれを用いる自己較正型ａｄ変換器
GB9724739D0 (en) * 1997-11-25 1998-01-21 Philips Electronics Nv Digital to analogue converter and method of operating the same
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
US6590515B1 (en) * 2002-04-04 2003-07-08 Analog Devices, Inc. Mixing digital to analog converter
CN1499729A (zh) * 2002-11-08 2004-05-26 尹登庆 电流舵结构的高速高精度数模转换器
US6967609B1 (en) * 2004-11-12 2005-11-22 Lsi Logic Corporation Method and apparatus for dynamically biasing switching elements in current-steering DAC
CN1835405B (zh) * 2005-03-15 2011-11-16 凌阳科技股份有限公司 减小谐波误差能量的装置与方法及数模转换器
US20070126616A1 (en) * 2005-12-07 2007-06-07 Min Hyung Cho Dynamically linearized digital-to-analog converter
JP4799315B2 (ja) * 2006-08-10 2011-10-26 パナソニック株式会社 デジタルアナログ変換器
US7978109B1 (en) * 2010-02-18 2011-07-12 Advantest Corporation Output apparatus and test apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021784A (en) 1989-07-10 1991-06-04 U.S. Philips Corporation Calibrated current source with ripple reduction
JPH07147541A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp 半導体集積回路
US6473015B2 (en) 2000-03-06 2002-10-29 Telefonaktiebolaget Lm Ericsson Current-steering D/A conversion with current source mismatch compensation
US20060077137A1 (en) * 2004-10-08 2006-04-13 Oh-Kyong Kwon Data driving apparatus in a current driving type display device

Also Published As

Publication number Publication date
CN102195653A (zh) 2011-09-21
KR101690728B1 (ko) 2016-12-29
JP2011166745A (ja) 2011-08-25
TW201141075A (en) 2011-11-16
US20110193733A1 (en) 2011-08-11
US8193960B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
KR20110093591A (ko) 출력 장치 및 시험 장치
US7609184B2 (en) D-A convert apparatus and A-D convert apparatus
US8059021B2 (en) Digital-analog converting apparatus and test apparatus
US7791519B2 (en) Semiconductor device, semiconductor device testing apparatus, and semiconductor device testing method
KR20110095121A (ko) 출력 장치 및 시험 장치
CN100499376C (zh) 可于两相异模式下操作的模拟至数字转换器
CN104038222A (zh) 用于校准电路的系统和方法
KR100242258B1 (ko) 반도체 디바이스 시험장치
CN112751565B (zh) 一种自校准片内基准电压模块
JPWO2010073505A1 (ja) Ａｄ変換装置、ｄａ変換装置および調整方法
EP3428588A1 (en) Optical sensor arrangement and method for light sensing
US8242945B2 (en) Successive approximation type AD converter and test method thereof
US20240201234A1 (en) Tracking energy consumption using a buck-boosting technique
US8884803B2 (en) AD converter apparatus, AD converter circuit, and AD conversion method
US7982520B2 (en) Signal generating apparatus and test apparatus
CN116865395A (zh) 一种过压检测电路及电池保护芯片
US20070229341A1 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages
JPH05209936A (ja) 直流レベル発生装置
CN102118153B (zh) 输出元件、信号回转率校正方法及振幅控制方法
JP2009049681A (ja) スキュー調整回路
JP2013005185A (ja) Ａ／ｄ変換回路及びそのテスト方法
JP2017200057A (ja) 半導体装置、電池監視システム、及びテスト方法
JP3568938B2 (ja) ディジタル・アナログ変換回路
JPH03280719A (ja) Ａ／ｄ変換器
KR20030093928A (ko) Ａｄ 변환 회로 및 ａｄ 변환 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 4