KR20110090008A - 발광 다이오드 패키지 - Google Patents

발광 다이오드 패키지 Download PDF

Info

Publication number
KR20110090008A
KR20110090008A KR1020100009559A KR20100009559A KR20110090008A KR 20110090008 A KR20110090008 A KR 20110090008A KR 1020100009559 A KR1020100009559 A KR 1020100009559A KR 20100009559 A KR20100009559 A KR 20100009559A KR 20110090008 A KR20110090008 A KR 20110090008A
Authority
KR
South Korea
Prior art keywords
pad
chip
optical path
reflective film
light emitting
Prior art date
Application number
KR1020100009559A
Other languages
English (en)
Other versions
KR101249931B1 (ko
Inventor
김재혁
김용광
권순목
김근호
김하철
Original Assignee
일진반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진반도체 주식회사 filed Critical 일진반도체 주식회사
Priority to KR1020100009559A priority Critical patent/KR101249931B1/ko
Publication of KR20110090008A publication Critical patent/KR20110090008A/ko
Application granted granted Critical
Publication of KR101249931B1 publication Critical patent/KR101249931B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 제1방향으로 제1면과 상기 제1방향과 반대방향인 제2방향으로 제2면을 갖는 제1패드; 상기 제1패드와 전기적으로 분리되고, 상기 제1방향으로 제3면과 상기 제2방향으로 제4면을 갖는 제2패드; 상기 제1패드 및 상기 제2패드를 고정하고 상기 제1방향으로 상기 제1면 및 상기 제3면의 적어도 일부를 각각 노출시키는 개구를 갖는 몰딩부; 상기 제1패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 제1광경로, 제2광경로 및 제3광경로를 따라 빛을 발광하는 제1칩; 상기 제2패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 상기 제1칩과 대향되는 제5면을 포함하는 제2칩; 및 상기 제1광경로 상에 위치하며 적어도 상기 제5면의 일부를 덮는 반사막을 포함하는 발광 다이오드 패키지를 제공한다.

Description

발광 다이오드 패키지{Light emitting diode package}
본 발명은 발광 다이오드 패키지에 관한 것으로 더욱 상세하게는 발광 효율을 더욱 향상시킬 수 있는 발광 다이오드 패키지에 관한 것이다.
발광 다이오드(Light emitting diode, 이하, LED라 함)는 화합물 반도체의 특성을 이용하여 전기를 빛으로 전환시키는 소자로서, 차세대 조명원으로 다양하게 이용 및 개발되고 있다.
이러한 LED는 몰딩부와 리드 프레임에 의해 패키징되어 LED 패키지로 사용되어, 최근 각종 디스플레이용으로 개발되고 있으며, 특히, 액정 표시장치의 백라이트 유닛으로 많이 연구 및 개발되고 있다.
이러한 LED 패키지는 외부로부터 유입된 정전기에 의한 정전 방전(electrostatic discharge)을 방지하기 어려우며, 이에 따라 LED 칩이 손상되기 쉬운 문제가 있다.
따라서 LED 패키지에서는 LED칩의 손상을 방지하기 위하여 별도의 제너 다이오드를 LED칩과 함께 리드 프레임에 장착하여 사용한다.
그런데, LED 칩에 인접하여 사용되는 제너 다이오드는 LED 칩으로부터 발광되는 광을 흡수하여 광효율을 저하시키는 문제가 있다.
본 발명의 일 실시예에 따른 목적은 광 효율이 향상된 발광 다이오드를 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면 제1방향으로 제1면과 상기 제1방향과 반대방향인 제2방향으로 제2면을 갖는 제1패드; 상기 제1패드와 전기적으로 분리되고, 상기 제1방향으로 제3면과 상기 제2방향으로 제4면을 갖는 제2패드; 상기 제1패드 및 상기 제2패드를 고정하고 상기 제1방향으로 상기 제1면 및 상기 제3면의 적어도 일부를 각각 노출시키는 개구를 갖는 몰딩부; 상기 제1패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 제1광경로, 제2광경로 및 제3광경로를 따라 빛을 발광하는 제1칩; 상기 제2패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 상기 제1칩과 대향되는 제5면을 포함하는 제2칩; 및 상기 제1광경로 상에 위치하며 적어도 상기 제5면의 일부를 덮는 반사막을 포함하는 발광 다이오드 패키지를 제공한다.
여기서, 상기 반사막은 상기 제5면 상에 배치되는 제1영역; 상기 제3면 상에 배치되는 제2영역; 및 상기 제2칩 상기 제1방향의 제6면 상에 배치되는 제3영역;을 포함할 수 있다. 상기 반사막은 상기 제1영역 및 상기 제2영역 사이의 공간이 채워져 상기 제2패드에 대하여 소정의 경사각을 형성할 수 있다.
상기 반사막은 상기 제2칩을 모두 덮을 수 있다.
여기서, 상기 반사막은 Ti, Ba, Re, Al, Ag, Au, Pd, Pt, Rh으로 구성된 그룹 중 선택된 적어도 어느 한 물질을 구비할 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드 패키지에 의하면 발광 효율이 더욱 높은 LED 패키지를 제공할 수 있다.
도 1은 종래 기술에 따른 발광 다이오드 패키지의 개략적 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드 패키지의 단면도이다.
도 3은 도 2의 실시예에서 III을 확대하여 도시한 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 발광 다이오드 패키지의 단면도이다.
이하에서는 첨부된 도면의 도시된 실시예들을 참조하여, 본 발명을 상세히 설명한다.
도 1을 참조하여 종래 기술에 따른 발광 다이오드 패키지(1)를 설명한다. 도 1은 종래 기술에 따른 발광 다이오드 패키지(1)의 개략적 단면도이다. 도 1을 참조하면, 발광 다이오드 패키지(1)는 제1패드(11), 제2패드(12), 제1칩(20), 제2칩(50) 및 몰딩부(40)를 포함한다.
이때, 제1패드(11)상에 제1칩(20)이 실장 될 수 있다. 이때, 제1칩(20)은 LED 칩일 수 있다. 또한, 제2패드(12)상에 제2칩(50)이 실장 될 수 있다. 이때, 제2칩(50)은 제너 다이오드일 수 있다. 여기서, LED 칩에서 출사한 광은 도 1의 A를 참조하면, 인접한 제너 다이오드에 재흡수 될 수 있다. 이와 같은 제너 다이오드에 의한 광의 재흡수는 광 효율에 있어 손실로 작용한다.
이와 같은 문제점을 해결하기 위하여 본 발명의 일 실시예에 따른 발광 다이오드(100)를 도 2를 참조하여 설명한다. 도 2는 본 발명의 일 실시예에 따른 발광 다이오드 패키지(100)의 단면도이다.
도 2을 참조하면, 발광 다이오드 패키지(100)는 제1패드(111), 제2 패드(112), 제1칩(120), 제2칩(150), 몰딩부(140) 및 반사막(170)을 포함한다.
제1패드(111) 및 제2패드(112)는 도전성 금속 판부재로 형성될 수 있으며 서로 이격되어 전기적으로 분리된 구조를 가진다. 제1패드(111)와 제2패드(112)는 절연체(130)에 의해 서로 절연될 수 있다.
제1패드(111)는 제1방향으로 상면인 제1면(111a)과 제2방향으로 하면인 제2면(111b)을 갖는다. 그리고 제2패드(112)도 제1방향으로 상면인 제3면(112a)과 제2방향으로 하면인 제4면(112b)을 갖는다.
여기서, 제1패드(111)에 제1칩(120)이 실장 된다. 여기서, 제1칩(120)은 LED칩이 될 수 있다. LED칩은 예를 들어, 반도체 PN의 접합 다이오드로 구성될 수 있다. 즉, P형 반도체와 N형 반도체를 연결하고, 전압을 가하면, P형 반도체의 정공이 N형 반도체 쪽으로 가서 모이며 N형 반도체의 전자는 P형 반도체쪽으로 이동하게 된다. 이 전자들은 가전대의 정공으로 이동하며 이때 전도대와 가전대의 높이차 즉 에너지 갭에 해당하는 만큼의 에너지를 발산한다. 이때, 발산되는 에너지는 빛의 형태로 방출되게 되는데 LED 칩과 형광체를 결합하여 사용할 수 있다.
여기서, 제1칩(120)은 제1광경로(C1), 제2광경로(C2) 또는 제3광경로(C3)를 따라 빛을 발산할 수 있다. 즉, 제1칩(120)의 제1측(120a)에서 빛은 제1광경로(C1)로 발산되며, 제1칩(120)의 제2측(120b)에서 빛은 제3광경로(C3)로 발산된다. 또한 제1칩(120)의 제1측(120a)및 제2측(120b)을 제외한 다른 면에서는 제2광경로(C2)를 따라 빛이 발산된다.
제1칩(120)은 와이어(w)에 의해 제1패드(111) 및 제2패드(112)에 전기적으로 연결될 수 있다. 이때, 제1칩(120)과 제1패드(111) 및 제2패드(112)와의 연결은 반드시 와이어에 의한 것은 아니며, 플립 칩 본딩 방법에 의해 와이어 없이 연결될 수도 있다. 그리고 상기 제1칩(120)은 복수 개 장착될 수도 있다.
제1패드(111)와 제2패드(112)는 몰딩부(140)에 의해 고정되어 있다. 몰딩부(140)는 수지재 등에 의해 트랜스퍼 몰딩 또는 사출 성형 등의 방법에 의해 형성되는 데, 제1패드(111)와 제2패드(112)를 지지 고정해 준다. 몰딩부(140)는 발광 다이오드 패키지(100)의 외곽을 형성해 준다.
몰딩부(140)는 제1방향으로 제1패드(111)의 제1면(111a) 및 제2패드(112)의 제3면(112a)의 적어도 일부를 각각 노출시키는 개구(140a)를 갖는다. 이 개구(140a)는 도 2에서 볼 수 있듯이, 제1칩(120) 주위로 소정 각도로 외향 경사지게 형성되어 반사면을 형성하도록 구비될 수 있다. 이 개구(140a)의 반사면에 의해, 도 2에서 볼 수 있듯이 제1칩(120)으로부터 발산된 빛을 제1방향으로 보다 많이 취출시킬 수 있다.
개구(140a)의 내측으로는 도 2에서 볼 수 있듯이 별도의 밀봉재(160)가 더 형성되어 제1칩(120)을 외부로부터 보호할 수 있다. 이 밀봉재(160)에는 형광체가 혼합되어 제1칩(120)으로부터 발광되는 광의 색상을 조절할 수 있다.
한편, 도 2에서 볼 수 있듯이 제2패드(112)에 제2칩(150)이 더 안착된다. 이 제2칩(150)은 정전기로부터 제1칩(120)을 보호하기 위한 제너 다이오드 칩 등이 사용될 수 있다. 즉, 정전기 등에 의해 제1칩(120)에서 역방향으로 인가되는 전류는 제너 다이오드에 의해 바이패스(by-pass)되어 제1칩(120)의 손상을 방지할 수 있다. 제2칩(150)은 제2패드(112)에 전기적으로 연결되고, 와이어(w)를 통해 제1패드(111)와도 전기적으로 연결된다. 여기서, 제2칩(150)은 제1칩(120)과 대향되는 제5면(150a)을 구비한다.
이때, 제1칩(120)에서 발산되는 광 중 예를 들어, 제1칩(120)의 제1측(120a)으로 출사되는 광 중 일부는 제2칩(150)에 재흡수 될 수 있다. 반사막(170)은 이와 같은 광의 재흡수를 방지하기 위하여 제1광경로(C1) 상에 위치하며 적어도 제2칩(150)의 제5면의 일부를 덮도록 형성될 수 있다.
이때, 반사막(170)은 반사율이 높은 고반사 재료로 형성하여 제1칩(120)으로부터 발산되는 광 및/또는 밀봉재(160) 내에서 일부 반사된 광이 반사막(170)에 반사되어 상방으로 취출될 수 있어 광효율을 더욱 향상시킬 수 있다.
반사막(170)은 예를 들어 Ti, Ba, Re, Al, Ag, Au, Pd, Pt, Rh으로 구성된 그룹 중 선택된 적어도 어느 한 물질을 구비할 수 있다.
도 3을 참조하여 반사막(170)을 설명한다. 도 3은 도 2의 실시예에서 III을 확대하여 도시한 단면도이다. 반사막(170)은 제2칩(150)의 제5면(150a) 상에 형성되는 제1영역(170a), 제2패드(112)의 제3면(112a)에 형성되는 제2영역(170b), 제2칩(150)의 제6면(150c)상에 형성되는 제3영역(170c)을 포함할 수 있다. 이때, 반사막(170)이 제2패드(112)의 제3면(112a)과 접하여 형성되어 제2칩(150)을 제2패드(112)에 접착하는 접착력을 높일 수 있다. 또한, 반사막(170)은 제1영역(170a) 및 제2영역(170b) 사이의 공간이 채워져 반사막(170)이 제2패드(112)의 제3면(112a)에 대하여 소정의 경사각(
Figure pat00001
)을 가지도록 형성될 수 있다. 이와 같이 반사막(170)이 소정의 경사각(
Figure pat00002
)을 가지므로 제1광경로(C1)를 따라 입사하는 빛을 발광 다이오드 패키지(100) 외부로 반사할 수 있다. 이와 같은 반사막(170)은 제1칩(120)에서 출사된 광이 인접한 제2칩(150)에 영향을 주지 않게 되어 발열 등에 의한 내부 양자 효율 저하를 막고 빛간섭에 의한 외부 추출 효율이 낮아지는 것을 방지하는 효과가 있다.
이때, 반사막(170)의 형성 부위는 이에 제한되지 않는다. 도 4는 도 3의 실시예의 제1 변형예를 도시한 단면도이다. 도 4에 도시된 바와 같이 반사막(170)은 제2칩(150)을 모두 감싸도록 형성될 수 있다. 이와 같이, 반사막(170)이 제2칩(150)을 모두 감싸므로, 예를 들어 도 3에 도시된 제2칩(150)의 제7면(150b)에 반사 등에 의해 도달한 빛이 제2칩(150)에 흡수되지 않고 반사되어 외부로 발산시킬 수 있으므로 광효율이 높아지는 효과가 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야할 것이다.
본 발명은 발광 다이오드를 제조 및 사용하는 모든 산업에 이용될 수 있다.
11, 111: 제1패드 12, 112: 제2패드
20, 120: 제1칩 30, 130: 절연체
40, 140: 몰딩부 50, 150: 제2칩
111a: 제1면 111b: 제2면
112a: 제3면 112b: 제4면
140a: 개구 150a: 제5면
150c: 제6면 170: 반사막
170a: 제1영역 170b: 제2영역
170c: 제3영역 C1: 제1광경로
C2: 제2광경로 C3: 제3광경로
w: 와이어

Claims (5)

  1. 제1방향으로 제1면과 상기 제1방향과 반대방향인 제2방향으로 제2면을 갖는 제1패드;
    상기 제1패드와 전기적으로 분리되고, 상기 제1방향으로 제3면과 상기 제2방향으로 제4면을 갖는 제2패드;
    상기 제1패드 및 상기 제2패드를 고정하고 상기 제1방향으로 상기 제1면 및 상기 제3면의 적어도 일부를 각각 노출시키는 개구를 갖는 몰딩부;
    상기 제1패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 제1광경로, 제2광경로 및 제3광경로를 따라 빛을 발광하는 제1칩;
    상기 제2패드에 안착되고 상기 제1패드 및 상기 제2패드와 전기적으로 연결되며 상기 제1칩과 대향되는 제5면을 포함하는 제2칩; 및
    상기 제1광경로 상에 위치하며 적어도 상기 제5면의 일부를 덮는 반사막을 포함하는 발광 다이오드 패키지.
  2. 제1 항에 있어서,
    상기 반사막은 상기 제5면 상에 배치되는 제1영역;
    상기 제3면 상에 배치되는 제2영역; 및
    상기 제2칩 상기 제1방향의 제6면 상에 배치되는 제3영역;을 포함하는 발광 다이오드 패키지.
  3. 제2 항에 있어서,
    상기 반사막은 상기 제1영역 및 상기 제2영역 사이의 공간이 채워져 상기 제2패드에 대하여 소정의 경사각을 형성하는 발광 다이오드 패키지.
  4. 제1 항에 있어서,
    상기 반사막은 상기 제2칩을 모두 덮는 발광 다이오드 패키지.
  5. 제1 항에 있어서,
    상기 반사막은 Ti, Ba, Re, Al, Ag, Au, Pd, Pt, Rh으로 구성된 그룹 중 선택된 적어도 어느 한 물질을 구비하는 발광 다이오드 패키지.
KR1020100009559A 2010-02-02 2010-02-02 발광 다이오드 패키지 KR101249931B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100009559A KR101249931B1 (ko) 2010-02-02 2010-02-02 발광 다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009559A KR101249931B1 (ko) 2010-02-02 2010-02-02 발광 다이오드 패키지

Publications (2)

Publication Number Publication Date
KR20110090008A true KR20110090008A (ko) 2011-08-10
KR101249931B1 KR101249931B1 (ko) 2013-04-03

Family

ID=44927870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009559A KR101249931B1 (ko) 2010-02-02 2010-02-02 발광 다이오드 패키지

Country Status (1)

Country Link
KR (1) KR101249931B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449240B1 (ko) * 2013-01-28 2014-10-10 희성전자 주식회사 발광 다이오드 패키지
CN113647423A (zh) * 2021-07-27 2021-11-16 韦华新 一种面食加工用揉捏设备
KR20230012750A (ko) * 2021-07-16 2023-01-26 주식회사 글로벌테크놀로지 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760075B1 (ko) * 2006-01-26 2007-09-18 엘지전자 주식회사 발광 소자 패키지 및 그의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101449240B1 (ko) * 2013-01-28 2014-10-10 희성전자 주식회사 발광 다이오드 패키지
KR20230012750A (ko) * 2021-07-16 2023-01-26 주식회사 글로벌테크놀로지 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법
CN113647423A (zh) * 2021-07-27 2021-11-16 韦华新 一种面食加工用揉捏设备

Also Published As

Publication number Publication date
KR101249931B1 (ko) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5458044B2 (ja) 発光素子および発光素子の製造方法
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
US8030674B2 (en) Light-emitting diode package with roughened surface portions of the lead-frame
JP6796936B2 (ja) 発光素子及びこれを備えたライトユニット
KR101825473B1 (ko) 발광소자 패키지 및 그 제조방법
KR102098110B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
JP5210327B2 (ja) 少なくとも１つの半導体基体を備えた発光チップ
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
KR102227769B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20120134338A (ko) 발광 소자
KR20160089293A (ko) 발광 소자
KR102181381B1 (ko) 발광소자
KR20090044306A (ko) 발광다이오드 패키지
KR100616679B1 (ko) 측면 발광다이오드 패키지
KR20120130847A (ko) 발광 소자 및 발광 소자 패키지
KR101282829B1 (ko) 발광 다이오드 패키지
KR101249931B1 (ko) 발광 다이오드 패키지
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
KR102131355B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101719641B1 (ko) 발광 장치
KR20120030475A (ko) 발광다이오드 패키지
KR102042443B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102209037B1 (ko) 발광 소자
KR101337599B1 (ko) 발광 다이오드
KR20120069291A (ko) 발광다이오드 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160211

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee