KR20230012750A - Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법 - Google Patents

Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법 Download PDF

Info

Publication number
KR20230012750A
KR20230012750A KR1020210093393A KR20210093393A KR20230012750A KR 20230012750 A KR20230012750 A KR 20230012750A KR 1020210093393 A KR1020210093393 A KR 1020210093393A KR 20210093393 A KR20210093393 A KR 20210093393A KR 20230012750 A KR20230012750 A KR 20230012750A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
led package
wafer
white
Prior art date
Application number
KR1020210093393A
Other languages
English (en)
Other versions
KR102511747B1 (ko
Inventor
이종인
김민선
Original Assignee
주식회사 글로벌테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 글로벌테크놀로지 filed Critical 주식회사 글로벌테크놀로지
Priority to KR1020210093393A priority Critical patent/KR102511747B1/ko
Publication of KR20230012750A publication Critical patent/KR20230012750A/ko
Application granted granted Critical
Publication of KR102511747B1 publication Critical patent/KR102511747B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 보호 소자나 구동 소자와 같은 반도체 칩, 상기한 반도체 칩을 실장한 LED 패키지 및 상기 반도체 칩을 제조하는 방법을 개시한다. 상기 반도체 칩은 저면에 본딩면이 형성된 IC 칩; 및 상기 IC 칩의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 백색 필름;을 구비하며, 개선된 광효율을 가지며 LED 패키지에서 반도체 칩이 시각적으로 노출되는 것이 방지될 수 있는 이점이 있다.

Description

LED 패키지, 상기 LED 패키지에 실장되는 반도체 칩 및 그의 제조 방법{LED PACKAGE, SEMICONDUCTOR CHIP MOUNTED ON THE LED PACKAGE AND METHOD FOR FABRICATING THE SAME}
본 발명은 LED 패키지 및 반도체 칩에 관한 것으로서, 보다 상세하게는 보호 소자나 구동 소자와 같은 반도체 칩, 상기한 반도체 칩을 실장한 LED 패키지 및 상기 반도체 칩을 제조하는 방법에 관한 것이다.
디스플레이의 백라이트 등의 조명을 필요로 하는 장치에 광원으로서 LED 패키지가 구성된다.
LED 패키지에는, 예시적으로 LED 칩과 반도체 칩이 기판 상에 실장되며, 기판의 상부에는 광의 투과를 위한 투명한 재질의 몰딩재가 LED 칩과 반도체 칩을 수용하도록 성형된다.
LED 칩은 발광을 위한 LED가 패키징된 집적 회로이다. 기판은 광 반사를 위하여 LED 칩이 실장되는 면이 흰색을 갖도록 구성됨이 바람직하다.
그리고, 반도체 칩은 외부의 ESD나 서지 등으로부터 보호하기 위한 보호 소자 또는 LED 칩을 구동하기 위한 구동 소자가 패키징된 집적 회로이다.
반도체 칩은 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package) 또는 플립 칩(Flip Chip)으로 구성될 수 있다. 웨이퍼 레벨 칩 스케일 패키지나 플립 칩은 웨이퍼 공정을 통하여 집적 소자를 구현한 것이며 웨이퍼 공정 후 백그라인딩되고 다이싱(Dicing)에 의해 개별화될 수 있다.
개별화된 반도체 칩은 상면에 본딩을 위한 범프나 패드가 형성된다. 그리고, 반도체 칩의 저면은 웨이퍼의 백그라인딩 면이 노출됨에 의해 검은색을 갖게 되거나 다이싱을 위하여 백그라인딩 면에 부착되는 다이싱 테이프의 색상으로 인해 검은색을 갖게 된다.
그러므로, 반도체 칩은 검은색의 저면이 상부로 노출되도록 LED 패키지에 실장된다.
결국, LED 패키지는 검은색의 저면이 상부로 노출된 반도체 칩이 실장되며, 이로 인하여 광 효율의 손실이 발생될 수 있고, 외관상 검은 부분이 눈에 띄는 현상이 발생한다.
이를 해소하기 위해서는, LED 패키지는 반도체 칩을 실장한 후 백색의 반사층을 디스펜싱하는 추가적인 공정 및 비용의 소모가 필요하다.
본 발명은 기판에 실장되는 경우 백색면이 노출될 수 있는 반도체 칩 및 그의 제조 방법을 제공함을 목적으로 한다.
또한, 본 발명은 백색면이 노출되는 반도체 칩을 이용하여 패키징됨으로써 광 효율의 손실을 방지하고 외관상 검은 부분이 노출되는 것을 방지할 수 있는 LED 패키지를 제공함을 목적으로 한다.
또한, 본 발명은 기판에 실장되는 반도체 칩의 노출되는 면이 백색을 갖도록함으로써 디스펜싱과 같은 추가적인 공정이 불필요하고 제작 단가를 절감할 수 있는 반도체 칩 및 LED 패키지를 제공함을 목적으로 한다.
본 발명의 반도체 칩은, 저면에 본딩면이 형성된 IC 칩; 및 상기 IC 칩의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 백색 필름;을 구비함을 특징으로 한다.
본 발명의 반도체 칩 제조 방법은, 웨이퍼 상의 칩 영역 별로 소자를 형성하는 웨이퍼 공정을 수행하는 단계; 상기 웨이퍼의 저면에 대한 백그라인딩을 수행하는 단계; 백그라인딩된 상기 웨이퍼의 저면에 다이 어태치 필름을 부착하는 단계; 및 상기 웨이퍼를 상기 칩 영역 별로 다이싱함으로써 IC 칩을 개별화하는 단계;를 포함하며, 개별화된 상기 IC 칩은 저면에 본딩면이 형성되고 상면에 상기 다이 어태치 필름이 부착됨을 특징으로 한다.
본 발명의 LED 패키지는, 기판; 상기 기판의 일면에 실장된 LED 칩; 및 상기 기판의 상기 일면에 상기 LED 칩과 이격되게 실장된 반도체 칩;을 포함하며, 상기 반도체 칩은, 저면에 상기 기판과 접합되는 본딩면이 형성된 IC 칩; 및 상기 IC 칩의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 백색 필름;을 구비함을 특징으로 한다.
본 발명에 의하면 LED 칩과 더불어 LED 패키지를 구성하는 반도체 칩의 노출면이 백색으로 노출될 수 있다.
그러므로, LED 패키지의 광 효율이 개선될 수 있고, LED 패키지 상에 검은 부분이 시각적으로 노출되는 것이 방지될 수 있는 효과가 있다.
또한, 제조 공정에서 백색 필름이 반도체 칩에 부착됨으로써, LED 패키지는 추가 공정이나 제작 단가의 증가없이 광 효율성 개선 효과와 시각적 개선 효과를 가질 수 있다.
도 1은 본 발명의 반도체 칩의 바람직한 실시예를 예시한 사시도.
도 2는 본 발명의 LED 패키지의 바람직한 실시예를 예시한 사시도.
도 3은 도 1의 반도체 칩의 제조 방법을 설명하는 흐름도.
도 4는 도 2의 LED 패키지의 제조 방법을 설명하는 흐름도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.
본 발명의 반도체 칩은 도 1을 참조하여 설명될 수 있다.
도 1을 참조하면, 본 발명에 의해 실시되는 반도체 칩(10)은 IC 칩(12)과 백색 필름(16)을 구비하는 것으로 예시될 수 있다.
여기에서, IC 칩(12)은 저면에 형성된 본딩면에 범프(14)가 구성된 것으로 예시된다. IC 칩(12)은 외부의 ESD나 서지 등으로부터 보호하기 위한 보호 소자 또는 LED 칩을 구동하기 위한 구동 소자가 패키징된 집적 회로로 이해될 수 있다.
상기한 IC 칩(12)은 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package) 또는 플립 칩(Flip Chip)으로 구성된 것을 이용할 수 있다.
웨이퍼 레벨 칩 스케일 패키지는 베어 칩이 전체 패키지에 대해 차지하는 비율이 80퍼센트 이상이 되도록 구성되며, 기판을 마주하는 칩의 전면에 범프 등을 이용한 패드들이 형성되며, 패드들이 기판의 패턴과 접속되는 구조를 갖는다. 웨이퍼 레벨 칩 스케일 패키지는 FBGA(Fine Pitch Ball Grid Array), SON(Small Outline Non-Leaded Package), QFN(Quad Flat Non-Leaded Package) 등으로 구성될 수 있다.
플립 칩은 기판과 칩의 다이를 전기적으로 연결하도록 구성되며, 기판을 마주하는 칩의 전면에 범프 등을 이용한 패드들이 형성되고, 패드들이 기판의 패턴과 접속되는 구조를 갖는다.
상기한 IC 칩(12)은 솔더를 이용하여 기판과 접속되거나 도전성 접착제를 이용하여 기판과 접속될 수 있다.
백색 필름(16)은 IC 칩(12)의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 것으로 구성될 수 있다.
보다 구체적으로, 백색 필름(16)은 백색면을 갖는 다이 어태치 필름(Die Attach Film)으로 구성될 수 있다.
다이 어태치 필름은 일반적으로 반도체 공정에서 칩의 다이를 리드 프레임에 부착시키기 위하여 사용하는 필름이며, 다이와 리드 프레임을 절연을 유지한 상태로 부착할 때 사용되는 것이다.
본 발명의 실시예에서 다이 어태치 필름은 폴리머 베이스(Polymer-based) 필름이며, IC 칩(12)의 상면과 마주하는 면이 접착성을 가질 수 있고, 접착 후 노출되는 면이 백색을 갖는 것으로 이해될 수 있다. 일반적으로, 다이 어태치 필름은 수 ㎛ 내지 수십 ㎛의 두께를 가질 수 있다.
상기 다이 어태치 필름은 소자 형성을 위한 웨이퍼 공정을 완료한 웨이퍼의 백그라인딩된 면에 부착된다.
그리고, IC 칩(12)은 다이 어태치 필름이 부착된 웨이퍼를 다이싱(Dicing)함으로써 개별화될 수 있다.
본 발명의 LED 패키지는 도 2를 참조하여 설명할 수 있다.
도 2를 참조하면, LED 패키지(100)는 기판(30) 상에 LED 칩(20)과 도 1의 반도체 칩(10)이 실장된 구조를 가질 수 있다.
LED 칩(20)과 반도체 칩(10)은 기판(30)의 일면의 이격된 위치에 실장된다.
LED 칩(20)과 반도체 칩(10)이 실장되는 기판(30)의 일면에는 LED 칩(20) 및 반도체 칩(10)과 전기적 접속을 위한 패턴들이 형성된다. 그리고, 기판(30)의 상기 일면은 광 반사를 위하여 흰색을 갖도록 코팅됨이 바람직하다.
반도체 칩(10)은 도 1을 참조하여 이해될 수 있으므로 이에 대한 중복 설명은 생략한다.
그리고, LED 칩(20)은 발광을 위한 LED가 패키징된 집적 회로이다.
상기와 같이 구성된 LED 패키지(100)는 기판(30)의 상부에 LED 칩(20) 및 반도체 칩(10)을 수용하는 두께를 갖도록 투명한 재질의 몰딩재(40)가 성형된다. 몰딩재(40)는 투명한 재질의 특성에 의해서 LED 칩(20)의 광에 대한 우수한 투과도를 가질 수 있다.
한편, 도 1의 본 발명의 반도체 칩(10)은 도 3의 공정에 의해 제작될 수 있다.
먼저, 소자를 형성하기 위한 웨이퍼(도시되지 않음)가 준비되고, 웨이퍼 상에 설정되는 칩 영역 별로 소자를 형성하기 위한 웨이퍼 공정이 수행될 수 있다(S30). 웨이퍼 공정은 다수의 증착, 식각 및 세정 등을 포함하는 단위 공정들을 포함할 수 있다. 그리고, 칩 영역에 형성되는 소자는 예시적으로 외부의 ESD나 서지 등으로부터 보호하기 위한 캐패시터(도시되지 않음)나 다이오드(도시되지 않음) 등을 포함하는 보호 소자로 이해되거나 LED 칩(20)을 구동하기 위한 트랜지스터(도시되지 않음)나 저항(도시되지 않음) 등을 포함하는 구동 소자로 이해될 수 있다.
상기한 웨이퍼 공정이 완료되면, 웨이퍼의 저면에 대한 백그라인딩이 수행된다(S32). 백그라인딩은 예시적으로 반도체 칩(10)을 완성하기 위한 웨이퍼의 후면을 가공하는 공정으로 이해될 수 있다.
그 후, 백그라인딩된 웨이퍼의 저면의 전면에 백색 필름(16) 즉 다이 어태치 필름이 부착될 수 있다(S34). 다이 어태치 필름은 백색면이 노출될 수 있도록 접착됨이 바람직하다. 이때, 다이 어태치 필름은 다이싱을 위한 다이싱 필름의 기능을 수행함과 동시에 개별화된 반도체 칩(10)의 일면이 흰색을 갖도록 하는 백색 필름(16)의 기능을 수행하는 것으로 이해될 수 있다.
웨이퍼의 저면에 다이 어태치 필름이 상기와 같이 부착된 후, 웨이퍼에 대한 큐어링(S36)이 실시되고, 그 후 반도체 칩(10)의 개별화를 위한 다이싱이 수행될 수 있다(S38).
상기한 다이싱을 거쳐서 도 1과 같이 반도체 칩(10)이 일면이 흰색을 가지며 개별화될 수 있다.
한편, 도 2의 LED 패키지(100)는 도 3에 의해 개별화된 반도체 칩(10)을 이용하여 도 4의 공정에 의해 제작될 수 있다.
먼저, LED 패키지(100)를 제작하기 위하여 패키징을 위한 기판(30)을 제작하는 공정이 수행된다(S40).
기판(30)을 제작하는 공정은 기판(30)의 일면에 LED 칩(20) 및 반도체 칩(10)과 전기적 접속을 위한 패턴들을 형성하는 공정으로 이해될 수 있다.
상기한 기판(30)을 제작하는 공정이 완료되면, 도 3에 의해 제작된 도 1의 반도체 칩(10) 예시적으로 보호 소자가 기판(30)의 정해진 위치에 실장될 수 있다(S42).
그 후, LED 칩(20)이 도 1의 반도체 칩(10)과 이격된 위치에 실장될 수 있다(S44).
상기와 같이 기판(30)에 반도체 칩(10) 및 LED 칩(20)이 실장된 후 기판(30)의 일면은 광 반사를 위하여 흰색을 갖도록 코팅될 수 있다.
또한, LED 패키지(100)는 기판(30)의 상부에 LED 칩(20) 및 반도체 칩(10)을 수용하는 두께를 갖도록 투명한 재질의 몰딩재(40)가 성형될 수 있다.
그 후, LED 패키지(100)는 큐어링(S46)될 수 있다.
본 발명은 상술한 바와 같이 LED 패키지(100)에 실장되는 반도체 칩(10)은 백색의 노출면을 가질 수 있다. 그러므로, LED 패키지(100)는 개선된 광 효율을 가질 수 있으며, LED 패키지(100)에서 반도체 칩(10)이 시각적으로 노출되는 것이 방지될 수 있다.
또한, 본 발명은 LED 패키지(100)의 제조 공정에서 백색 필름 즉 다이 어태치 필름이 부착된 반도체 칩(10)을 이용한다. 그러므로, LED 패키지(100)는 광 효율을 개선시키기 위한 디스펜싱과 같은 추가 공정이나 제작 단가의 증가없이 광 효율성 개선 효과와 시각적 개선 효과를 가질 수 있다.

Claims (12)

  1. 저면에 본딩면이 형성된 IC 칩; 및
    상기 IC 칩의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 백색 필름;을 구비함을 특징으로 하는 LED 패키지에 실장되는 반도체 칩.
  2. 제1 항에 있어서,
    상기 IC 칩은 웨이퍼 레벨 칩 스케일 패키지 또는 플립칩인 LED 패키지에 실장되는 반도체 칩.
  3. 제1 항에 있어서,
    상기 백색 필름은 상기 백색면을 갖는 다이 어태치 필름(Die Attach Film)으로 구성되는 LED 패키지에 실장되는 반도체 칩.
  4. 제3 항에 있어서,
    상기 다이 어태치 필름은 폴리머 베이스(Polymer-based) 필름이며, 상기 IC 칩의 상면과 마주하는 면이 접착성을 갖는 LED 패키지에 실장되는 반도체 칩.
  5. 제3 항에 있어서,
    상기 다이 어태치 필름은 소자 형성을 위한 웨이퍼 공정을 완료한 웨이퍼의 백그라인딩된 면에 부착되며,
    상기 IC 칩은 상기 다이 어태치 필름이 부착된 상기 웨이퍼를 다이싱함으로써 개별화된 것인 LED 패키지에 실장되는 반도체 칩.
  6. 웨이퍼 상의 칩 영역 별로 소자를 형성하는 웨이퍼 공정을 수행하는 단계;
    상기 웨이퍼의 저면에 대한 백그라인딩을 수행하는 단계;
    백그라인딩된 상기 웨이퍼의 저면에 다이 어태치 필름을 부착하는 단계; 및
    상기 웨이퍼를 상기 칩 영역 별로 다이싱함으로써 IC 칩을 개별화하는 단계;를 포함하며,
    개별화된 상기 IC 칩은 저면에 본딩면이 형성되고 상면에 상기 다이 어태치 필름이 부착됨을 특징으로 하는 개별화된 LED 패키지에 실장되는 반도체 칩의 제조 방법.
  7. 제6 항에 있어서,
    상기 다이 어태치 필름은 상기 IC 칩에 부착 후 노출되는 백색면을 갖는 LED 패키지에 실장되는 반도체 칩의 제조 방법.
  8. 기판;
    상기 기판의 일면에 실장된 LED 칩; 및
    상기 기판의 상기 일면에 상기 LED 칩과 이격되게 실장된 반도체 칩;을 포함하며,
    상기 반도체 칩은,
    저면에 상기 기판과 접합되는 본딩면이 형성된 IC 칩; 및
    상기 IC 칩의 상면에 부착되며, 부착 후 노출되는 백색면을 갖는 백색 필름;을 구비함을 특징으로 하는 LED 패키지.
  9. 제8 항에 있어서,
    상기 IC 칩은 웨이퍼 레벨 칩 스케일 패키지 또는 플립칩인 LED 패키지.
  10. 제8 항에 있어서,
    상기 백색 필름은 상기 백색면을 갖는 다이 어태치 필름(Die Attach Film)으로 구성되는 LED 패키지.
  11. 제10 항에 있어서,
    상기 다이 어태치 필름은 소자 형성을 위한 웨이퍼 공정을 완료한 웨이퍼의 백그라인딩된 면에 부착되며,
    상기 IC 칩은 상기 다이 어태치 필름이 부착된 상기 웨이퍼를 다이싱함으로써 개별화된 것인 LED 패키지.
  12. 제8 항에 있어서,
    상기 기판, 상기 LED 칩 및 상기 반도체 칩은 기판 상부에 성형되는 투명 재질의 몰딩물에 의해 패키징되는 LED 패키지.
KR1020210093393A 2021-07-16 2021-07-16 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법 KR102511747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210093393A KR102511747B1 (ko) 2021-07-16 2021-07-16 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210093393A KR102511747B1 (ko) 2021-07-16 2021-07-16 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20230012750A true KR20230012750A (ko) 2023-01-26
KR102511747B1 KR102511747B1 (ko) 2023-03-20

Family

ID=85110532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210093393A KR102511747B1 (ko) 2021-07-16 2021-07-16 Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR102511747B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090008A (ko) * 2010-02-02 2011-08-10 일진반도체 주식회사 발광 다이오드 패키지
US20120012872A1 (en) * 2010-07-15 2012-01-19 Advanced Optoelectronic Technology, Inc. Led package structure
JP2017216423A (ja) * 2016-06-02 2017-12-07 ローム株式会社 半導体発光素子およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090008A (ko) * 2010-02-02 2011-08-10 일진반도체 주식회사 발광 다이오드 패키지
US20120012872A1 (en) * 2010-07-15 2012-01-19 Advanced Optoelectronic Technology, Inc. Led package structure
JP2017216423A (ja) * 2016-06-02 2017-12-07 ローム株式会社 半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
KR102511747B1 (ko) 2023-03-20

Similar Documents

Publication Publication Date Title
USRE35069E (en) Optoelectronic device component package
US8796717B2 (en) Light-emitting diode package and manufacturing method thereof
TWI542037B (zh) 具有成側向形態或頂向形態裝置定向之疊層無引線載架封裝的光電子裝置
TWI657603B (zh) 半導體封裝裝置及其製造方法
US8791492B2 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
EP2479810B1 (en) Light-emitting device package and method of manufacturing the same
WO2003075367A1 (fr) Dispositif electroluminescent comprenant une puce a del et procede de fabrication de celui-ci
US20050280016A1 (en) PCB-based surface mount LED device with silicone-based encapsulation structure
KR20120094279A (ko) 발광소자 패키지 및 그 제조방법
KR101320514B1 (ko) 칩-온-보드 방식에 의한 ｌｅｄ 패키지
US6784534B1 (en) Thin integrated circuit package having an optically transparent window
CN110299288A (zh) 光学传感器封装系统
KR20180111941A (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법
KR102511747B1 (ko) Led 패키지, 상기 led 패키지에 실장되는 반도체 칩 및 그의 제조 방법
EP2820726A2 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
US20210210662A1 (en) Semiconductor device package and method for manufacturing the same
TWM583131U (zh) 一種積體電路結合發光二極體之封裝結構
TWM573895U (zh) 具有防溢膠功能之晶片封裝結構
CN115547945A (zh) 一种封装结构及封装方法
US8344500B2 (en) Integrated circuit package module and method of the same
KR101250381B1 (ko) 광패키지 및 그 제조방법
US6998280B2 (en) Wafer packaging process of packaging light emitting diode
KR102501887B1 (ko) 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법
US20230042300A1 (en) Electronic device
KR100708052B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant