KR20110088215A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20110088215A
KR20110088215A KR1020100008019A KR20100008019A KR20110088215A KR 20110088215 A KR20110088215 A KR 20110088215A KR 1020100008019 A KR1020100008019 A KR 1020100008019A KR 20100008019 A KR20100008019 A KR 20100008019A KR 20110088215 A KR20110088215 A KR 20110088215A
Authority
KR
South Korea
Prior art keywords
via hole
liquid crystal
spacer
subpixels
sub
Prior art date
Application number
KR1020100008019A
Other languages
English (en)
Other versions
KR101108163B1 (ko
Inventor
마한나
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100008019A priority Critical patent/KR101108163B1/ko
Priority to US12/946,783 priority patent/US20110181825A1/en
Publication of KR20110088215A publication Critical patent/KR20110088215A/ko
Application granted granted Critical
Publication of KR101108163B1 publication Critical patent/KR101108163B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G02F1/13415—Drop filling process

Abstract

본 발명에서는 액정표시장치가 개시된다. 상기 액정표시장치는, 복수의 서브 픽셀들을 포함하여 영상표시를 구현하는 액정표시장치로서, 서로 마주하게 배치되는 한 쌍의 기판들과, 한 쌍의 기판들 사이에 개재되어 액정층이 형성되는 간격을 유지하기 위한 스페이서를 포함하며, 스페이서는 적어도 둘 이상의 서브 픽셀들에 걸쳐서 연속적으로 형성된다.
본 발명에 의하면, 기판들 사이의 셀 갭이 안정적으로 유지되며 충분한 액정 마진이 확보될 수 있는 액정표시장치가 제공된다.

Description

액정표시장치{Liquid crystal display}
본 발명은 액정표시장치에 관한 것으로, 기판들 사이의 셀 갭이 안정적으로 유지되며 충분한 액정 마진이 확보될 수 있는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치에서는 박막 트랜지스터와 컬러 필터 간의 일정한 부피 유지를 위하여 셀 갭의 지지 역할을 하는 스페이서가 요구된다. 이러한 스페이서로는 원구 형상의 볼 스페이서(ball spacer)와 기둥 형상의 컬럼 스페이서(column spacer)가 있다. 글래스 기판의 박형화에 수반하여 액정패널의 가압시에 셀 갭이 유지되지 못하여 얼룩 불량이 발생하는 문제가 있으며, 이에 따라 볼 스페이서 보다는 안정성 측면에서 유리한 컬럼 스페이서가 부각되게 되었다.
종래에는 컬럼 스페이서의 적용을 위해 각 서브 픽셀 내에 컬럼 스페이서가 위치할 자리를 마련해야 하며, 이에 따른 개구부 감소문제가 발생하였다. 특히 고 해상도의 디스플레이 구현을 위해 서브 픽셀의 사이즈가 감소하는 추세에 있으므로, 개구부의 감소에 대한 기술적 수단이 강구될 필요가 있다.
또한, 최근에는 액정층의 거동을 향상시키기 위하여 비아 홀과 컬럼 스페이서를 서로 중첩되는 위치에 배치하는 기술이 연구되고 있으나, 컬럼 스페이서가 비아 홀 내로 함몰되어 셀 갭이 유지되지 못하는 문제가 발생되고 있다.
본 발명의 목적은 기판들 사이의 셀 갭이 안정적으로 유지되며 충분한 액정 마진이 확보될 수 있는 액정표시장치를 제공하는 것이다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명의 액정표시장치는,
복수의 서브 픽셀들을 포함하여 영상표시를 구현하는 액정표시장치로서,
서로 마주하게 배치되는 한 쌍의 기판들; 및
상기 한 쌍의 기판들 사이에 개재되어 액정층이 형성되는 간격을 유지하기 위한 스페이서;를 포함하며,
상기 스페이서는 상기 복수의 서브 픽셀 중 적어도 둘 이상의 서브 픽셀들에 걸쳐서 연속적으로 형성된다.
일 실시형태에서, 상기 스페이서는 복수의 서브 픽셀 중 3개의 서브 픽셀들에 걸쳐서 연속적으로 연장 형성된다. 이때, 서브 픽셀들의 배열방향으로 서로 이웃하도록 배치되는 3개의 서브 픽셀들마다 각각의 스페이서가 배치될 수 있다.
일 실시형태에서, 상기 스페이서는 상기 복수의 서브 픽셀 중 서로 이웃한 2개의 서브 픽셀들에 걸쳐서 연속적으로 연장 형성된다. 이때, 상기 복수의 서브 픽셀 중 상기 서브 픽셀의 배열방향을 따라 서로 이웃하도록 배치되는 2개의 서브 픽셀들마다 각각의 스페이서가 배치될 수 있다.
예를 들어, 상기 액정표시장치는,
상기 기판상에 서로 교차하는 방향으로 연장되는 복수의 게이트 라인과 데이터 라인; 및
상기 서브 픽셀의 스위칭 동작을 수행하기 위한 것으로, 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터;를 더 포함할 수 있다.
더욱이, 상기 액정표시장치는,
상기 각 서브 픽셀 각각에 형성된 화소 전극;
상기 박막 트랜지스터를 덮는 유기 절연막; 및
상기 유기 절연막의 일부분이 제거된 것으로, 상기 화소 전극 및 박막 트랜지스터를 전기적으로 접속시키는 비아 홀;을 더 포함할 수 있다.
이때, 상기 스페이서는 상기 비아 홀을 가로질러 연장되며, 상기 비아 홀에 대응되는 위치에는 요입부가 형성될 수 있다. 예를 들어, 상기 스페이서의 연장방향을 따라 상기 비아 홀에 대응되는 위치에는 제1 두께의 요입부가 형성되고, 상기 요입부들 사이에는 상기 제1 두께보다 두꺼운 제2 두께의 요철부가 형성될 수 있다.
예를 들어, 상기 한 쌍의 기판은 상기 요철부에 의해 상호 접합되며, 상기 요철부를 통하여 서로에 대해 지지된다.
예를 들어, 상기 요입부는 상기 비아 홀과 마주하는 위치에 형성된 한 쌍의 경사면에 의해 정의될 수 있다. 이때, 상기 한 쌍의 경사면은 상기 비아 홀과 멀어지면서 수렴하는 방향으로 기울어질 수 있다.
한편, 본 발명의 다른 측면에 따른 액정표시장치는,
복수의 서브 픽셀들을 포함하여 영상표시를 구현하는 액정표시장치로서,
서로 마주하게 배치되는 제1, 제2 기판;
상기 제1 기판상에 서로 교차하는 방향으로 연장되는 복수의 게이트 라인 및 데이터 라인;
상기 서브 픽셀의 스위칭 동작을 수행하기 위한 것으로, 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터;
상기 서브 픽셀에 대응되게 형성된 화소 전극;
상기 박막 트랜지스터와 화소 전극 사이의 층 간에 형성된 유기 절연막; 및
상기 유기 절연막의 일부분이 제거된 것으로, 상기 화소 전극 및 박막 트랜지스터를 전기적으로 접속시키는 비아 홀; 및
상기 제1, 제2 기판들 사이에 개재되어 액정층이 형성되는 간격을 유지하기 위한 스페이서를 포함하며,
상기 스페이서의 상기 비아 홀에 대응되는 위치에는 비아 홀에 대해 오목하게 인입된 요입부가 형성된다.
예를 들어, 상기 스페이서는 상기 비아 홀을 가로질러 연장되며, 상기 스페이서의 연장방향을 따라 상기 비아 홀에 대응되는 위치에는 제1 두께의 요입부가 형성되고, 상기 요입부들 사이에는 상기 제1 두께보다 두꺼운 제2 두께의 요철부가 될 수 있다.
예를 들어, 상기 제1, 제2 기판은 상기 요철부에 의해 상호 접합되며, 상기 요철부를 통하여 서로에 대해 지지될 수 있다.
예를 들어, 상기 요입부는 상기 비아 홀과 마주하는 위치에 형성된 한 쌍의 경사면에 의해 정의될 수 있다. 이때, 상기 한 쌍의 경사면은 상기 비아 홀과 멀어지면서 수렴하는 방향으로 기울어질 수 있다.
예를 들어, 상기 스페이서는 적어도 둘 이상의 서브 픽셀들에 걸쳐서 연속적으로 형성될 수 있다. 보다 구체적으로, 상기 복수의 서브 픽셀 중 상기 서브 픽셀들의 배열방향으로 서로 이웃하도록 배치되는 3개의 서브 픽셀들마다 각각의 스페이서가 배치되거나 또는 상기 복수의 서브 픽셀 중 상기 서브 픽셀들의 배열방향을 따라 서로 이웃하도록 배치되는 2개의 서브 픽셀들마다 각각의 스페이서가 배치될 수 있다.
본 발명에 의하면, 이하와 같은 효과를 달성할 수 있다.
첫째, 이웃한 서브 픽셀들을 따라 연속되는 형태의 스페이서를 적용함으로써 기판들 간의 셀 갭이 안정적으로 유지될 수 있다.
둘째, 스페이서의 비아 홀에 대응되는 부분에 요입부를 형성함으로써 기판들 사이에 개재된 액정층의 자유로운 거동을 허용하며, 비아 홀 내에서 액정층이 자유롭게 유동할 수 있도록 함으로써 충분한 액정 마진을 확보할 수 있다.
셋째, 화소 전극과 박막 트랜지스터 간의 접속을 위한 비아 홀 부분에 스페이서를 배치함으로써 개구율을 극대화할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 액정표시장치에서 스페이서의 배치구조를 보여주는 평면도이다.
도 2는 도 1의 II-II 선을 따라 취한 단면도이다.
도 3은 도 1의 III-III 선을 따라 취한 단면도이다.
도 4는 본 발명과 대비되는 비교예에 따른 액정표시장치에서 스페이서의 배치구조를 보여주는 평면도이다.
도 5는 도 4의 V-V 선을 따라 취한 단면도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 액정표시장치에서 스페이서의 배치구조를 보여주는 평면도이다.
도 7은 도 6의 VII-VII 선을 따라 취한 단면도이다.
이하, 본 발명의 바람직한 실시형태에 관한 액정표시장치에 대해 상세히 설명하기로 한다. 도 1은 액정표시장치의 개략적인 레이-아웃을 보여주는 평면도이다. 도 2는 도 1에 도시된 액정표시장치의 단면도로서, 도면번호 P를 중심으로 절곡된 II-II 선을 따라 취한 단면도이다.
도면들을 참조하면, 제1 기판(180) 및 제2 기판(110)이 서로 마주하게 배치되고, 상기 제1 기판(110)에는 도 1에 도시된 바와 같이, 복수의 데이터 라인(135) 및 복수의 게이트 라인(133)이 교차하는 방향으로 배열된다. 예를 들어, 이웃하는 데이터 라인(135)과 이웃하는 게이트 라인(133)에 의해 둘러싸인 부분이 서브 픽셀(sub pixel, 10R, 10G, 10B)을 형성할 수 있으며, R(적색), G(녹색), B(청색)의 서브 픽셀들(sub pixel, 10R, 10G, 10B)이 조합되어 하나의 픽셀(10)을 구성할 수 있다.
데이터 라인(135)과 게이트 라인(133)의 교차 부분에는 각 서브 픽셀(10R, 10G, 10B)의 on/off 스위칭 동작을 수행하는 TFT(Thin Film Transistor)가 배치되어 있다. TFT의 게이트 전극(133a)은 게이트 라인(133)에 접속되어 있고, 소스 전극(135a)은 데이터 라인(135)에 접속되어 있으며, 드레인 전극(136)은 화소 전극(155)에 접속되어 있다. 게이트 라인(133)에 인가되는 신호에 따라 데이터 라인(135)의 데이터 신호가 화소 전극(155)으로 인가된다. 상기 화소 전극(155)은 각 서브 픽셀(10R, 10G, 10B)에 대응되게 형성될 수 있고, 비아 홀(Via-Hole, VH)을 통하여 드레인 전극(136)과 전기적으로 연결된다. 상기 비아 홀(VH)은 포토 그래피 기술 등을 적용하여 해당 부분의 유기 절연막(145)을 제거함으로써 형성될 수 있다.
액정표시장치에는 R(적색), G(녹색), B(청색)의 서브 픽셀들(10R, 10G, 10B)이 일 열로 배열되어 있으며, 이 서브 픽셀들(10R, 10G, 10B)을 가로지르는 방향을 따라 연속적인 형태의 스페이서(165)가 배치된다. 상기 스페이서(165)는 후술하는 바와 같이, 서로 마주하게 배치된 제1, 제2 기판(110,180) 사이에 일정한 간격을 유지함으로써 액정층(160)이 개재되는 공간을 확보하기 위한 것이다.
도 1에 도시된 바와 같이, 스페이서(165)는 일 픽셀(10)을 구성하는 3개의 서브 픽셀들(10R, 10G, 10B)에 걸쳐서 연장될 수 있고, 픽셀(10) 단위로 분단된 형태를 가질 수 있다. 환언하면, 이웃한 3개의 서브 픽셀들(10R, 10G, 10B) 간에 하나의 스페이서(165)가 공유되고, 이웃한 3개의 서브 픽셀들(10R, 10G, 10B)에 대해 각각의 스페이서(165)들이 배치되는 형태로, 3개의 서브 픽셀(10R, 10G, 10B)들을 단위로 하여 스페이서(165)들이 서로 분리된 상태로 줄지어 배치된다는 것이다.
즉 스페이서(165)는 일 방향으로 액정 표시 장치의 일단에서 타단에 이르도록 연장된 하나의 라인 형태가 아니다. 또한 스페이서(165)는 복수 개 구비되고 서로 이격될 수 있다. 이를 통하여 액정층을 형성하기 위하여 액정을 떨어뜨린 후 제1, 2 기판(110, 180)들을 압착시 스페이서(165)가 액정 분산의 장애물로 작용하지 않는다. 결과적으로 액정 분산 효과를 감소시키지 않는다.
도 2를 참조하여 액정표시장치를 구체적으로 살펴보면, 제1 기판(110)상에는 버퍼층(111)이 형성된다. 상기 버퍼층(111)은 제1 기판(110)의 평활성을 확보하고, 불순 원소의 유출을 막기 위해 형성된다.
상기 버퍼층(111) 상에는 활성층(131)이 소정의 패턴으로 형성된다. 활성층(131) 상에는 게이트 절연막(132)이 형성되며, 게이트 절연막(132) 상에는 게이트 전극(133a)이 소정의 패턴으로 형성된다. 게이트 전극(133a) 상에는 게이트 전극(133a)을 덮도록 층간 절연막(134)이 형성된다. 층간 절연막(134)이 형성된 후에는, 드라이 에칭 등의 공정에 의해 게이트 절연막(132)과 층간 절연막(134)을 식각하여 활성층(131)의 영역이 노출되도록 콘택홀을 형성한다. 콘택홀을 통하여 활성층(131)과 전기적으로 연결되도록 소스 전극(135a)과 드레인 전극(136)이 형성된다.
소스 전극(135a) 및 드레인 전극(136)을 덮도록 패시베이션막(140)이 형성되며, 패시베이션막(140) 상에 평탄화막(150)이 형성된다. 상기 패시베이션막(140) 및 평탄화막(150)은 TFT를 덮어 절연시키는 유기 절연막(145)으로 통칭될 수 있다. 유기 절연막(145)을 식각하여 비아 홀(VH)을 형성하며, 비아 홀(VH)을 통하여 드레인 전극(136)과 연결되도록 소정의 패턴으로 화소 전극(155)을 형성한다.
제1 기판(110)과 마주하도록 제2 기판(180)이 배치된다. 상기 제2 기판(180)은 제1 기판(110)과 마찬가지로 광 투명한 기재로 형성될 수 있다. 제1 기판(110)과 제2 기판(180) 사이에는 액정층(160)이 배치된다. 제2 기판(180)의 하면에는 칼러 필터층(185)이 형성된다. 상기 칼러 필터층(185)은 R(적색), G(녹색), B(청색)의 색상을 표현하기 위한 것으로, 서브 픽셀(10R, 10B, 10G) 영역에 대응되도록 형성될 수 있다. 상기 칼러 필터층(185)의 서브 픽셀(10R, 10G, 10B) 외의 영역에는 블랙 매트릭스층(186)이 형성될 수 있다. 한편, 칼러 필터층(185)의 하면에는 공통 전극(175)이 형성된다.
제1, 제2 기판(110,180) 사이에는 액정층(160)이 형성되는 일정한 간격을 유지하기 위한 스페이서(165)가 배치된다. 예를 들어, 상기 스페이서(165)는 소정의 두께를 갖고 제2 기판(180) 측에 고정되며, 도 1에 도시된 바와 같이, 열을 지어 배열된 서브 픽셀(10R, 10G, 10B)들을 가로질러 연속적으로 연장된다.
액정표시장치의 작동원리에 대해 간단히 설명하면, 게이트 전극(133)에 인가되는 제어신호에 따라 데이터 전극(135)의 신호가 드레인 전극(136)으로 인가되며, 드레인 전극(136)을 통하여 화소 전극(155)으로 전달된다. 그리고, 공통 전극(175)과 화소 전극(155) 간의 전위차에 의해 액정층(160)의 배열이 결정되며, 액정층(160)의 배열에 따라 미도시된 백라이트 유닛에서 공급되는 가시광이 차폐 또는 통과된다. 통과된 광이 칼러 필터층(185)을 통과하면서 색을 띠게 되어 화상을 구현하게 된다.
도 3에는 도 1의 III-III 선을 따라 취한 개략적인 단면구조를 보여주는 도면이 도시되어 있다. 도면을 참조하면, 제1 기판(110)과 제2 기판(180) 사이에는 이들 간격을 일정하게 유지하기 위한 스페이서(165)가 배치된다. 상기 스페이서(165)는 다수의 서브 픽셀(10R, 10G, 10B)들을 가로질러 연장되며, 예를 들어, 1 픽셀(10)을 구성하는 R(적색), G(녹색), B(청색) 3 개의 서브 픽셀(10R, 10G, 10B)들을 가로질러 열 방향으로 연장된다. 예를 들어, 상기 스페이서(165)는 제1 두께(t1)로 형성될 수 있다. 상기 스페이서(165)는 유기계의 재료, 무기계의 재료, 또는 레지스트 등으로 형성될 수 있다.
한편, 서브 픽셀(10R, 10G, 10B)의 비아 홀(VH)에 대응되는 위치에는 스페이서(165)의 일부 두께가 제거된 요입부(165a)가 형성되며, 스페이서(165)의 연장방향을 따라 비아 홀(VH)에 대응되도록 일정 간격을 두고 요입부(165a)들이 형성된다. 예를 들어, 제1 두께(t1)의 스페이서(165) 층을 형성한 다음, 비아 홀(VH)에 대응되는 위치에서 제2 두께(t2)를 남기고 나머지 두께를 부분적으로 식각 제거함으로써 요입부(165a)가 형성된 스페이서(165)를 형성할 수 있다. 또는 요입부(165a)를 정의할 수 있는 하프 톤 마스크를 이용하여, 교번하여 제1, 제2 두께(t1, t2)를 갖는 스페이서(165)를 함께 형성할 수도 있다.
상기 스페이서(165)는 두께 방향에 대해 테이퍼진 경사면(165c)을 갖고, 번갈아 요입부(165a)와 요철부(165b)를 정의한다. 즉, 상기 요입부(165a)의 개구 폭(w1)은 요입부(165a)의 최상부 폭(w2) 보다 넓게 형성될 수 있다(w1 > w2).
상기 스페이서(165)는 요입부(165a)들 사이의 요철부(165b)를 통하여 제1, 제2 기판(110,180) 사이의 간격을 유지하며, 상기 제1, 제2 기판(110,180)은 요철부(165b)를 통하여 상호 접합된다.
상기 스페이서(165)는 제1 두께(t1)의 요철부(165b)와 제2 두께(t2)의 요입부(165a)가 반복되는 패턴을 갖는다. 상기 스페이서(165)는 요입부(165a)를 통하여 비아 홀(VH)과의 사이에 일정한 셀 갭을 확보함으로써 제1, 제2 기판(110,180) 사이에 개재된 액정층(160)의 자유로운 거동을 허용하며, 비아 홀(VH) 내에서 액정층(160)이 자유롭게 유동할 수 있도록 한다. 서로 다른 서브 픽셀(10R, 10G, 10B)들을 가로질러 연속적으로 형성되는 스페이서(165)에 의해 제1, 제2 기판(110,180) 사이의 간격을 안정적으로 유지하면서도 스페이서(165)에 요입부(165a)를 형성함으로써 액정층(160)의 퍼짐성에 악영향을 주지 않도록 한다. 예를 들어, 상기 요입부(165a)의 개구 폭(w1)은 비아 홀(VH)의 개구 폭(w3)과 같거나 이보다 넓게 형성될 수 있다(w1 ≥ w3).
도 4는 본 발명과 대비되는 비교예에 따른 액정표시장치에서 스페이서의 배치구조를 보여주는 평면도이며, 도 5는 도 4의 V-V 선을 따라 취한 단면도이다.
도면들을 참조하면, 액정표시장치에는 R(적색), G(녹색), B(청색)의 서브 픽셀(10R, 10G, 10B)들이 일 열로 배열되어 있으며, 복수의 서브 픽셀(10R, 10G, 10B)들에 의해 영상표시를 구현하게 된다. 각 서브 픽셀(10R, 10G, 10B) 내에는 서로 마주하게 배치된 제1, 제2 기판(110,180) 사이에 일정한 간격을 유지함으로써 액정층(160)이 개재되는 공간을 확보하기 위한 스페이서(265)가 배치된다. 상기 스페이서(265)는 인접한 서브 픽셀(10R, 10G, 10B)로 연속적으로 연장되는 형태를 갖지 않고, 각 서브 픽셀(10R, 10G, 10B) 내에서 고립된 형태로 형성된다. 예를 들어, 도 4에서, 서브 픽셀(10R, 10G, 10B)의 단변 방향으로 스페이서(265)는 서브 픽셀(10R, 10G, 10B)보다 짧게 형성된다.
도 5를 참조하면, 액정층(160)을 개재하고 마주하게 배치된 제1, 제2 기판(110,180)은 스페이서(265)를 통하여 상호 접합되며, 스페이서(265)에 의해 제1, 제2 기판(110,180) 사이의 간격이 일정하게 유지된다. 각 서브 픽셀(10R, 10G, 10B)에는 해당 서브 픽셀(10R, 10G, 10B)의 on/off 스위칭 동작을 수행하는 TFT가 형성되며, TFT의 드레인 전극(136)은 비아 홀(VH)을 통하여 화소 전극(155)과 연결된다.
비아 홀(VH)에 대응되는 위치에는 스페이서(265)가 형성되며, 비아 홀(VH)과 중첩되게 배치된 스페이서(265)가 비아 홀(VH) 내부로 함몰되면 제1, 제2 기판(110,180) 사이의 간격이 일정하게 유지되지 않고 셀 갭을 지지할 수 없다는 문제가 발생된다. 대게 비아 홀(VH)의 깊이는 3μm 이상이므로, 스페이서(265)가 비아 홀(VH) 내로 함몰될 경우에도 소정의 셀 갭을 유지하기 위해서는 스페이서(265)의 두께가 6.5μm 이상을 유지해야 한다. 그러나, 5μm 이상의 스페이서(265)를 형성하는 것은 현실적으로 불가능하다는 문제가 있다.
이와 달리, 도 3에 도시된 액정표시장치에서는 제1, 제2 기판(110,180) 간의 간격을 유지하기 위한 스페이서(165)가 R(적색), G(녹색), B(청색)의 3 서브 픽셀(10R, 10G, 10B)들을 가로질러 연속적으로 연장 형성되므로, 스페이서(165)가 각 서브 픽셀(10R, 10G, 10B)에 형성된 비아 홀(VH) 내부로 함몰될 가능성이 원천적으로 차단되며, 제1, 제2 기판(110,180) 사이에 일정한 간격이 유지될 수 있고 적정한 액정층(160)의 두께를 유지할 수 있다.
또한 스페이서(165)가 일체로 연장된 라인 형태가 아니고 소정의 간격마다 분리된 형태의 라인 형태를 가질 수 있다. 즉 전술한대로 스페이서(165)는 복수 개로 구비되고 서로 이격될 수 있다. 이를 통하여 액정층을 형성하기 위하여 액정을 떨어뜨린 후 제1, 2 기판(110, 180)들을 압착시 스페이서(165)가 액정 분산의 장애물로 작용하지 않는다. 결과적으로 액정 분산 효과를 감소시키지 않는다.
도 6은 본 발명의 다른 실시형태에 따른 액정표시장치에서 스페이서(365)의 배치구조를 보여주는 평면도이다. 도 7은 도 6의 VII-VII 선을 따라 취한 단면도이다.
도면들을 참조하면, 액정표시장치는 매트릭스 패턴으로 배열된 R(적색), G(녹색), B(청색)의 서브 픽셀(10R, 10G, 10B)들을 포함하여 소정의 영상표시를 구현할 수 있다. 서브 픽셀(10R, 10G, 10B)들이 배열된 일 방향을 따라 스페이서(365)가 배치된다. 예를 들어, 상기 스페이서(365)는 이웃한 2개의 서브 픽셀(10R, 10G)들을 가로질러 연장될 수 있다. 즉, 이웃한 2개의 서브 픽셀(10R, 10G)들에 대해 각각의 스페이서(365)가 배치되고, 2개의 서브 픽셀(10R, 10G)들을 단위로 하여 스페이서(365)들이 서로 분리된 상태로 줄지어 배치된다는 것이다.
한편, 각 서브 픽셀(10R, 10G, 10B)에는 on/off 스위칭 동작을 수행하는 TFT가 배치되며, TFT의 드레인 전극(136)과 화소 전극(155)을 전기적으로 연결시키기 위한 비아 홀(Via Hole, VH)이 형성된다. 예를 들어, 상기 비아 홀(VH)은 대략 정방형 형태로 형성될 수 있다. 도 7을 참조하면, 상기 비아 홀(VH)에 대응되는 부분에는 스페이서(365)의 일부 두께가 제거된 요입부(365a)가 형성된다. 즉, 상기 스페이서(365)는 제1 두께(t1)의 요철부(365b)와 제2 두께(t2)의 요입부(365a)가 번갈아 반복되는 패턴을 갖는다. 상기 스페이서(365)는 요철부(365b)를 통하여 제1, 제2 기판(110,180) 사이의 간격을 유지하며, 상기 제1, 제2 기판(110,180)은 요철부(365b)를 통하여 상호 접합된다.
또한, 상기 스페이서(365)는 요입부(365a)를 통하여 비아 홀(VH)과의 사이에 일정한 셀 갭을 확보함으로써 제1, 제2 기판(110, 180) 사이에 개재된 액정층(160)의 자유로운 거동을 허용하며, 비아 홀(VH) 내에서 액정층(160)이 자유롭게 유동할 수 있도록 한다. 서로 다른 서브 픽셀(10R, 10G)들을 가로질러 연속적으로 형성되는 스페이서(365)에 의해 제1, 제2 기판(110, 180) 사이의 간격을 안정적으로 유지하면서도 스페이서(365)에 요입부(365a)를 형성함으로써 액정층(160)의 퍼짐성에 악영향을 주지 않도록 한다.
본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
10,10R, 10G, 10B : 서브 픽셀 110 : 제1 기판
111 : 버퍼층 131 : 활성층
132 : 게이트 절연막 133 : 게이트 라인
133a : 게이트 전극 134 : 층간 절연막
135 : 데이터 라인 135a : 소스 전극
136 : 드레인 전극 140 : 패시베이션막
145 : 유기 절연막 150 : 평탄화막
155 : 화소 전극 160 : 액정층
165,265,365 : 스페이서 165a, 365a : 스페이서의 요입부
165b,365b : 스페이서의 요철부 175 : 공통 전극
180 : 제2 기판 185,185R,185G,185B : 컬러 필터층
186 : 블랙 매트릭스층 VH: 비아 홀
TFT : 박막 트랜지스터

Claims (20)

  1. 복수의 서브 픽셀들을 포함하여 영상표시를 구현하는 액정표시장치로서,
    서로 마주하게 배치되는 한 쌍의 기판들; 및
    상기 한 쌍의 기판들 사이에 개재되어 액정층이 형성되는 간격을 유지하기 위한 스페이서;를 포함하며,
    상기 스페이서는 상기 복수의 서브 픽셀 중 적어도 둘 이상의 서브 픽셀들에 걸쳐서 연속적으로 형성되는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서,
    상기 스페이서는 상기 복수의 서브 픽셀 중 3개의 서브 픽셀들에 걸쳐서 연속적으로 연장 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제2항에 있어서,
    상기 스페이서는 상기 복수의 서브 픽셀 중 상기 서브 픽셀들의 배열방향으로 서로 이웃하도록 배치되는 3개의 서브 픽셀들마다 각각 배치되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서,
    상기 스페이서는 상기 복수의 서브 픽셀 중 서로 이웃한 2개의 서브 픽셀들에 걸쳐서 연속적으로 연장 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제4항에 있어서,
    상기 스페이서는 상기 복수의 서브 픽셀 중 상기 서브 픽셀들의 배열방향을 따라 서로 이웃하도록 배치되는 2개의 서브 픽셀들마다 각각 배치되는 것을 특징으로 하는 액정표시장치.
  6. 제1항에 있어서,
    상기 액정표시장치는,
    상기 기판상에 서로 교차하는 방향으로 연장되는 복수의 게이트 라인과 데이터 라인; 및
    상기 서브 픽셀의 스위칭 동작을 수행하기 위한 것으로, 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터;를 더 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제6항에 있어서,
    상기 액정표시장치는,
    상기 서브 픽셀 각각에 형성된 화소 전극;
    상기 박막 트랜지스터를 덮는 유기 절연막; 및
    상기 유기 절연막의 일부분이 제거된 것으로, 상기 화소 전극 및 박막 트랜지스터를 전기적으로 접속시키는 비아 홀;을 더 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서,
    상기 스페이서는 상기 비아 홀을 가로질러 연장되며,
    상기 비아 홀에 대응되는 위치에는 요입부가 형성된 것을 특징으로 하는 액정표시장치.
  9. 제8항에 있어서,
    상기 스페이서의 연장방향을 따라 상기 비아 홀에 대응되는 위치에는 제1 두께의 요입부가 형성되고, 상기 요입부들 사이에는 상기 제1 두께보다 두꺼운 제2 두께의 요철부가 형성되는 것을 특징으로 하는 액정표시장치.
  10. 제9항에 있어서,
    상기 한 쌍의 기판은 상기 요철부에 의해 상호 접합되며, 상기 요철부를 통하여 서로에 대해 지지되는 것을 특징으로 하는 액정표시장치.
  11. 제8항에 있어서,
    상기 요입부는 상기 비아 홀과 마주하는 위치에 형성된 한 쌍의 경사면에 의해 정의되는 것을 특징으로 하는 액정표시장치.
  12. 제11항에 있어서,
    상기 한 쌍의 경사면은 상기 비아 홀과 멀어지면서 수렴하는 방향으로 기울어진 것을 특징으로 하는 액정표시장치.
  13. 복수의 서브 픽셀들을 포함하여 영상표시를 구현하는 액정표시장치로서,
    서로 마주하게 배치되는 제1, 제2 기판;
    상기 제1 기판상에 서로 교차하는 방향으로 연장되는 복수의 게이트 라인 및 데이터 라인;
    상기 서브 픽셀의 스위칭 동작을 수행하기 위한 것으로, 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 박막 트랜지스터;
    상기 서브 픽셀에 대응되게 형성된 화소 전극;
    상기 박막 트랜지스터와 화소 전극 사이의 층 간에 형성된 유기 절연막; 및
    상기 유기 절연막의 일부분이 제거된 것으로, 상기 화소 전극 및 박막 트랜지스터를 전기적으로 접속시키는 비아 홀; 및
    상기 제1, 제2 기판들 사이에 개재되어 액정층이 형성되는 간격을 유지하기 위한 스페이서를 포함하며,
    상기 스페이서의 상기 비아 홀에 대응되는 위치에는 비아 홀에 대해 오목하게 인입된 요입부가 형성된 것을 특징으로 하는 액정표시장치.
  14. 제13항에 있어서,
    상기 스페이서는 상기 비아 홀을 가로질러 연장되며, 상기 스페이서의 연장방향을 따라 상기 비아 홀에 대응되는 위치에는 제1 두께의 요입부가 형성되고, 상기 요입부들 사이에는 상기 제1 두께보다 두꺼운 제2 두께의 요철부가 형성되는 것을 특징으로 하는 액정표시장치.
  15. 제14항에 있어서,
    상기 제1, 제2 기판은 상기 요철부에 의해 상호 접합되며, 상기 요철부를 통하여 서로에 대해 지지되는 것을 특징으로 하는 액정표시장치.
  16. 제14항에 있어서,
    상기 요입부는 상기 비아 홀과 마주하는 위치에 형성된 한 쌍의 경사면에 의해 정의되는 것을 특징으로 하는 액정표시장치.
  17. 제16항에 있어서,
    상기 한 쌍의 경사면은 상기 비아 홀과 멀어지면서 수렴하는 방향으로 기울어진 것을 특징으로 하는 액정표시장치.
  18. 제13항에 있어서,
    상기 스페이서는 적어도 둘 이상의 서브 픽셀들에 걸쳐서 연속적으로 형성되는 것을 특징으로 하는 액정표시장치.
  19. 제18항에 있어서,
    상기 스페이서는 상기 복수의 서브 픽셀 중 상기 서브 픽셀들의 배열방향으로 서로 이웃하도록 배치되는 3개의 서브 픽셀들마다 각각 배치되는 것을 특징으로 하는 액정표시장치.
  20. 제18항에 있어서,
    상기 스페이서는 상기 서브 픽셀 중 상기 서브 픽셀들의 배열방향을 따라 서로 이웃하도록 배치되는 2개의 서브 픽셀들마다 각각 배치되는 것을 특징으로 하는 액정표시장치.
KR1020100008019A 2010-01-28 2010-01-28 액정표시장치 KR101108163B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100008019A KR101108163B1 (ko) 2010-01-28 2010-01-28 액정표시장치
US12/946,783 US20110181825A1 (en) 2010-01-28 2010-11-15 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008019A KR101108163B1 (ko) 2010-01-28 2010-01-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110088215A true KR20110088215A (ko) 2011-08-03
KR101108163B1 KR101108163B1 (ko) 2012-02-06

Family

ID=44308721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008019A KR101108163B1 (ko) 2010-01-28 2010-01-28 액정표시장치

Country Status (2)

Country Link
US (1) US20110181825A1 (ko)
KR (1) KR101108163B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520416B2 (en) 2014-11-17 2016-12-13 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US11143919B2 (en) 2018-11-20 2021-10-12 Samsung Display Co., Ltd. Liquid crystal display including spacers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6014324B2 (ja) * 2011-12-22 2016-10-25 株式会社ジャパンディスプレイ 液晶表示装置
JP6050728B2 (ja) * 2012-07-24 2016-12-21 株式会社ジャパンディスプレイ タッチセンサ付き液晶表示装置、及び電子機器
US10571756B2 (en) * 2018-02-05 2020-02-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. LCD panel, LCD panel manufacturing method and display device
CN110504293B (zh) * 2019-08-28 2023-04-11 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
JP2022153051A (ja) * 2021-03-29 2022-10-12 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050061859A (ko) * 2003-12-18 2005-06-23 엘지.필립스 엘시디 주식회사 액정표시소자
KR101085148B1 (ko) * 2004-12-15 2011-11-21 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101224582B1 (ko) * 2006-01-16 2013-01-22 삼성디스플레이 주식회사 액정 표시 패널 및 그 제조 방법
US7626675B2 (en) * 2006-04-20 2009-12-01 Chungwa Picture Tubes, Ltd. Color filter substrate and liquid crystal display panel with spacer having a recess or clipping opening in which an active device is wedged therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9520416B2 (en) 2014-11-17 2016-12-13 Samsung Display Co., Ltd. Thin film transistor array substrate and manufacturing method thereof
US11143919B2 (en) 2018-11-20 2021-10-12 Samsung Display Co., Ltd. Liquid crystal display including spacers

Also Published As

Publication number Publication date
US20110181825A1 (en) 2011-07-28
KR101108163B1 (ko) 2012-02-06

Similar Documents

Publication Publication Date Title
KR101108163B1 (ko) 액정표시장치
KR101352113B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조방법
JP5458307B2 (ja) 電気光学表示装置
KR102007905B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치
US20120147314A1 (en) Display device and color filter substrate
US9766506B2 (en) Array substrate and liquid crystal display device including the same
US9235074B2 (en) Display device and manufacturing method thereof
KR20110124915A (ko) 표시 장치
KR102043578B1 (ko) 어레이 기판, 액정 디스플레이 패널 및 액정 디스플레이 장치
JP2010243875A (ja) 液晶表示装置
US10197868B2 (en) Display device and method of manufacturing the same
JP2005345819A (ja) 液晶表示装置
JP2016128906A (ja) 液晶表示装置及びその製造方法
US9568779B2 (en) Display device with microcavities
US9494838B2 (en) Liquid crystal display device
US20160161794A1 (en) Display device and manufacturing method thereof
JP2014098909A (ja) 電気光学表示装置
KR101494205B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR20160053056A (ko) 액정 표시 장치 및 그 제조 방법
US20160202576A1 (en) Liquid crystal display having improved aperture ratio
KR20130056748A (ko) 액정 표시 장치
KR102650552B1 (ko) 표시 장치 및 그 제조 방법
KR20170085622A (ko) 표시 장치 및 그 제조 방법
KR20070035145A (ko) 액정 표시 장치용 컬러필터 기판 및 그 제조방법
US10078248B2 (en) Liquid crystal display and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee