KR20110082372A - 태양 전지 모듈 및 이의 제조 방법 - Google Patents

태양 전지 모듈 및 이의 제조 방법 Download PDF

Info

Publication number
KR20110082372A
KR20110082372A KR1020100002328A KR20100002328A KR20110082372A KR 20110082372 A KR20110082372 A KR 20110082372A KR 1020100002328 A KR1020100002328 A KR 1020100002328A KR 20100002328 A KR20100002328 A KR 20100002328A KR 20110082372 A KR20110082372 A KR 20110082372A
Authority
KR
South Korea
Prior art keywords
groove
region
semiconductor substrate
solar cell
electrode
Prior art date
Application number
KR1020100002328A
Other languages
English (en)
Inventor
김윤기
고화영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100002328A priority Critical patent/KR20110082372A/ko
Priority to US12/820,524 priority patent/US20110168226A1/en
Publication of KR20110082372A publication Critical patent/KR20110082372A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0475—PV cell arrays made by cells in a planar, e.g. repetitive, configuration on a single semiconductor substrate; PV cell microarrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

서로 연결되어 있는 복수 개의 태양 전지; 및 상기 태양 전지들 사이에 형성되어 있는 제1 홈 및 제2 홈을 포함하는 태양 전지 모듈 및 이의 제조 방법을 제공한다.

Description

태양 전지 모듈 및 이의 제조 방법{SOLAR CELL MODULE AND METHOD OF MANUFACTURING THE SAME}
본 기재는 태양 전지 모듈 및 이의 제조 방법에 관한 것이다.
태양 전지는 태양 에너지를 전기 에너지로 변환하는 광전 변환 소자로서, 무한정 무공해의 차세대 에너지 자원으로 각광받고 있다.
태양 전지는 p형 반도체 및 n형 반도체를 포함하며, 광활성층에서 태양 광 에너지를 흡수하면 반도체 내부에서 전자-정공 쌍(electron-hole pair, EHP)이 생성되고, 여기서 생성된 전자 및 정공이 n형 반도체 및 p형 반도체로 각각 이동하고 이들이 전극에 수집됨으로써 외부에서 전기 에너지로 이용할 수 있다.
한편, 최근 태양 전지를 고전압의 출력이 필요한 다양한 분야에 사용하기 위해, 상기 태양 전지들을 직렬로 상호 연결하여 태양 전지 모듈을 제조하고 있다. 그러나 현재는 제조한 태양 전지 각각을 분리한 후, 다시 배열하고 각각의 태양 전지 간에 배선을 연결함으로써 태양 전지 모듈을 제조하고 있다. 이로써 이들 태양 전지들을 연결하는데, 공정마진이 필요하고, 또한 간격을 맞추거나 정렬하기 위한 추가적이고 복잡한 공정이 필요하다.
제조한 태양 전지 각각을 분리하지 않고 형성한 태양 전지 모듈 및 이의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 태양 전지 모듈은 서로 연결되어 있는 복수 개의 태양 전지; 및 상기 태양 전지들 사이에 형성되어 있는 제1 홈 및 제2 홈을 포함한다. 상기 태양 전지는 각각 독립적으로 반도체 기판, 상기 반도체 기판의 일면 쪽에 형성되어 있으며 서로 구분되어 있는 적어도 하나의 n+ 영역과 적어도 하나의 p+ 영역, 그리고 적어도 하나의 제1 전극과 적어도 하나의 제2 전극을 포함하고, 상기 제1 전극은 상기 n+ 영역과 전기적으로 연결되어 있고, 상기 제2 전극은 상기 p+ 영역과 전기적으로 연결되어 있다. 상기 제1 홈은 상기 반도체 기판의 일면 쪽에 형성되어 있고, 상기 제2 홈은 상기 반도체 기판의 다른 일면 쪽에 형성되어 있으며, 상기 제1 홈과 상기 제2 홈은 서로 분리되어 있고, 상기 제1 홈의 일 측면의 적어도 일부와 상기 제2 홈의 일 측면의 적어도 일부가 서로 마주한다.
상기 태양 전지는 각각 하나의 n+ 영역과 상기 n+ 영역에 전기적으로 연결된 적어도 하나의 제1 전극, 그리고 하나의 p+ 영역과 상기 p+ 영역에 전기적으로 연결된 적어도 하나의 제2 전극을 포함할 수 있다.
상기 태양 전지에 포함되는 상기 n+ 영역과 상기 p+ 영역은 교호로 형성될 수 있고, 상기 n+ 영역과 연결된 상기 제1 전극과 상기 p+ 영역과 연결된 상기 제2 전극도 교호로 형성될 수 있다.
상기 반도체 기판의 두께는 약 50 ㎛ 내지 약 300 ㎛일 수 있다.
상기 태양 전지 모듈에서, 상기 제1 홈의 깊이와 상기 제2 홈의 깊이의 합은 상기 반도체 기판의 두께보다 클 수 있다.
또한 상기 태양 전지 모듈에서, 상기 제1 홈의 깊이와 상기 제2 홈의 깊이의 합에서 상기 반도체 기판의 두께를 뺀 길이가 상기 반도체 기판에서 생성된 전자 및 정공의 평균 자유 행정(mean free path) 보다 길 수 있다.
상기 제1 홈의 폭은 약 20 ㎛ 내지 약 50 ㎛일 수 있고, 상기 제2 홈의 폭은 약 20 ㎛ 내지 약 50 ㎛일 수 있다.
상기 태양 전지 모듈에서, 상기 태양 전지는 상기 반도체 기판의 일면에 반사방지막을 더 포함할 수 있다. 또한 상기 태양 전지 모듈에서, 상기 태양 전지는 상기 반도체 기판의 다른 일면에 유전막을 더 포함할 수 있다.
상기 태양 전지 모듈은 상기 제1 홈의 표면에 형성되어 있는 제1 패시베이션 막을 더 포함할 수 있고, 또한 상기 제2 홈의 표면에 형성되어 있는 제2 패시베이션 막을 더 포함할 수 있다.
본 발명의 다른 일 측면에 따른 태양 전지 모듈의 제조 방법은 서로 연결되어 있는 복수 개의 태양 전지를 형성하는 단계; 및 상기 태양 전지들 사이에 제1 홈 및 제2 홈을 형성하는 단계를 포함한다. 상기 방법에 의해 형성되는 태양 전지는 각각 독립적으로 반도체 기판, 상기 반도체 기판의 일면 쪽에 형성되어 있으며 서로 구분되어 있는 적어도 하나의 n+ 영역과 적어도 하나의 p+ 영역, 그리고 적어도 하나의 제1 전극과 적어도 하나의 제2 전극을 포함하고, 상기 제1 전극은 상기 n+ 영역과 전기적으로 연결되어 있고, 상기 제2 전극은 상기 p+ 영역과 전기적으로 연결되어 있다. 또한 상기 방법에 의해 형성되는 제1 홈은 상기 반도체 기판의 일면 쪽에 형성되고, 상기 방법에 의해 형성되는 제2 홈은 상기 반도체 기판의 다른 일면 쪽에 형성되며, 상기 제1 홈과 상기 제2 홈은 서로 분리되어 있고, 상기 제1 홈의 일 측면의 적어도 일부와 상기 제2 홈의 일 측면의 적어도 일부가 서로 마주한다.
상기 태양 전지를 형성하는 단계는 상기 태양 전지가 각각 하나의 n+ 영역과 상기 n+ 영역에 전기적으로 연결된 적어도 하나의 제1 전극, 그리고 하나의 p+ 영역과 상기 p+ 영역에 전기적으로 연결된 적어도 하나의 제2 전극을 포함하도록 형성하는 단계를 포함할 수 있다.
상기 태양 전지를 형성하는 단계는 상기 n+ 영역과 상기 p+ 영역이 교호로 배치되고, 상기 n+ 영역과 연결된 상기 제1 전극과 상기 p+ 영역과 연결된 상기 제2 전극도 교호로 배치되도록 형성하는 단계를 포함할 수 있다.
또한 상기 태양 전지를 형성하는 단계는 상기 반도체 기판의 일면에 반사방지막을 형성하는 단계를 더 포함할 수 있고, 상기 반도체 기판의 다른 일면에 유전막을 형성하는 단계를 더 포함할 수도 있다.
상기 태양 전지 모듈의 제조 방법에서, 상기 제1 홈 및 상기 제2 홈을 형성하는 단계는 레이저 에칭 공정(laser etching process), 소잉 공정(sawing process), 트랜치 에칭 공정(trench etching process) 또는 이들의 조합으로 수행할 수 있다.
상기 제1 홈 및 상기 제2 홈을 형성하는 단계는 레이저 에칭 공정, 소잉 공정, 트랜치 에칭 공정 또는 이들의 조합에 의한 손상 부위를 제거하는 단계를 더 포함할 수 있다.
또한 상기 제1 홈 및 상기 제2 홈을 형성하는 단계 이후에 상기 제1 홈의 표면에 제1 패시베이션 막을 형성하는 단계, 상기 제2 홈의 표면에 제2 패시베이션 막을 형성하는 단계 또는 이들의 조합을 더 포함할 수 있다.
기타 본 발명의 측면들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명의 일 구현예에 따른 태양 전지 모듈은 각각의 태양 전지를 분리하지 않고 형성한 것이므로, 별도의 공정 마진이 필요 없어, 면적 대비 효율이 우수하고 용이하게 고전압을 달성할 수 있다. 또한 본 발명의 일 구현예에 따른 태양 전지 모듈의 제조 방법에 따르면, 각각의 태양 전지를 분리하지 않고 태양 전지 모듈을 형성하므로 별도의 공정 마진이 필요 없으며, 또한 간격을 맞추거나 정렬을 위한 추가적이고 복잡한 공정을 생략할 수 있다. 이로 인해 태양 전지 모듈 제조 공정의 공정성 및 경제성을 개선할 수 있다.
도 1은 본 발명의 일 구현예에 따른 태양 전지 모듈을 도시한 단면도이다.
도 2a 내지 도 2o는 본 발명의 일 구현예에 따른 태양 전지 모듈을 제조하는 방법을 차례로 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 또는 "하부에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 일 구현예에 따른 태양 전지 모듈은 서로 연결되어 있는 복수 개의 태양 전지; 및 상기 태양 전지들 사이에 형성되어 있는 제1 홈(first trench) 및 제2 홈(second trench)을 포함한다. 상기 태양 전지는 각각 독립적으로 반도체 기판, 상기 반도체 기판의 일면 쪽에 형성되어 있으며 서로 구분되어 있는 적어도 하나의 n+ 영역과 적어도 하나의 p+ 영역, 그리고 적어도 하나의 제1 전극과 적어도 하나의 제2 전극을 포함하고, 상기 제1 전극은 상기 n+ 영역과 전기적으로 연결되어 있고, 상기 제2 전극은 상기 p+ 영역과 전기적으로 연결되어 있다. 상기 제1 홈은 상기 반도체 기판의 일면 쪽에 형성되어 있고, 상기 제2 홈은 상기 반도체 기판의 다른 일면 쪽에 형성되어 있으며, 상기 제1 홈과 상기 제2 홈은 서로 분리되어 있고, 상기 제1 홈의 일 측면의 적어도 일부와 상기 제2 홈의 일 측면의 적어도 일부가 서로 마주한다.
상기 태양 전지 모듈은 제1 전극 및 제2 전극이 모두 반도체 기판의 일면에 형성되어 있는 태양 전지들과, 상기 태양 전지들 사이에 형성된 상기 제1 홈 및 상기 제2 홈을 포함함으로써, 상기 각각의 태양 전지들을 분리하지 않고도, 상기 태양 전지 간에 발생할 수 있는 전자 및 정공의 이동을 차단할 수 있다. 이와 같이 상기 제1 홈 및 상기 제2 홈은 PN 접합부를 차단하기 위한 것이 아니고, 반도체 기판에서 생성된 전자 및 정공이 각각의 태양 전지 간에 이동하는 것을 차단하기 위한 것이다. 이로써 상기 태양 전지 모듈은 각각의 태양 전지를 분리하지 않고도 마치 각각의 태양 전지를 분리한 것과 같은 효과를 얻을 수 있다. 또한 별도의 공정 마진이 필요 없어 좁은 면적에도 많은 태양 전지를 배치시킬 수 있고, 각각의 태양 전지를 직렬로 연결하기 위한 배선을 용이하게 할 수 있어, 면적 대비 고전압을 달성할 수 있다.
구체적으로는 상기 태양 전지는 각각 하나의 n+ 영역과 상기 n+ 영역에 전기적으로 연결된 적어도 하나의 제1 전극, 그리고 하나의 p+ 영역과 상기 p+ 영역에 전기적으로 연결된 적어도 하나의 제2 전극을 포함할 수 있다.
또한 상기 태양 전지에 포함되는 상기 n+ 영역과 상기 p+ 영역은 교호로 형성될 수 있고, 상기 n+ 영역과 연결된 상기 제1 전극과 상기 p+ 영역과 연결된 상기 제2 전극도 교호로 형성될 수 있다.
그러면 도 1을 참고하여 본 발명의 일 구현예에 따른 태양 전지 모듈을 설명한다.
도 1은 본 발명의 일 구현예에 따른 태양 전지 모듈(100)를 도시한 단면도이다. 상기 태양 전지 모듈(100)은 복수 개의 태양 전지(100a, 100b 등)를 포함하며, 상기 각각의 태양 전지(100a, 100b 등)는 하나의 n+ 영역(140), 하나의 p+ 영역(150), 하나의 제1 전극(160) 및 하나의 제2 전극(170)을 포함한다. 또한 상기 태양 전지 모듈(100)은 태양 전지들(100a, 100b 등) 사이에 제1 홈(180a) 및 제2 홈(180b)을 포함한다.
이하에서는 반도체 기판(110) 중 태양 에너지를 받는 측을 전면(front side)이라 하고, 반도체 기판(110)의 전면의 반대 측을 후면(rear side)이라고 한다. 또한 이하에서는 설명의 편의상 반도체 기판(110)을 중심으로 상하의 위치 관계를 설명하지만, 이에 한정되는 것은 아니다.
도 1을 참고하면, 본 발명의 일 구현예에 따른 태양 전지 모듈(100)에 포함되는 태양 전지(100a, 100b)는 반도체 기판(110); 상기 반도체 기판(100)의 전면 쪽에 형성되어 있으며 서로 구분되어 있는 n+ 영역(140)과 p+ 영역(150); 상기 n+ 영역(140)과 전기적으로 연결되어 있는 제1 전극(160); 상기 p+ 영역(150)과 전기적으로 연결되어 있는 제2 전극(170)을 포함한다.
반도체 기판(110)은 결정질 규소 또는 화합물 반도체로 만들어질 수 있으며, 결정질 실리콘인 경우 예컨대 실리콘 웨이퍼가 사용될 수 있다. 상기 반도체 기판(110)으로는 p형 불순물로 도핑된 반도체 기판을 사용할 수 있으나, 이에 한정되지 않고, n형 불순물로 도핑된 반도체 기판을 사용할 수도 있다. 이 때 p형 불순물은 붕소(B), 알루미늄(Al)과 같은 Ⅲ족 화합물일 수 있고, n형 불순물은 인(P)과 같은 V족 화합물일 수 있다.
반도체 기판(110)의 전면은 표면 조직화(surface texturing)되어 있을 수 있다. 표면 조직화된 반도체 기판(110)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체 기판(110)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지(100a, 100b) 및 태양 전지 모듈(100)의 효율을 개선할 수 있다.
상기 반도체 기판(110)은 약 50 ㎛ 내지 약 300 ㎛의 두께를 가질 수 있다. 반도체 기판(110)의 두께가 상기 범위 내인 경우, 이후 태양 전지 모듈의 제조 공정을 용이하게 진행할 수 있으며, 이로 인해 공정 시간을 단축할 수 있고, 공정 비용을 절감할 수 있다. 구체적으로는 상기 반도체 기판(110)은 약 50 ㎛ 내지 약 200 ㎛의 두께를 가질 수 있다.
상기 반도체 기판(110) 중 전면 쪽에는 서로 구분되어 있는 n+ 영역(140)과 p+ 영역(150)이 형성되어 있다.
n+ 영역(140)은 n형 불순물로 도핑되어 있어, 생성된 전자를 전극 측으로 용이하게 수집할 수 있다. 또한 p+ 영역(150)은 p형 불순물로 도핑되어 있어, 생성된 정공을 전극 측으로 용이하게 수집할 수 있다.
n+ 영역(140) 위에는 제1 전극(160)이 형성되어 있다.
제1 전극(160)은 반도체 기판(110)에서 생성된 전자를 수집하여 외부로 전달하는 역할을 수행하며, 은(Ag), 알루미늄(Al), 구리(Cu), 텅스텐(W), Ti/TiW/Co 등의 배리어 금속(barrier metal) 등의 금속으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
p+ 영역(150) 위에는 제2 전극(170)이 형성되어 있다. 제2 전극(170)은 정공을 수집하는 역할을 수행하며, 은(Ag), 알루미늄(Al), 구리(Cu), 텅스텐(W), Ti/TiW/Co 등의 배리어 금속(barrier metal) 등의 금속으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
도 1을 참고하면, 반도체 기판(110)의 전면 중 제1 전극(160), 제2 전극(170) 및 제1 홈(180a)이 형성된 부분 이외의 부분에 반사방지막(120)이 형성되어 있는 것으로 도시하고 있으나, 이에 한정되지 않으며 상기 반지방지막(120)은 생략할 수도 있다. 반사방지막(120)은 빛을 적게 반사하고 절연성이 있는 물질을 포함할 수 있으며, 예컨대 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4), 산화마그네슘(MgO), 산화세륨(CeO2) 또는 이들의 조합을 포함하는 산화물, 질화알루미늄(AlN), 질화규소(SiNx), 질화티타늄(TiN) 또는 이들의 조합을 포함하는 질화물, 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함하는 산질화물을 포함할 수 있으며, 단일 층 또는 복수 층으로 형성될 수 있다.
반사방지막(120)은 예컨대 약 5 nm 내지 약 300 nm의 두께를 가질 수 있고, 구체적으로는 약 50 nm 내지 약 80 nm의 두께를 가질 수 있다.
반사방지막(120)은 태양 에너지를 받는 반도체 기판(110)의 전면에 형성되어 빛의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시킬 수 있다. 또한 반도체 기판(110)의 전면에 존재하는 실리콘과의 접촉 특성을 개선하여 태양 전지의 효율을 높일 수 있다.
상기 반도체 기판(110) 후면에는 유전막(130)이 더 형성되어 있을 수 있다. 도 1에는 상기 유전막(130)이 형성되어 있는 것으로 도시하고 있으나, 이에 한정되지 않으며 상기 유전막(130)은 생략할 수도 있다. 유전막(130)은 전하의 재결합을 방지하는 동시에 전류가 새는 것을 방지하여 태양 전지의 효율을 높일 수 있다. 또한 유전막(130)은 반도체 기판(110)의 후면을 패시베이션하는 역할도 수행할 수 있다.
유전막(130)은 산화물, 질화물, 산질화물 및 이들의 조합으로 이루어진 군에서 선택되는 물질을 포함할 수 있으며, 상기 산화물은 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4) 또는 이들의 조합을 포함할 수 있고, 상기 질화물은 질화알루미늄(AlN), 질화규소(SiNx), 질화티타늄(TiN) 또는 이들의 조합을 포함할 수 있고, 상기 산질화물은 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함할 수 있다.
유전막(130)은 단일층 또는 복수층으로 형성될 수 있고, 약 10 nm 내지 약 500 nm의 두께를 가질 수 있다. 유전막(130)의 두께가 상기 범위 내인 경우 반도체 기판(110)의 후면을 효과적으로 패시베이션할 수 있고, 장파장의 빛을 반도체 기판(110)으로 재반사하여 광전류(photoelectric current)의 상승을 유도할 수 있으며, 우수한 내화학성을 달성할 수 있다. 구체적으로는 유전막(130)은 약 100 nm 내지 약 200 nm의 두께를 가질 수 있다.
또한 도 1을 참고하면, 본 발명의 일 구현예에 따른 태양 전지 모듈(100)은 태양 전지들(100a, 100b) 사이에 위치하고 반도체 기판(110)의 전면 쪽에 형성된 제1 홈(180a), 그리고 태양 전지들(100a, 100b) 사이에 위치하며 반도체 기판(110)의 후면 쪽에 형성된 제2 홈(180b)을 포함한다. 상기 제1 홈(180a)과 상기 제2 홈은(180b)은 서로 연결되지 않고 분리되어 형성되어 있으나, 상기 제1 홈(180a)의 일 측면의 적어도 일부와 상기 제2 홈(180b)의 일 측면의 적어도 일부는 서로 마주한다.
상기 태양 전지 모듈(100)에 포함되는 태양전지(100a, 100b)가 반사방지막(120) 및 유전막(130)을 포함하지 않는 경우, 상기 제1 홈(180a)의 깊이는 반도체 기판(110)의 전면측 표면으로부터 상기 제1 홈(180a)의 끝단까지의 길이를 의미하고, 상기 제2 홈(180b)의 깊이는 반도체 기판(110)의 후면측 표면으로부터 상기 제2 홈(180b)의 끝단까지의 길이를 의미한다.
이때, 상기 제1 홈(180a)의 깊이와 상기 제2 홈(180b)의 깊이의 합은 상기 반도체 기판(110)의 두께보다 클 수 있다. 또한 상기 제1 홈(180a)의 깊이와 상기 제2 홈(180b)의 깊이의 합에서 상기 반도체 기판(110)의 두께를 뺀 길이가 상기 반도체 기판에서 생성된 전자 및 정공의 평균 자유 행정(mean free path) 보다 길 수 있다. 제1 홈(180a)의 깊이와 제2 홈(180b)의 깊이가 상기 범위 내인 경우, 반도체 기판(110)에서 생성된 전자 및 정공이 각각의 태양 전지들(100a, 100b) 간에 이동하는 것을 효과적으로 차단할 수 있다. 이로써 상기 태양 전지 모듈(100)은 각각의 태양 전지(100a, 100b)를 분리하지 않고도 마치 각각의 태양 전지를 분리한 것과 같은 효과를 얻을 수 있다.
또한 태양 전지 모듈(100)에 포함되는 태양전지(100a, 100b)가 반사방지막(120), 유전막(130), 또는 반사방지막(120) 및 유전막(130)을 포함하는 경우에는, 상기 제1 홈(180a)의 깊이는 반도체 기판(110)의 전면측 표면으로부터 상기 제1 홈(180a)의 끝단까지의 길이에 각각 상기 반사방지막(120)의 두께, 유전막(130)의 두께, 또는 반사방지막(120) 및 유전막(130)의 두께를 합한 길이를 의미하고, 상기 제2 홈(180b)의 깊이는 반도체 기판(110)의 후면측 표면으로부터 상기 제2 홈(180b)의 끝단까지의 길이에 각각 상기 반사방지막(120)의 두께, 유전막(130)의 두께, 또는 반사방지막(120) 및 유전막(130)의 두께를 합한 길이를 의미한다.
이때, 상기 제1 홈(180a)의 깊이와 상기 제2 홈(180b)의 깊이의 합은 상기 반도체 기판(110)의 두께에 각각 상기 반사방지막(120)의 두께, 상기 유전막(130)의 두께, 또는 상기 반사방지막(120) 및 유전막(130)의 두께를 합한 길이보다 클 수 있다. 또한 상기 제1 홈(180a)의 깊이와 상기 제2 홈(180b)의 깊이의 합에서, 상기 반도체 기판(110)의 두께에 각각 상기 반사방지막(120)의 두께, 상기 유전막(130)의 두께, 또는 상기 반사방지막(120) 및 유전막(130)의 두께를 합한 길이를 뺀 길이가 상기 반도체 기판에서 생성된 전자 및 정공의 평균 자유 행정(mean free path) 보다 길 수 있다. 제1 홈(180a)의 깊이와 제2 홈(180b)의 깊이가 상기 범위 내인 경우, 반도체 기판(110)에서 생성된 전자 및 정공이 각각의 태양 전지들(100a, 100b) 간에 이동하는 것을 효과적으로 차단할 수 있다. 이로써 상기 태양 전지 모듈(100)은 각각의 태양 전지(100a, 100b)를 분리하지 않고도 마치 각각의 태양 전지를 분리한 것과 같은 효과를 얻을 수 있다.
상기 태양 전지 모듈(100)에서, 상기 제1 홈(180a)의 폭은 약 20 ㎛ 내지 약 50 ㎛일 수 있고, 상기 제2 홈(180b)의 폭은 약 20 ㎛ 내지 약 50 ㎛일 수 있다. 제1 홈(180a)의 폭 및 제2 홈(180b)의 폭이 상기 범위 내인 경우, 제1 홈(180a) 및 제2 홈(180b)을 단순한 공정에 의해 용이하게 형성할 수 있으며, 이로 인해 공정 시간을 단축할 수 있으며, 공정 비용을 절감할 수 있다.
도 1에는 도시하지 않았지만, 상기 태양 전지 모듈(100)은 상기 제1 홈(180a)의 표면에 제1 패시베이션 막을 더 포함할 수 있고, 또한 상기 제2 홈(180b)의 표면에 제2 패시베이션 막을 더 포함할 수 있다.
상기 제1 패시베이션 막 및 상기 제2 패시베이션 막은 각각 반도체 기판(110) 중 상기 제1 홈(180a) 및 상기 제2 홈(180b)에 의해 노출된 부분을 보호하는 역할을 수행한다.
상기 제1 패시베이션 막 및 상기 제2 패시베이션 막을 형성하기 위해 사용할 수 있는 재료로는 상술한 반사막지막(120) 또는 유전막(130)을 형성하기 위해 사용할 수 있는 재료를 사용할 수 있다.
상기 제1 패시베이션 막 및 상기 제2 패시베이션 막은 단일층 또는 복수층으로 형성될 수 있고, 약 10 nm 내지 약 500 nm의 두께를 가질 수 있다. 제1 패시베이션 막 및 제2 패시베이션 막의 두께가 상기 범위 내인 경우 반도체 기판(110)을 효과적으로 패시베이션할 수 있다.
그러면 본 발명의 일 구현예에 따른 태양 전지 모듈의 제조 방법에 대하여 도 2a 내지 도 2o를 도 1과 함께 참고하여 설명한다.
도 2a 내지 도 2o는 본 발명의 일 구현예에 따른 태양 전지 모듈을 제조하는 방법을 차례로 보여주는 단면도이다.
먼저 도 2a를 참고하면, 반도체 기판(110)을 준비한다. 예컨대 실리콘 웨이퍼와 같은 반도체 기판(110)을 준비한다. 이 때 반도체 기판(110)은 예컨대 p형 불순물이 도핑되어 있거나, 또는 n형 불순물이 도핑되어 있을 수 있다.
이어서, 반도체 기판(110)을 표면 조직화한다. 표면 조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화칼륨 및 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라스마를 사용한 건식 방법으로 수행할 수 있다.
다음 도 2b를 참고하면, 반도체 기판(110)의 전면에 반사방지막(120)을 형성한다. 도 2b에서 반사방지막(120)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 반사방지막(120)을 형성하는 공정은 생략할 수도 있다. 반사방지막(120)은 예컨대 질화규소 따위를 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고 반사방지막(120)은 다른 재료 및 방법으로 형성할 수도 있다.
다음 도 2c를 참고하면, 반도체 기판(110)의 후면에 유전막(130)을 형성한다. 도 2c에서 유전막(130)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 유전막(130)을 형성하는 공정을 생략할 수도 있다. 유전막(130)은 예컨대 질화규소 따위를 플라스마 화학 기상 증착(PECVD) 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고, 유전막(130)은 다른 재료 및 방법으로 형성할 수도 있다.
다음 도 2d 내지 도 2h를 참고하면, 반도체 기판(110)의 전면 쪽 일부분에 복수 개의 n+ 영역(140)을 형성한다.
구체적으로는 반사방지막(120) 위에 제1 포토레지스트(photoresist, 121a)를 도포하고, 패턴화된 마스크(도시하지 않음)를 사용하여 광조사하고, 현상액으로 현상함으로써 n+ 영역을 형성하고자 하는 부위와 중첩되는 부분의 포토레지스트(121a)를 제거하여 패터닝한다. 이어서, Cl2 기체, 또는 SF6, CF4, C2F6, C3F6, C4F8, NF3 등과 같은 플루오르계 기체를 이용한 건식 식각 공정 등을 통해 n+ 영역을 형성하고자 하는 부위와 중첩되는 부분의 반사방지막(120)을 식각한다. 반도체 기판(110) 중 상기 식각에 의해 노출된 부분에 인(P)과 같은 V족 원소를 도핑하여 n+ 영역(140)을 형성한다. 상기 도핑 방법으로는 기상 확산법, 고상 확산법, 이온 주입법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 이어서, 상기 포토레지스트(121a)를 제거한다.
다음 도 2i 내지 도 2m을 참고하면, n+ 영역(140)과 별도로 반도체 기판(110)의 전면 쪽 일부분에 복수 개의 p+ 영역(150)을 형성한다.
구체적으로는 반사방지막(120) 위에 제2 포토레지스트(photoresist, 121b)를 도포하고, 패턴화된 마스크(도시하지 않음)를 사용하여 광조사하고, 현상액으로 현상함으로써 p+ 영역을 형성하고자 하는 부위와 중첩되는 부분의 포토레지스트(121b)를 제거하여 패터닝한다. 이어서, Cl2 기체, 또는 SF6, CF4, C2F6, C3F6, C4F8, NF3 등과 같은 플루오르계 기체를 이용한 건식 식각 공정 등을 통해 p+ 영역을 형성하고자 하는 부위와 중첩되는 부분의 반사방지막(120)을 식각한다. 반도체 기판(110) 중 상기 식각에 의해 노출된 부분에 붕소(B)와 같은 Ⅲ족 원소를 도핑하여 p+ 영역(150)을 형성한다. 상기 도핑 방법으로는 기상 확산법, 고상 확산법, 이온 주입법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 이어서, 상기 포토레지스트(121b)를 제거한다.
상기 n+ 영역(140)과 상기 p+ 영역(150)은 교호로 배치되도록 형성할 수 있다.
다음 도 2n을 참고하면, 반도체 기판의 n+ 영역(140)과 전기적으로 연결되는 제1 전극(160)을 형성하고, 반도체 기판의 p+ 영역(150)과 전기적으로 연결되는 제2 전극(170)을 형성한다.
상기 제1 전극(160) 및 상기 제2 전극(170)은 화학기상증착법(chemical vapor deposition, CVD)으로 전극 형성 물질, 예컨대 금속을 도포한 후에, 포토레지스트를 이용한 식각 공정을 거쳐 형성할 수 있다.
도 2n에서는 화학기상증착법 및 포토레지스트를 이용한 식각 공정에 의한 전극의 형성에 관하여 도시하였지만, 이에 한정되지 않고 원하는 위치에 전극을 형성할 수 있는 다양한 방법이 이용될 수 있다.
이로써 복수 개의 태양 전지(100a, 100b)를 포함하는 태양 전지 모듈을 형성할 수 있다.
다음 도 2o을 참고하면, 태양 전지들(100a, 100b) 사이에 반도체 기판(110)의 전면 쪽에 형성된 제1 홈(180a), 그리고 반도체 기판(110)의 후면 쪽에 형성된 제2 홈(180b)을 형성한다.
상기 제1 홈(180a) 및 상기 제2 홈(180b)은 각각 상기 태양 전지들(100a, 100b) 사이에서 상기 반도체 기판(110)의 전면 일부 및 상기 반도체 기판(110)의 후면 일부를 예컨대, 레이저로 에칭하는 방법으로 형성할 수 있다. 상기 레이저로는 야그 레이저(YAG laser), 이산화탄소 레이저(CO2 laser) 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 또한 상기 레이저의 세기, 레이저 조사 시간 등의 공정 조건을 조절함으로써, 형성되는 제1 홈(180a) 및 제2 홈(180b)의 깊이 및 폭을 제어할 수 있다.
상기 레이저로 상기 반도체 기판(110)의 전면 일부 및 상기 반도체 기판(110)의 후면 일부를 에칭한 이후에 레이저로 인한 손상 부위를 제거하는 공정을 더 실시할 수 있다. 레이저로 인한 손상 부위의 제거는 KOH를 이용하는 공정, NaOH를 이용하는 공정, RCA 클리닝(RCA cleaning) 등과 같은 습식 식각 공정; Cl2 기체, 또는 SF6, CF4, C2F6, C3F6, C4F8, NF3 등과 같은 플루오르계 기체를 이용한 건식 에칭 공정 등을 통해 수행될 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 홈(180a) 및 상기 제2 홈(180b)의 형성방법으로 레이저 에칭 공정(laser etching process)에 대하여 설명하였으나, 이에 한정되지 않고, 소잉 공정(sawing process), 트랜치 에칭 공정(trench etching process) 등을 사용할 수도 있고, 이들 공정들을 조합하여 사용할 수도 있다.
도 2o에 도시하지는 않았지만, 상기와 같이 제1 홈(180a) 및 제2 홈(180b)을 형성한 이후에, 상기 제1 홈(180a)의 표면에 제1 패시베이션 막을 더 형성할 수 있고, 또한 상기 제2 홈(180b)의 표면에 제2 패시베이션 막을 더 형성할 수도 있다. 상기 제1 패시베이션 막 및 상기 제2 패시베이션 막은 예컨대 질화규소 따위를 플라즈마 화학 기상 증착(PECVD) 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고, 패시베이션 막은 다른 재료 및 방법으로 형성할 수도 있다.
이와 같이 본 발명의 일 구현예에 따른 태양 전지 모듈은 제1 전극과 제2 전극을 모두 반도체 기판의 전면에 포함하는 복수 개의 태양 전지를 포함하고, 상기 태양 전지들 사이에서 상기 반도체 기판의 전면 쪽에 형성된 제1 홈 및 상기 반도체 기판의 후면 쪽에 형성된 제2 홈을 포함함으로써, 반도체 기판에서 생성된 전자 및 정공이 각각의 태양 전지 간에 이동하는 것을 효과적으로 차단할 수 있고, 별도의 공정 마진이 필요 없어 좁은 면적에도 많은 수의 태양 전지를 포함할 수 있고, 태양 전지 간의 배선을 용이하게 할 수 있으며, 고전압의 출력을 효과적으로 달성할 수 있다. 이로 인해 본 발명의 일 구현예에 따른 태양 전지 모듈은 핸드폰, 카메라, 캠코더, 시계, 자동차, 발전소 등 다양한 분야에 사용될 수 있다.
또한 본 발명의 다른 일 구현예에 따른 태양 전지 모듈의 제조 방법에 따르면, 각각의 태양 전지를 분리하지 않고, 태양 전지들 사이에 제1 홈 및 제2 홈을 형성하여 복수 개의 태양 전지를 포함하는 태양 전지 모듈을 형성할 수 있다. 이로써, 별도의 공정 마진이 필요 없으며, 또한 간격을 맞추거나 정렬을 위한 추가적이고 복잡한 공정을 생략할 수 있어, 태양 전지 모듈의 제조 공정을 단순화할 수 있고, 태양 전지 모듈의 제조 공정 시간을 단축할 수 있고, 태양 전지 모듈의 제조 비용을 절감할 수 있다.
본 발명의 단순한 변형 또는 변경은 모두 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
100: 태양 전지 모듈, 100a, 100b: 태양 전지,
110: 반도체 기판, 120: 반사방지막,
130: 유전막, 140: n+ 영역,
150: p+ 영역, 160: 제1 전극,
170: 제2 전극, 180a: 제1 홈,
180b: 제2 홈

Claims (20)

  1. 서로 연결되어 있는 복수 개의 태양 전지; 및
    상기 태양 전지들 사이에 형성되어 있는 제1 홈(first trench) 및 제2 홈(second trench)을 포함하는 태양 전지 모듈로서,
    상기 태양 전지는 각각 독립적으로 반도체 기판, 상기 반도체 기판의 일면 쪽에 형성되어 있으며 서로 구분되어 있는 적어도 하나의 n+ 영역과 적어도 하나의 p+ 영역, 그리고 적어도 하나의 제1 전극과 적어도 하나의 제2 전극을 포함하는 것이고, 상기 제1 전극은 상기 n+ 영역과 전기적으로 연결되어 있고, 상기 제2 전극은 상기 p+ 영역과 전기적으로 연결되어 있으며,
    상기 제1 홈은 상기 반도체 기판의 일면 쪽에 형성되어 있고, 상기 제2 홈은 상기 반도체 기판의 다른 일면 쪽에 형성되어 있으며, 상기 제1 홈과 상기 제2 홈은 서로 분리되어 있고, 상기 제1 홈의 일 측면의 적어도 일부와 상기 제2 홈의 일 측면의 적어도 일부가 서로 마주하는 것인 태양 전지 모듈.
  2. 제1항에 있어서,
    상기 태양 전지는 각각 하나의 n+ 영역과 상기 n+ 영역에 전기적으로 연결된 적어도 하나의 제1 전극, 그리고 하나의 p+ 영역과 상기 p+ 영역에 전기적으로 연결된 적어도 하나의 제2 전극을 포함하는 것인 태양 전지 모듈.
  3. 제1항에 있어서,
    상기 n+ 영역과 상기 p+ 영역은 교호로 형성되고, 상기 n+ 영역과 연결된 상기 제1 전극과 상기 p+ 영역과 연결된 상기 제2 전극도 교호로 형성된 것인 태양 전지 모듈.
  4. 제1항에 있어서,
    상기 반도체 기판의 두께는 50 ㎛ 내지 300 ㎛인 것인 태양 전지 모듈.
  5. 제1항에 있어서,
    상기 제1 홈의 깊이와 상기 제2 홈의 깊이의 합은 상기 반도체 기판의 두께보다 큰 것인 태양 전지 모듈.
  6. 제1항에 있어서,
    상기 제1 홈의 깊이와 상기 제2 홈의 깊이의 합에서 상기 반도체 기판의 두께를 뺀 길이가 상기 반도체 기판에서 생성된 전자 및 정공의 평균 자유 행정(mean free path) 보다 긴 것인 태양 전지 모듈.
  7. 제1항에 있어서,
    상기 제1 홈의 폭은 20 ㎛ 내지 50 ㎛인 것인 태양 전지 모듈.
  8. 제1항에 있어서,
    상기 제2 홈의 폭은 20 ㎛ 내지 50 ㎛인 것인 태양 전지 모듈.
  9. 제1항에 있어서,
    상기 반도체 기판의 일면에 반사방지막을 더 포함하는 것인 태양 전지 모듈.
  10. 제1항에 있어서,
    상기 반도체 기판의 다른 일면에 유전막을 더 포함하는 것인 태양 전지 모듈.
  11. 제1항에 있어서,
    상기 제1 홈의 표면에 형성되어 있는 제1 패시베이션 막을 더 포함하는 것인 태양 전지.
  12. 제1항에 있어서,
    상기 제2 홈의 표면에 형성되어 있는 제2 패시베이션 막을 더 포함하는 것인 태양 전지.
  13. 서로 연결되어 있는 복수 개의 태양 전지를 형성하는 단계; 및
    상기 태양 전지들 사이에 제1 홈 및 제2 홈을 형성하는 단계를 포함하고,
    상기 형성되는 태양 전지는 각각 독립적으로 반도체 기판, 상기 반도체 기판의 일면 쪽에 형성되어 있으며 서로 구분되어 있는 적어도 하나의 n+ 영역과 적어도 하나의 p+ 영역, 그리고 적어도 하나의 제1 전극과 적어도 하나의 제2 전극을 포함하고, 상기 제1 전극은 상기 n+ 영역과 전기적으로 연결되어 있고, 상기 제2 전극은 상기 p+ 영역과 전기적으로 연결되어 있으며,
    상기 형성되는 제1 홈은 상기 반도체 기판의 일면 쪽에 형성되고, 상기 형성되는 제2 홈은 상기 반도체 기판의 다른 일면 쪽에 형성되며, 상기 제1 홈과 상기 제2 홈은 서로 분리되어 있고, 상기 제1 홈의 일 측면의 적어도 일부와 상기 제2 홈의 일 측면의 적어도 일부가 서로 마주하는 것인 태양 전지 모듈의 제조 방법.
  14. 제13항에 있어서,
    상기 태양 전지를 형성하는 단계는 상기 태양 전지가 각각 하나의 n+ 영역과 상기 n+ 영역에 전기적으로 연결된 적어도 하나의 제1 전극, 그리고 하나의 p+ 영역과 상기 p+ 영역에 전기적으로 연결된 적어도 하나의 제2 전극을 포함하도록 형성하는 단계를 포함하는 것인 태양 전지 모듈의 제조 방법.
  15. 제13항에 있어서,
    상기 태양 전지를 형성하는 단계는 상기 n+ 영역과 상기 p+ 영역이 교호로 배치되고, 상기 n+ 영역과 연결된 상기 제1 전극과 상기 p+ 영역과 연결된 상기 제2 전극도 교호로 배치되도록 형성하는 단계를 포함하는 것인 태양 전지 모듈의 제조 방법.
  16. 제13항에 있어서,
    상기 태양 전지를 형성하는 단계는 상기 반도체 기판의 일면에 반사방지막을 형성하는 단계를 더 포함하는 것인 태양 전지 모듈의 제조 방법.
  17. 제13항에 있어서,
    상기 태양 전지를 형성하는 단계는 상기 반도체 기판의 다른 일면에 유전막을 형성하는 단계를 더 포함하는 것인 태양 전지 모듈의 제조 방법.
  18. 제13항에 있어서,
    상기 제1 홈 및 상기 제2 홈을 형성하는 단계는 레이저 에칭 공정(laser etching process), 소잉 공정(sawing process), 트랜치 에칭 공정(trench etching process) 또는 이들의 조합으로 수행하는 것인 태양 전지 모듈의 제조 방법.
  19. 제18항에 있어서,
    상기 제1 홈 및 상기 제2 홈을 형성하는 단계는 레이저 에칭 공정, 소잉 공정, 트랜치 에칭 공정 또는 이들의 조합에 의한 손상 부위를 제거하는 단계를 더 포함하는 것인 태양 전지 모듈의 제조 방법.
  20. 제13항에 있어서,
    상기 제1 홈 및 상기 제2 홈을 형성하는 단계 이후에 상기 제1 홈의 표면에 제1 패시베이션 막을 형성하는 단계, 상기 제2 홈의 표면에 제2 패시베이션 막을 형성하는 단계 또는 이들의 조합을 더 포함하는 것인 태양 전지의 제조 방법.
KR1020100002328A 2010-01-11 2010-01-11 태양 전지 모듈 및 이의 제조 방법 KR20110082372A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100002328A KR20110082372A (ko) 2010-01-11 2010-01-11 태양 전지 모듈 및 이의 제조 방법
US12/820,524 US20110168226A1 (en) 2010-01-11 2010-06-22 Solar cell module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002328A KR20110082372A (ko) 2010-01-11 2010-01-11 태양 전지 모듈 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110082372A true KR20110082372A (ko) 2011-07-19

Family

ID=44257566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002328A KR20110082372A (ko) 2010-01-11 2010-01-11 태양 전지 모듈 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20110168226A1 (ko)
KR (1) KR20110082372A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5508533B2 (ja) * 2010-07-26 2014-06-04 浜松ホトニクス株式会社 光吸収基板の製造方法、及びそれを製造するための成形型の製造方法
KR101224282B1 (ko) * 2011-03-04 2013-01-21 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
KR101894585B1 (ko) 2012-02-13 2018-09-04 엘지전자 주식회사 태양전지
US9590083B2 (en) * 2012-12-06 2017-03-07 Institute of Microelectronics, Chinese Academy of Sciences ITC-IGBT and manufacturing method therefor
WO2014179368A1 (en) * 2013-04-29 2014-11-06 Solexel, Inc. Damage free laser patterning of transparent layers for forming doped regions on a solar cell substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330680A (en) * 1980-10-28 1982-05-18 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integrated series-connected solar cell
TW452879B (en) * 2000-07-27 2001-09-01 Promos Technologies Inc Method for removing polishing stop layer
US7498508B2 (en) * 2006-02-24 2009-03-03 Day4 Energy, Inc. High voltage solar cell and solar cell module
US20120090672A1 (en) * 2009-03-20 2012-04-19 Translucent, Inc. REO-Ge Multi-Junction Solar Cell
US20110192461A1 (en) * 2010-01-20 2011-08-11 Integrated Photovoltaic, Inc. Zone Melt Recrystallization of layers of polycrystalline silicon
US20120247543A1 (en) * 2011-03-31 2012-10-04 Integrated Photovoltaic, Inc. Photovoltaic Structure
US20130133732A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming interconnect in solar cell

Also Published As

Publication number Publication date
US20110168226A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
EP2371010B1 (en) Solar cell and method of manufacturing the same
JP5844797B2 (ja) 太陽電池の製造方法
KR20100135618A (ko) 태양 전지 및 그 제조 방법
KR101729745B1 (ko) 태양전지 및 이의 제조 방법
KR20110082372A (ko) 태양 전지 모듈 및 이의 제조 방법
KR20110061397A (ko) 태양 전지 및 이의 제조 방법
US10665731B2 (en) Photoelectric conversion element
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20110138649A (ko) 태양 전지 및 그 제조 방법
US20130125971A1 (en) Photovoltaic device and method of manufacturing the same
US8440489B2 (en) Method of manufacturing solar cell
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20110061997A (ko) 태양 전지 및 이의 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101114198B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20120095683A (ko) 태양 전지 및 이의 제조 방법
KR20110136178A (ko) 태양 전지 및 이의 제조방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20110123859A (ko) 태양 전지 및 그 제조 방법
KR20120020824A (ko) 태양 전지용 기판의 텍스처링 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid