KR20120095683A - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120095683A
KR20120095683A KR1020110015152A KR20110015152A KR20120095683A KR 20120095683 A KR20120095683 A KR 20120095683A KR 1020110015152 A KR1020110015152 A KR 1020110015152A KR 20110015152 A KR20110015152 A KR 20110015152A KR 20120095683 A KR20120095683 A KR 20120095683A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
electrode
region
solar cell
Prior art date
Application number
KR1020110015152A
Other languages
English (en)
Inventor
김덕기
김윤기
김동균
최영문
도은철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110015152A priority Critical patent/KR20120095683A/ko
Priority to US13/236,030 priority patent/US20120211072A1/en
Publication of KR20120095683A publication Critical patent/KR20120095683A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

반도체 기판; 상기 반도체 기판의 수광면 측에 형성되어 있는 N 에미터층; 상기 반도체 기판의 수광면 측에 형성되어 있는 p+ 영역; 상기 p+ 영역과 전기적으로 연결되어 있는 제1 전극; 상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되어 있으며, 상기 N 에미터층과 전기적으로 연결되어 있는 제2 전극; 그리고 상기 반도체 기판의 수광면의 반대 측에 형성되어 있는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층을 포함하는 태양 전지 및 이의 제조 방법을 제공한다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD OF MANUFACTURING SAME}
본 기재는 태양 전지 및 이의 제조 방법에 관한 것이다.
태양 전지는 태양 에너지를 전기 에너지로 변환하는 광전 변환 소자로서, 무한정 무공해의 차세대 에너지 자원으로 각광받고 있다.
태양 전지는 p형 반도체 및 n형 반도체를 포함하며, 광활성층에서 태양 광 에너지를 흡수하면 반도체 내부에서 전자-정공 쌍(electron-hole pair, EHP)이 생성되고, 생성된 전자가 전극에 수집됨으로써 외부에서 전기 에너지로 이용할 수 있다.
한편, 태양 전지는 태양 에너지로부터 가능한 많은 전기 에너지를 출력할 수 있도록 효율을 높이는 것이 중요하다. 이러한 태양 전지의 효율을 높이기 위해서는 반도체 내부에서 가능한 많은 전자-정공 쌍을 생성하는 것도 중요하지만 생성된 전하를 손실됨 없이 외부로 끌어내는 것 또한 중요하다.
이에 따라 전자-정공 쌍의 생성 효율을 개선하고, 생성된 전자 및 정공의 재결합을 감소시켜 태양 전지의 효율을 개선하기 위한 연구가 활발히 진행되고 있다.
본 발명의 일 측면은 반도체 기판의 후면에서 전자 및 정공의 재결합을 감소시켜 효율을 개선한 태양 전지를 제공한다.
본 발명의 다른 일 측면은 상기 태양 전지의 제조 방법을 제공한다.
본 발명의 일 측면에 따른 태양 전지는 반도체 기판; 상기 반도체 기판의 수광면 측에 형성되어 있는 N 에미터층; 상기 반도체 기판의 수광면 측에 형성되어 있는 p+ 영역; 상기 p+ 영역과 전기적으로 연결되어 있는 제1 전극; 상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되어 있으며, 상기 N 에미터층과 전기적으로 연결되어 있는 제2 전극; 그리고 상기 반도체 기판의 수광면의 반대 측에 형성되어 있는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층을 포함한다.
상기 태양 전지는 상기 N 에미터층과 상기 제1 전극 사이에 스페이서를 더 포함할 수 있으며, 상기 스페이서는 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4), 산화마그네슘(MgO), 산화세륨(CeO2) 또는 이들의 조합을 포함하는 산화물; 질화알루미늄(AlN), 질화규소(SiNx) 또는 이들의 조합을 포함하는 질화물; 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함하는 산질화물; 또는 이들의 조합을 포함할 수 있다.
한편, 상기 태양 전지는 상기 N 에미터층과 상기 p+ 영역 및 상기 제1 전극이 서로 구별되도록 형성되어 있을 수 있다.
상기 보조층은 n+ 층, 양성 고정 전하를 띠는 유전층, + 전압이 가해진 반사층 또는 이들의 조합을 포함할 수 있다.
상기 n+ 층은 PH3, AsH3, SbCl3, POCl3 또는 이들의 조합을 이용한 기상 확산법; 포스포실리케이트 유리(phosphosilicate glass, PSG), 비소 실리콘 유리(arsenic silicon glass, ASG) 또는 이들의 조합을 이용한 고상 확산법; 또는 비소(As), 인(P) 또는 이들의 조합을 이용한 이온 주입법(ion implantation); 또는 이들의 조합에 의해 형성될 수 있다.
상기 n+ 층은 약 1ⅹ1016 cm-3 내지 약 1ⅹ1021 cm-3의 도핑농도를 가질 수 있으며, 약 1000 Ω 내지 약 90000 Ω의 면저항을 가질 수 있다.
상기 유전층은 산화물, 질화물, 산질화물 또는 이들의 조합을 포함할 수 있으며, 약 1ⅹ1010 cm-2 내지 약 1ⅹ1015 cm-2의 양성 고정 전하 밀도를 가질 수 있다.
상기 유전층은 약 1 nm 내지 약 10000 nm의 두께를 가질 수 있다.
상기 반사층 Al, Au, Pt, Ag, Cu 또는 이들의 조합을 포함할 수 있으며, 상기 반사층은 약 + 0.1V 내지 약 + 50V의 전압이 가해진 것일 수 있다.
상기 반사층은 약 1 nm 내지 약 10000 nm의 두께를 가질 수 있다.
본 발명의 다른 일 측면에 따른 태양 전지의 제조 방법은 반도체 기판을 준비하는 단계; 상기 반도체 기판의 수광면 측에 N 에미터층을 형성하는 단계; 상기 반도체 기판의 수광면의 반대 측에 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층을 형성하는 단계; 상기 반도체 기판의 수광면 측에 p+ 영역을 형성하는 단계; 상기 p+ 영역과 전기적으로 연결되는 제1 전극을 형성하는 단계; 그리고 상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되며 상기 N 에미터층과 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
상기 보조층은 n+ 층, 양성 고정 전하를 띠는 유전층, + 전압이 가해진 반사층, 또는 이들의 조합을 포함할 수 있다. 상기 n+ 층, 상기 유전층, 상기 반사층에 대한 설명은 상술한 바와 같다.
기타 본 발명의 측면들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
전면 전극 태양 전지의 수광면의 반대 측에 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층을 형성함으로써, 태양 전지의 효율을 개선할 수 있다.
도 1은 본 발명의 일 구현예에 따른 태양 전지를 도시한 단면도이다.
도 2a 내지 도 2g는 본 발명의 일 구현예에 따른 태양 전지의 제조 방법을 차례로 보여주는 단면도이다.
도 3은 본 발명의 다른 일 구현예에 따른 태양 전지를 도시한 단면도이다.
도 4a 내지 도 4f는 본 발명의 다른 일 구현예에 따른 태양 전지의 제조 방법을 차례로 보여주는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 또는 "하부에" 있다고 할 때, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
본 발명의 일 구현예에 따른 태양 전지는 반도체 기판; 상기 반도체 기판의 수광면 측에 형성되어 있는 N 에미터층; 상기 반도체 기판의 수광면 측에 형성되어 있는 p+ 영역; 상기 p+ 영역과 전기적으로 연결되어 있는 제1 전극; 상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되어 있으며, 상기 N 에미터층과 전기적으로 연결되어 있는 제2 전극; 그리고 상기 반도체 기판의 수광면의 반대 측에 형성되어 있는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층을 포함한다. 상기 보조층은 n+ 층, 양성 고정 전하를 띠는 유전층, + 전압이 가해진 반사층, 또는 이들의 조합을 포함할 수 있다.
반도체 기판의 후면에서 정공의 표면 재결합 속도(surface recombination velocity, Srv)는 전자의 표면 재결합 속도(Srv)의 약 1/100이다. 또한, 상기 반도체 기판의 후면에서 전자와 정공의 표면 재결합(surface recombination)은 소수 캐리어의 농도에 의해 제한된다.
태양 전지가 상기와 같이 반도체 기판의 후면에 형성되어 있는 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층을 포함하는 경우, 상기 N+ 후면 전계 효과(BSF)에 의해 상기 반도체 기판의 후면에 전자를 유도함으로써, 상기 반도체 기판의 후면에서 전자가 다수 캐리어가 되고 정공이 소수 캐리어가 된다. 또한 N+ 후면 전계 효과(BSF)에 의해 상기 반도체 기판의 후면에 포함되는 정공의 농도는 더욱 감소될 수 있다. 이에 따라, 상기 반도체 기판의 후면에서 전자와 정공의 재결합을 감소시킬 수 있고, 개방전압(open circuit voltage, Voc)을 증가시켜 태양 전지의 효율을 개선할 수 있다.
먼저 도 1을 참고하여 본 발명의 일 구현예에 따른 태양 전지(100)를 설명한다.
도 1은 본 발명의 일 구현예에 따른 태양 전지(100)를 도시한 단면도이다.
이하에서는 반도체층(111) 중 태양 에너지를 받는 측(수광면 측)을 전면(front side)이라 하고, 반도체층(111)의 전면의 반대 측을 후면(rear side)이라고 한다. 또한 이하에서는 설명의 편의상 반도체층(111)을 중심으로 상하의 위치 관계를 설명하지만, 이에 한정되는 것은 아니다.
도 1을 참고하면, 본 발명의 일 구현예에 따른 태양 전지(100)는 반도체층(111); 상기 반도체층(111)의 전면에 형성되어 있는 N 에미터층(113); 상기 N 에미터층(113)의 전면에 형성되어 있는 반사방지막(120); 상기 반도체층(111)의 전면에 형성되어 있고 상기 반사방지막(120) 및 상기 N 에미터층(113)을 관통하여 상기 반도체층(111)과 인접하도록 형성되어 있는 p+ 영역(151); 상기 p+ 영역(151)의 형성을 위해 관통된 부분 중 상기 반사방지막(120), 상기 N 에미터층(113), 상기 반도체층(111) 및 상기 p+ 영역(151)에 인접한 부분에 형성되어 있는 스페이서(153); 상기 p+ 영역(151)과 전기적으로 연결되어 있는 제1 전극(150); 상기 반도체층(111)의 전면에 형성되어 있고 상기 p+ 영역(151)과 구분되어 있으며 상기 반사방지막(120)을 관통하여 상기 반도체층(111)과 전기적으로 연결되도록 형성되어 있는 n+ 영역(161); 상기 n+ 영역(161)과 전기적으로 연결되어 있는 제2 전극(160); 그리고 상기 반도체층(111)의 후면에 형성되어 있는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층(170)을 포함한다. 상기 보조층(170)은 n+ 층(171), 양성 고정 전하를 띠는 유전층(172), + 전압이 가해진 반사층(173), 또는 이들의 조합을 포함한다. 상기 반사층(173)에는 + 전압을 가할 수 있는 전기 공급부(A)가 연결되어 있다.
도 1에서 반사방지막(120) 및 n+ 영역(161)을 포함하는 것으로 도시하였지만, 이에 한정되지 않으며 상기 반사방지막(120) 및 상기 n+ 영역(161)은 선택적으로 생략할 수도 있다.
또한, 도 1에서 n+ 층(171), 양성 고정 전하를 띠는 유전층(172) 및 + 전압이 가해진 반사층(173)을 포함하는 것으로 도시하였지만, 이에 한정되지 않으며 상기 n+ 층(171), 상기 양성 고정 전하를 띠는 유전층(172) 및 상기 + 전압이 가해진 반사층(173)은 선택적으로 생략할 수도 있다. 상기 + 전압이 가해진 반사층(173)이 생략되는 경우, 상기 반사층(173)에 + 전압을 가할 수 있는 전기 공급부(A)도 생략된다. 한편, 상기 양성 고정 전하를 띠는 유전층(172)을 생략하는 대신 양성 고정 전하를 띠지 않는 절연층이 포함되도록 할 수도 있다.
반도체층(111)은 결정질 규소 또는 화합물 반도체로 만들어질 수 있으며, 결정질 실리콘인 경우 예컨대 실리콘 웨이퍼가 사용될 수 있다. 상기 반도체층(111)으로는 p형 불순물로 도핑된 반도체층을 사용할 수 있으나, 이에 한정되지 않고, n형 불순물로 도핑된 반도체층을 사용할 수도 있다. 이 때 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga)과 같은 Ⅲ족 원소를 포함하는 물질일 수 있고, n형 불순물은 인(P), 비소(As), 안티몬(Sb)과 같은 V족 원소를 포함하는 물질일 수 있으나, 이에 한정되는 것은 아니다.
반도체층(111)의 전면은 표면 조직화(surface texturing)되어 있을 수 있다. 표면 조직화된 반도체층(111)은 예컨대 피라미드 모양과 같은 요철 또는 벌집(honeycomb) 모양과 같은 다공성 구조일 수 있다. 표면 조직화된 반도체층(111)은 표면적을 넓혀 빛의 흡수율을 높이고 반사도를 줄여 태양 전지(100)의 효율을 개선할 수 있다.
상기 반도체층(111)의 전면에는 N 에미터층(113)이 형성되어 있다. 상기 N 에미터층(113)은 n형 불순물로 도핑되어 있어, 생성된 전자를 제2 전극(160) 측으로 용이하게 수집할 수 있다.
상기 N 에미터층(113)의 전면에는 반사방지막(120)이 형성되어 있다. 도 1에서 태양 전지(100)가 반사방지막(120)을 포함하는 것으로 도시하고 있으나, 이에 한정되지 않으며, 반사방지막(120)은 생략할 수도 있다.
반사방지막(120)은 빛을 적게 반사하고 절연성이 있는 물질을 포함할 수 있으며, 예컨대 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4), 산화마그네슘(MgO), 산화세륨(CeO2) 또는 이들의 조합을 포함하는 산화물, 질화알루미늄(AlN), 질화규소(SiNx), 질화티타늄(TiN) 또는 이들의 조합을 포함하는 질화물, 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함하는 산질화물을 포함할 수 있으며, 단일 층 또는 복수 층으로 형성될 수 있다.
반사방지막(120)은 예컨대 약 5 nm 내지 약 300 nm의 두께를 가질 수 있고, 구체적으로는 약 50 nm 내지 약 80 nm의 두께를 가질 수 있다.
반사방지막(120)은 태양 에너지를 받는 반도체층(111)의 전면에 형성되어 빛의 반사율을 줄이고 특정한 파장 영역의 선택성을 증가시킬 수 있다. 또한 반도체층(111)의 전면에 존재하는 실리콘과의 접촉 특성을 개선하여 태양 전지의 효율을 높일 수 있다.
상기 반도체층(111)의 전면에는 상기 반사방지막(120) 및 상기 N 에미터층(113)을 관통하여 상기 반도체층(111)과 인접하는 p+ 영역(151)이 형성되어 있다. p+ 영역(151)은 p형 불순물로 도핑되어 있어, 생성된 정공을 제1 전극(150) 측으로 용이하게 수집할 수 있다.
상기 p+ 영역(151)의 형성을 위해 관통된 부분 중, 상기 반사방지막(120), 상기 N 에미터층(113), 상기 반도체층(111) 및 상기 p+ 영역(151)에 인접한 부분에는 스페이서(153)가 형성되어 있다. 스페이서(153)는 절연성이 있는 물질을 포함할 수 있으며, 제1 전극(150)과 N 에미터층(113)의 직접적인 접촉을 차단할 수 있다.
구체적으로는 상기 스페이서(153)는 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4), 산화마그네슘(MgO), 산화세륨(CeO2) 또는 이들의 조합을 포함하는 산화물; 질화알루미늄(AlN), 질화규소(SiNx) 또는 이들의 조합을 포함하는 질화물; 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함하는 산질화물; 또는 이들의 조합을 포함할 수 있다.
상기 p+ 영역(151) 위에는 제1 전극(150)이 형성되어 있다. 제1 전극(150)은 정공을 수집하는 역할을 수행하며, 알루미늄(Al) 등의 금속으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
상기 반도체층(111)의 전면에 상기 p+ 영역(151)과 구분되어 있으며 상기 반사방지막(120)을 관통하여 상기 반도체층(111)과 전기적으로 연결되는 n+ 영역(161)이 형성되어 있다. n+ 영역(161)은 n형 불순물로 도핑되어 있어, 생성된 전자를 제2 전극(160) 측으로 용이하게 수집할 수 있다.
상기 n+ 영역(161) 위에는 제2 전극(160)이 형성되어 있다. 제2 전극(160)은 반도체층(111)에서 생성된 전자를 수집하여 외부로 전달하는 역할을 수행하며, 알루미늄(Al) 등의 금속으로 만들어질 수 있으나, 이에 한정되는 것은 아니다.
한편, 상기 반도체층(111)의 후면에는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층(170)이 형성되어 있다. 상기 보조층(170)은 상기 반도체층(111)의 후면에 전자가 많이 배치되도록 유도함으로써, 상기 반도체층(111)의 후면에서 정공이 소수 캐리어가 되도록 하는 역할을 수행한다.
도 1에서는 상기 보조층(170)으로 n+ 층(171), 양성 고정 전하를 띠는 유전층(172) 및 + 전압이 가해진 반사층(173)를 도시하고 있으나, 이에 한정되지 않으며, 상기 n+ 층(171), 상기 유전층(172) 및 상기 반사층(173)은 선택적으로 생략할 수 있다.
이하, 상기 n+ 층(171), 상기 양성 고정 전하를 띠는 유전층(172) 및 상기 + 전압이 가해진 반사층(173)에 대하여 구체적으로 설명한다.
상기 반도체층(111)의 후면에는 n+ 층(171)이 형성되어 있다. 상기 n+ 층(171)은 n형 불순물로 도핑되어 있어, 생성된 전자를 반도체층(111)의 후면으로 용이하게 모이도록 할 수 있다.
반면 상기 반도체층(111)의 후면에 p형 불순물로 도핑되어 있는 p+ 층이 형성되는 경우에는, P+ 후면 전계 효과(BSF)가 유도된다. 이로 인해, 상기 반도체층(111)의 후면에 정공이 유도되고, 상기 반도체층(111)의 후면에서 정공이 다수 캐리어가 되고 전자가 소수 캐리어가 되므로, 상기 반도체층(111)의 후면에서 전자와 정공의 재결합을 감소시키기 어렵다.
이하에서 달리 설명하지 않는 한, n형 불순물 및 p형 불순물에 대한 설명은 상술한 바와 같다.
구체적으로는 상기 n+ 층(171)은 PH3, AsH3, SbCl3, POCl3 또는 이들의 조합을 이용한 기상 확산법; 포스포실리케이트 유리(phosphosilicate glass, PSG), 비소 실리콘 유리(arsenic silicon glass, ASG) 또는 이들의 조합을 이용한 고상 확산법; 또는 비소(As), 인(P) 또는 이들의 조합을 이온 주입법(ion implantation); 또는 이들의 조합에 의해 형성될 수 있다.
상기 n+ 층(171)은 약 1ⅹ1016 cm-3 내지 약 1ⅹ1021 cm-3의 도핑농도를 가질 수 있다. 상기 n+ 층(171)의 도핑농도가 상기 범위 내인 경우, PN 접합을 효과적으로 형성하여 빛에 의해 생성된 전자-정공 쌍을 용이하게 분리할 수 있다. 구체적으로는 상기 n+ 층(171)은 약 1ⅹ1017 cm-3 내지 약 1ⅹ1020 cm-3의 도핑농도를 가질 수 있고, 더욱 구체적으로는 약 1ⅹ1018 cm-3 내지 약 1ⅹ1019 cm-3의 도핑농도를 가질 수 있다.
또한 상기 n+ 층(171)은 약 10 Ω 내지 약 90000 Ω의 면저항을 가질 수 있다. 상기 n+ 층(171)의 면저항이 상기 범위 내인 경우, PN 접합을 효과적으로 형성하여 빛에 의해 생성된 전자-정공 쌍을 용이하게 분리할 수 있다. 구체적으로는 상기 n+ 층(171)은 약 50 Ω 내지 약 2000 Ω의 면저항을 가질 수 있다.
상기 n+ 층(171)의 후면에는 양성 고정 전하를 띠는 유전층(172)이 형성되어 있다. 상기 유전층(172)은 표면에 양성 고정 전하를 띠므로, 생성된 전자를 반도체층(111)의 후면으로 용이하게 모이도록 할 수 있다. 또한 상기 유전층(172)은 반도체층(111)을 통과한 빛을 다시 반도체층(111) 측으로 반사시켜 재흡수시킴으로써 빛의 손실을 방지하고 태양 전지의 효율을 높일 수 있다.
상기 유전층(172)에 포함될 수 있는 양성 고정 전하를 띠는 물질로는 소정의 조성을 가지는 산화물, 질화물, 산질화물 또는 이들의 조합을 들 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, SixNy와 같은 질화물에서, x 및 y의 비율을 조정하면 상기 질화물이 양성 고정 전하를 띨 수 있고, 구체적으로는 x<y인 경우에 상기 질화물은 양성 고정 전하를 띨 수 있다. 마찬가지로, AlxOy, SixOy, SixOyNz 등과 같은 물질에서도 x, y 및 z의 비율을 조정하면 양성 고정 전하를 띠도록 할 수 있다. 구체적으로는 유전층(172)에 포함될 수 있는 양성 고정 전하를 띠는 물질로는 산화 규소(SiO2), 질화 규소(Si3N4), 산화 지르코늄(ZrO2)을 들 수 있다.
상기 유전층(172)은 약 1ⅹ1010 cm-2 내지 약 1ⅹ1015 cm-2의 양성 고정 전하 밀도를 가질 수 있다. 상기 유전층(172)의 양성 고정 전하 밀도가 상기 범위 내인 경우, 상기 반도체층(111)의 후면에 생성된 전자를 효과적으로 유도하여 전자와 정공의 표면 재결합을 줄일 수 있다. 구체적으로는 상기 유전층(172)은 약 1ⅹ1011 cm-2 내지 약 1ⅹ1013 cm-2의 양성 고정 전하 밀도를 가질 수 있다.
상기 유전층(172)은 단일 층 또는 복수 층으로 형성될 수 있고, 약 1 nm 내지 약 10000 nm의 두께를 가질 수 있다. 상기 유전층(172)의 두께가 상기 범위 내인 경우, 상기 반도체층(111)의 후면에 생성된 전자를 효과적으로 유도하여 전자와 정공의 표면 재결합을 줄일 수 있다. 구체적으로는 상기 유전층(172)은 약 10 nm 내지 약 100 nm의 두께를 가질 수 있다.
상기 유전층(172)의 후면에는 + 전압이 가해진 반사층(173)이 형성되어 있으며, 상기 반사층(173)은 + 전압을 가할 수 있는 전기 공급부(A)와 연결되어 있다.
상기 반사층(173)에는 + 전압이 가해지므로, 생성된 전자를 반도체층(111)의 후면으로 용이하게 모이도록 할 수 있다. 또한 반사층(173)은 반도체층(111)을 통과한 빛을 다시 반도체층(111) 측으로 반사시켜 재흡수시킴으로써 빛의 손실을 방지하고 태양 전지의 효율을 높일 수 있다.
상기 반사층(173)에는 약 + 0.1V 내지 약 + 50V의 전압이 가해질 수 있다. 상기 반사층(173)에 가해진 전압이 상기 범위 내인 경우, 상기 반도체층(111)의 후면에 생성된 전자를 효과적으로 유도하여 전자와 정공의 표면 재결합을 줄일 수 있다. 구체적으로는 상기 반사층(173)에는 약 + 0.5V 내지 약 + 10V의 전압이 가해질 수 있다.
상기 반사층(173)은 도전성 물질을 포함하며, 예컨대 Al, Au, Pt, Ag, Cu 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 반사층(173)은 약 1 nm 내지 약 10000 nm의 두께를 가질 수 있다. 상기 반사층(173)의 두께가 상기 범위 내인 경우, 상기 반도체층(111)의 후면에 생성된 전자를 효과적으로 유도하여 전자와 정공의 표면 재결합을 줄일 수 있다. 구체적으로는 상기 반사층(173)은 약 10 nm 내지 약 1000 nm의 두께를 가질 수 있다.
본 발명의 일 구현예에 따른 태양 전지의 제조 방법은 반도체 기판을 준비하는 단계; 상기 반도체 기판의 수광면 측에 N 에미터층을 형성하는 단계; 상기 반도체 기판의 수광면의 반대 측에 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층을 형성하는 단계; 상기 반도체 기판의 수광면 측에 p+ 영역을 형성하는 단계; 상기 p+ 영역과 전기적으로 연결되는 제1 전극을 형성하는 단계; 그리고 상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되며 상기 N 에미터층과 전기적으로 연결되는 제2 전극을 형성하는 단계를 포함한다.
그러면 본 발명의 일 구현예에 따른 태양 전지의 제조 방법에 대하여 도 2a 내지 도 2g를 도 1과 함께 참고하여 설명한다.
도 2a 내지 도 2g는 본 발명의 일 구현예에 따른 태양 전지의 제조 방법을 차례로 보여주는 단면도이다.
먼저 도 2a를 참고하면, 반도체 기판(110)을 준비한다. 예컨대 실리콘 웨이퍼와 같은 반도체 기판(110)을 준비한다. 이 때 반도체 기판(110)은 예컨대 p형 불순물이 도핑되어 있거나, 또는 n형 불순물이 도핑되어 있을 수 있다.
이어서, 반도체 기판(110)을 표면 조직화한다. 표면 조직화는 예컨대 질산 및 불산과 같은 강산 또는 수산화칼륨 및 수산화나트륨과 같은 강염기 용액을 사용하는 습식 방법으로 수행하거나 플라즈마를 사용한 건식 방법으로 수행할 수 있다.
다음 도 2b를 참고하면, 반도체 기판(110)의 전면 및 후면에 예컨대 인(P)과 같은 n형 불순물을 이온 주입(ion implantation)하여 도핑함으로써, 상기 반도체 기판(110)의 전면에는 N 에미터층(113)을 형성하고, 상기 반도체 기판(110)의 후면에는 n+ 층(171)을 형성한다. 이로써, 상기 반도체 기판(110)은 반도체층(111), N 에미터층(113) 및 n+ 층(171)으로 구성된다. 도 2b에서, n+ 층(171)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 n+ 층(171)을 형성하는 공정을 생략할 수도 있다.
상기 N 에미터층(113) 및 n+ 층(171)은 n형 불순물을 이온 주입하여 형성할 수 있으나, 이에 한정되지 않고, n형 불순물을 확산(diffusion)시켜 형성할 수도 있다. 또한, 상기 N 에미터층(113) 및 n+ 층(171)은 후술하는 반사방지막(120) 및 양성 고정 전하를 띠는 유전층(172)을 형성한 후에 n형 불순물을 이온 주입하여 형성할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 n형 불순물, 상기 반도체층, 상기 N 에미터층 및 상기 n+ 층에 대한 설명은 상술한 바와 같다.
다음 도 2c를 참고하면, 상기 N 에미터층(113)의 전면에 반사방지막(120)을 형성하고, 상기 n+ 층(171) 후면에 양성 고정 전하를 띠는 유전층(172)을 형성한다. 도 2c에서 반사방지막(120)을 형성하는 공정 및 양성 고정 전하를 띠는 유전층(172)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 반사방지막(120)을 형성하는 공정 및 양성 고정 전하를 띠는 유전층(172)을 형성하는 공정을 생략할 수도 있다. 한편, 상기 양성 고정 전하를 띠는 유전층(172)을 형성하는 공정을 생략하는 대신 양성 고정 전하를 띠지 않는 절연층을 형성하는 공정을 추가할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 반사방지막 및 상기 양성 고정 전하를 띠는 유전층에 대한 설명은 상술한 바와 같다.
반사방지막(120) 및 양성 고정 전하를 띠는 유전층(172)은 예컨대 산화규소 따위를 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고 반사방지막(120) 및 양성 고정 전하를 띠는 유전층(172)은 다른 재료 및 방법으로 형성할 수도 있다.
다음 도 2d를 참고하면, 반도체층(111)의 전면에 p+ 영역(151)을 형성한다.
먼저 p+ 영역(151)을 형성하고자 하는 위치의 반사방지막(120), N 에미터층(113) 및 반도체층(111)의 전면 측 일부를 예컨대, 포토레지스트를 이용한 건식 식각 방법으로 에칭한다. 이어서, p+ 영역(151)은 상기 에칭된 부위의 반도체층(111) 전면에 붕소(B)와 같은 p형 불순물을 도핑함으로써 형성할 수 있다. 상기 도핑 방법으로는 기상 확산법, 고상 확산법, 이온 주입법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
이하에서 달리 설명하지 않는 한, 상기 p형 불순물 및 상기 p+ 영역에 대한 설명은 상술한 바와 같다.
다음 도 2e를 참고하면, 상기 p+ 영역(151)을 형성하기 위해 에칭된 부분 중, 상기 반사방지막(120), 상기 N 에미터층(113), 상기 반도체층(111) 및 상기 p+ 영역(151)와 인접한 부분의 일부에 스페이서(153)을 형성한다.
스페이서(153)는 예컨대 질화규소 따위를 플라즈마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD) 방법으로 형성할 수 있다. 그러나 이에 한정되지 않고 스페이서(153)는 다른 재료 및 방법으로 형성할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 스페이서에 대한 설명은 상술한 바와 같다.
다음 도 2f를 참고하면, 반도체층(111)의 전면에 p+ 영역(151)과 구분되도록 n+ 영역(161)을 형성한다. 도 2f에서, n+ 영역(161)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 n+ 영역(161)을 형성하는 공정을 생략할 수도 있다.
먼저 n+ 영역(161)을 형성하고자 하는 위치의 반사방지막(120)을 예컨대, 포토레지스트를 이용한 건식 식각 방법으로 에칭한다. 이어서, n+ 영역(161)은 상기 에칭된 부위의 반도체층(111) 전면에 인(P)와 같은 n형 불순물을 도핑함으로써 형성할 수 있다. 상기 도핑 방법으로는 기상 확산법, 고상 확산법, 이온 주입법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 한편, n+ 영역을 형성하는 공정을 생략하는 경우, 상기 건식 식각 이후에 상기 N 에미터층(113) 위에 바로 제2 전극을 형성할 수 있다.
이하에서 달리 설명하지 않는 한, 상기 n형 불순물 및 상기 n+ 영역에 대한 설명은 상술한 바와 같다.
다음 도 2g를 참고하면, p+ 영역(151) 위에 제1 전극(150)을 형성하고, n+ 영역(161) 위에 제2 전극(160)을 형성하고, 양성 고정 전하를 띠는 유전층(172) 아래에 + 전압이 가해진 반사층(173)을 형성한다. 도 2g에서, + 전압이 가해진 반사층(173)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 + 전압이 가해진 반사층(173)을 형성하는 공정을 생략할 수도 있다.
제1 전극(150), 제2 전극(160) 및 반사층(173)은 예컨대 알루미늄 따위를 스퍼터링(sputtering) 방법으로 형성할 수 있다. 제1 전극(150) 및 제2 전극(160)이 형성될 필요가 없는 부분은 상기 스퍼터링 후, 포토레지스트를 사용하여 식각할 수 있다.
또한, 상기 반사층(173)에는 + 전압을 가할 수 있는 전기 공급부(A)를 연결할 수 있다.
그러나 이에 한정되지 않고 제1 전극(150), 제2 전극(160) 및 반사층(173)은 다른 재료 및 방법으로 형성할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 제1 전극, 상기 제2 전극 및 상기 반사층에 대한 설명은 상술한 바와 같다.
이어서, 도 3을 참고하여 본 발명의 다른 일 구현예에 따른 태양 전지(200)를 설명한다.
도 3은 본 발명의 다른 일 구현예에 따른 태양 전지(200)를 도시한 단면도이다.
이하에서는 반도체층(211) 중 태양 에너지를 받는 측(수광면 측)을 전면(front side)이라 하고, 반도체층(211)의 전면의 반대 측을 후면(rear side)이라고 한다. 또한 이하에서는 설명의 편의상 반도체층(211)을 중심으로 상하의 위치 관계를 설명하지만, 이에 한정되는 것은 아니다.
도 3을 참고하면, 본 발명의 일 구현예에 따른 태양 전지(200)는 반도체층(211); 상기 반도체층(211)의 전면 중, p+ 영역(251)을 형성하지 않는 부분에 형성되어 있는 N 에미터층(213); 상기 N 에미터층(213)의 전면 및 상기 N 에미터층(213)이 형성되어 있지 않은 부분의 반도체층(211)의 전면에 형성되어 있는 반사방지막(220); 상기 반도체층(211)의 전면에 형성되어 있고 상기 반사방지막(220)을 관통하여 상기 반도체층(211)과 인접하도록 형성되어 있는 p+ 영역(251); 상기 p+ 영역(251)과 전기적으로 연결되어 있는 제1 전극(250); 상기 N 에미터층(213)이 형성되어 있는 반도체층(211)의 전면에 형성되어 있고 상기 p+ 영역(251)과 구분되어 있으며 상기 반사방지막(220)을 관통하여 상기 반도체층(211)과 전기적으로 연결되도록 형성되어 있는 n+ 영역(261); 상기 n+ 영역(261)과 전기적으로 연결되어 있는 제2 전극(260); 그리고 상기 반도체층(211)의 후면에 형성되어 있는 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층(270)을 포함한다. 상기 보조층(270)은 n+ 층(271), 양성 고정 전하를 띠는 유전층(272), + 전압이 가해진 반사층(273), 또는 이들의 조합을 포함한다. 상기 반사층(273)에는 + 전압을 가할 수 있는 전기 공급부(B)가 연결되어 있다.
도 3에서 반사방지막(220) 및 n+ 영역(261)을 포함하는 것으로 도시하였지만, 이에 한정되지 않으며 상기 반사방지막(220) 및 상기 n+ 영역(261)은 선택적으로 생략할 수도 있다.
또한, 도 3에서 n+ 층(271), 양성 고정 전하를 띠는 유전층(272) 및 + 전압이 가해진 반사층(273)을 포함하는 것으로 도시하였지만, 이에 한정되지 않으며 상기 n+ 층(271), 상기 양성 고정 전하를 띠는 유전층(272) 및 상기 + 전압이 가해진 반사층(273)은 선택적으로 생략할 수도 있다. 상기 + 전압이 가해진 반사층(273)이 생략되는 경우, 상기 반사층(273)에 + 전압을 가할 수 있는 전기 공급부(B)도 생략된다. 한편, 상기 양성 고정 전하를 띠는 유전층(272)을 생략하는 대신 양성 고정 전하를 띠지 않는 절연층이 포함되도록 할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 반도체층, 상기 N 에미터층, 상기 반사방지막, 상기 p+ 영역, 상기 제1 전극, 상기 n+ 영역, 상기 제2 전극, 상기 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층, 상기 n+ 층, 상기 양성 고정 전하를 띠는 유전층, 상기 + 전압이 가해진 반사층, 및 상기 전기 공급부에 대한 설명은 상술한 바와 같다.
상기 반도체층(211)의 전면 중 p+ 영역이 형성되지 않는 부분에는 N 에미터층(213)이 형성되어 있다.
상기 N 에미터층(213)의 전면, 그리고 상기 N 에미터층(213)이 형성되지 않은 반도체층(211)의 전면에는 반사방지막(220)이 형성되어 있다. 도 3에서 태양 전지(200)가 반사방지막(220)을 포함하는 것으로 도시하고 있으나, 이에 한정되지 않으며, 반사방지막(220)은 생략할 수도 있다.
상기 N 에미터층(213)이 형성되지 않은 반도체층(211)의 전면에는 상기 반사방지막(220)을 관통하여 상기 반도체층(211)과 인접하는 p+ 영역(251)이 형성되어 있다.
상기 p+ 영역(251) 위에는 제1 전극(250)이 형성되어 있다.
상기 N 에미터층(213)이 형성되어 있는 반도체층(211)의 전면에 상기 p+ 영역(251)과 구분되어 있으며 상기 반사방지막(220)을 관통하여 상기 반도체층(211)과 전기적으로 연결되는 n+ 영역(261)이 형성되어 있다.
상기 n+ 영역(261) 위에는 제2 전극(260)이 형성되어 있다.
한편, 상기 반도체층(211)의 후면에는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층(270)이 형성되어 있다.
도 3에서는 상기 보조층(270)으로 n+ 층(271), 양성 고정 전하를 띠는 유전층(272) 및 + 전압이 가해진 반사층(273)를 도시하고 있으나, 이에 한정되지 않으며, 상기 n+ 층(271), 상기 유전층(272) 및 상기 반사층(273)은 선택적으로 생략할 수 있다.
그러면 본 발명의 다른 일 구현예에 따른 태양 전지의 제조 방법에 대하여 도 4a 내지 도 4f를 도 3과 함께 참고하여 설명한다.
도 4a 내지 도 4f는 본 발명의 다른 일 구현예에 따른 태양 전지의 제조 방법을 차례로 보여주는 단면도이다.
먼저 도 4a를 참고하면, 반도체 기판(210)을 준비한다. 이하에서 달리 설명하지 않는 한, 상기 반도체 기판을 준비하는 공정 및 상기 반도체 기판에 대한 설명은 상술한 바와 같다.
다음 도 4b를 참고하면, 반도체 기판(210)의 전면 중 p+ 영역을 형성하고자 하는 부분을 제외한 부분, 그리고 반도체 기판(210)의 후면에 예컨대 인(P)과 같은 n형 불순물을 이온 주입(ion implantation)하여 도핑함으로써, 상기 반도체 기판(210)의 전면에는 N 에미터층(213)을 형성하고, 상기 반도체 기판(210)의 후면에는 n+ 층(271)을 형성한다. 상기 반도체 기판(210)의 전면을 도핑할 때, 도핑을 하지 않고자 하는 부분에 마스크를 씌우고 도핑을 수행할 수 있다. 이로써, 상기 반도체 기판(210)은 반도체층(211), N 에미터층(213) 및 n+ 층(271)으로 구성된다. 도 2b에서, n+ 층(271)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 n+ 층(271)을 형성하는 공정을 생략할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 N 에미터층을 형성하는 공정, 상기 n+ 층을 형성하는 공정, 상기 n형 불순물, 상기 반도체층, 상기 N 에미터층 및 상기 n+ 층에 대한 설명은 상술한 바와 같다.
다음 도 4c를 참고하면, 상기 N 에미터층(213)의 전면, 그리고 상기 N 에미터층(213)이 형성되어 있지 않은 부분의 반도체층(211)의 전면에 반사방지막(220)을 형성하고, 상기 n+ 층(271) 후면에 양성 고정 전하를 띠는 유전층(272)을 형성한다. 도 4c에서 반사방지막(220)을 형성하는 공정 및 양성 고정 전하를 띠는 유전층(272)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 반사방지막(220)을 형성하는 공정 및 양성 고정 전하를 띠는 유전층(272)을 형성하는 공정을 생략할 수도 있다. 한편, 상기 양성 고정 전하를 띠는 유전층(272)을 형성하는 공정을 생략하는 대신 양성 고정 전하를 띠지 않는 절연층을 형성하는 공정을 추가할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 반사방지막을 형성하는 공정, 상기 양성 고정 전하를 띠는 유전층을 형성하는 공정, 상기 반사방지막 및 상기 양성 고정 전하를 띠는 유전층에 대한 설명은 상술한 바와 같다.
다음 도 4d를 참고하면, 반도체층(211)의 전면에 p+ 영역(251)을 형성한다.
먼저 p+ 영역(251)을 형성하고자 하는 위치, 구체적으로는 N 에미터층(213)이 형성되지 않은 부분의 반사방지막(220)을 예컨대, 포토레지스트를 이용한 건식 식각 방법으로 에칭한다. 이어서, p+ 영역(251)은 상기 에칭된 부위의 반도체층(211) 전면에 붕소(B)와 같은 p형 불순물을 도핑함으로써 형성할 수 있다. 상기 도핑 방법으로는 기상 확산법, 고상 확산법, 이온 주입법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
이하에서 달리 설명하지 않는 한, 상기 p+ 영역을 형성하는 공정, 상기 p형 불순물 및 상기 p+ 영역에 대한 설명은 상술한 바와 같다.
다음 도 4e를 참고하면, 상기 N 에미터층(213)이 형성되어 있는 반도체층(211)의 전면에 p+ 영역(251)과 구분되도록 n+ 영역(261)을 형성한다. 도 4e에서, n+ 영역(261)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 n+ 영역(261)을 형성하는 공정을 생략할 수도 있다.
이하에서 달리 설명하지 않는 한, 상기 n+ 영역을 형성하는 공정 및 상기 n+ 영역에 대한 설명은 상술한 바와 같다.
다음 도 4f를 참고하면, p+ 영역(251) 위에 제1 전극(250)을 형성하고, n+ 영역(261) 위에 제2 전극(260)을 형성하고, 양성 고정 전하를 띠는 유전층(272) 아래에 + 전압이 가해진 반사층(273)을 형성한다. 도 4f에서, + 전압이 가해진 반사층(273)을 형성하는 공정을 도시하였지만, 이에 한정되지 않으며 상기 + 전압이 가해진 반사층(273)을 형성하는 공정을 생략할 수도 있다.
상기 반사층(273)에는 + 전압을 가할 수 있는 전기 공급부(B)를 연결할 수 있다.
이하에서 달리 설명하지 않는 한, 상기 제1 전극을 형성하는 공정, 상기 제2 전극을 형성하는 공정, 상기 반사층을 형성하는 공정, 상기 제1 전극, 상기 제2 전극, 상기 반사층 및 상기 전기 공급부에 대한 설명은 상술한 바와 같다.
본 발명의 단순한 변형 또는 변경은 모두 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
100, 200: 태양 전지, 100, 200: 반도체 기판,
111, 211: 반도체층, 113, 213: N 에미터층,
120, 220: 반사방지막, 150, 250: 제1 전극,
151, 251: p+ 영역, 153, 253: 스페이서,
160, 260: 제2 전극, 161, 261: n+ 영역,
170, 270: N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층,
171, 271: n+ 층,
172, 272: 양성 고정 전하를 띠는 유전층,
173, 273: + 전압이 가해진 반사층,
A, B: 전기 공급부

Claims (16)

  1. 반도체 기판;
    상기 반도체 기판의 수광면 측에 형성되어 있는 N 에미터층;
    상기 반도체 기판의 수광면 측에 형성되어 있는 p+ 영역;
    상기 p+ 영역과 전기적으로 연결되어 있는 제1 전극;
    상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되어 있으며, 상기 N 에미터층과 전기적으로 연결되어 있는 제2 전극; 그리고
    상기 반도체 기판의 수광면의 반대 측에 형성되어 있는 N+ 후면 전계 효과(back surface field, BSF)를 유도할 수 있는 보조층
    을 포함하는 태양 전지.
  2. 제1항에 있어서,
    상기 N 에미터층과 상기 제1 전극 사이에 스페이서를 더 포함하는 것인 태양 전지.
  3. 제2항에 있어서,
    상기 스페이서는 산화알루미늄(Al2O3), 산화규소(SiO2), 산화티타늄(TiO2 또는 TiO4), 산화마그네슘(MgO), 산화세륨(CeO2) 또는 이들의 조합을 포함하는 산화물; 질화알루미늄(AlN), 질화규소(SiNx) 또는 이들의 조합을 포함하는 질화물; 산질화알루미늄(AlON), 산질화규소(SiON), 산질화티타늄(TiON) 또는 이들의 조합을 포함하는 산질화물; 또는 이들의 조합을 포함하는 것인 태양 전지.
  4. 제1항에 있어서,
    상기 N 에미터층과 상기 p+ 영역 및 상기 제1 전극은 서로 구별되도록 형성되어 있는 것인 태양 전지.
  5. 제1항에 있어서,
    상기 보조층은 n+ 층, 양성 고정 전하를 띠는 유전층, + 전압이 가해진 반사층 또는 이들의 조합을 포함하는 것인 태양 전지.
  6. 제5항에 있어서,
    상기 n+ 층은 PH3, AsH3, SbCl3, POCl3 또는 이들의 조합을 이용한 기상 확산법; 포스포실리케이트 유리(phosphosilicate glass, PSG), 비소 실리콘 유리(arsenic silicon glass, ASG) 또는 이들의 조합을 이용한 고상 확산법; 또는 비소(As), 인(P) 또는 이들의 조합을 이용한 이온 주입법(ion implantation); 또는 이들의 조합에 의해 형성되는 것인 태양 전지.
  7. 제5항에 있어서,
    상기 n+ 층은 1ⅹ1016 cm-3 내지 1ⅹ1021 cm-3의 도핑농도를 가지는 것인 태양 전지.
  8. 제5항에 있어서,
    상기 n+ 층은 10 Ω 내지 90000 Ω의 면저항을 가지는 것인 태양 전지.
  9. 제5항에 있어서,
    상기 유전층은 산화물, 질화물, 산질화물 또는 이들의 조합을 포함하는 것인 태양 전지.
  10. 제5항에 있어서,
    상기 유전층은 1ⅹ1010 cm-2 내지 1ⅹ1015 cm-2의 양성 고정 전하 밀도를 가지는 것인 태양 전지.
  11. 제5항에 있어서,
    상기 유전층은 1 nm 내지 10000 nm의 두께를 가지는 것인 태양 전지.
  12. 제5항에 있어서,
    상기 반사층 Al, Au, Pt, Ag, Cu 또는 이들의 조합을 포함하는 것인 태양 전지.
  13. 제5항에 있어서,
    상기 반사층은 + 0.1V 내지 + 50V의 전압이 가해진 것인 태양 전지.
  14. 제5항에 있어서,
    상기 반사층은 1 nm 내지 10000 nm의 두께를 가지는 것인 태양 전지.
  15. 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 수광면 측에 N 에미터층을 형성하는 단계;
    상기 반도체 기판의 수광면의 반대 측에 N+ 후면 전계 효과(BSF)를 유도할 수 있는 보조층을 형성하는 단계;
    상기 반도체 기판의 수광면 측에 p+ 영역을 형성하는 단계;
    상기 p+ 영역과 전기적으로 연결되는 제1 전극을 형성하는 단계; 그리고
    상기 반도체 기판의 수광면 측에 상기 제1 전극과 별도로 형성되며 상기 N 에미터층과 전기적으로 연결되는 제2 전극을 형성하는 단계
    를 포함하는 태양 전지의 제조 방법.
  16. 제15항에 있어서,
    상기 보조층은 n+ 층, 양성 고정 전하를 띠는 유전층, + 전압이 가해진 반사층, 또는 이들의 조합을 포함하는 것인 태양 전지의 제조 방법.
KR1020110015152A 2011-02-21 2011-02-21 태양 전지 및 이의 제조 방법 KR20120095683A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110015152A KR20120095683A (ko) 2011-02-21 2011-02-21 태양 전지 및 이의 제조 방법
US13/236,030 US20120211072A1 (en) 2011-02-21 2011-09-19 Solar Cell And Method Of Manufacturing Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110015152A KR20120095683A (ko) 2011-02-21 2011-02-21 태양 전지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120095683A true KR20120095683A (ko) 2012-08-29

Family

ID=46651744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110015152A KR20120095683A (ko) 2011-02-21 2011-02-21 태양 전지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US20120211072A1 (ko)
KR (1) KR20120095683A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012200559A1 (de) * 2012-01-16 2013-07-18 Deutsche Cell Gmbh Verfahren zur Herstellung eines Emitters einer Solarzelle und Solarzelle
US9859451B2 (en) * 2015-06-26 2018-01-02 International Business Machines Corporation Thin film photovoltaic cell with back contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4360702A (en) * 1981-01-05 1982-11-23 Exxon Research And Engineering Co. Copper oxide/N-silicon heterojunction photovoltaic device
JP2756050B2 (ja) * 1992-03-03 1998-05-25 キヤノン株式会社 光起電力装置
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
CN102428565A (zh) * 2009-03-26 2012-04-25 Bp北美公司 用于在热扩散掺杂区域中带有激光烧结接触的太阳能电池的设备和方法

Also Published As

Publication number Publication date
US20120211072A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
US8203072B2 (en) Solar cell and method of manufacturing the same
EP2371009B1 (en) Solar cell and method of manufacturing the same
KR20120084104A (ko) 태양전지
US20130160840A1 (en) Solar cell
KR20120079592A (ko) 태양전지 및 이의 제조 방법
KR20110061397A (ko) 태양 전지 및 이의 제조 방법
KR20120086593A (ko) 태양전지 및 그 제조방법
KR101237556B1 (ko) 양면 수광형 국부화 에미터 태양전지
KR20120095683A (ko) 태양 전지 및 이의 제조 방법
KR101198438B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20110138649A (ko) 태양 전지 및 그 제조 방법
KR101588458B1 (ko) 태양 전지 및 그 제조 방법
KR101363103B1 (ko) 태양전지 및 그 제조방법
KR20110061997A (ko) 태양 전지 및 이의 제조 방법
KR101310518B1 (ko) 태양전지 및 그 제조방법
KR101181625B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101199214B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199213B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR101199649B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR20130048945A (ko) 양면수광형 태양전지 및 그 제조방법
KR20170090781A (ko) 태양 전지 및 이의 제조 방법
KR101251856B1 (ko) 양면 수광형 태양전지 제조 방법
KR101173399B1 (ko) 국부화 에미터 태양전지 및 그 제조 방법
KR101307204B1 (ko) 태양 전지 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid