KR20110078952A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20110078952A
KR20110078952A KR1020090135881A KR20090135881A KR20110078952A KR 20110078952 A KR20110078952 A KR 20110078952A KR 1020090135881 A KR1020090135881 A KR 1020090135881A KR 20090135881 A KR20090135881 A KR 20090135881A KR 20110078952 A KR20110078952 A KR 20110078952A
Authority
KR
South Korea
Prior art keywords
trench
region
channel
forming
gate
Prior art date
Application number
KR1020090135881A
Other languages
English (en)
Inventor
김희대
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090135881A priority Critical patent/KR20110078952A/ko
Publication of KR20110078952A publication Critical patent/KR20110078952A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 내에 소정 깊이의 제1 트렌치를 형성하는 단계와, 제1 트렌치의 사이드월(side wall) 측벽 내에 불순물 이온을 주입하여 채널 보강 영역을 형성하는 단계와, 제1 트렌치의 하부 및 채널 보강 영역의 일부를 식각하여 제2 트렌치를 형성하는 단계와, 제2 트렌치 내에 게이트 산화막 및 폴리 게이트를 형성하는 단계 및 반도체 기판 내에 순차적으로 바디 영역 및 소스 영역을 형성하는 단계를 포함함을 특징으로 한다.
채널 보강 영역, 리세스드 게이트

Description

반도체 소자의 제조 방법{Method of manufacturing the semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 리세스드 게이트 구조의 소스 영역과 바디 영역의 경계부분에 인접한 채널 영역을 보강하여 소자의 문턱 전압 특성 및 브레이크 다운 전압 특성을 보강하는 반도체 소자의 제조방법에 관한 것이다.
현재의 반도체 소자의 제조 기술은 고집적화가 요구된다. 이러한 반도체 소자의 고집적화를 위하여 예컨대, MOSFET의 게이트의 선폭을 축소하기 위한 많은 노력이 기울여지고 있다.
이처럼 반도체 소자의 게이트의 선폭이 축소됨에 따라 반도체 소자의 채널의 길이도 동시에 매우 짧아지고 있다. 상기 채널 길이가 짧아짐에 따라 트랜지스터의 문턱 전압이 급격히 낮아지는 이른바, 숏채널 효과(short channel effect)가 문제된다. 이러한 쇼채널 효과를 개선하기 위하여 실리콘 기판에 홈(recess)을 형성하여 트랜지스터를 제조함으로써 채널 길이를 길게 형성하는 리세스드 게이트 트랜지스터(recessd gate transistor)가 주목받고 있다.
도 1a 내지 도 1c는 일반적인 트랜지스터의 제조 공정을 위한 단면도이다.
도 1a와 같이, 리세스드 게이트 트랜지스터는 일반적으로 반도체 기판(10) 상에 옥사이드 하드 마스크 패턴(미도시)을 형성하고, 상기 옥사이드 하드 마스크 패턴을 이용하여 상기 반도체 기판 내에 트렌치(20)를 형성한다.
이어서, 도 1b와 같이 상기 트렌치(20) 내부 및 반도체 기판 상에 게이트 산화막(30)을 성장시킨 후 반도체 기판 전면에 게이트 폴리(40)를 증착한다.
이후 도 1c와 같이, 반도게 기판(10)상에 선택적인 이온 주입 공정을 수행하여 바디 영역(50)을 형성하고, 이어 소스/드레인(60)을 형성하기 위해 불순물을 이온 주입한다.
이러한 방법으로 트랜지스터를 형성할 경우, 소스 영역의 불순물 농도와 바디 영역의 불순물 농도의 심한 차이에 의해서 소스(60) 영역과 바디 영역(50)의 경계부분에서 불순물의 분리(segregation) 현상이 발생하여 채널이 불안하게 형성되는 문제가 발생되게 된다.
본 발명이 이루고자 하는 기술적 과제는 리세스드 게이트 구조의 소스 영역과 바디 영역의 경계부분에 인접한 채널 영역을 보강하여 소자의 문턱 전압 특성 및 브레이크 다운 전압(BV) 특성을 보강하는 반도체 소자의 제조방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 내에 소정 깊이의 제1 트렌치를 형성하는 단계와, 제1 트렌치의 사이드월(side wall) 측벽 내에 불순물 이온을 주입하여 채널 보강 영역을 형성하는 단계와, 제1 트렌치의 하부 및 채널 보강 영역의 일부를 식각하여 제2 트렌치를 형성하는 단계와, 제2 트렌치 내에 게이트 산화막 및 폴리 게이트를 형성하는 단계 및 반도체 기판 내에 순차적으로 바디 영역 및 소스 영역을 형성하는 단계를 포함함을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 게이트 폴리를 형성하기 위한 트렌치 에치 공정을 두 단계로 진행하고, 첫번째 트렌치 식각 공정후 트렌치 사이드월 측벽에 바디 영역을 이루는 불순물과 동일한 농도의 불순물 이온을 주입하여, 소스 영역과 바디 영역의 경계에 인접한 채널을 보강함으로써, 쇼트 채널 이펙트(short channel effect)를 개선하여 브레이크 다운 전압 특성 및 문턱 전압 특성을 개선할 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 게이트 형성 방법을 나타내는 공정 단면도이다.
먼저 도 2a에 도시된 바와 같이, 반도체 기판(110) 상에 산화막(115)을 형성한다. 산화막(115) 상에 포토리쏘그라피 공정을 수행하여 포토레지스트 패턴(117)을 형성한다.
포토레지스트 패턴(117)은 리세스 게이트 게이트가 형성될 상기 반도체 기판(110)의 일부를 노출시키도록 패턴화될 수 있다. 이어서 포토레지스트 패턴(117)을 식각 마스크로 이용하여 산화막(115)을 식각하여 옥사이드 하드 마스크(oxide hard mask, 115)를 형성한 후 상기 포토레지스트 패턴을 애싱(ashing) 및 클리닝(cleaning) 공정을 통하여 제거한다.
도 2b에 도시된 바와 같이, 옥사이드 하드 마스크(115)를 식각 마스크로 이용한 반응성 이온 식각(Reactive Ion Etch, RIE) 공정을 수행하여 상기 노출된 반도체 기판(110)의 일부를 식각하여 제1 트렌치(122, 124)를 형성한다.
여기서, 제1 반응성 이온 식각은 반도체 기판(100) 내에 게이트 폴리를 형성하고자 하는 트렌치 깊이를 두 단계로 진행하기 위한 식각 단계로써, 후속 공정에서 형성될 소스 영역과 바디 영역의 경계 부분까지 식각한다. 즉, 제1 트렌치(122, 124)의 깊이는 소스 영역과 바디 영역이 접하는 깊이를 기준으로 형성한다.
도 2c에 도시된 바와 같이, 제1 트렌치(122, 124)의 사이드 월(side wall) 측벽 내에 후속의 바디 영역을 이루는 불순물과 동일한 불순물을 이온주입하여 채널 보강 영역(132, 134)을 형성한다.
도 2d에 도시된 바와 같이, 옥사이드 하드 마스크(미도시)를 식각 마스크로 반응성 이온 식각 공정을 수행하여 제1 트렌치(122, 124)의 하부 및 채널 보강 영 역(132, 134)의 일부를 뚫는 제2 트렌치(126, 128)를 형성한다.
다음, 상기 옥사이드 하드 마스크를 제거한 후 습식 식각 공정을 수행하여 제2 트렌치(126, 128) 하부 모서리 부분을 라운딩한다.
도 2e에 도시된 바와 같이, 열산화 방식에 의하여 제2 트랜치(126, 128) 내부 및 상기 반도체 기판(110) 상에 게이트 산화막(150)을 성장시킨다.
게이트 산화막(150)이 형성된 반도체 기판(110) 전면에 CVD(chemicla vapor deposition)을 이용하여 게이트 폴리(160)를 증착한다. 다음으로, 증착된 게이트 폴리(160)를 에치백(etch back) 공정을 통하여 제거한다.
도 2f에 도시된 바와 같이, 반도체 기판(110) 내에 불순물 이온을 주입하여 바디 영역(170)을 형성한다. 다음으로, 바디 영역(170) 상부의 반도체 기판(110) 내에 불순물 이온을 주입하여 소스 영역(180)을 형성한다.
상기한 바와 같이, 본 발명의 반도체 소자 제조방법은 게이트 폴리를 형성하기 위한 트렌치 에치 공정을 두 단계로 진행하고, 첫번째 트렌치 식각 공정후 트렌치 사이드월 측벽에 바디 영역을 이루는 불순물과 동일한 농도의 불순물 이온을 주입하여, 소스 영역과 바디 영역의 경계에 접하는 채널 영역을 보강함으로써, 쇼트 채널 이펙트(short channel effect)를 개선하여 브레이크 다운 전압 특성 및 문턱 전압 특성을 개선할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1a 내지 도 1c는 일반적인 실시 예에 따른 게이트 형성방법을 나타내는 공정 단면도.
도 2a 내지 도 2f는 본 발명의 실시 예에 따른 게이트 형성 방법을 나타내는 공정 단면도.

Claims (5)

  1. 반도체 기판 내에 소정 깊이의 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치의 사이드월(side wall) 측벽 내에 불순물 이온을 주입하여 채널 보강 영역을 형성하는 단계;
    상기 제1 트렌치의 하부 및 채널 보강 영역의 일부를 식각하여 제2 트렌치를 형성하는 단계;
    상기 제2 트렌치 내에 게이트 산화막 및 폴리 게이트를 형성하는 단계 및
    상기 반도체 기판 내에 순차적으로 바디 영역 및 소스 영역을 형성하는 단계를 포함함을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 제1 트렌치는 상기 소스 영역과 바디 영역의 경계 부분까지 식각됨을 특징으로 하는 반도체 소자의 제조방법.
  3. 제1항에 있어서,
    상기 채널 보강 영역에 주입하는 불순물 이온은 상기 바디 영역을 형성하는 불순물 이온과 동일한 불순물 이온을 이용함을 특징으로 하는 반도체 소자의 제조방법.
  4. 제1항에 있어서,
    상기 채널 보강 영역은 상기 소스 영역과 바디 영역의 경계 부분과 접하는 채널 영역에 형성됨을 특징으로 하는 반도체 소자의 제조방법.
  5. 제1항에 있어서,
    두 단계의 식각 공정을 통해 형성된 상기 제1 트렌치와 제2 트렌치가 리세스드 게이트를 형성하기 위한 트렌치로 형성됨을 특징으로 하는 반도체 소자의 제조방법.
KR1020090135881A 2009-12-31 2009-12-31 반도체 소자의 제조 방법 KR20110078952A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135881A KR20110078952A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135881A KR20110078952A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20110078952A true KR20110078952A (ko) 2011-07-07

Family

ID=44918372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135881A KR20110078952A (ko) 2009-12-31 2009-12-31 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20110078952A (ko)

Similar Documents

Publication Publication Date Title
KR101057651B1 (ko) 반도체 소자의 제조방법
CN107958873B (zh) 鳍式场效应管及其形成方法
KR100745917B1 (ko) 반도체 소자의 제조 방법
KR102202818B1 (ko) 킹크 효과를 감소시키기 위한 트랜지스터 레이아웃
JP2009130357A (ja) トレンチｍｏｓｆｅｔ及びその製造方法
KR100895943B1 (ko) 반도체 고전압 소자 제조 방법
US9349815B2 (en) Semiconductor structure and a fabricating method thereof
KR20070020919A (ko) 리세스 채널 어레이 트랜지스터 및 그 제조 방법
KR20120053511A (ko) 트렌치형 디모스 트랜지스터 제조 방법
CN106024898B (zh) 沟槽功率器件及制作方法
CN110034187B (zh) 半导体结构及其形成方法
KR20110078952A (ko) 반도체 소자의 제조 방법
KR100948307B1 (ko) 반도체 소자의 제조 방법
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
CN109841527B (zh) 半导体结构及其形成方法
KR20100079968A (ko) 반도체 장치 및 그의 제조방법
KR100950758B1 (ko) 반도체 소자의 제조방법
KR100988775B1 (ko) 반도체 소자의 트랜치 컨택 형성 방법
KR101015532B1 (ko) 반도체 소자 및 그 제조 방법
JP2021086949A (ja) 半導体装置の製造方法、及び半導体装置
KR20110078926A (ko) 반도체 소자의 제조 방법
KR101024754B1 (ko) 반도체 소자 및 그 형성 방법
KR100929630B1 (ko) 반도체 소자 및 그의 제조 방법
KR100817712B1 (ko) 고전압 모스 소자의 제조 방법
KR100861650B1 (ko) 리세스 게이트를 구비한 반도체 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination