KR20110078473A - 오실레이터 - Google Patents

오실레이터 Download PDF

Info

Publication number
KR20110078473A
KR20110078473A KR1020090135296A KR20090135296A KR20110078473A KR 20110078473 A KR20110078473 A KR 20110078473A KR 1020090135296 A KR1020090135296 A KR 1020090135296A KR 20090135296 A KR20090135296 A KR 20090135296A KR 20110078473 A KR20110078473 A KR 20110078473A
Authority
KR
South Korea
Prior art keywords
current
unit
bias
ring oscillation
current mirror
Prior art date
Application number
KR1020090135296A
Other languages
English (en)
Inventor
장영재
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090135296A priority Critical patent/KR20110078473A/ko
Publication of KR20110078473A publication Critical patent/KR20110078473A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H03K2005/00202—Layout of the delay element using FET's using current mirrors

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 주파수 변화를 보상할 수 있는 오실레이터에 관한 것으로서, 본 발명의 제 1 실시예에 따른 오실레이터는 공급전원을 인가받아 일정한 전압을 방생시키는 바이어스부; 상기 바이어스부에서 발생된 전류를 조절하여 생성하는 전류미러부; 상기 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부; 상기 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부를 포함하며, 상기 바이어스부는 공정변화, 전원변화 및 온도변화를 보상하기 위해 상기 전류미러부로 출력하는 전류의 양을 제어하는 전류보상부를 포함하는 것을 특징으로 한다.
Figure P1020090135296
전류보상부, 전류미러부

Description

오실레이터{OSCILLATOR}
본 발명은 오실레이터에 관한 것으로서, 더욱 상세하게는 주파수 변화를 보상할 수 있는 오실레이터에 관한 것이다.
일반적으로, 외부 발진 소자를 사용하지 않고 자체적으로 발진을 통해 발진신호를 생성하는 오실레이터는, 컴퓨터, 시스템 또는 통신기기 등을 포함하는 전자 장치들의 타이밍 신호를 제공하는 데에 폭넓게 사용되고 있다.
일반적인 오실레이터는 공급전원을 인가받아 일정한 전압을 발생시키고 이러한 전압을 전류로 변환하여 공급하는 바이어스부, 바이어스부에서 발생된 전류를 적당한 양으로 생성하는 전류미러부, 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부, 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부로 구성된다.
하지만, 일반적인 오실레이터는 출력신호의 주파수 변화를 보상하지 못한다. 원래 설정된 주파수의 발진신호에 의하여 동작되도록 설계된 전자 장치들이 틀어진 주파수 특성으로 인해 오동작하는 문제점이 발생하게 되는바, 이는 전원전압 변화, 온도 변화 그리고 공정 변화에 의해서 오실레이터의 출력신호의 주파수 변화가 발 생하기 때문이다. 따라서, 전원전압 변화, 온도 변화 그리고 공정 변화에 둔감한 오실레이터를 설계하고자 많은 연구 개발이 계속 이어져 오고 있다.
본 발명은 주파수 변화를 보상할 수 있는 오실레이터를 제공한다.
본 발명의 제 1 실시예에 따른 오실레이터는 공급전원을 인가받아 일정한 전압을 방생시키는 바이어스부; 상기 바이어스부에서 발생된 전류를 조절하여 생성하는 전류미러부; 상기 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부; 상기 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부를 포함하며, 상기 바이어스부는 공정변화, 전원변화 및 온도변화를 보상하기 위해 상기 전류미러부로 출력하는 전류의 양을 제어하는 전류보상부를 포함하는 것을 특징으로 한다.
본 발명의 제 2 실시예에 따른 오실레이터는 제 1 저항을 구비하며 공급전원을 인가받아 일정한 전압을 발생시키는 바이어스부; 상기 바이어스부에서 발생된 전류를 조절하여 생성하는 전류미러부; 상기 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부; 상기 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부를 포함하며, 상기 전류미러부는 상기 바이어스부에서 생성된 전류를 증가시키는 추가 전류생성부; 상기 추가 전류생성부로부터의 전류를 차감하는 감소 전류생성부; 상기 저항반영전류회로로부터의 전류를 조절하여 링오실레이션부로 출력하는 제 2 전류미러부를 포함하는 것을 특징으로 한다.
본 발명은 공정변화, 전원변화 및 온도변화로 인한 오실레이션부의 주파수 변동을 바이어스부의 전류보상부를 통해 제어할 뿐만 아니라 바이어스부의 저항을 칩 내에 내장함으로써 비용을 절감하는 효과를 가진다. 또한, 칩 내에 내장함으로써 일어날 수 있는 바이어스부의 저항 변동에 따른 오실레이션부의 주파수 변동을 전류미러부의 추가전류생성부와 감소전류생성부를 통해 제어할 수 있다
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는않는다.
그리고 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀두고자 한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시 예에 따른 오실레이터에 관하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 오실레이터를 나타낸 블록도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 오실레이터는 공정 변화, 전원전 압 변화 및 온도 변화를 보상하여 전류의 양을 제어하는 전류보상부(110)를 포함하며 공급전원을 인가받아 일정한 전압을 발생시키고 이러한 전압을 전류로 변환하여 공급하는 바이어스부(100), 바이어스부(100)에서 발생된 전류를 적당한 양으로 조절하여 생성하는 전류미러부(200), 전류미러부(200)에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부(300), 링오실레이션부(300)의 출력주파수를 증폭하여 출력하는 버퍼부(400)를 포함하는 구성을 갖는다.
이와 같은 구성을 가지는 오실레이터를 상세히 살펴보면 아래와 같다.
도 2은 본 발명에 따른 전류보상부, 바이어스부 및 전류미러부의 회로도이다.
바이어스부(100)는 입력전압을 전류보상부(110)와 저항(R2)에 의해 전압분배된 전압을 반전입력단(-)으로 입력받는 증폭기(120)와, 증폭기(120)의 출력단에 게이트가 접속되고, 드레인측이 증폭기(120)의 비반전입력단(+)에 접속되고, 상기 드레인측이 저항(R3)를 통해 접지전압단에 접속된 피모스트랜지스터(P1)로 구성된다.
전류보상부(110)는 소오스측이 전원전압단(VDD)에 접속되고, 드레인측 및 게이트가 상기 바이어스부(100)의 증폭기(120)와 저항(R2)와 연결된다.
전류미러부(200)는 바이어스부(100)의 피모스트랜지스터(P1)의 게이트와 증폭기(120)의 출력단과 연결되어 바이어스부(100)의 저항(R3)에 흐르는 전류를 복사하여 출력전류들을 생성하여 링오실레이션부(300)로 출력한다. 여기서, 전류미러부(200)는 피모스트랜지스터(P2, P3)와 엔모스트랜지스터(N1, N2)로 구성된다.
그리고, 전류보상부(110)의 피모스트랜지스터(MPM1)은 링오실레이션부(300) 를 이루는 트랜지스터들과 정 관계의 계수를 갖는다.
도 2에 도시된 전류보상부, 바이어스부 및 전류미러부의 동작을 살펴보면, 우선 일 예로서, 프로세스가 변할 경우, 즉, 트랜지스터가 FF(NMOS fast, PMOS fast)일 때, 링오실레이션부(300)의 트랜지스터의 게이트 산화막(gate oxide)의 두께가 얇아져 결과적으로 주파수가 감소된다. 이때, 전류보상부(110)의 피모스트랜지스터(MPM1)도 역시 게이트 산화막이 얇아져 문턱전압값이 작이지게 되고 이로 인해 증폭기(120)의 반전입력단(-)에 입력되는 분배전압이 커지게 된다. 증폭기(120) 분배전압 상승은 결과적으로 증폭기(120)의 네거티브 피드백 동작에 의해서 분배전압과 동일하게 유지되는 저항(R3) 양단의 전압을 상승시키는 결과를 가져오게된다.
따라서, 저항(R3)의 양단의 전류가 상승하여 상승된 전류는 전류미러부(200)로 입력되고 전류 미러부(200)는 상승된 전류를 이용하여 링오실레이션부(300)에 상승된 출력전류를 전달함으로써 링오실레이션부(300)는 프로세스 변화에 따라 감소된 주파수를 일정하게 유지시킬 수 있다.
반대로, 트랜지스터가 SS(NMOS slow, PMOS slow)일 때, 링오실레이션부(300)의 트랜지스터의 게이트 산화막(gate oxide)의 두께가 두꺼워져 캐패시터값이 감소하여 주파수가 증가하려고 하더라도 전류보상부(110)의 피모스트랜지스터(MPM1)도 역시 게이트 산화막이 두꺼워져 문턱전압값이 커지게 되고 이로 인해 증폭기(120)의 반전입력단(-)에 입력되는 분배전압이 작아지게 된다. 증폭기(120) 분배전압 감소는 결과적으로 증폭기(120)의 네거티브 피드백 동작에 의해서 분배전압과 동일하게 유지되는 저항(R3) 양단의 전압을 감소시키는 결과를 가져오게된다.
따라서, 저항(R3)의 양단의 전류가 감소하여 감소된 전류는 전류미러부(200)로 입력되고 전류 미러부(200)는 감소된 전류를 이용하여 링오실레이션부(300)에 감소된 출력전류를 전달함으로써 링오실레이션부(300)는 프로세스 변화에 따라 증가된 주파수를 일정하게 유지시킬 수 있다.
다른 예로, 전원전압이 변할 경우, 즉, 전원전압이 상승할 때, 전원전압이 상승하는 만큼 전류보상부(110)의 피모스트랜지스터(MPM1)로 인한 저항(R3) 양단의 전압도 상승한다. 이로 인해, 링오실레이션부(300)에 공급되는 전류미러부(200)의 출력전류가 증가되어 링오실레이션부(300)의 주파수 변동을 감소시킬 수 있다.
또한, 다른 예로, 온도가 변할 경우, 즉, 온도가 상승하면 링오실레이션부(300)의 트랜지스터의 RC값이 증가하여 주파수가 낮아지게 되는데, 온도가 올라가면 전류보상부(110)의 피모스트랜지스터(MPM1)의 문턱전압값이 작아지게 되어 상술한 프로세스 변화(트랜지스터가 FF)와 같이 저항(R3) 양단의 전압이 상승되어 전류 미러부(200)는 상승된 출력전류를 전달함으로써 링오실레이션부(300)는 프로세스 변화에 따라 감소된 주파수를 일정하게 유지시킬 수 있다.
한 편, 상술한 본 발명에 따른 오실레이터는 일반적인 전류미러부(200)를 사용하는 것으로 설명하였지만, 저항(R3)의 변동에 따른 주파수 변동을 보상해주기 위한 다른 실시예의 전류미러부(200)를 사용할 수 있다.
도 3은 본 발명의 제 2 실시예에 따른 전류보상부, 바이어스부 및 전류미러부의 회로도이다.
여기서, 전류보상부 및 바이어스부는 본 발명의 제 1 실시예와 동일한 구성 을 가지므로 별도의 설명은 생략하도록 한다.
도 3에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 전류미러부(200)는 바이어스부(100)에서 생성된 전류를 저항에 상관없이 일정한 전류만을 생성하는 정전류회로(210)의 전류를 추가시켜 증가한 전류를 생성하는 추가 전류생성부(230)와, 저항(R3) 오차에만 영향을 받아 저항오차를 반영한 전류를 생성하는 저항반영전류회로(220)의 전류로 차감한 전류를 생성하는 감소전류생성부(240)와, 감소전류생성부(240)로부터의 전류를 조절하여 링오실레이션부(300)로 출력하는 제 2 전류미러부(250)로 구성된다.
여기서, 저항 오차에 둔감한 상태로 일정한 전류만을 생성하는 정전류회로(210)는 A PROCESS, VOLTAGE, AND TEMPERATURE COMPENSATED CMOS SONSTANT CURRENT REFERENCE S.Sengupta, K.Saurabh, and P.E. Allen 논문을 참조하였다.
또한, 바이어스부(100)의 저항(R3)와 같은 경향성을 가지고 변하는 특성을 가진 저항들로 구성되어 저항(R3)의 오차의 영향을 반영하여 전류를 생성하는 저항반영전류회로(220)는 A CMOS Bandgap Reference Circuit with Sub-1-V Operation Hironori Banba, Hitoshi Shiga, Akira Umezawa, Takeshi Miyaba, Toru Tanzawa, Shigeru Atsumi and Koji Sakui, Member, IEEE 논문을 참조하였다.
이와 같이 구성된 전류미러부(200)를 상세히 살펴보면 아래와 같다.
추가 전류생성부(230)는 소오스와 게이트가 공통으로 바이어스부(100)와 연결된 피모스 트랜지스터(P2)의 드레인과 연결된 엔모스 트랜지스터(N1)의 게이트와 연결된다. 여기서, 추가 전류생성부(230)는 엔모스 트랜지스터(N1)의 게이트와 게 이트가 연결되는 엔모스 트랜지스터(N2)와, 엔모스 트랜지스터(N2)의 소오스와 드레인이 연결된 피모스 트랜지스터(P3)로 구성되며, 엔모스 트랜지스터(N1)와 피모스 트랜지스터(P3)를 연결하는 노드에는 정전류회로(210)가 연결되어있다.
감소 전류생성부(240)는 피모스 트랜지스터(P3)의 게이트와 연결되는 피모스 트랜지스터(P4)와, 피모스 트랜지스터(P4)의 드레인과 소오스 및 게이트가 공통연결되고, 제 2 전류미러부(200)와 게이트가 연결된 엔모스 트랜지스터(N3)로 구성된다. 엔모스 트랜지스터(N3)와 피모스 트랜지스터(P4)를 연결하는 노드에는 저항반영전류회로(220)가 연결되어있다.
제 2 전류미러부(250)는 피모스 트랜지스터(P5, P6)과, 피모스 트랜지스터(P5, P6)의 드레인과 연결되어 전류미러로 동작하는 엔모스 트랜지스터(N4, N5)로 구성된다.
이러한 본 발명의 제 2 실시 예에 따른 전류미러부(200)의 동작을 설명한다.
바이어스부(100)의 저항(R3)이 공정상의 변동으로 일정범위 변하게 되면 링오실레이션부(300)에 공급되는 전류가 바뀌게 되고 결국 그 영향으로 주파수 역시 변하게 된다.
이와 같이 저항(R3)이 공정상의 변동으로 변하게 되어 바이어스부(100)의 출력전류가 감소되면 전류미러부(200)의 추가전류생성부(230)은 저항에 상관없이 일정한 전류만을 생성하는 정전류회로(210)의 전류를 추가시켜 일정하게 증가한 전류를 생성한다.
그리고나서, 감소전류생성부(240)으로 보내면 감소전류생성부(240)는 저 항(R3) 오차에만 영향을 받아 저항오차를 반영한 전류를 생성하는 저항반영전류회로(220)의 전류로 다시 차감한다.
이후, 차감된 전류는 제 2 전류 미러부(250)로 보내게 되고 제 2 전류 미러부(250)는 차감된 전류를 이용하여 링오실레이션부(300)에 전달함으로써 링오실레이션부(300)는 저항(R3)의 변화에 따라 감소된 주파수를 일정하게 유지시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형, 및 변경 가능한 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명에 따른 오실레이터를 나타낸 블록도
도 2은 본 발명에 따른 전류보상부, 바이어스부 및 전류미러부의 회로도
도 3은 본 발명의 제 2 실시예에 따른 전류보상부, 바이어스부 및 전류미러부의 회로도

Claims (12)

  1. 공급전원을 인가받아 일정한 전압을 방생시키는 바이어스부;
    상기 바이어스부에서 발생된 전류를 조절하여 생성하는 전류미러부;
    상기 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부;
    상기 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부를 포함하며,
    상기 바이어스부는
    공정변화, 전원변화 및 온도변화를 보상하기 위해 상기 전류미러부로 출력하는 전류의 양을 제어하는 전류보상부를 포함하는 것을 특징으로 하는 오실레이터.
  2. 제 1 저항을 구비하며 공급전원을 인가받아 일정한 전압을 발생시키는 바이어스부;
    상기 바이어스부에서 발생된 전류를 조절하여 생성하는 전류미러부;
    상기 전류미러부에서 공급되는 전류로 적절한 주파수를 생성하는 링오실레이션부;
    상기 링오실레이션부의 출력주파수를 증폭하여 출력하는 버퍼부를 포함하며,
    상기 전류미러부는
    상기 바이어스부에서 생성된 전류를 증가시키는 추가 전류생성부;
    상기 추가 전류생성부로부터의 전류를 차감하는 감소 전류생성부;
    상기 저항반영전류회로로부터의 전류를 조절하여 링오실레이션부로 출력하는 제 2 전류미러부를 포함하는 것을 특징으로 하는 오실레이터.
  3. 제 1항 또는 제 2항에 있어서,
    상기 바이어스부는 입력전압을 전류보상부와 제 1 저항에 의해 전압분배된 전압을 반전입력단에 입력받는 증폭기;
    상기 증폭기의 출력단에 게이트가 접속되고, 드레인이 상기 증폭기의 비반전입력단에 접속되고, 상기 드레인이 제 2 저항을 통해 접지전압단에 접속된 피모스트랜지스터를 포함하는 것을 특징으로 하는 오실레이터.
  4. 제 1항 또는 제 2항에 있어서,
    상기 전류보상부는 소오스가 전원전압단에 접속되고, 드레인 및 게이트가 공통으로 상기 증폭기의 반전입력단과 접속되는 것을 특징으로 하는 오실레이터.
  5. 제 1항에 있어서,
    상기 전류보상부의 피모스트랜지스터는 상기 링오실레이션부의 트랜지스터들과 정관계의 게이트 산화막을 갖는 것을 특징으로 하는 오실레이터.
  6. 제 3항에 있어서,
    상기 전류보상부는 공정변화, 전원변화 및 온도변화가 발생할 경우 상기 증 폭기의 반전입력단에 입력되는 분배전압을 제어하여 상기 전류미러부에 전달되는 전류를 제어하는 것을 특징으로 하는 오실레이터.
  7. 제 6항에 있어서,
    상기 전류보상부는 상기 전류미러부에 전달되는 전류를 제어하여 상기 링오실레이션부의 주파수 변동을 제어하는 것을 특징으로 하는 오실레이터.
  8. 제 2항에 있어서,
    상기 추가 전류생성부는 일정한 전류만을 생성하는 정전류회로의 전류를 상기 바이어스부에서 생성된 전류에 추가시켜 전류를 증가시키는 것을 특징으로 하는 오실레이터.
  9. 제 2항에 있어서,
    상기 전류 감소생성부는 상기 바이어스부의 제 1 저항의 오차에만 영향을 받아 저항오차를 반영한 전류를 생성하는 저항반영전류회로의 전류로 상기 추가 전류생성부로부터의 전류를 감소시키는 것을 특징으로 하는 오실레이터.
  10. 제 2항에 있어서,
    상기 추가 전류생성부는
    제 1 엔모스 트랜지스터의 게이트와 게이트가 연결된 제 2 엔모스 트랜지스 터;
    상기 제 2 엔모스 트랜지스터의 소오스와 드레인이 연결되고, 게이트는 상기 전류 감소생성부와 연결된 제 2 피모스 트랜지스터;
    상기 제 2 엔모스 트랜지스터와 제 2 피모스 트랜지스터 사이의 노드와 연결된 정전류회로를 포함하는 것을 특징으로 하는 오실레이터.
  11. 제 2항에 있어서,
    상기 감소 전류 생성부는
    상기 추가 전류생성부와 게이트가 연결되고, 드레인은 제 3 엔모스 트랜지스터의 소오스 및 게이트와 공통연결되는 제 3 피모스 트랜지스터;
    상기 제 2 전류미러부와 게이트가 연결되고, 소오스 및 게이트는 상기 제 3 피모스 트랜지스터와 공통연결된 제 3 엔모스 트랜지스터;
    상기 제 3 엔모스 트랜지스터와 상기 제 3 피모스 트랜지스터 사이의 노드와 연결된 저항반영전류회로를 포함하는 것을 특징으로 하는 오실레이터.
  12. 제 2항에 있어서,
    상기 전류미러부는
    상기 바이어스부의 제 1 저항이 변할 경우에 상기 추가전류생성부에서 전류를 증가시키고, 상기 감소전류생성부에서 다시 차감시켜 상기 링오실레이션부의 주파수를 제어하는 것을 특징으로 하는 오실레이터.
KR1020090135296A 2009-12-31 2009-12-31 오실레이터 KR20110078473A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090135296A KR20110078473A (ko) 2009-12-31 2009-12-31 오실레이터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090135296A KR20110078473A (ko) 2009-12-31 2009-12-31 오실레이터

Publications (1)

Publication Number Publication Date
KR20110078473A true KR20110078473A (ko) 2011-07-07

Family

ID=44917937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090135296A KR20110078473A (ko) 2009-12-31 2009-12-31 오실레이터

Country Status (1)

Country Link
KR (1) KR20110078473A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014135060A1 (en) * 2013-03-04 2014-09-12 Shenzhen Byd Auto R&D Company Limited Switching power source, method and control chip for controlling the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014135060A1 (en) * 2013-03-04 2014-09-12 Shenzhen Byd Auto R&D Company Limited Switching power source, method and control chip for controlling the same
US9553520B2 (en) 2013-03-04 2017-01-24 Byd Company Limited Switching power source, method and control chip for controlling the same

Similar Documents

Publication Publication Date Title
TW577190B (en) Internal power supply for an integrated circuit having a temperature compensated reference voltage generator
US6087821A (en) Reference-voltage generating circuit
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
TWI405402B (zh) 晶體振盪電路的電壓源電路
US20100171558A1 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
JP2007026337A (ja) 電圧レギュレータ
US8248171B1 (en) Temperature correcting current-controlled ring oscillators
KR101070031B1 (ko) 기준 전류 발생 회로
US7893728B2 (en) Voltage-current converter and voltage controlled oscillator
US8704605B1 (en) Class-AB XTAL circuit
JP2017519426A (ja) フィードフォワードバイアス回路
US7511565B2 (en) Integrated circuit apparatus and method of compensating a current
JP4091410B2 (ja) 半導体集積回路
JP2006067185A (ja) クロックバッファ回路
US8970257B2 (en) Semiconductor device for offset compensation of reference current
JP2004040757A (ja) スイッチングポイント感知回路及びそれを用いた半導体装置
KR20110078473A (ko) 오실레이터
JP2004015423A (ja) 定電流発生回路
KR101015523B1 (ko) 밴드갭 기준 전압 발생 회로
US7218162B2 (en) Semiconductor integrated circuit having output circuit
JP3457209B2 (ja) 電圧検出回路
JP3847021B2 (ja) 電圧制御発振器
KR20080003048A (ko) 기준 전압 발생 회로
KR20140130779A (ko) 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법
JP2000298523A (ja) 定電圧出力回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination