KR20110075451A - Manufacturing method for integrated semiconductor power module substrate - Google Patents

Manufacturing method for integrated semiconductor power module substrate Download PDF

Info

Publication number
KR20110075451A
KR20110075451A KR1020090131904A KR20090131904A KR20110075451A KR 20110075451 A KR20110075451 A KR 20110075451A KR 1020090131904 A KR1020090131904 A KR 1020090131904A KR 20090131904 A KR20090131904 A KR 20090131904A KR 20110075451 A KR20110075451 A KR 20110075451A
Authority
KR
South Korea
Prior art keywords
layer
solder
electrically conductive
power semiconductor
conductive layer
Prior art date
Application number
KR1020090131904A
Other languages
Korean (ko)
Other versions
KR101096114B1 (en
Inventor
김갑석
김용모
Original Assignee
주식회사 케이아이자이맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이아이자이맥스 filed Critical 주식회사 케이아이자이맥스
Priority to KR1020090131904A priority Critical patent/KR101096114B1/en
Publication of KR20110075451A publication Critical patent/KR20110075451A/en
Application granted granted Critical
Publication of KR101096114B1 publication Critical patent/KR101096114B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

PURPOSE: A method for manufacturing an integrated power semiconductor module substrate is provided to simplify a structure and a manufacturing process of a power semiconductor module by integrating a metalized ceramic substrate on a metal base. CONSTITUTION: An insulating layer(303) is formed as an electrical insulating material on an upper surface of a metal base(301) which is loaded on one side of a power semiconductor module. An electrical conducting layer(305) is deposited as a thick film of an electrical conductive metal on an upper surface of the insulating layer. A solder layer is formed as an alloy material for soldering on an upper surface of an electrical conductive layer.

Description

일체형 전력 반도체 모듈 기판의 제조방법{Manufacturing Method for Integrated Semiconductor Power Module Substrate}Manufacturing Method for Integrated Semiconductor Power Module Substrate

본 발명은, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 금속 베이스 상에 일체형으로 구현함으로써 그 제조공정을 간단하게 함과 동시에 그 방열 특성을 개선한 일체형 전력 반도체 모듈 기판의 제조방법에 관한 것이다.The present invention is to manufacture a single-piece power semiconductor module substrate by simplifying the manufacturing process while improving the heat dissipation characteristics by integrally implementing a ceramic printed circuit board (Metallized Ceramic Substrate) used in the power semiconductor module on a metal base It is about a method.

전력 반도체 모듈은 인버터(Inverter), 전력 레귤레이터(Power Regulator) 또는 컨버터(Converter)와 같이 고전압 또는 대전류가 인가되어 처리되는 부품으로서, 가정용 세탁기, 냉장고 등에서부터 산업용 장비, 전기 자동차 등에까지 폭 넓게 사용되고 있다. The power semiconductor module is a component that is processed by applying high voltage or high current such as an inverter, a power regulator, or a converter, and is widely used in household washing machines, refrigerators, industrial equipment, and electric vehicles. .

전력 반도체 모듈은 IGBT(Insulated Gate Bipolar Transistor), MOSFET(Metal-Oxide Semiconductor Field Effect Transistor) 등과 같은 스위칭 소자 또는 사이리스터(thyristor) 등과 같은 정류 소자, 기타 각종 다이오드 등의 전 력 반도체 소자를 실장한 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 방열을 위해 금속 베이스에 납땜한 것으로, 별도의 덮개로 덮은 형태를 가진다. The power semiconductor module is a ceramic printing in which a switching device such as an insulated gate bipolar transistor (IGBT), a metal-oxide semiconductor field effect transistor (MOSFET), or a power semiconductor device such as a rectifier device such as a thyristor, or other diodes is mounted. A circuit board (Metallized Ceramic Substrate) is soldered to the metal base for heat dissipation, and has a form covered with a separate cover.

도 1은 종래의 전력 반도체 모듈의 일 예를 도시한 사시도이고, 도 2는 도 1의 전력 반도체 모듈의 단면도이다. 도 1을 참조하면, 몇 개의 단자(131, 133)가 덮개(135)의 외부로 노출되어 있으며, 1mm ~ 5mm 두께의 금속 베이스(101)가 덮개(135)의 아랫부분을 마감하여 내부에 내장된 세라미 인쇄회로기판 등을 포장하게 된다. 1 is a perspective view illustrating an example of a conventional power semiconductor module, and FIG. 2 is a cross-sectional view of the power semiconductor module of FIG. 1. Referring to FIG. 1, some terminals 131 and 133 are exposed to the outside of the cover 135, and a metal base 101 having a thickness of 1 mm to 5 mm closes the lower part of the cover 135 and is embedded therein. Packaged ceramic printed circuit boards.

도 2를 참조하면, 전력 반도체 모듈(100)은 금속 베이스(101), 세라믹 인쇄회로기판(103), 세라믹 기판(103)의 상면에 형성되고 전기적 회로를 형성하는 제1 동막(105)과, 세라믹 기판(103)의 하면에 형성된 열전도층인 제2 동막(107)과, 제2 동막(107)과 금속 베이스(101)를 접합하는 제1 솔더층(109), 반도체 소자(S) 및 반도체 소자(S)를 제1 동막(105)의 상면에 접합하는 제2 솔더층(111)을 구비한다. Referring to FIG. 2, the power semiconductor module 100 may include a first copper film 105 formed on the metal base 101, the ceramic printed circuit board 103, and the upper surface of the ceramic substrate 103 to form an electrical circuit. The second copper film 107, which is a thermal conductive layer formed on the lower surface of the ceramic substrate 103, the first solder layer 109, the semiconductor element S, and the semiconductor that join the second copper film 107 and the metal base 101. The 2nd solder layer 111 which joins the element S to the upper surface of the 1st copper film 105 is provided.

이외에도 반도체 소자(S)를 다른 패턴의 제2 솔더층 또는 제1 동막에 연결하는 본딩 와이어(Binding Wire) 등과 같은 구성들이 포함될 수 있으며, 단자(131, 133)가 일체로 구성된 덮개(135)의 하부는 접착제에 의해 금속 베이스(101)와 결합한다. In addition, components such as a binding wire for connecting the semiconductor element S to a second solder layer or the first copper layer of another pattern may be included, and the cover 135 having the terminals 131 and 133 integrally formed therein may be included. The lower part is joined to the metal base 101 by an adhesive.

전력 반도체 모듈(100)의 구성 중에서 제1 동막(105) 및 제2 동막(107)은 세라믹 기판(103)에 직접 접착(DBC: Direct Bonded Copper)되는 별도의 공정에 의해 하나의 세라믹 인쇄회로기판(113)을 형성한다. In the configuration of the power semiconductor module 100, the first copper film 105 and the second copper film 107 are bonded to one ceramic printed circuit board (DBC) by a separate process by a separate process. And form 113.

따라서 도 2의 전력 반도체 모듈(100)은 다음의 3 단계 공정에 의해 생산된 다. Therefore, the power semiconductor module 100 of FIG. 2 is produced by the following three step process.

제1 공정은, 세라믹 기판(103)에 제1 동막(105)과 제2 동막(107)을 접착하여 세라믹 인쇄회로기판(113)을 생산하는 공정이고, 제2 공정은 전력 반도체 소자(S)를 세라믹 인쇄회로기판(113)에 납땜하는 공정이며, 마지막으로 제3 공정은 전력 반도체 소자(S)가 실장된 세라믹 인쇄회로기판(113)을 금속 베이스(101)에 납땜하고 덮개(135)를 덮어 마무리하는 공정이다.The first step is to produce a ceramic printed circuit board 113 by adhering the first copper film 105 and the second copper film 107 to the ceramic substrate 103. The second step is the power semiconductor device S. To the ceramic printed circuit board 113, and finally, the third process is to solder the ceramic printed circuit board 113 on which the power semiconductor device S is mounted to the metal base 101 and to cover the cover 135. It is the process of covering and finishing.

전력 반도체 소자(S)는 도 2에 도시된 바와 같이, 그 아랫면 전체가 제1 동막(105)에 솔더링 될 수 있다. 따라서 제2 공정은 제1 동막(105) 상에서 전력 반도체 소자(S)가 납땜될 부분에 메탈 마스크(Metal Mask)를 이용하여 크림 솔더(Solder)를 도포하는 공정과, 크림 솔더에 전력 반도체 소자(S)를 올려놓은 세라믹 인쇄회로기판(113)을 리플로우 오븐(Reflow Oven)을 통과시키는 공정을 포함한다. 리플로우 과정에서 크림 솔더가 녹으면서 제1 동막(105)과 전력 반도체 소자(S) 사이의 납땜이 이루어지고, 제2 솔더층(111)이 형성된다. As illustrated in FIG. 2, the power semiconductor device S may be soldered to the first copper film 105. Therefore, the second process is a process of applying a cream solder (Solder) using a metal mask on the portion where the power semiconductor device (S) is to be soldered on the first copper film 105, and the power semiconductor device ( And passing through the reflow oven the ceramic printed circuit board 113 on which S) is placed. During the reflow process, the cream solder is melted and soldered between the first copper film 105 and the power semiconductor device S, and the second solder layer 111 is formed.

리플로우 과정에서, 전력 반도체 소자(S)는 부동(浮動)의 상태에 있기 때문에 정상적인 위치를 벗어나 제1 동막(105)에 접합 될 수 있다. 이를 방지하기 위해, 전력 반도체 소자(S)가 납땜 될 위치의 가장자리 일부에는, 제1 솔더층(105)의 높이 이상의 두께를 가지는 포토 솔더 레지스터(Photo Solder Resist)가 형성될 수 있다.In the reflow process, since the power semiconductor device S is in a floating state, the power semiconductor device S may be bonded to the first copper film 105 from the normal position. To prevent this, a photo solder resistor having a thickness greater than or equal to the height of the first solder layer 105 may be formed at a portion of the edge of the position where the power semiconductor element S is to be soldered.

한편, 전력 반도체 모듈(100)은 내장된 전력 반도체 소자(S)의 동작에 의해 발생하는 열을 세라믹 인쇄회로기판(113)을 거쳐 금속 베이스(101)를 통해 방열시 키는 구조를 가진다. Meanwhile, the power semiconductor module 100 has a structure in which heat generated by the operation of the embedded power semiconductor device S is radiated through the metal base 101 via the ceramic printed circuit board 113.

전력용 반도체 모듈(100)은 다양한 조건에서 동작하면서 전력 반도체 소자(S)의 갑작스런 발열 등에 의해 고온에 노출되며, 갑작스런 온도변화에 의한 열 변형 및 열 충격은 세라믹 인쇄회로기판(113)에 크랙(Clack)을 일으키는 등, 전력 반도체 모듈(100)의 내구성에 중대한 영향을 줄 수 있다. 따라서 전력용 반도체 모듈(100)은 열 변형 및 열 충격에 대한 높은 신뢰성이 요구된다.The power semiconductor module 100 is exposed to high temperature due to sudden heat generation of the power semiconductor device S while operating under various conditions, and thermal deformation and thermal shock caused by sudden temperature change may cause cracks in the ceramic printed circuit board 113. It can cause a significant impact on the durability of the power semiconductor module 100, such as causing a (Clack). Therefore, the power semiconductor module 100 requires high reliability against thermal deformation and thermal shock.

결국, 전력 반도체 모듈(100)의 열 충격에 대한 내구성은 세라믹 인쇄회로기판(113)에서 발생하는 열의 방열 특성 및 소재에 관계된다. As a result, the durability against heat shock of the power semiconductor module 100 is related to heat dissipation characteristics and materials of heat generated from the ceramic printed circuit board 113.

본 발명의 목적은, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 금속 베이스 상에 일체형으로 구현함으로써 전력 반도체 모듈의 구조 및 제조공정을 간단하게 함과 동시에 그 방열 특성을 개선한 일체형 전력 반도체 모듈 기판의 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION An object of the present invention is to simplify the structure and manufacturing process of a power semiconductor module and to improve its heat dissipation characteristics by integrally implementing a ceramic printed circuit board (Metallized Ceramic Substrate) used in a power semiconductor module on a metal base. The present invention provides a method of manufacturing an integrated power semiconductor module substrate.

상기 목적을 달성하기 위해 본 발명에 따라 전력 반도체 모듈에 사용되어 전력 반도체 소자가 실장될 인쇄회로기판의 제조방법은, 상기 전력 반도체 모듈의 한 부분에 노출 장착되는 금속 베이스의 상면에 전기적 절연소재의 절연층을 형성하는 단계와, 상기 절연층의 상면에 전기 전도성 금속의 전기 전도층을 마그네트론 스퍼터링에 의해 후막으로 증착하는 단계와, 상기 전기 전도층의 상면에 기 설정된 패턴으로 납땜용 합금 소재의 솔더층을 형성하는 단계와, 상기 전력 반도체 소자의 전기적 연결을 위한 회로 패턴으로 상기 전기 전도층을 에칭하는 단계를 포함한다.In order to achieve the above object, according to the present invention, a method of manufacturing a printed circuit board on which a power semiconductor device is to be mounted is provided. Forming an insulating layer, depositing an electrically conductive layer of an electrically conductive metal on the upper surface of the insulating layer as a thick film by magnetron sputtering, and soldering an alloy material for soldering in a predetermined pattern on the upper surface of the electrically conductive layer Forming a layer and etching the electrically conductive layer with a circuit pattern for electrical connection of the power semiconductor device.

여기서, 상기 절연층을 형성하는 단계는, 마그네트론 스퍼터링 방법에 의해 증착하는 방법, 플라즈마 전해 산화(PEO: Plasma Electrolytic Oxidation)법 등의 피막처리법, 세라믹 분말을 스크린 인쇄, 제트분사 또는 정전도장의 방법으로 도포하고 소성하는 방법, 그 밖에도 졸-겔법(Sol-Gel Process), 콜드 스프레이 코팅(Cold Spray Coating)방법, 플라즈마 용사(Plasma Spraying) 방법 중 선택된 하 나의 방법으로 상기 절연층을 형성할 수 있다. 그 중에서 마그네트론 스퍼터링 방법은 전체 공정을 일련의 연속공정으로 할 수 있어서 바람직하다. Here, the step of forming the insulating layer, a method of deposition by a magnetron sputtering method, a coating method such as plasma electrolytic oxidation (PEO) method, ceramic powder by screen printing, jet spraying or electrostatic coating method The insulating layer may be formed by one of a method of coating and firing, a sol-gel process, a cold spray coating method, and a plasma spraying method. Among them, the magnetron sputtering method is preferable because the entire process can be a series of continuous processes.

또한, 상기 전기 전도층은 인장 잔류응력을 가지는 복수 개의 제1박막과, 압축 잔류응력을 가지는 복수 개의 제2박막을 교번적으로 물리기상 증착하여 5㎛ ~ 500㎛ 후막으로 증착하게 된다. 당연히, 상기 절연층과 솔더층도 제1박막과 제2박막의 반복 증착으로 형성할 수 있다. In addition, the electrically conductive layer alternately physically deposits a plurality of first thin films having a tensile residual stress and a plurality of second thin films having a compressive residual stress to be deposited into a 5 μm to 500 μm thick film. Naturally, the insulating layer and the solder layer can also be formed by repeated deposition of the first thin film and the second thin film.

나아가, 상기 전기 전도층은, 전기 전도성 금속의 단일층으로 형성하는 것 뿐만 아니라 다층막으로 구현할 수 있다. 예컨대, 구리보다 탄성률이 큰 금속(알루미늄 등)의 후막을 상기 절연층 상에 증착한 후에, 구리의 후막을 증착함으로써 상기 구리와 절연층 사이의 열팽창 계수를 보상하여 신뢰성 특성을 향상시킬 수 있다.Furthermore, the electrically conductive layer may be implemented as a multilayer as well as a single layer of an electrically conductive metal. For example, after depositing a thick film of a metal (such as aluminum) having a higher elastic modulus than copper on the insulating layer, by depositing a thick film of copper, the thermal expansion coefficient between the copper and the insulating layer can be compensated for, thereby improving reliability characteristics.

상기 솔더층을 형성하는 단계는 다양한 공정에 의해 형성될 수 있다. 예컨대, 상기 솔더층은 상기 전기 전도층의 상면 전체에 1㎛ ~ 20㎛ 두께의 니켈코팅막을 물리기상 증착하는 단계와, 상기 니켈코팅막의 상면 전체에 상기 납땜용 합금소재를 물리기상 증착하여 솔더 증착층을 형성하는 단계와, 상기 솔더 증착층 및 니켈코팅막을 상기 솔더층의 패턴으로 에칭하는 단계를 통해 구현될 수 있다. Forming the solder layer may be formed by a variety of processes. For example, the solder layer may be formed by physically depositing a nickel coating layer having a thickness of 1 μm to 20 μm on the entire upper surface of the electrically conductive layer, and physically depositing the solder alloy material on the entire upper surface of the nickel coating layer by solder deposition. It may be implemented by forming a layer and etching the solder deposition layer and the nickel coating layer in a pattern of the solder layer.

나아가 절연층이 마그네트론 스퍼터링 방법에 의한다면, 상기 절연층을 형성하는 단계에서 상기 솔더 증착층을 형성하는 단계까지는 하나 또는 두 개의 마그네트론 스퍼터링 챔버 내에서 일련의 연속공정으로 이루어질 수 있기 때문에 공정이 매우 간단해질 수 있다.Furthermore, if the insulating layer is a magnetron sputtering method, the process is very simple since the insulating layer may be formed in a series of continuous processes in one or two magnetron sputtering chambers from forming the solder deposition layer. Can be done.

다른 실시 예에 따라, 상기 절연층을 형성하는 단계는, 상기 전기 전도층의 상면에 상기 솔더층의 패턴으로 니켈코팅막을 물리기상 증착하는 단계와, 상기 니켈코팅막의 상면에 상기 납땜용 합금소재를 상기 솔더층의 패턴으로 물리기상 증착하여 솔더 증착층을 형성하는 단계를 포함할 수 있다. 이 방법에 의하면, 상기 솔더층을 형성하기 위한 별도의 에칭공정이 필요 없게 된다.According to another embodiment, the forming of the insulating layer may include physically depositing a nickel coating layer on the top surface of the electrically conductive layer in a pattern of the solder layer, and depositing the alloy material for soldering on the top surface of the nickel coating layer. Physical vapor deposition in a pattern of the solder layer may include forming a solder deposition layer. According to this method, a separate etching step for forming the solder layer is unnecessary.

본 발명의 일체형 전력 반도체 모듈 기판의 제조방법은 별도의 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 대신하여 금속 베이스 상에 직접 절연층과 전기 전도층을 형성하는 방법으로, 전력 반도체 모듈에 사용되는 세라믹 인쇄회로기판을 금속 베이스와 일체로 구현한다. The manufacturing method of the integrated power semiconductor module substrate of the present invention is a method of forming an insulating layer and an electrically conductive layer directly on a metal base in place of a separate ceramic printed circuit board (Metallized Ceramic Substrate), the ceramic used in the power semiconductor module The printed circuit board is integrated with the metal base.

금속 베이스와 세라믹 기판이 하나의 일체형 전력 반도체 모듈 기판으로 형성되기 때문에, 전력 반도체 모듈의 전체 제조공정은 1차 제조된 전력 반도체 모듈 기판에 전력 반도체 소자를 올려 납땜하는 후 과정만을 수행하면 된다. 따라서 종래의 세라믹 인쇄회로기판을 금속 베이스에 접착하기 위한 별도의 공정이 필요 없게 되고, 전력 반도체 모듈의 전체 제조공정이 간단해진다. Since the metal base and the ceramic substrate are formed as one integrated power semiconductor module substrate, the entire manufacturing process of the power semiconductor module only needs to be performed after soldering the power semiconductor element onto the first manufactured power semiconductor module substrate. Therefore, a separate process for adhering the conventional ceramic printed circuit board to the metal base is unnecessary, and the entire manufacturing process of the power semiconductor module is simplified.

나아가 전력 반도체 모듈 기판의 각 층이 마그네트론 스퍼터링 방법에 의해 고밀도의 후막으로 증착되어 뛰어난 전기 전도성과 함께 뛰어난 방열특성을 발휘하게 되고, 따라서 전력 반도체 모듈이 부담하게 되는 열 충격에 대한 내구성이 향상 된다. Furthermore, each layer of the power semiconductor module substrate is deposited by a high density thick film by a magnetron sputtering method, thereby exhibiting excellent electrical conductivity and excellent heat dissipation characteristics, thereby improving durability against thermal shocks on the power semiconductor module.

솔더층이 크림 솔더 형태로 전기 전도층 상에 도포되는 것이 아니라 스퍼터링에 의해 증착되기 때문에, 솔더가 납땜을 위해 용융되더라고 상면에 실장된 소자를 부동(浮動)인 상태로 만들지 않게 된다. 따라서 전력 반도체 소자의 이탈을 방지하기 위한 포토 솔더 레지스터 등이 필요 없게 된다. Since the solder layer is deposited by sputtering rather than being applied onto the electrically conductive layer in the form of a cream solder, the solder is melted for soldering but does not render the device mounted on the top surface floating. Therefore, a photo solder resistor or the like for preventing the detachment of the power semiconductor device is unnecessary.

이하 도면을 참조하여 본 발명을 더욱 상세히 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in more detail with reference to the drawings.

도 3은 본 발명의 일 실시 예에 따른 일체형 전력 반도체 모듈용 인쇄회로기판의 단면도이고, 도 4는 도 3의 일체형 전력 반도체 모듈용 인쇄회로기판의 제조공정도이다.3 is a cross-sectional view of a printed circuit board for an integrated power semiconductor module according to an embodiment of the present invention, and FIG. 4 is a manufacturing process diagram of the printed circuit board for an integrated power semiconductor module of FIG. 3.

도 3을 참조하면, 본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)은 금속 베이스(301)와, 금속 베이스(301) 상에 마련된 절연층(303)과, 절연층(303)상에 형성된 전기 전도층(305)과, 전기 전도층(305) 상에 형성된 솔더층(307)을 포함한다. 솔더층(307)은 전기 전도층(305) 상에 형성된 니켈코팅막(309) 및 솔더 증착층(311)을 포함한다. 전력 반도체 소자(S)는 후공정으로 솔더층(307)상에 납땜 접착되며, 이하에서는 별도로 설명하지 아니한다.Referring to FIG. 3, a printed circuit board 300 for an integrated power semiconductor module according to the present invention may include a metal base 301, an insulating layer 303 provided on the metal base 301, and an insulating layer 303. The formed electrically conductive layer 305 and the solder layer 307 formed on the electrically conductive layer 305 are included. The solder layer 307 includes a nickel coating film 309 and a solder deposition layer 311 formed on the electrically conductive layer 305. The power semiconductor device S is solder bonded to the solder layer 307 in a later process, and will not be described below.

본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)은 세라믹 인쇄회로기판(Metallized Ceramic Substrate)을 제작하는 별도의 공정이 없이, 금속 베이스(301) 상에 일련의 공정으로 필요한 구성을 적층하는데 특징이 있다. 나아가 각 층의 적층이 마그네트론 스퍼터링에 의할 경우, 한 개 또는 복수 개의 챔버내에서 연속공정으로 형성될 수 있다. 이하 도 4를 참조하여 본 발명의 일체형 전력 반도체 모듈용 인쇄회로기판(300)의 제조방법을 설명한다. The printed circuit board 300 for the integrated power semiconductor module according to the present invention is characterized in that a laminated structure is required in a series of processes on the metal base 301 without a separate process of manufacturing a ceramic printed circuit board (Metallized Ceramic Substrate). There is this. Further, when the lamination of each layer is by magnetron sputtering, it can be formed in a continuous process in one or a plurality of chambers. Hereinafter, a manufacturing method of an integrated power semiconductor module printed circuit board 300 will be described with reference to FIG. 4.

<금속 베이스 상에 절연층 형성, 도 4의 (a) 단계><Formation of Insulation Layer on Metal Base, Step (a) of FIG. 4>

금속 베이스(301)의 재료는 강도 및 방열 특성이 우수한 금속재료이면 모두 가능할 것이나, 알루미늄(Al) 및 구리(Cu) 중에서 선택된 적어도 하나의 금속 또는 그 합금, 또는 스테인리스, 탄소강 등이 바람직하다. 이러한 금속 베이스(301)는 내구성 및 방열 특성이 우수하여 전력 반도체 소자(S) 등에서 발생하는 열의 배출에 탁월한 성능을 보인다.The material of the metal base 301 may be any metal material having excellent strength and heat dissipation properties, but at least one metal selected from aluminum (Al) and copper (Cu) or an alloy thereof, or stainless steel, carbon steel, or the like is preferable. The metal base 301 has excellent durability and heat dissipation characteristics, and thus exhibits excellent performance in dissipating heat generated from the power semiconductor device S and the like.

절연층(303)은 물리적기상증착(物理的氣相蒸着, PVD)을 위한 마그네트론 스퍼터링(Magnetron Sputtering) 방법에 의해 금속 베이스(301) 상에 형성된다. 절연층(303)은 전기 전도층(305)과 금속 베이스(301) 사이의 전기적 절연과 함께, 전기 전도층(305)에서 발생하는 열을 금속 베이스(301)로 전달하는 역할을 한다. The insulating layer 303 is formed on the metal base 301 by a magnetron sputtering method for physical vapor deposition (PVD). The insulating layer 303 serves to transfer heat generated in the electrically conductive layer 305 to the metal base 301 together with the electrical insulation between the electrically conductive layer 305 and the metal base 301.

후막 스퍼터링 방법에 의한 절연층(303)은, 열 전달 특성과 전기적 절연 특성이 우수한 저 유전율 물질로 형성되며, 금속 베이스(301)와 전기 전도층(305)의 종류와 그 화학적 특성에 따라 산화물, 질화물, 다이아몬드상 카본(DLC: Diamond-Like Carbon), 또는 탄화물 등 다양한 물질이 사용될 수 있다. The insulating layer 303 by the thick film sputtering method is formed of a low dielectric constant material having excellent heat transfer and electrical insulating properties, and according to the type and chemical properties of the metal base 301 and the electrically conductive layer 305, Various materials such as nitride, diamond-like carbon (DLC), or carbide may be used.

여기서, 산화물은 실리콘 계열 산화물(SiOX), 티타늄 계열 산화물(TiOX), 알 루미늄 계열 산화물(AlXOy) 또는 크롬 계열 산화물(CrOX)이 해당할 수 있고, 질화물은 실리콘 계열 질화물(SiXNy), 티타늄 계열 질화물(TiXNy), 알루미늄 계열 질화물(AlN) 또는 붕소 계열 질화물(BN)이 해당할 수 있다. 탄화물은 탄화규소(SiC), 탄화티타늄(TiC) 또는 탄화크롬(CrC)이 해당할 수 있다. Here, the oxide may correspond to silicon oxide (SiO X ), titanium oxide (TiO X ), aluminum oxide (Al X O y ), or chromium oxide (CrO X ), and the nitride may be silicon nitride ( Si X N y ), titanium based nitride (Ti X N y ), aluminum based nitride (AlN) or boron based nitride (BN). Carbide may be silicon carbide (SiC), titanium carbide (TiC) or chromium carbide (CrC).

필요에 따라, 절연층(303)은 동일한 물질 또는 서로 다른 물질의 다층 막으로 형성할 수 있다. 서로 다른 물질의 다층 막으로 형성하는 경우는, 금속 베이스(301)와 전기 전도층(305)에 모두 우수한 화학적 결합을 가지는 절연층(303) 물질이 없을 경우에 금속 베이스(301)와의 결합성이 좋은 물질과 전기 전도층(305)과의 결합성이 좋은 물질의 다층 막을 형성하는 것이다. If necessary, the insulating layer 303 may be formed of a multilayer of the same material or different materials. In the case of forming a multi-layered film of different materials, in the absence of the insulating layer 303 material having excellent chemical bonding to both the metal base 301 and the electrically conductive layer 305, the bondability with the metal base 301 It is to form a multilayered film of a good material and a good bond between the electrically conductive layer 305.

절연층(303)의 두께는, 소정의 내전압 특성을 가질 수 있도록 고려되는 것이 바람직하며, 대략 10㎚ ~ 100㎛의 두께가 바람직하다. The thickness of the insulating layer 303 is preferably considered to have a predetermined withstand voltage characteristic, and a thickness of approximately 10 nm to 100 µm is preferable.

절연층(303)을 마그네트론 스퍼터링 방법에 의해 형성할 경우, 그 방법은 아래에서 설명될 전기 전도층(305)의 형성을 위한 후막 스퍼터링 방법을 대응되는 방식으로 적용할 수 있다. 절연층(303)이 다층 막으로 형성될 경우, 전기 전도층(305)의 증착방법과 동일한 응력 제어가 필요할 것이다. When the insulating layer 303 is formed by the magnetron sputtering method, the method may apply the thick film sputtering method for forming the electrically conductive layer 305 to be described below in a corresponding manner. When the insulating layer 303 is formed of a multilayer film, the same stress control as the deposition method of the electrically conductive layer 305 will be required.

그 밖에, 금속 베이스(301)가 알루미늄(Al)인 경우, 절연층(303)은 금속 베이스(301)의 외면을 산화시키는 플라즈마 전해 산화(PEO: Plasma Electrolytic Oxidation)법 등의 피막처리법에 의해 형성될 수도 있다. In addition, when the metal base 301 is aluminum (Al), the insulating layer 303 is formed by a film treatment method such as plasma electrolytic oxidation (PEO) to oxidize the outer surface of the metal base 301. May be

또 다른 방법으로, 절연층(303)은 절연물질을 10nm 내지 10㎛ 크기의 이산화 실리콘(SiO2), 산화알루미늄(Al2O3), 이산화지르코늄(ZrO2), 무기안료(RO로 대표)들의 분말인 세라믹 분말을 스크린 인쇄, 제트분사 또는 정전도장의 방법으로 도포하고 소성하여 형성할 수 있다. In another method, the insulating layer 303 may be formed of an insulating material having a size of 10 nm to 10 μm of silicon dioxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), zirconium dioxide (ZrO 2 ), and inorganic pigment (represented by RO). The ceramic powder, which is a powder of these, can be formed by applying and firing by the method of screen printing, jet spraying or electrostatic coating.

기타, 졸-겔법(Sol-Gel Process), 콜드 스프레이 코팅(Cold Spray Coating)방법, 플라즈마 용사(Plasma Spraying)와 같이, 종래의 알려진 코팅막 형성방법을 당연히 사용할 수 있다.In addition, conventionally known coating film forming methods, such as a sol-gel process, a cold spray coating method, and plasma spraying, can be used.

<전기 전도층 형성, 도 4의 (b) 단계> <Formation of Electrically Conductive Layer, Step (b) of FIG. 4>

전기 전도층(305)은 소정의 전도성 도전체 금속을 후막 마그네트론 스퍼터링 방법에 의해 절연층(303)상에 증착함으로써 형성될 수 있다. 따라서 전기 전도층(305)은 절연층(303)의 진공증착에 이어서 일련의 연속공정으로 생성될 수 있다.The electrically conductive layer 305 may be formed by depositing a predetermined conductive conductor metal on the insulating layer 303 by a thick film magnetron sputtering method. Thus, the electrically conductive layer 305 may be produced in a series of continuous processes following vacuum deposition of the insulating layer 303.

전기 전도층(305)은 구리(Cu), 알루미늄(Al), 금(Au) 또는 은(Au)과 같은 전기 전도성 금속 소재를 하나만 사용하는 필요한 두께의 단일막으로 형성할 수도 있고, 복수 개의 전기 전도성 금속을 연속 적층하여 다층막으로 형성할 수도 있다. The electrically conductive layer 305 may be formed of a single film having a necessary thickness using only one electrically conductive metal material such as copper (Cu), aluminum (Al), gold (Au), or silver (Au), and a plurality of electrical The conductive metal may be continuously laminated to form a multilayer film.

예컨대, 전기 전도층(305)은 일반적으로 구리(Cu)의 단일막으로 형성하게 되나, 필요에 따라 알루미늄(Al)-구리(Cu)의 다층막으로 형성할 수 있다. 알루미늄은 전기 전도 및 방열의 기능을 수행함과 동시에, 구리보다 열팽창 계수 및 탄성율이 크기 때문에 절연층(301)과 구리 사이의 열팽창 계수의 차이를 보상하여 절연층(301)이 열 충격에 의해 파손되지 않도록 한다. For example, the electrically conductive layer 305 is generally formed of a single layer of copper (Cu), but may be formed of a multilayer of aluminum (Al) -copper (Cu), if necessary. Aluminum performs the functions of electrical conduction and heat dissipation, and at the same time, the coefficient of thermal expansion and elastic modulus are larger than that of copper, thereby compensating for the difference in coefficient of thermal expansion between the insulating layer 301 and copper, so that the insulating layer 301 is not damaged by thermal shock. Do not.

전력 반도체 모듈에 적용되기 때문에, 전기 전도층(305)은 상당히 엄격하고 높은 정격 범위 내의 전기적 특성(예컨대, 내전압, 내전류, 전기 저항)을 가져야 한다. 따라서 전기 전도층(305)은 대략 50㎛ 내지 500㎛의 후막으로 형성되어야 한다. As applied to power semiconductor modules, the electrically conductive layer 305 should be fairly stringent and have electrical characteristics (eg, withstand voltage, withstand current, electrical resistance) within a high rated range. Therefore, the electrically conductive layer 305 should be formed into a thick film of approximately 50 μm to 500 μm.

마그네트론 스퍼터링 방법에 의한 후막의 전기 전도층(305)의 형성은, 출원인의 다른 등록특허 제10-0870971호에서 제시한 고속/고밀도 증착을 위한 마그네트론 스퍼터링 방법을 사용할 수 있다. 이에 의하면, 전기 전도층(305)은 도 3에 도시된 바와 같이, 대략 1㎚ 내지 10㎛ 두께의 제1박막(305-a, 305-c,...) 및 제2박막(305-b, 305-d,...)을 잔류 응력에 따라 교번적으로 반복 증착함으로써 이루어질 수 있다. The formation of the electrically conductive layer 305 of the thick film by the magnetron sputtering method may use the magnetron sputtering method for high speed / high density deposition, which is disclosed in the Applicant's Patent No. 10-0870971. Accordingly, as shown in FIG. 3, the electrically conductive layer 305 includes first and second thin films 305-a, 305-c,... , 305-d, ...) may be alternately repeatedly deposited according to the residual stress.

특허 제10-0870971호에 의하면, 불활성 가스인 아르곤(Ar) 등이 플라즈마화하면서 발생하는 아르곤 양이온이 음으로 대전된 타깃(Target)인 알루미늄(Al)에 충돌하면서, 구리 원자 또는 원자 클러스터들이 타깃으로부터 스퍼터링된다. 스퍼터링된 원자들이 절연층(303)에 증착함으로써 전기 전도층(305)이 형성된다. According to Patent No. 10-0870971, an argon cation generated while argon (Ar), which is an inert gas, is formed into a plasma and collides with aluminum (Al), which is a negatively charged target. Sputtered from. The sputtered atoms are deposited on the insulating layer 303 to form the electrically conductive layer 305.

제1박막(305-a, 305-c,...)은 인장 잔류 응력의 특성을 갖는 막으로서, 마그네트론 스퍼터 증착원에는 직류 펄스 또는 교류가 공급되어 발생하는 직류 펄스 또는 교류 플라즈마에 의하여 스퍼터링이 이루어짐으로써 형성된다. 제2박막(305-b, 305-d,...)은 압축 잔류 응력의 특성을 갖는 막으로서, 직류 전원이 스퍼터 증착원에 공급되어 발생하는 직류 플라즈마에 의하여 스퍼터링이 이루어짐으로써 형성된다. 또한, 도 3에는 제1박막(305-a)이 먼저 증착되는 것으로 도시되어 있으나, 제2 박막(305-b)이 절연층(303)에 먼저 증착될 수 있다. The first thin films 305-a, 305-c, ... are films having tensile residual stress, and sputtering is performed by DC pulse or AC plasma generated by DC pulse or AC supplied to the magnetron sputter deposition source. Is formed. The second thin films 305-b, 305-d, ... are films having compressive residual stress characteristics, and are formed by sputtering by a direct current plasma generated by supplying a direct current power source to a sputter deposition source. In addition, although the first thin film 305-a is first deposited in FIG. 3, the second thin film 305-b may be deposited on the insulating layer 303 first.

그 밖에도 전기 전도층(305)은 화학기상증착(CVD: Chemical Vapor Deposition), 스크린 인쇄(Screen Printing) 및 플라즈마 용사방법 중에서 선택된 적어도 하나의 방법을 단독적으로 사용하여 단일막 또는 여러 금속의 다층막을 형성하거나, 복합적으로 사용하여 여러 금속의 다층막을 형성할 수 있다. In addition, the electrically conductive layer 305 forms a single layer or a multi-layered layer of a plurality of metals by using at least one method selected from chemical vapor deposition (CVD), screen printing, and plasma thermal spraying methods. Alternatively, it may be used in combination to form a multilayer film of various metals.

<니켈코팅막 형성, 도 4의 (c) 단계><Nickel Coating Film Formation, Step (c) of FIG. 4>

솔더층(307)은 전기 전도층(305) 상에 형성된 니켈코팅막(309) 및 솔더 증착층(311)을 포함한다. The solder layer 307 includes a nickel coating film 309 and a solder deposition layer 311 formed on the electrically conductive layer 305.

니켈코팅막(309)는 전기 전도층(305)과 솔더 증착층(311)의 밀착력 향상을 위해, 솔더 증착층(311)을 형성하기 전에 전기 전도층(305)의 상면에 형성될 수 있다. 니켈코팅막(309)은 다양한 방법으로 형성될 수 있으며, 물리기상 증착, 화학기상 증착법 또는 도금법은 그 일 예가 된다. 다만, 니켈코팅막(309)이 마그네트론 스퍼터링방법에 의해 증착될 경우, 전도층(305)의 형성에 이어 일련의 연속공정으로 증착할 수 있을 것이다.The nickel coating layer 309 may be formed on the top surface of the electrically conductive layer 305 before forming the solder deposition layer 311 to improve adhesion between the electrically conductive layer 305 and the solder deposition layer 311. The nickel coating layer 309 may be formed by various methods, and physical vapor deposition, chemical vapor deposition, or plating may be one example. However, when the nickel coating layer 309 is deposited by the magnetron sputtering method, it may be deposited in a series of continuous processes following the formation of the conductive layer 305.

니켈코팅막(309)의 소재는 종래의 인쇄회로기판에서 솔더의 접착용으로 사용하는 알려진 니켈 또는 그 니켈 합금을 사용할 수 있다.The material of the nickel coating film 309 may be a known nickel or its nickel alloy used for bonding the solder in a conventional printed circuit board.

<솔더증착층 형성, 도 4의 (d) 단계><Formation of Solder Deposition Layer, Step (d) of FIG. 4>

솔더 증착층(311)은 니켈코팅막(309)의 상면에 솔더(Solder)를 물리기상 증 착 또는 화학기상 증착 기타 증착(Deposition)공정에 의해 박막 또는 후막으로 증착하여 형성되며, 물리기상 증착을 위한 마그네트론 스퍼터링 방법이 바람직하다. 마찬가지로, 솔더 증착층(311)이 마그네트론 스퍼터링방법에 의해 증착될 경우, 전기 전도층(305) 또는 니켈코팅막(309)의 형성에 이어 일련의 연속공정으로 증착할 수 있을 것이다.The solder deposition layer 311 is formed by depositing a solder (Solder) on the upper surface of the nickel coating film 309 as a thin film or a thick film by physical vapor deposition or chemical vapor deposition other deposition (Deposition) process, for physical vapor deposition Magnetron sputtering methods are preferred. Likewise, when the solder deposition layer 311 is deposited by the magnetron sputtering method, the solder deposition layer 311 may be deposited in a series of continuous processes following the formation of the electrically conductive layer 305 or the nickel coating layer 309.

여기서, '솔더'는 일반적으로 알려진 주석(Sn)-은(Ag) 계열의 무연(Lead free) 솔더를 사용할 수 있으나, 이에 한정되지 아니하고 금속의 납땜용으로 사용할 수 있는 녹는점이 낮은 합금이면 모두 가능하다. 따라서 솔더용 물질로 이루어진 합금 타깃이 마그네트론 스퍼터링 과정에서 사용됨으로써, 솔더 증착층(311)을 니켈코팅막(309) 또는 전기 전도층(305) 상에 증착하는 것이다. Here, 'solder' may use a lead-free (Sn) -silver (Ag) -based lead-free solder generally known, but not limited to this, any alloy having a low melting point that can be used for soldering metals may be used. Do. Therefore, an alloy target made of a solder material is used in the magnetron sputtering process, thereby depositing the solder deposition layer 311 on the nickel coating layer 309 or the electrically conductive layer 305.

증착 공정에 의해 형성되는 솔더 증착층(311)은 전기 전도층(305)과 소자(S) 사이의 전기 저항을 최소화하면서 그 접착을 유지할 수 있는 정도의 얇은 박막 또는 후막으로 형성된다. 따라서 솔더 증착층(311)은 납땜을 위해 리플로우 오븐에서 용융되더라도 상측에 놓여있는 소자(S)를 부동(浮動)인 상태가 만들지 않게 되고, 소자(S)는 원래 놓인 위치에 그대로 납땜 될 수 있다.The solder deposition layer 311 formed by the deposition process is formed as a thin thin film or thick film that can maintain the adhesion while minimizing the electrical resistance between the electrically conductive layer 305 and the device (S). Therefore, even though the solder deposition layer 311 is melted in a reflow oven for soldering, the soldering layer 311 does not form a floating state of the upper element S, and the element S may be soldered as it is. have.

<전도층 상의 회로 패턴 형성, 도 4의 (e) 및 (f) 단계><Formation of Circuit Pattern on Conductive Layer, Steps (e) and (f) of FIG. 4>

도 3에 도시되고 앞서 설명한 바와 같이, 전기 전도층(305)과 솔더층(307)은 전력 반도체 소자(S)들의 전기적 연결을 위한 전기적 회로의 패턴으로 형성될 수 있으며, 전기 전도층(305)의 패턴과 솔더 증착층(311)의 패턴은 서로 동일할 수도 있으나 일반적으로 다르게 형성된다. As shown in FIG. 3 and described above, the electrically conductive layer 305 and the solder layer 307 may be formed in a pattern of an electrical circuit for electrical connection of the power semiconductor devices S, and the electrically conductive layer 305 The pattern of and the pattern of the solder deposition layer 311 may be the same but generally formed differently.

본 발명에서는 이상의 방법으로 솔더 증착층(311)이 전기 전도층(305)상에 미리 형성되기 때문에, 전기 전도층(305)의 패턴 형성 방법이나, 솔더 증착층(311)의 패턴 형성 방법이 다양하게 발현될 수 있다. In the present invention, since the solder deposition layer 311 is previously formed on the electrically conductive layer 305 by the above method, the pattern formation method of the electrically conductive layer 305 and the pattern formation method of the solder deposition layer 311 are various. Can be expressed.

만약, 도 4의 (b) 내지 도 4의 (d)와 같이, 전기 전도층(305)과 솔더층(307)이 특정한 패턴 없이 형성된 경우라면, 솔더층(307)의 패턴과 전기 전도층(305)의 패턴은 사진공정에 의한 에칭 공정을 통해 도 4의 (e) 및 (f) 단계와 같이 순차적으로 형성된다. 4 (b) to 4 (d), when the conductive layer 305 and the solder layer 307 are formed without a specific pattern, the pattern of the solder layer 307 and the conductive layer ( The pattern of 305 is sequentially formed as shown in (e) and (f) of FIG. 4 through an etching process by a photo process.

사진 공정에 의할 경우, 포토 레지스트(PR)를 도포한 뒤, 노광 및 현상을 통해 포토 레지스터의 패턴을 형성한 다음 에칭하여 솔더층(307)의 최종 패턴과 전기 전도층(305)의 최종 패턴을 순차적으로 형성하는 것이다.In the photolithography process, after the photoresist (PR) is applied, the pattern of the photoresist is formed through exposure and development, followed by etching to form the final pattern of the solder layer 307 and the final pattern of the electrically conductive layer 305. To form sequentially.

<다른 실시 예에 의한 전도층 및 솔더증착층의 패턴의 형성, 도 5><Formation of the pattern of the conductive layer and the solder deposition layer according to another embodiment, Figure 5>

도 5에 제시된 실시 예에 의하면, 솔더층(307)은 처음부터 자신의 패턴 형상으로 증착되고, 이후에 전기 전도층(305)이 사진 공정 등에 의해 에칭됨으로써 전기 전도층(305)의 최종 패턴으로 형성된다. According to the embodiment shown in FIG. 5, the solder layer 307 is deposited in its pattern shape from the beginning, and then the electrically conductive layer 305 is etched by a photographic process or the like to obtain the final pattern of the electrically conductive layer 305. Is formed.

도 5의 (a)는 전기 전도층(305)이 증착된 상태를 도시한 것으로서, 도 4의 (b) 및 그 설명에서 제시된 전기 전도층(305)의 형성방법과 동일하다. FIG. 5A illustrates a state in which the electrically conductive layer 305 is deposited, which is the same as the method of forming the electrically conductive layer 305 shown in FIG. 4B and the description thereof.

전기 전도층(305)이 절연층(303)의 전면에 형성된 다음, 도 5의 (b)와 같이 솔더층(307)이 전기 전도층(305)의 전면이 아닌 기 설정된 자신의 최종 패턴(다시 말해, 솔더층의 패턴) 형상으로 바로 증착된다. 이를 위해, 이미 알려진 새도우 마스크(Shadow Mask)나 사진공정 등을 이용할 수 있다. After the electrically conductive layer 305 is formed on the front surface of the insulating layer 303, the solder layer 307 is not the front surface of the electrically conductive layer 305 as shown in FIG. 5 (b). In other words, it is deposited directly in the pattern) of the solder layer. To this end, a known shadow mask or photographic process may be used.

새도우 마스크를 사용하여 니켈코팅막(309)과 솔더 증착층(311)을 포함하는 솔더층(307)을 형성하는 경우, 솔더층(307)의 최종 패턴으로 가공된 새도우 마스크를 전기 전도층(305)에 밀착하여 앞서 설명된 증착공정을 통해 니켈코팅막(309)과 솔더 증착층(311)을 각각 증착한다. 니켈코팅막(309) 및 솔더 증착층(311) 자체의 증착공정은 앞서 도 4의 (c) 및 (d)와 그 설명에서 제시된 니켈코팅층 및 솔더증착층의 증착과정과 동일하다. When the solder layer 307 including the nickel coating layer 309 and the solder deposition layer 311 is formed using the shadow mask, the shadow mask processed into the final pattern of the solder layer 307 is electrically conductive layer 305. In close contact with each other, the nickel coating layer 309 and the solder deposition layer 311 are deposited through the above-described deposition process. The deposition process of the nickel coating layer 309 and the solder deposition layer 311 itself is the same as the deposition process of the nickel coating layer and the solder deposition layer shown in Figs.

솔더층(307)이 자신의 최종 패턴으로 증착된 다음, 도 5의 (c)에 제시된 바와 같이, 전기 전도층(305)이 에칭 공정을 통해 자신의 최종 패턴으로 성형 될 수 있다.After the solder layer 307 is deposited in its final pattern, as shown in FIG. 5C, the electrically conductive layer 305 may be molded into its final pattern through an etching process.

이상의 방법으로, 본 발명의 일체형 전력 반도체 모듈 기판이 제조된다. 그 밖에도, 전기 전도층(305)이 솔더층(307)의 증착 전에 자신의 최종 패턴으로 에칭되어 성형 되고, 그 성형 된 전기 전도층(305)의 상면에 솔더층(307)을 그 최종 패턴으로 증착할 수도 있을 것이다.In the above manner, the integrated power semiconductor module substrate of the present invention is manufactured. In addition, the electrically conductive layer 305 is etched and formed into its final pattern before deposition of the solder layer 307, and the solder layer 307 is formed into the final pattern on the upper surface of the formed electrically conductive layer 305. It may be deposited.

또한, 전기 전도층(305)이 제1박막과 제2박막을 교번적으로 반복 증착하여 형성되는 것과 같이, 절연층(303), 솔더층(307)도 각각 해당 물질의 인장잔류응력을 가지는 제1박막과 압축잔류응력을 가지는 제2박막의 반복 증착에 의해 형성될 수 있다. In addition, as the electrically conductive layer 305 is formed by alternately repeatedly depositing the first thin film and the second thin film, the insulating layer 303 and the solder layer 307 also have a tensile residual stress of the material. It may be formed by repeated deposition of one thin film and a second thin film having a compressive residual stress.

앞서 설명한 바와 같이, 절연층(303) 내지 솔더 증착층(311)이 마그네트론 스퍼터링 방법에 의해 적층되는 경우라면, 도 4의 (a) 내지 도 4의 (d) 단계는 하나 또는 복수 개의 하이브리드형 마그네트론 스퍼터링 장치 내에서 일련의 연속공정으로 이루어질 수 있다. 도 6는 마그네트론 스퍼터링 장치의 구조를 개략적으로 도시한 평면도이고, 도 7은 도 6의 마그네트론 스퍼터링 장치의 내부 단면도이다. As described above, when the insulating layer 303 to the solder deposition layer 311 are stacked by the magnetron sputtering method, steps (a) to (d) of FIG. 4 may include one or a plurality of hybrid magnetrons. It can consist of a series of continuous processes in the sputtering apparatus. 6 is a plan view schematically illustrating the structure of the magnetron sputtering apparatus, and FIG. 7 is an internal cross-sectional view of the magnetron sputtering apparatus of FIG. 6.

스퍼터링 장치(600)는 스퍼터링 챔버(610), 스퍼터링 챔버(610)에 마련된 복수 개의 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)과, 스퍼터링 챔버(610) 내에 기판을 고정시키는 복수 개의 기판고정부(615)와, 왕복이송장치(617)와, 수평이송장치(619)와, 절연층 형성부(623)를 포함한다. The sputtering apparatus 600 includes a plurality of first deposition sources 611-1 to 611-11 and second deposition sources 613-1 to 613-11 provided in the sputtering chamber 610, the sputtering chamber 610, and A plurality of substrate fixing parts 615 to fix the substrate in the sputtering chamber 610, a reciprocating transfer device 617, a horizontal transfer device 619, and an insulating layer forming portion 623.

제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 일정한 간격으로 이격되면서 교번적으로 스퍼터링 챔버(610)의 대향하는 2 개 평면에 장착되어 있다. The first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11 are alternately mounted at two opposite planes of the sputtering chamber 610 while being spaced at regular intervals. have.

제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 캐소드(Cathode)로 동작하는 타깃(Target)과, 스퍼터링 챔버(610) 내에 형성되는 플라즈마를 구속하기 위한 마그네트론 등을 당연히 포함한다. 도 7을 참조하면, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 수직방향의 길이가 더 긴 직사각형의 형태를 가지는 타깃이 마련된 예이다. The first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11 are targets that act as cathodes and plasma formed in the sputtering chamber 610. Of course, it includes a magnetron for restraining. Referring to FIG. 7, the first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11 are provided with targets having a rectangular shape having a longer vertical length. to be.

제1 증착원(611-1 ~ 611-11) 각각은 외부의 직류 펄스 또는 교류 전원장치(미도시)에 연결되어 직류 펄스 또는 교류 전원장치(미도시)로부터 직류 펄스 또는 교류 전원을 공급받아 동작하여 기판상에 인장 잔류 응력의 특성을 갖는 제1 박막 을 형성하고, 제2 증착원(613-1 ~ 613-11)은 외부의 직류 전원장치(미도시)에 연결되어 직류 전원장치(미도시)로부터 직류 전원을 공급받아 동작하여 기판상에 압축 잔류 응력의 특성을 갖는 제2 박막을 형성한다. Each of the first deposition sources 611-1 to 611-11 is connected to an external DC pulse or AC power supply (not shown) to operate by receiving a DC pulse or AC power from a DC pulse or AC power supply (not shown). To form a first thin film having a characteristic of tensile residual stress on the substrate, and the second deposition sources 613-1 to 613-11 are connected to an external DC power supply (not shown) to supply a DC power supply (not shown). It is operated by receiving a direct current power supply from) to form a second thin film having a characteristic of compressive residual stress on the substrate.

절연층 형성부(623)는 절연층(303)의 소재 물질을 타깃으로 장착하여 금속 베이스(301)상에 절연층(303)을 증착한다. The insulating layer forming unit 623 deposits the insulating layer 303 on the metal base 301 by mounting the material of the insulating layer 303 as a target.

복수 개의 기판고정부(615)는 모터(621)에 의해 구동되는 왕복이송장치(617)에 의해 스퍼터링 챔버(610) 내를 공전 또 자전하게 된다. 이에 따라, 금속 베이스(301)가 플라즈마 영역에서의 노출 및 회피를 반복하여, 타깃에서 방출되는 이온 및 중성 입자의 충돌에 의한 금속 베이스(301)의 열 축적을 감소시킬 수 있다. The plurality of substrate fixing parts 615 revolve and rotate in the sputtering chamber 610 by a reciprocating transfer device 617 driven by a motor 621. Accordingly, the metal base 301 can be repeatedly exposed and avoided in the plasma region, thereby reducing the heat accumulation of the metal base 301 due to the collision of ions and neutral particles emitted from the target.

제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)에 동일한 전기 전도성 금속의 타깃이 장착된 경우, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 전기 전도층(305)의 증착에 제공될 것이다. When the targets of the same electrically conductive metal are mounted on the first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11, the first deposition sources 611-1 to 611- 11) and second deposition sources 613-1 to 613-11 may be provided for deposition of the electrically conductive layer 305.

만약, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)이 복수 개의 부분으로 나뉘어 서로 다른 소재의 타깃을 장착한다면, 제1 증착원(611-1 ~ 611-11)과 제2 증착원(613-1 ~ 613-11)은 전기 전도층(305), 니켈코팅막(309) 및 솔더 증착층(311)의 증착을 위해 제공될 수 있다. If the first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11 are divided into a plurality of parts to mount targets of different materials, the first deposition source 611. The first and second deposition sources 613-1 to 611-11 and 613-1 to 613-11 may be provided for depositing the electrically conductive layer 305, the nickel coating layer 309, and the solder deposition layer 311.

이에 따라, 금속 베이스(301)가 챔버(610)내에 일단 입고된 후 하나의 일련의 공정으로 도 4의 (a) 내지 (d) 단계를 수행한 다음 출고되기 위해서, 절연층 형성부(623)가 일단 동작하여 절연층(303)을 형성하고, 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)을 나눈 각 부분은 동시에 동작하지 아니하고 순차 적으로 동작할 수 있다. Accordingly, after the metal base 301 is once inserted into the chamber 610, the insulating layer forming unit 623 is performed to be shipped after performing steps (a) to (d) of FIG. 4 in a series of processes. Operates once to form the insulating layer 303, and the portions of the first deposition sources 611-1 to 611-11 and the second deposition sources 613-1 to 613-11 are not operated simultaneously but sequentially. Can operate as

다른 방법으로, 금속 베이스(301)가 챔버(610)내에 일단 입고되고 절연층 형성부(623)가 먼저 동작하여 절연층(303)을 형성한 다음, 제1 증착원(611-1 ~ 611-11) 및 제2 증착원(613-1 ~ 613-11)이 동작하여 전기 전도층(305)을 기판고정부(615)에 탑재된 금속 베이스(301)의 절연층(303) 상에 증착할 수 있다. Alternatively, the metal base 301 is once received in the chamber 610 and the insulating layer forming unit 623 operates first to form the insulating layer 303, and then the first deposition sources 611-1 to 611-. 11) and second deposition sources 613-1 to 613-11 operate to deposit the electrically conductive layer 305 on the insulating layer 303 of the metal base 301 mounted on the substrate fixing part 615. Can be.

전기 전도층(305) 상에 솔더층(307)을 형성하는 단계는 공통의 도어(625)를 통해 상호 연결된 다른 챔버 내에서 이루어지도록 할 수 있다. Forming the solder layer 307 on the electrically conductive layer 305 may be performed in different chambers interconnected through a common door 625.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be construed as limiting the scope of the invention as defined by the appended claims. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the present invention.

도 1은 종래의 전력 반도체 모듈의 일 예를 도시한 사시도, 1 is a perspective view showing an example of a conventional power semiconductor module,

도 2는 도 1의 전력 반도체 모듈의 단면도,2 is a cross-sectional view of the power semiconductor module of FIG.

도 3은 본 발명의 일 실시 예에 따른 일체형 전력 반도체 모듈용 인쇄회로기판의 단면도, 3 is a cross-sectional view of a printed circuit board for an integrated power semiconductor module according to an embodiment of the present invention;

도 4는 도 3의 일체형 전력 반도체 모듈용 인쇄회로기판의 제조공정도,4 is a manufacturing process diagram of the printed circuit board for the integrated power semiconductor module of FIG.

도 5는 본 발명의 일체형 전력 반도체 모듈 기판의 다른 제조방법의 설명에 제공되는 제조공정도,5 is a manufacturing process diagram provided for explaining another manufacturing method of the integrated power semiconductor module substrate of the present invention;

도 6는 마그네트론 스퍼터링 장치의 구조를 개략적으로 도시한 평면도, 그리고 6 is a plan view schematically showing the structure of a magnetron sputtering apparatus, and

도 7은 도 6의 마그네트론 스퍼터링 장치의 내부 단면을 개략적으로 도시한 도면이다. 7 is a schematic cross-sectional view of the magnetron sputtering apparatus of FIG. 6.

<도면의 주요부에 대한 간단한 설명><Brief description of the main parts of the drawing>

301: 금속 베이스 303: 절연층301: metal base 303: insulating layer

305: 전기 전도층 307: 솔더층305: electrically conductive layer 307: solder layer

309: 니켈코팅막 311: 솔더 증착층309: nickel coating film 311: solder deposition layer

305-a, 305-c, 305-e: 전기 전도층을 형성하는 제1박막305-a, 305-c, 305-e: first thin film forming an electrically conductive layer

305-b, 305-d, 305-f: 전기 전도층을 형성하는 제2박막305-b, 305-d, 305-f: second thin film forming an electrically conductive layer

Claims (6)

전력 반도체 모듈에 사용되어 전력 반도체 소자가 실장될 인쇄회로기판의 제조방법에 있어서,In the method of manufacturing a printed circuit board to be used in the power semiconductor module to mount the power semiconductor device, 상기 전력 반도체 모듈의 일측에 노출 장착되는 금속 베이스의 상면에 전기적 절연소재의 절연층을 형성하는 단계;Forming an insulating layer of an electrically insulating material on an upper surface of the metal base that is exposed and mounted on one side of the power semiconductor module; 상기 절연층의 상면 전체에 전기 전도성 금속의 전기 전도층을 후막으로 증착하는 단계;Depositing an electrically conductive layer of an electrically conductive metal as a thick film on the entire upper surface of the insulating layer; 상기 전기 전도층의 상면에 기 설정된 패턴으로 납땜용 합금 소재의 솔더층을 형성하는 단계; 및Forming a solder layer of an alloy material for soldering in a predetermined pattern on an upper surface of the electrically conductive layer; And 상기 전력 반도체 소자의 전기적 연결을 위한 회로 패턴으로 상기 전기 전도층을 에칭하는 단계를 포함하고,Etching the electrically conductive layer with a circuit pattern for electrical connection of the power semiconductor device, 상기 전기 전도층은 인장 잔류응력을 가지는 복수 개의 제1박막과, 압축 잔류응력을 가지는 복수 개의 제2박막을 교번적으로 물리기상 증착하여 후막으로 증착되는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.The electrically conductive layer is fabricated as an integrated power semiconductor module substrate characterized in that the first thin film having a tensile residual stress and the second thin film having a compressive residual stress are deposited as a thick film by physical vapor deposition alternately. Way. 제1항에 있어서,The method of claim 1, 상기 절연층을 형성하는 단계는, Forming the insulating layer, 상기 전기 전도층을 형성하는 물질의 종류와 그 화학적 특성에 따라, 산화 물, 질화물, 다이아몬드상 카본(DLC: Diamond-Like Carbon), 또는 탄화물 중 선택된 하나를 마그네트론 스퍼터링 방법으로 증착하여 형성하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.According to the type and chemical properties of the material forming the electrically conductive layer, one selected from oxide, nitride, diamond-like carbon (DLC), or carbide is formed by depositing a magnetron sputtering method A method of manufacturing an integrated power semiconductor module substrate. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 솔더층을 형성하는 단계는,Forming the solder layer, 상기 전기 전도층의 상면 전체에 니켈코팅막을 물리기상 증착하는 단계; Physically depositing a nickel coating film on the entire upper surface of the electrically conductive layer; 상기 니켈코팅막의 상면 전체에 상기 납땜용 합금소재를 물리기상 증착하여 솔더 증착층을 형성하는 단계; 및Physically depositing the solder alloy material on the entire upper surface of the nickel coating layer to form a solder deposition layer; And 상기 솔더 증착층 및 니켈코팅막을 상기 솔더층의 패턴으로 에칭하는 단계를 포함하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.And etching the solder deposition layer and the nickel coating layer in a pattern of the solder layer. 제3항에 있어서,The method of claim 3, 상기 절연층을 형성하는 단계에서 상기 솔더 증착층을 형성하는 단계까지는, 적어도 하나의 마그네트론 스퍼터링 챔버 내에서 일련의 연속공정으로 이루어지는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.The method of manufacturing an integrated power semiconductor module substrate comprising forming a series of continuous processes in at least one magnetron sputtering chamber from forming the insulating layer to forming the solder deposition layer. 제1항에 있어서,The method of claim 1, 상기 솔더층을 형성하는 단계는,Forming the solder layer, 상기 전기 전도층의 상면에 상기 솔더층의 패턴으로 니켈코팅막을 물리기상 증착하는 단계; 및Physically depositing a nickel coating layer on the upper surface of the electrically conductive layer in a pattern of the solder layer; And 상기 니켈코팅막의 상면에 상기 납땜용 합금소재를 상기 솔더층의 패턴으로 물리기상 증착하여 솔더 증착층을 형성하는 단계를 포함하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.And physically depositing the solder alloy material in a pattern of the solder layer on an upper surface of the nickel coating layer to form a solder deposition layer. 제1항에 있어서,The method of claim 1, 상기 전기 전도층은,The electrically conductive layer, 구리보다 탄성률이 큰 금속의 후막을 상기 절연층 상에 증착한 후에, 구리의 후막을 증착함으로써 상기 구리와 절연층 사이의 열팽창 계수를 보상하는 것을 특징으로 하는 일체형 전력 반도체 모듈 기판의 제조방법.And depositing a thick film of copper on the insulating layer after depositing a thick film of a metal having a higher modulus of elasticity than copper, thereby compensating for a coefficient of thermal expansion between the copper and the insulating layer.
KR1020090131904A 2009-12-28 2009-12-28 Manufacturing Method for Integrated Semiconductor Power Module Substrate KR101096114B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131904A KR101096114B1 (en) 2009-12-28 2009-12-28 Manufacturing Method for Integrated Semiconductor Power Module Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131904A KR101096114B1 (en) 2009-12-28 2009-12-28 Manufacturing Method for Integrated Semiconductor Power Module Substrate

Publications (2)

Publication Number Publication Date
KR20110075451A true KR20110075451A (en) 2011-07-06
KR101096114B1 KR101096114B1 (en) 2011-12-19

Family

ID=44915445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131904A KR101096114B1 (en) 2009-12-28 2009-12-28 Manufacturing Method for Integrated Semiconductor Power Module Substrate

Country Status (1)

Country Link
KR (1) KR101096114B1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176963A1 (en) * 2012-05-25 2013-11-28 LuxVue Technology Corporation Micro device transfer head with silicon electrode
WO2014008110A1 (en) * 2012-07-06 2014-01-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8716767B2 (en) 2012-07-06 2014-05-06 LuxVue Technology Corporation Compliant bipolar micro device transfer head
US8945968B2 (en) 2012-09-06 2015-02-03 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9000566B2 (en) 2012-07-06 2015-04-07 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100888145B1 (en) 2007-02-22 2009-03-13 성균관대학교산학협력단 Apparatus and method for manufacturing stress-free Flexible Printed Circuit Board
KR100885664B1 (en) 2008-04-03 2009-02-25 주식회사 케이아이자이맥스 Method for manufacturing thick film using high rate and high density magnetron sputtering way

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9895902B2 (en) 2012-05-08 2018-02-20 Apple Inc. Compliant micro device transfer head
US9505230B2 (en) 2012-05-08 2016-11-29 Apple Inc. Compliant micro device transfer head
US9370864B2 (en) 2012-05-08 2016-06-21 Apple Inc. Compliant micro device transfer head
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
WO2013176963A1 (en) * 2012-05-25 2013-11-28 LuxVue Technology Corporation Micro device transfer head with silicon electrode
US9548233B2 (en) 2012-05-25 2017-01-17 Apple Inc. Micro device transfer head array
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US9288899B2 (en) 2012-05-25 2016-03-15 LuxVue Technology Corporation Micro device transfer head array
US9224629B2 (en) 2012-07-06 2015-12-29 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US9044926B2 (en) 2012-07-06 2015-06-02 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US9000566B2 (en) 2012-07-06 2015-04-07 LuxVue Technology Corporation Compliant micro device transfer head
US9406541B2 (en) 2012-07-06 2016-08-02 Apple Inc. Compliant bipolar micro device transfer head with silicon electrodes
US8716767B2 (en) 2012-07-06 2014-05-06 LuxVue Technology Corporation Compliant bipolar micro device transfer head
US9711387B2 (en) 2012-07-06 2017-07-18 Apple Inc. Compliant bipolar micro device transfer head with silicon electrodes
US9799547B2 (en) 2012-07-06 2017-10-24 Apple Inc. Compliant bipolar micro device transfer head with silicon electrodes
WO2014008110A1 (en) * 2012-07-06 2014-01-09 LuxVue Technology Corporation Compliant bipolar micro device transfer head with silicon electrodes
US8945968B2 (en) 2012-09-06 2015-02-03 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes

Also Published As

Publication number Publication date
KR101096114B1 (en) 2011-12-19

Similar Documents

Publication Publication Date Title
KR101096114B1 (en) Manufacturing Method for Integrated Semiconductor Power Module Substrate
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
TWI436436B (en) Metal-ceramic composite substrate and method of manufacturing same
US8546923B2 (en) Rigid power module suited for high-voltage applications
CN102740604A (en) Method for manufacturing insulating metal base plate of electronic circuit
US20150084089A1 (en) Insulation structure for high temperature conditions and manufacturing method thereof
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
US20110303437A1 (en) Heat-radiating substrate and method of manufacturing the same
US20050093121A1 (en) Chip package and substrate
WO2015135249A1 (en) Patterned multi-insulating material circuit substrate
KR20100055887A (en) Substrate of ceramics pcb and method for manufacturing thereof
JP2012074591A (en) Circuit board and electronic divice
JP5430121B2 (en) Wiring board and probe card using the same
US10535545B2 (en) Substrate fixing device
JP2019106422A (en) Substrate for power module and power module
JP2011009438A (en) 3d steric circuit board, and circuit module using the same
KR100913309B1 (en) Metal electric circuit
JP4383866B2 (en) Power electronic unit
KR101116516B1 (en) Thermally Advanced Metallized Ceramic Substrate for Semiconductor Power Module and Method for Manufacturing thereof
KR20100056356A (en) Substrate of metal pcb and method for manufacturing thereof
JP2011526422A (en) Planar power electronic component for use at high temperatures and method of manufacturing the same
JP2009253275A (en) Original plate of ceramic printed circuit board, and method of manufacturing original plate
KR101062843B1 (en) Original plate of metal printed circuit board and its manufacturing method
JP2020155639A (en) Module and manufacturing method thereof
JP2001135753A (en) Semiconductor module substrate and manufacturing method for the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181204

Year of fee payment: 8