JP2001135753A - Semiconductor module substrate and manufacturing method for the same - Google Patents

Semiconductor module substrate and manufacturing method for the same

Info

Publication number
JP2001135753A
JP2001135753A JP31568599A JP31568599A JP2001135753A JP 2001135753 A JP2001135753 A JP 2001135753A JP 31568599 A JP31568599 A JP 31568599A JP 31568599 A JP31568599 A JP 31568599A JP 2001135753 A JP2001135753 A JP 2001135753A
Authority
JP
Japan
Prior art keywords
layer
heat sink
mixed
semiconductor module
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31568599A
Other languages
Japanese (ja)
Inventor
Akiyoshi Kosakata
明義 小阪田
Hideyuki Yoshino
秀行 吉野
Shizuteru Hashimoto
静輝 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP31568599A priority Critical patent/JP2001135753A/en
Publication of JP2001135753A publication Critical patent/JP2001135753A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Coating By Spraying Or Casting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor module substrate which has superior thermal transfer and heat radiation characteristic in the area, where a semiconductor chip is mounted and can prevent cracking or the like resulting from thermal stress. SOLUTION: In a semiconductor module substrate for mounting a semiconductor chip 7, a heat sink 2, an insulation layer 4 formed on the heat sink 2 with a spraying method and a mixed layer 3 of a heat sink material and an insulation material formed with the spraying method to the interface area between the heat sink 2 and insulation layer 4 are provided and the element ratio of the mixed layer 3 is determined in a manner such that the heat sink material ratio is higher at the area near to the heat sink 2, while the insulation material ration is higher at the area near to the insulation layer 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体モジュール用
基板及びその製造方法に関し、特に大量の熱を発する半
導体チップを搭載するためのパワーモジュール用基板等
の半導体モジュール用基板及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module substrate and a method of manufacturing the same, and more particularly, to a semiconductor module substrate such as a power module substrate for mounting a semiconductor chip which generates a large amount of heat and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来のこの種半導体モジュール用基板と
しては、例えば図4、図5に示すようなパワーモジュー
ル用基板が知られている。図4に示したパワーモジュー
ル用基板11は、セラミック基板からなる絶縁基板14
の上面にろう材15を介して配線金属板16が張り合わ
せられる一方、絶縁基板14の下面にろう材13を介し
てヒートシンク12が接合された構造を有している。
2. Description of the Related Art As a conventional semiconductor module substrate of this type, for example, a power module substrate as shown in FIGS. 4 and 5 is known. The power module substrate 11 shown in FIG. 4 is an insulating substrate 14 made of a ceramic substrate.
The wiring metal plate 16 is bonded to the upper surface of the insulating substrate 14 via the brazing material 15, while the heat sink 12 is bonded to the lower surface of the insulating substrate 14 via the brazing material 13.

【0003】また図5に示したパワーモジュール用基板
21は、ヒートシンク22上にろう材23を介して、セ
ラミック基板からなる絶縁基板25が接合され、この絶
縁基板25上にさらに配線金属板26がDBC(Direct
Bonding Copper )法によって直接接合されたDBC基
板24が接合された構造を有している。
In the power module substrate 21 shown in FIG. 5, an insulating substrate 25 made of a ceramic substrate is bonded on a heat sink 22 via a brazing material 23, and a wiring metal plate 26 is further formed on the insulating substrate 25. DBC (Direct
It has a structure in which a DBC substrate 24 directly bonded by a bonding copper method is bonded.

【0004】このようなパワーモジュール用基板11
(21)では、配線金属板16(26)上に半導体チッ
プ7が搭載され、半導体チップ7上面に形成されたパッ
ド電極(図示略)と配線金属板16(26)のパッド電
極部16a(26a)とがワイヤー18(28)にてボ
ンディングされるようになっている。
[0004] Such a power module substrate 11
In (21), the semiconductor chip 7 is mounted on the wiring metal plate 16 (26), and a pad electrode (not shown) formed on the upper surface of the semiconductor chip 7 and a pad electrode portion 16a (26a) of the wiring metal plate 16 (26). ) Are bonded by a wire 18 (28).

【0005】[0005]

【発明が解決しようとする課題】半導体モジュール用基
板は、特にパワーモジュール用基板として用いられる場
合、搭載する半導体チップ7が大電流の通流によって大
量の熱を発することから優れた放熱特性を有しているこ
とが要求される。このため、半導体チップ7とヒートシ
ンク12(22)との間に位置することになる絶縁基板
14(25)についても優れた放熱特性を有すること、
つまり高い熱伝導率を有することが要求される。
The semiconductor module substrate, especially when used as a power module substrate, has excellent heat radiation characteristics since the mounted semiconductor chip 7 generates a large amount of heat when a large current flows. Is required. For this reason, the insulating substrate 14 (25) located between the semiconductor chip 7 and the heat sink 12 (22) also has excellent heat radiation characteristics.
That is, it is required to have high thermal conductivity.

【0006】また、パワーモジュール用基板等の半導体
モジュール用基板では、搭載された半導体チップの動作
/休止による周期的な温度変化(温度サイクル)によっ
て、構成要素間の熱膨張係数の差に起因する熱応力が生
じるが、この熱応力が過大である場合、絶縁基板や半導
体チップにクラック等が生じてしまい信頼性が低下する
ことがある。そのため構成要素間の熱膨張率を整合させ
て熱応力の緩和を図ることが重要となる。
In a semiconductor module substrate such as a power module substrate, a difference in thermal expansion coefficient between components occurs due to a periodic temperature change (temperature cycle) due to operation / pause of a mounted semiconductor chip. Thermal stress is generated. If the thermal stress is excessive, cracks or the like may occur in the insulating substrate or the semiconductor chip, and the reliability may be reduced. For this reason, it is important to match the coefficients of thermal expansion between components to reduce thermal stress.

【0007】しかしながら、例えば放熱特性の高いヒー
トシンク(Cu:熱膨張係数17.7×10-6/K)と
絶縁基板(AlN:熱膨張係数4.5×10-6/K)と
を接合する場合、これら材料間の熱膨張差は大きく、界
面にハガレが生じたり、材料にクラックが生じてしまい
信頼性が低下することがある。
However, for example, a heat sink (Cu: thermal expansion coefficient: 17.7 × 10 −6 / K) having a high heat radiation characteristic is bonded to an insulating substrate (AlN: thermal expansion coefficient: 4.5 × 10 −6 / K). In such a case, the difference in thermal expansion between these materials is large, and peeling may occur at the interface or cracks may occur in the material, which may lower reliability.

【0008】本発明は上記課題に鑑みなされたものであ
って、放熱特性に優れ、熱応力に起因するクラック等の
発生を防止することができる半導体モジュール用基板及
びその製造方法を提供することを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a semiconductor module substrate which has excellent heat radiation characteristics and can prevent the occurrence of cracks and the like due to thermal stress, and a method of manufacturing the same. The purpose is.

【0009】[0009]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係る半導体モジュール用基板
(1)は、半導体チップを搭載するための半導体モジュ
ール用基板において、ヒートシンクと、該ヒートシンク
上に溶射法により形成された絶縁層と、前記ヒートシン
クと前記絶縁層との界面部分に、溶射法により形成され
たヒートシンク材料と絶縁体材料との混合層とを備え、
該混合層の成分比率が、前記ヒートシンクに近い部分は
前記ヒートシンク材料が高く、前記絶縁層に近い部分は
前記絶縁体材料が高くなっていることを特徴としてい
る。
In order to achieve the above object, a semiconductor module substrate (1) according to the present invention comprises a semiconductor module substrate for mounting a semiconductor chip, wherein the heat sink comprises a heat sink; An insulating layer formed thereon by a thermal spraying method, and a mixed layer of a heat sink material and an insulator material formed by a thermal spraying method at an interface between the heat sink and the insulating layer,
A portion of the mixed layer near the heat sink has a higher heat sink material, and a portion closer to the insulating layer has a higher insulator material.

【0010】上記した半導体モジュール用基板(1)に
よれば、前記ヒートシンクと前記絶縁層との間に、層厚
方向に前記ヒートシンク材料と前記絶縁体材料との成分
比率を変化させた傾斜構造の前記混合層、すなわち熱応
力緩和層が介在されているので、前記ヒートシンクと前
記絶縁層との熱膨張係数の差に起因する熱応力が緩和さ
れ、前記絶縁層におけるクラック等の発生を防止するこ
とができる。
[0010] According to the semiconductor module substrate (1), the inclined structure in which the component ratio of the heat sink material to the insulator material is changed in the layer thickness direction between the heat sink and the insulating layer. Since the mixed layer, that is, the thermal stress relaxation layer is interposed, thermal stress caused by a difference in thermal expansion coefficient between the heat sink and the insulating layer is reduced, and cracks and the like are prevented from being generated in the insulating layer. Can be.

【0011】また、本発明に係る半導体モジュール用基
板(2)は、上記半導体モジュール用基板(1)におい
て、前記絶縁層上に溶射法により形成された金属層と、
前記絶縁層と前記金属層との界面部分に、溶射法により
形成された絶縁体材料と金属材料との混合層とを備え、
該混合層の成分比率が、前記絶縁層に近い部分は前記絶
縁体材料が高く、前記金属層に近い部分は前記金属材料
が高くなっていることを特徴としている。
[0011] The semiconductor module substrate (2) according to the present invention, in the semiconductor module substrate (1), comprises a metal layer formed on the insulating layer by a thermal spraying method.
At the interface between the insulating layer and the metal layer, a mixed layer of an insulator material and a metal material formed by thermal spraying,
The portion where the component ratio of the mixed layer is close to the insulating layer is high in the insulator material, and the portion close to the metal layer is high in the metal material.

【0012】上記した半導体モジュール用基板(2)に
よれば、前記絶縁層と前記金属層との間に、層厚方向に
前記絶縁体材料と前記金属材料との成分比率を変化させ
た傾斜構造の前記混合層、すなわち熱応力緩和層が介在
されているので、前記絶縁層と前記金属層との熱膨張係
数の差に起因する熱応力が緩和され、前記絶縁層におけ
るクラック等の発生を防止することができる。
According to the semiconductor module substrate (2), the inclined structure in which the component ratio between the insulator material and the metal material is changed in the layer thickness direction between the insulating layer and the metal layer. Since the mixed layer, that is, the thermal stress relaxation layer is interposed, the thermal stress caused by the difference in thermal expansion coefficient between the insulating layer and the metal layer is relaxed, and the occurrence of cracks and the like in the insulating layer is prevented. can do.

【0013】また、本発明に係る半導体モジュール用基
板の製造方法(1)は、半導体チップを搭載するための
半導体モジュール用基板の製造方法において、ヒートシ
ンク上にヒートシンク材料と絶縁体材料との混合溶射を
行うことにより、前記ヒートシンク材料と前記絶縁体材
料との混合層を形成する工程と、前記混合層上に絶縁体
材料の溶射を行うことによって、絶縁層を形成する工程
とを含み、前記混合溶射により前記混合層を形成するに
あたって、前記ヒートシンクに近い部分では前記ヒート
シンク材料の供給比率を高くし、その上に形成される前
記絶縁層に近くなる部分では前記絶縁体材料の供給比率
を高くしていくことを特徴としている。
Further, according to a method of manufacturing a semiconductor module substrate according to the present invention, there is provided a method of manufacturing a semiconductor module substrate for mounting a semiconductor chip, wherein a mixed heat spray of a heat sink material and an insulator material is performed on a heat sink. Forming a mixed layer of the heat sink material and the insulator material, and spraying the insulator material on the mixed layer, thereby forming an insulating layer. In forming the mixed layer by thermal spraying, the supply ratio of the heat sink material is increased in a portion close to the heat sink, and the supply ratio of the insulator material is increased in a portion close to the insulating layer formed thereon. It is characterized by going.

【0014】上記した半導体モジュール用基板の製造方
法(1)によれば、前記ヒートシンクと前記絶縁層との
間に、層厚方向に前記ヒートシンク材料と前記絶縁体材
料との成分比率を変化させた傾斜構造の前記混合層、す
なわち熱応力緩和層が介在された半導体モジュール用基
板を作製することができる。よって、前記ヒートシンク
と前記絶縁層との熱膨張係数の差に起因する熱応力が緩
和され、前記絶縁層におけるクラック等の発生を防止す
ることができる半導体モジュール用基板を実現すること
ができる。
According to the method (1) for manufacturing a substrate for a semiconductor module, the component ratio between the heat sink material and the insulator material is changed between the heat sink and the insulating layer in the layer thickness direction. A semiconductor module substrate in which the mixed layer having the inclined structure, that is, the thermal stress relaxation layer is interposed can be manufactured. Therefore, a thermal stress caused by a difference in thermal expansion coefficient between the heat sink and the insulating layer is reduced, and a semiconductor module substrate that can prevent cracks and the like from occurring in the insulating layer can be realized.

【0015】また、本発明に係る半導体モジュール用基
板の製造方法(2)は、上記半導体モジュール用基板の
製造方法(1)において、前記絶縁層上に絶縁体材料と
金属材料との混合溶射を行うことにより、前記絶縁体材
料と前記金属材料との混合層を形成する工程と、前記混
合層上に金属材料の溶射を行うことによって、金属層を
形成する工程とを含み、前記混合溶射により前記混合層
を形成するにあたって、前記絶縁層に近い部分では前記
絶縁体材料の供給比率を高くし、その上に形成される前
記金属層に近くなる部分では前記金属材料の供給比率を
高くしていくことを特徴としている。
Further, according to a method of manufacturing a semiconductor module substrate according to the present invention, in the method of manufacturing a semiconductor module substrate, a mixed spray of an insulator material and a metal material is formed on the insulating layer. Performing a mixed layer of the insulator material and the metal material, and spraying a metal material on the mixed layer, thereby forming a metal layer. In forming the mixed layer, the supply ratio of the insulator material is increased in a portion close to the insulating layer, and the supply ratio of the metal material is increased in a portion close to the metal layer formed thereon. It is characterized by going.

【0016】上記した半導体モジュール用基板の製造方
法(2)によれば、前記絶縁層と前記金属層との間に、
層厚方向に前記絶縁体材料と前記金属材料との成分比率
を変化させた傾斜構造の前記混合層、すなわち熱応力緩
和層が介在された半導体モジュール用基板を作製するこ
とができる。よって、前記絶縁層と前記金属層との熱膨
張係数の差に起因する熱応力が緩和され、前記絶縁層に
おけるクラック等の発生を防止することができる半導体
モジュール用基板を実現することができる。
According to the method (2) for manufacturing a substrate for a semiconductor module, between the insulating layer and the metal layer,
It is possible to manufacture a semiconductor module substrate in which the mixed layer having an inclined structure in which the component ratio of the insulator material and the metal material is changed in the layer thickness direction, that is, the thermal stress relaxation layer is interposed. Accordingly, a thermal stress caused by a difference in thermal expansion coefficient between the insulating layer and the metal layer is reduced, and a semiconductor module substrate that can prevent the occurrence of cracks or the like in the insulating layer can be realized.

【0017】また、本発明に係る半導体モジュール用基
板の製造方法(3)は、上記半導体モジュール用基板の
製造方法(2)において、前記絶縁層を配線パターンを
有するマスクで被覆した後、前記絶縁体材料と前記金属
材料との混合溶射を行うことにより、前記混合層を形成
し、次に該混合層上に前記金属材料の溶射を行うことに
より、配線パターンとなる金属層を形成することを特徴
としている。
Further, in the method (3) for manufacturing a substrate for a semiconductor module according to the present invention, in the method (2) for manufacturing a substrate for a semiconductor module, the insulating layer is covered with a mask having a wiring pattern. Forming the mixed layer by performing mixed spraying of a body material and the metal material, and then performing spraying of the metal material on the mixed layer, thereby forming a metal layer serving as a wiring pattern. Features.

【0018】上記した半導体モジュール用基板の製造方
法(3)によれば、前記絶縁層を配線パターンを有する
マスクで被覆した後、前記絶縁体材料と前記金属材料と
の混合溶射を行うことにより、前記混合層を形成し、次
に該混合層上に前記金属材料の溶射を行うため、前記絶
縁層と同様の方法により配線パターンとなる金属層が形
成され、半導体モジュール用基板の作製工程の簡略化を
図ることができる。
According to the method (3) for manufacturing a substrate for a semiconductor module described above, after the insulating layer is covered with a mask having a wiring pattern, mixed spraying of the insulator material and the metal material is performed. In order to form the mixed layer and then perform thermal spraying of the metal material on the mixed layer, a metal layer serving as a wiring pattern is formed in the same manner as the insulating layer, thereby simplifying a manufacturing process of a semiconductor module substrate. Can be achieved.

【0019】[0019]

【発明の実施の形態】以下、本発明に係る半導体モジュ
ール用基板及びその製造方法の実施の形態を図面に基づ
いて説明する。図1は実施の形態に係るパワーモジュー
ル用基板としての半導体モジュール用基板を示す側断面
図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor module substrate and a method of manufacturing the same according to the present invention will be described below with reference to the drawings. FIG. 1 is a side sectional view showing a semiconductor module substrate as a power module substrate according to an embodiment.

【0020】図1に示したように実施の形態(1)に係
る半導体モジュール用基板1では、ヒートシンク2の上
に、溶射法により形成されたヒートシンク材料と絶縁体
材料との混合層3を介在して、絶縁層4が設けられてい
る。ヒートシンク2は、例えばCu材、Al材、Mo
材、W材、Cu−Mo混合材、Cu−W混合材等といっ
た高い熱伝導率を有する材料で構成されている。
As shown in FIG. 1, in the semiconductor module substrate 1 according to the embodiment (1), a mixed layer 3 of a heat sink material and an insulator material formed by a thermal spraying method is interposed on a heat sink 2. Thus, an insulating layer 4 is provided. The heat sink 2 is made of, for example, Cu material, Al material, Mo
It is made of a material having a high thermal conductivity, such as a material, a W material, a Cu-Mo mixed material, a Cu-W mixed material, or the like.

【0021】絶縁層4は、例えばAlN材やAl23
材等のセラミック粉末の溶射により、その膜厚が0.3
〜2.0mm程度となるように形成されている。また混
合層3は、層厚方向に前記ヒートシンク材料(Cu材、
Al材等)と前記絶縁体材料(AlN材、Al23
等)との成分比率を変化させた傾斜構造(層厚:0.0
5〜0.5mm程度)となるように形成され、その成分
比率はヒートシンク2に近い部分では前記ヒートシンク
材料が高く、絶縁層4に近い部分では前記絶縁体材料が
高くなっている。
The insulating layer 4 is made of, for example, an AlN material or Al 2 O 3
By spraying ceramic powder such as material, the film thickness becomes 0.3
It is formed to be about 2.0 mm. Further, the mixed layer 3 is formed by the heat sink material (Cu material,
Al material, etc.) and the above-mentioned insulator material (AlN material, Al 2 O 3 material, etc.) in a gradient structure (layer thickness: 0.0
The heat sink material is high in a portion near the heat sink 2 and the insulating material is high in a portion near the insulating layer 4.

【0022】また絶縁層4上には、溶射法により形成さ
れた絶縁体材料と金属材料との混合層5を介在して、パ
ターンが形成された配線金属層6が設けられている。
A wiring metal layer 6 having a pattern is provided on the insulating layer 4 with a mixed layer 5 of an insulator material and a metal material formed by a thermal spraying method interposed.

【0023】配線金属層6は、例えばCu材、Al材、
Mo材等の金属粉末を用いて溶射法により、その膜厚が
0.1〜0.5mm程度となるように形成されている。
また混合層5は、層厚方向に前記絶縁体材(AlN材、
Al23 材等)と前記金属材料(Cu材、Al材等)
との成分比率を変化させた傾斜構造(層厚:0.05〜
0.5mm程度)となるように形成され、その成分比率
は絶縁層4に近い部分では前記絶縁体材料が高く、配線
金属層6に近い部分では前記金属材料が高くなってい
る。
The wiring metal layer 6 is made of, for example, Cu material, Al material,
It is formed by a thermal spraying method using a metal powder such as a Mo material so that the film thickness is about 0.1 to 0.5 mm.
In addition, the mixed layer 5 has the insulating material (AlN material,
Al 2 O 3 material) and the above-mentioned metal materials (Cu material, Al material, etc.)
Structure (layer thickness: 0.05-
The insulating material is high in a portion near the insulating layer 4 and the metal material is high in a portion near the wiring metal layer 6.

【0024】また半導体チップ7は、配線金属層6上に
搭載され、半導体チップ7上面に形成されたパッド電極
(図示略)と配線金属層6のパッド電極部6aとがワイ
ヤー8にてボンディングされるようになっている。
The semiconductor chip 7 is mounted on the wiring metal layer 6, and a pad electrode (not shown) formed on the upper surface of the semiconductor chip 7 and a pad electrode portion 6 a of the wiring metal layer 6 are bonded by wires 8. It has become so.

【0025】ここで、ヒートシンク2をCu、Alのそ
れぞれで構成したときの絶縁層4、配線金属層6の各構
成材料の組み合わせ例を表1に、また表1に示す各材料
の熱伝導率と熱膨張係数を表2にそれぞれ示す。
Here, Table 1 shows examples of combinations of the constituent materials of the insulating layer 4 and the wiring metal layer 6 when the heat sink 2 is made of Cu and Al, respectively, and the thermal conductivity of each material shown in Table 1 And the thermal expansion coefficient are shown in Table 2.

【0026】[0026]

【表1】 [Table 1]

【0027】[0027]

【表2】 次に、本発明の実施の形態に係る半導体モジュール用基
板の製造方法を、上記構成の半導体モジュール用基板1
を製造する場合を例にとり、図2を用いて説明する。
[Table 2] Next, a method for manufacturing a substrate for a semiconductor module according to an embodiment of the present invention will be described.
This will be described with reference to FIG.

【0028】まずヒートシンク2上に、減圧プラズマ溶
射法において、ヒートシンク材料の粉末と絶縁体材料の
粉末とからなる2種類の粉末材料の混合溶射を行うこと
により(図2(a))、ヒートシンク2上面にヒートシ
ンク材料と絶縁体材料との混合層3を付着形成する。
First, two kinds of powder materials composed of a powder of a heat sink material and a powder of an insulator material are mixed and sprayed on the heat sink 2 by a reduced pressure plasma spraying method (FIG. 2A). A mixed layer 3 of a heat sink material and an insulator material is attached and formed on the upper surface.

【0029】なお、混合溶射を行うにあたっての粉末供
給比率は、ヒートシンク2に近い部分ではヒートシンク
材料の粉末の比率を高くし、溶射が進むに従って、絶縁
体材料の粉末の比率を高くしていく。
As for the powder supply ratio in performing the mixed spraying, the ratio of the powder of the heat sink material is increased in the portion close to the heat sink 2, and the ratio of the powder of the insulator material is increased as the thermal spraying proceeds.

【0030】次に混合層3上に、絶縁体材料の粉末の溶
射を行うことにより(図2(b))、混合層3上面に絶
縁層4を付着形成し、形成された絶縁層4上に配線パタ
ーンを有するマスク9を所定位置に配置し、そして絶縁
層4上に、絶縁体材料の粉末と金属材料の粉末とからな
る2種類の粉末材料の混合溶射を行うことにより(図2
(c))、絶縁層4上面に絶縁体材料と金属材料との混
合層5を付着形成する。
Next, by spraying a powder of an insulating material on the mixed layer 3 (FIG. 2B), an insulating layer 4 is adhered and formed on the upper surface of the mixed layer 3, and A mask 9 having a wiring pattern is disposed at a predetermined position, and a mixed spraying of two kinds of powder materials composed of an insulator material powder and a metal material powder is performed on the insulating layer 4 (FIG. 2).
(C), a mixed layer 5 of an insulator material and a metal material is formed on the upper surface of the insulating layer 4 by adhesion.

【0031】なお、混合溶射を行うにあたっての粉末供
給比率は、絶縁層4に近い部分では絶縁体材料の粉末の
比率を高くし、溶射が進むに従って、金属材料の粉末の
比率を高くしていく。
The powder supply ratio for performing the mixed thermal spraying is to increase the ratio of the powder of the insulating material near the insulating layer 4 and to increase the ratio of the powder of the metallic material as the thermal spraying proceeds. .

【0032】次に混合層5上に、金属材料の粉末の溶射
を行うことにより(図2(d))、混合層5上面に配線
金属層6を付着形成し(図2(e))、そしてマスク9
を除去することによって、図1に示した半導体モジュー
ル用基板1を作製する。
Next, by spraying a metal material powder on the mixed layer 5 (FIG. 2D), a wiring metal layer 6 is attached and formed on the upper surface of the mixed layer 5 (FIG. 2E). And mask 9
Is removed to produce the semiconductor module substrate 1 shown in FIG.

【0033】上記構成の半導体モジュール用基板1によ
れば、ヒートシンク2と絶縁層4との間に、層厚方向に
ヒートシンク材料と絶縁体材料との成分比率を変化させ
た傾斜構造の混合層3、すなわち熱応力緩和層が介在さ
れ、絶縁層4と配線金属層6との間に、層厚方向に絶縁
体材料と金属材料との成分比率を変化させた傾斜構造の
混合層5、すなわち熱応力緩和層が介在されているの
で、ヒートシンク2と絶縁層4との熱膨張係数の差や、
絶縁層4と配線金属層6との熱膨張係数の差に起因する
熱応力が緩和され、絶縁層4におけるクラック等の発生
を防止することができる。
According to the semiconductor module substrate 1 having the above structure, the mixed layer 3 having the inclined structure in which the component ratio of the heat sink material and the insulator material is changed in the layer thickness direction between the heat sink 2 and the insulating layer 4. That is, a mixed layer 5 having a gradient structure in which a component ratio between an insulator material and a metal material is changed in the layer thickness direction between the insulating layer 4 and the wiring metal layer 6, Since the stress relaxation layer is interposed, the difference in the coefficient of thermal expansion between the heat sink 2 and the insulating layer 4
The thermal stress caused by the difference in the coefficient of thermal expansion between the insulating layer 4 and the wiring metal layer 6 is reduced, and the occurrence of cracks and the like in the insulating layer 4 can be prevented.

【0034】なお、本実施の形態では、ヒートシンク2
を構成する金属材料として、Cu、Alを用いた例を述
べたが、別の実施の形態では、熱伝導率の高いその他の
材料を用いて構成しても差し支えない。
In this embodiment, the heat sink 2
Has been described as an example in which Cu and Al are used as the metal material constituting the above, but in another embodiment, another material having high thermal conductivity may be used.

【0035】また、上記実施の形態では、半導体モジュ
ール用基板1がパワーモジュール用基板である例を述べ
たが、本発明はパワーモジュール用基板のみならず、種
々の半導体モジュール用基板に適用することができる。
Further, in the above-described embodiment, an example has been described in which the semiconductor module substrate 1 is a power module substrate, but the present invention is applicable not only to a power module substrate but also to various semiconductor module substrates. Can be.

【0036】さらに上記実施の形態では、絶縁層4上に
溶射法により形成された混合層5と配線金属層6とを備
えた半導体モジュール用基板についてのみ説明している
が、絶縁層4の上面にろう材(Agろう材等)を介して
配線金属板を張り合せるようにしても良い。
Further, in the above embodiment, only the semiconductor module substrate having the mixed layer 5 and the wiring metal layer 6 formed on the insulating layer 4 by thermal spraying has been described. Alternatively, a wiring metal plate may be bonded via a brazing material (Ag brazing material or the like).

【0037】[0037]

【実施例及び比較例】次に、本発明に係る半導体モジュ
ール用基板の実施例を説明する。実施例では、図1に示
した半導体モジュール用基板1のヒートシンク2、混合
層3、絶縁層4、混合層5、配線金属層6の各構成材料
を下記の表3に示す組み合わせとして、タイプA〜Dの
4種類の半導体モジュール用基板1のサンプルを製造し
た。
Examples and Comparative Examples Next, examples of the semiconductor module substrate according to the present invention will be described. In the embodiment, the constituent materials of the heat sink 2, the mixed layer 3, the insulating layer 4, the mixed layer 5, and the wiring metal layer 6 of the semiconductor module substrate 1 shown in FIG. To D. Samples of four types of semiconductor module substrates 1 were manufactured.

【0038】 <評価サンプル> ・ヒートシンク2の寸法: 140mm×70mm×3mmt ・混合層3の寸法: 40mm×30mm×0.15mmt ・材料供給比率(混合層3): 最下層での供給比率は、90:10(=ヒー トシンク材料:絶縁体材料)にし、ヒートシンク2から離れるに従って、絶縁体 材料を10%ずつ添加増加し、最上層での供給比率は10:90にする。 ・絶縁層4の寸法: 40mm×30mm×0.6mmt ・混合層5の寸法: 40mm×30mm×0.15mmt ・材料供給比率(混合層5): 最下層での供給比率は、90:10(=絶縁 体材料:金属材料)にし、絶縁層4から離れるに従って、金属材料を10%ずつ 添加増加し、最上層での供給比率は10:90にする。 ・配線金属層6の厚み: 0.3mm そして各タイプA〜Dに半導体チップ7を搭載した後、
図3に示すように半導体チップ7の上面とヒートシンク
2の下面との間での熱抵抗の測定を行った。
<Evaluation Sample> ・ Dimensions of heat sink 2: 140 mm × 70 mm × 3 mmt ・ Dimensions of mixed layer 3: 40 mm × 30 mm × 0.15 mmt ・ Material supply ratio (mixed layer 3): 90:10 (= heat sink material: insulator material). As the distance from the heat sink 2 increases, the insulator material is added and increased by 10%, and the supply ratio in the uppermost layer is 10:90. -Dimensions of the insulating layer 4: 40 mm x 30 mm x 0.6 mmt-Dimensions of the mixed layer 5: 40 mm x 30 mm x 0.15 mmt-Material supply ratio (mixed layer 5): The supply ratio in the lowermost layer is 90:10 ( = Insulator material: metal material), and as the distance from the insulating layer 4 increases, the metal material is added and increased by 10%, and the supply ratio in the uppermost layer is 10:90. -Thickness of the wiring metal layer 6: 0.3 mm After mounting the semiconductor chip 7 on each type A to D,
As shown in FIG. 3, the thermal resistance between the upper surface of the semiconductor chip 7 and the lower surface of the heat sink 2 was measured.

【0039】また−65℃→150℃→−65℃の温度
変化を1000回繰り返す温度サイクル(T/C)試験
を行って、試験後の絶縁層4及び半導体チップ7につい
て剥がれやクラック発生の有無を評価した。これらの熱
抵抗比率(従来例(タイプE)を100とした相対比
率)及び温度サイクル試験後の評価結果を表3に併せて
示す。
Further, a temperature cycle (T / C) test in which a temperature change from −65 ° C. → 150 ° C. → −65 ° C. is repeated 1000 times is performed, and the insulating layer 4 and the semiconductor chip 7 after the test are not peeled or cracked. Was evaluated. The thermal resistance ratio (relative ratio with the conventional example (type E) being 100) and the evaluation results after the temperature cycle test are also shown in Table 3.

【0040】また、図5に示した従来構造のパワ−モジ
ュール用基板21について、ヒートシンク22、絶縁基
板25、配線金属板26の各構成材料を表3のタイプE
に示す組み合わせとして製造した。
Further, with respect to the power module substrate 21 having the conventional structure shown in FIG. 5, the constituent materials of the heat sink 22, the insulating substrate 25, and the wiring metal plate 26 were changed to the type E shown in Table 3.
Was manufactured as a combination shown in FIG.

【0041】 <評価サンプル> ヒートシンク22の寸法: 140mm×70mm×3mmt ろう材23の厚み: 0.1mm 絶縁基板25の寸法: 40mm×30mm×0.6mmt 絶縁基板25と配線金属板26との接合部の厚み: 0.1mm 配線金属板26の厚み: 0.3mm そしてタイプEに半導体チップ7を搭載した後、比較例
として上記と同様にして熱抵抗の測定と温度サイクル試
験とを行い、その結果を表3に併せて示した。
<Evaluation Sample> Dimensions of heat sink 22: 140 mm × 70 mm × 3 mmt Thickness of brazing material 23: 0.1 mm Dimensions of insulating substrate 25: 40 mm × 30 mm × 0.6 mmt Joining of insulating substrate 25 and wiring metal plate 26 Part thickness: 0.1 mm Thickness of wiring metal plate 26: 0.3 mm After mounting semiconductor chip 7 on type E, measurement of thermal resistance and temperature cycle test were performed in the same manner as above as a comparative example. The results are shown in Table 3.

【0042】[0042]

【表3】 表3から明らかなように、実施例に係る半導体モジュー
ル用基板1のタイプA〜Dでは、いずれも従来構造を有
するタイプEよりも熱抵抗値が低減しており、半導体チ
ップ7で発生した熱をヒートシンク2で効率良く放熱さ
せていることを確認することができた。
[Table 3] As is clear from Table 3, in the types A to D of the semiconductor module substrate 1 according to the example, the thermal resistance value is lower than that of the type E having the conventional structure, and the heat generated in the semiconductor chip 7 is small. Was efficiently radiated by the heat sink 2.

【0043】また、実施例に係るタイプA〜Dのいずれ
にも絶縁層4や半導体チップ7について剥がれやクラッ
ク等の発生は認められなかった。この温度サイクル試験
の結果から、実施例に係る半導体モジュール用基板1
は、従来の半導体モジュール用基板21と同等以上の信
頼性が得られることを確認することができた。
In any of the types A to D according to the examples, no peeling or cracking was observed in the insulating layer 4 or the semiconductor chip 7. From the results of the temperature cycle test, the semiconductor module substrate 1 according to the example was obtained.
Was able to confirm that a reliability equal to or higher than that of the conventional semiconductor module substrate 21 was obtained.

【0044】以上の結果から、放熱特性に優れ、半導体
チップ7搭載後における熱負荷信頼性の高い半導体モジ
ュール用基板を実現できることを確認することができ
た。
From the above results, it was confirmed that a semiconductor module substrate having excellent heat radiation characteristics and high heat load reliability after mounting the semiconductor chip 7 can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態(1)に係る半導体モジュ
ール用基板を示す側断面図である。
FIG. 1 is a side sectional view showing a semiconductor module substrate according to an embodiment (1) of the present invention.

【図2】実施の形態(1)に係る半導体モジュール用基
板の製造工程の一部を示した側断面図である。
FIG. 2 is a side sectional view showing a part of the manufacturing process of the semiconductor module substrate according to the embodiment (1).

【図3】実施の形態(1)に係る半導体モジュール用基
板について熱抵抗を測定する様子を示す概略側断面図で
ある。
FIG. 3 is a schematic side cross-sectional view showing how to measure the thermal resistance of the semiconductor module substrate according to the embodiment (1).

【図4】従来のパワ−モジュール用基板の一例を示す側
断面図である。
FIG. 4 is a side sectional view showing an example of a conventional power module substrate.

【図5】従来のパワ−モジュール用基板の一例を示す側
断面図である。
FIG. 5 is a side sectional view showing an example of a conventional power module substrate.

【符号の説明】[Explanation of symbols]

1 半導体モジュール用基板 2 ヒートシンク 3、5 混合層 4 絶縁層 6 配線金属層 7 半導体チップ REFERENCE SIGNS LIST 1 semiconductor module substrate 2 heat sink 3, 5 mixed layer 4 insulating layer 6 wiring metal layer 7 semiconductor chip

───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 静輝 山口県美祢市大嶺町東分字岩倉2701番1 株式会社住友金属エレクトロデバイス内 Fターム(参考) 4K031 AA06 AB03 AB04 AB05 BA06 CB10 CB14 CB35 CB41 CB43 CB46 5F036 AA01 BA23 BB08 BB21 BC24 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Shizuki Hashimoto 2701-1, Iwakura, Omine-cho, Omine-cho, Mine-shi, Yamaguchi F-term in Sumitomo Metal Electronics Device Co., Ltd. (reference) 4K031 AA06 AB03 AB04 AB05 BA06 CB10 CB14 CB35 CB41 CB43 CB46 5F036 AA01 BA23 BB08 BB21 BC24

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを搭載するための半導体モ
ジュール用基板において、 ヒートシンクと、 該ヒートシンク上に溶射法により形成された絶縁層と、 前記ヒートシンクと前記絶縁層との界面部分に、溶射法
により形成されたヒートシンク材料と絶縁体材料との混
合層とを備え、 該混合層の成分比率が、前記ヒートシンクに近い部分は
前記ヒートシンク材料が高く、前記絶縁層に近い部分は
前記絶縁体材料が高くなっていることを特徴とする半導
体モジュール用基板。
1. A semiconductor module substrate for mounting a semiconductor chip, comprising: a heat sink; an insulating layer formed on the heat sink by thermal spraying; and an interface between the heat sink and the insulating layer by thermal spraying. A mixed layer of the formed heat sink material and the insulator material, wherein the component ratio of the mixed layer is such that the portion near the heat sink has a higher heat sink material, and the portion near the insulating layer has a higher insulator material. A substrate for a semiconductor module, comprising:
【請求項2】 前記絶縁層上に溶射法により形成された
金属層と、 前記絶縁層と前記金属層との界面部分に、溶射法により
形成された絶縁体材料と金属材料との混合層とを備え、 該混合層の成分比率が、前記絶縁層に近い部分は前記絶
縁体材料が高く、前記金属層に近い部分は前記金属材料
が高くなっていることを特徴とする請求項1記載の半導
体モジュール用基板。
2. A metal layer formed on the insulating layer by a thermal spraying method, and a mixed layer of an insulator material and a metal material formed by a thermal spraying method on an interface between the insulating layer and the metal layer. The component ratio of the mixed layer, wherein a portion close to the insulating layer is higher in the insulator material, and a portion closer to the metal layer is higher in the metal material. Substrate for semiconductor module.
【請求項3】 半導体チップを搭載するための半導体モ
ジュール用基板の製造方法において、 ヒートシンク上にヒートシンク材料と絶縁体材料との混
合溶射を行うことにより、前記ヒートシンク材料と前記
絶縁体材料との混合層を形成する工程と、 前記混合層上に絶縁体材料の溶射を行うことによって、
絶縁層を形成する工程とを含み、 前記混合溶射により前記混合層を形成するにあたって、
前記ヒートシンクに近い部分では前記ヒートシンク材料
の供給比率を高くし、その上に形成される前記絶縁層に
近くなる部分では前記絶縁体材料の供給比率を高くして
いくことを特徴とする半導体モジュール用基板の製造方
法。
3. A method of manufacturing a semiconductor module substrate for mounting a semiconductor chip, comprising: mixing and spraying a heat sink material and an insulator material on a heat sink. Forming a layer, and by spraying an insulator material on the mixed layer,
Forming an insulating layer; and forming the mixed layer by the mixed spraying.
For a semiconductor module, a supply ratio of the heat sink material is increased in a portion close to the heat sink, and a supply ratio of the insulator material is increased in a portion close to the insulating layer formed thereon. Substrate manufacturing method.
【請求項4】 前記絶縁層上に絶縁体材料と金属材料と
の混合溶射を行うことにより、前記絶縁体材料と前記金
属材料との混合層を形成する工程と、 前記混合層上に金属材料の溶射を行うことによって、金
属層を形成する工程とを含み、 前記混合溶射により前記混合層を形成するにあたって、
前記絶縁層に近い部分では前記絶縁体材料の供給比率を
高くし、その上に形成される前記金属層に近くなる部分
では前記金属材料の供給比率を高くしていくことを特徴
とする請求項3記載の半導体モジュール用基板の製造方
法。
4. A step of forming a mixed layer of the insulator material and the metal material by performing mixed spraying of an insulator material and a metal material on the insulating layer; and forming a metal material on the mixed layer. Forming a metal layer by performing thermal spraying, and forming the mixed layer by the mixed thermal spraying.
The supply ratio of the insulator material is increased in a portion close to the insulating layer, and the supply ratio of the metal material is increased in a portion close to the metal layer formed thereon. 4. The method of manufacturing a semiconductor module substrate according to 3.
【請求項5】 前記絶縁層を配線パターンを有するマス
クで被覆した後、前記絶縁体材料と前記金属材料との混
合溶射を行うことにより、前記混合層を形成し、次に該
混合層上に前記金属材料の溶射を行うことにより、配線
パターンとなる金属層を形成することを特徴とする請求
項4記載の半導体モジュール用基板の製造方法。
5. After the insulating layer is covered with a mask having a wiring pattern, the mixed layer is formed by performing mixed spraying of the insulator material and the metal material, and then forming the mixed layer on the mixed layer. 5. The method according to claim 4, wherein a metal layer serving as a wiring pattern is formed by spraying the metal material.
JP31568599A 1999-11-05 1999-11-05 Semiconductor module substrate and manufacturing method for the same Pending JP2001135753A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31568599A JP2001135753A (en) 1999-11-05 1999-11-05 Semiconductor module substrate and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31568599A JP2001135753A (en) 1999-11-05 1999-11-05 Semiconductor module substrate and manufacturing method for the same

Publications (1)

Publication Number Publication Date
JP2001135753A true JP2001135753A (en) 2001-05-18

Family

ID=18068334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31568599A Pending JP2001135753A (en) 1999-11-05 1999-11-05 Semiconductor module substrate and manufacturing method for the same

Country Status (1)

Country Link
JP (1) JP2001135753A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041203A (en) * 2005-08-02 2007-02-15 Casio Comput Co Ltd Display panel
JP2009016527A (en) * 2007-07-04 2009-01-22 Toyota Motor Corp Power module, heat radiation plate thereof, and manufacturing method of substrate with joining ceramic layer
JP2014240511A (en) * 2013-06-11 2014-12-25 株式会社フジミインコーポレーテッド Method of producing sprayed coating and material for flame spray
JP2015185688A (en) * 2014-03-24 2015-10-22 日産自動車株式会社 Semiconductor device and manufacturing method of the same
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041203A (en) * 2005-08-02 2007-02-15 Casio Comput Co Ltd Display panel
JP2009016527A (en) * 2007-07-04 2009-01-22 Toyota Motor Corp Power module, heat radiation plate thereof, and manufacturing method of substrate with joining ceramic layer
JP2014240511A (en) * 2013-06-11 2014-12-25 株式会社フジミインコーポレーテッド Method of producing sprayed coating and material for flame spray
US9558311B2 (en) 2013-10-31 2017-01-31 International Business Machines Corporation Surface region selection for heat sink placement
JP2015185688A (en) * 2014-03-24 2015-10-22 日産自動車株式会社 Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
EP2224479B1 (en) Metal-ceramic composite substrate and method of its manufacture
JPH0261539B2 (en)
JP2008041752A (en) Semiconductor module, and radiation board for it
JPH06296084A (en) Thermal conductor of high conductivity, wiring board provided therewith and manufacture thereof
US5311399A (en) High power ceramic microelectronic package
JP2001135753A (en) Semiconductor module substrate and manufacturing method for the same
JPS6318648A (en) Circuit board using aluminum nitride
JP4227610B2 (en) Manufacturing method of heat dissipation base
JP2000269392A (en) Semiconductor module and heat-radiating insulating plate
JP3862632B2 (en) Metal-based multilayer circuit board and hybrid integrated circuit using the same
JP3383892B2 (en) Method for manufacturing semiconductor mounting structure
JP2000086368A (en) Nitride ceramic substrate
JP2006041231A (en) Ceramic circuit board and electric apparatus
JP2004327732A (en) Ceramic circuit board and electrical circuit module
JPS59184586A (en) Circuit board for placing semiconductor element
JPH0677678A (en) Heat sink structure
JPH08222670A (en) Package for mounting semiconductor element
JPH10224059A (en) Heat sink
JP2002076213A (en) Semiconductor device module
JPH0794624A (en) Circuit board
JP3850312B2 (en) Semiconductor element storage package and semiconductor device
JP2001085580A (en) Substrate for semiconductor module and production thereof
JP2001085581A (en) Substrate for semiconductor module and production thereof
JPS59184551A (en) Insulation type semiconductor device