JP5430121B2 - Wiring board and probe card using the same - Google Patents

Wiring board and probe card using the same Download PDF

Info

Publication number
JP5430121B2
JP5430121B2 JP2008277994A JP2008277994A JP5430121B2 JP 5430121 B2 JP5430121 B2 JP 5430121B2 JP 2008277994 A JP2008277994 A JP 2008277994A JP 2008277994 A JP2008277994 A JP 2008277994A JP 5430121 B2 JP5430121 B2 JP 5430121B2
Authority
JP
Japan
Prior art keywords
layer
wiring conductor
metal bonding
wiring
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008277994A
Other languages
Japanese (ja)
Other versions
JP2010109044A (en
Inventor
征一朗 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008277994A priority Critical patent/JP5430121B2/en
Publication of JP2010109044A publication Critical patent/JP2010109044A/en
Application granted granted Critical
Publication of JP5430121B2 publication Critical patent/JP5430121B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体集積回路などに用いられる配線基板に関するものである。   The present invention relates to a wiring board used for a semiconductor integrated circuit or the like.

絶縁性基板上に配線導体を配設した配線基板を作製する場合、配線導体の表面にメッキを形成する工程などにおいて、絶縁性基板と配線導体とを接合する金属薄膜がメッキ液などの薬液に触れることにより腐食する可能性がある。そこで、特許文献1に開示されているように、樹脂からなる保護絶縁層をベース絶縁層上であって金属薄膜の側面を封止するように配設した配線回路基板が提案されている。
特開2006−66451号公報
When manufacturing a wiring board in which a wiring conductor is disposed on an insulating substrate, a metal thin film that joins the insulating substrate and the wiring conductor is used as a chemical solution such as a plating solution in the process of forming plating on the surface of the wiring conductor. Corrosion may occur when touched. Therefore, as disclosed in Patent Document 1, a printed circuit board has been proposed in which a protective insulating layer made of a resin is disposed on a base insulating layer so as to seal a side surface of a metal thin film.
JP 2006-66451 A

特許文献1に開示されているように、樹脂からなる保護絶縁層をベース絶縁層上であって金属薄膜の側面を封止するように配設することにより、メッキ液などの薬液による金属薄膜の側面の腐食をある程度防ぐことができる。   As disclosed in Patent Document 1, a protective insulating layer made of a resin is disposed on a base insulating layer so as to seal a side surface of a metal thin film, so that a metal thin film with a chemical solution such as a plating solution can be formed. Side corrosion can be prevented to some extent.

しかしながら、特許文献1においては、保護絶縁層となるワニスをベース絶縁層の全面に配設する工程及び保護絶縁層の形状にワニスをパターニングする工程により、保護絶縁層を形成している。このように、複数の工程により保護絶縁層を形成しなければならないため、製造コストが増大していた。また、金属薄膜の側面を封止するようにワニスの厚みを調整しなければならず、作業が煩雑であると同時に、金属薄膜が薬液に触れて腐食する可能性があった。   However, in Patent Document 1, the protective insulating layer is formed by a step of disposing a varnish to be a protective insulating layer over the entire surface of the base insulating layer and a step of patterning the varnish into the shape of the protective insulating layer. Thus, since the protective insulating layer has to be formed by a plurality of steps, the manufacturing cost has increased. In addition, the thickness of the varnish must be adjusted so as to seal the side surfaces of the metal thin film, and the work is complicated. At the same time, the metal thin film may be corroded by contact with the chemical solution.

本発明は、上記課題に鑑みてなされたものであり、容易に製造することができながらも、絶縁性基板と配線導体とを接合する金属層の、薬液に触れることによる腐食の可能性を低減する配線基板を提供することを目的とする。   The present invention has been made in view of the above problems, and can reduce the possibility of corrosion due to contact with a chemical solution of a metal layer that joins an insulating substrate and a wiring conductor while being easily manufactured. An object of the present invention is to provide a wiring board to be used.

本発明の配線基板は、主面を有する絶縁性基板と、該絶縁性基板の主面上に配設され前記絶縁性基板と接合する金属接合層と、該金属接合層上に配設された配線導体と、前記金属接合層及び前記配線導体を被覆する真空成膜層と、該真空成膜層上に配設されたメッキ層とを備えている。そして、前記配線導体は、前記金属接合層を構成する主成分よりもイオン化傾向が小さく、前記金属接合層及び前記真空成膜層を構成する主成分よりも電気伝導性の高い成分を主成分としている。また、前記真空成膜層は、前記金属接合層及び前記配線導体を構成する主成分よりも前記メッキ層の形成に用いられるメッキ液に対する耐腐食性の高い成分を主成分としている。   The wiring board according to the present invention includes an insulating substrate having a main surface, a metal bonding layer disposed on the main surface of the insulating substrate and bonded to the insulating substrate, and disposed on the metal bonding layer. A wiring conductor; a vacuum film-forming layer covering the metal bonding layer and the wiring conductor; and a plating layer disposed on the vacuum film-forming layer. The wiring conductor has a smaller ionization tendency than the main component constituting the metal bonding layer, and has a component having higher electrical conductivity than the main component constituting the metal bonding layer and the vacuum film-forming layer as a main component. Yes. The vacuum film-forming layer is mainly composed of a component having higher corrosion resistance to the plating solution used for forming the plating layer than the main component constituting the metal bonding layer and the wiring conductor.

本発明の配線基板によれば、真空成膜層が、金属接合層及び配線導体を構成する主成分よりもメッキ層の形成に用いられるメッキ液に対する耐腐食性の高い成分を主成分であることにより、メッキ液などの薬液に対しては、真空成膜層のみが触れるため、真空成膜層と、金属接合層及び配線導体との間の電位差に起因する金属接合層及び配線導体のガルバニック腐食の発生が抑制される。また、上記のような保護絶縁層の形成が不要であるので、配線基板を容易に作製することができる。   According to the wiring board of the present invention, the vacuum film-forming layer is mainly composed of a component having higher corrosion resistance to the plating solution used for forming the plating layer than the main components constituting the metal bonding layer and the wiring conductor. Therefore, since only the vacuum film formation layer comes into contact with the chemical solution such as the plating solution, the galvanic corrosion of the metal bonding layer and the wiring conductor due to the potential difference between the vacuum film forming layer and the metal bonding layer and the wiring conductor. Is suppressed. In addition, since it is not necessary to form the protective insulating layer as described above, the wiring board can be easily manufactured.

以下、本発明の配線基板について図面を用いて詳細に説明する。   Hereinafter, the wiring board of the present invention will be described in detail with reference to the drawings.

図1〜3に示すように、本発明の第1の実施形態にかかる配線基板1は、主面3aを有する絶縁性基板3と、絶縁性基板3の主面3a上に配設され、絶縁性基板3と接合する金属接合層5と、金属接合層5上に配設された配線導体7と、金属接合層5及び配線導体7を被覆する真空成膜層9と、真空成膜層9上に配設されたメッキ層11とを備えている。   As shown in FIGS. 1-3, the wiring board 1 concerning the 1st Embodiment of this invention is arrange | positioned on the insulating substrate 3 which has the main surface 3a, and the main surface 3a of the insulating substrate 3, and is insulated. Metal bonding layer 5 bonded to conductive substrate 3, wiring conductor 7 disposed on metal bonding layer 5, vacuum film-forming layer 9 covering metal bonding layer 5 and wiring conductor 7, and vacuum film-forming layer 9 And a plating layer 11 disposed thereon.

また、配線導体7は、金属接合層5を構成する主成分よりもイオン化傾向が小さく、金属接合層5及び真空成膜層9を構成する主成分よりも電気伝導性の高い成分を主成分としている。さらに、真空成膜層9は、金属接合層5及び配線導体7を構成する主成分よりもメッキ層11の形成に用いられるメッキ液に対する耐腐食性の高い成分を主成分としている。   In addition, the wiring conductor 7 has an ionization tendency smaller than that of the main component constituting the metal bonding layer 5, and a component having higher electrical conductivity than the main component constituting the metal bonding layer 5 and the vacuum film forming layer 9. Yes. Further, the vacuum film-forming layer 9 is mainly composed of a component having higher corrosion resistance to the plating solution used for forming the plating layer 11 than the main components constituting the metal bonding layer 5 and the wiring conductor 7.

このように、本実施形態の配線基板1は、金属接合層5及び配線導体7を構成する主成分よりもメッキ層11を形成するためのメッキ液に対する耐腐食性の高い成分を主成分とする真空成膜層9により、金属接合層5及び配線導体7が被覆されている。そのため、金属接合層5及び配線導体7のガルバニック腐食の発生を抑制することができる。   As described above, the wiring board 1 according to the present embodiment has as its main component a component having higher corrosion resistance to the plating solution for forming the plating layer 11 than the main components constituting the metal bonding layer 5 and the wiring conductor 7. The metal bonding layer 5 and the wiring conductor 7 are covered with the vacuum film formation layer 9. Therefore, occurrence of galvanic corrosion of the metal bonding layer 5 and the wiring conductor 7 can be suppressed.

また、真空成膜層9を構成する成分がメッキ液に対する耐腐食性の高いことから、メッキ液のみならず、配線基板1の表面を洗浄する強アルカリ性の薬液に対する金属接合層5及び配線導体7のガルバニック腐食の発生をも抑制することができる。   In addition, since the components constituting the vacuum film-forming layer 9 have high corrosion resistance to the plating solution, the metal bonding layer 5 and the wiring conductor 7 are not only used for the plating solution but also for strongly alkaline chemicals for cleaning the surface of the wiring board 1. The occurrence of galvanic corrosion can also be suppressed.

本実施形態における絶縁性基板3は、金属接合層5、配線導体7及び真空成膜層9並びにメッキ層11が配設される主面3aを有している。また、本実施形態の絶縁性基板3中には、金属接合層5と電気的に接続されたビア導体13(第1のビア導体13)及び配線部材(非図示)が埋設されている。このビア導体13及び配線部材を介して金属接合層5に通電することができる。絶縁性基板3としては、電気的に絶縁性の良好な部材を用いればよく、具体的には、Alのようなセラミック部材又は樹脂を用いることができる。また、ビア導体13及び配線部材としては、例えば、Ag,Cu,Mo及びWを用いることができる。 The insulating substrate 3 in the present embodiment has a main surface 3a on which the metal bonding layer 5, the wiring conductor 7, the vacuum film forming layer 9, and the plating layer 11 are disposed. In the insulating substrate 3 of the present embodiment, a via conductor 13 (first via conductor 13) and a wiring member (not shown) electrically connected to the metal bonding layer 5 are embedded. The metal bonding layer 5 can be energized via the via conductor 13 and the wiring member. As the insulating substrate 3, a member having good electrical insulation may be used. Specifically, a ceramic member such as Al 2 O 3 or a resin can be used. For example, Ag, Cu, Mo, and W can be used as the via conductor 13 and the wiring member.

本実施形態にかかる配線基板1は、主面3a上に配設された金属接合層5を備えている。本実施形態において、金属接合層5は、絶縁性基板3と配線導体7とを接合する金属接合層として作用している。そのため、金属接合層5としては、絶縁性基板3との接合性のよいものを用いることが好ましく、具体的には、Ti,Cr,TiN,Wを用いることができる。金属接合層5の厚みは0.1〜0.5μmであることが好ましい。金属接合層5は、例えば、別途形成されたものを絶縁性基板3の主面3a上に配設してもよく、スパッタリングにより絶縁性基板3の主面3a上に配設してもよい。   The wiring board 1 according to the present embodiment includes a metal bonding layer 5 disposed on the main surface 3a. In the present embodiment, the metal bonding layer 5 functions as a metal bonding layer for bonding the insulating substrate 3 and the wiring conductor 7. Therefore, it is preferable to use a metal bonding layer 5 that has good bonding properties to the insulating substrate 3, and specifically, Ti, Cr, TiN, and W can be used. The thickness of the metal bonding layer 5 is preferably 0.1 to 0.5 μm. For example, the metal bonding layer 5 may be separately formed on the main surface 3a of the insulating substrate 3 or may be disposed on the main surface 3a of the insulating substrate 3 by sputtering.

本実施形態にかかる配線基板1は、金属接合層5上に配設された配線導体7を備えている。本実施形態における配線導体7は、金属接合層5及び真空成膜層9を構成する主成分よりも電気伝導性の高い成分を主成分とする配線導体として作用する。配線導体7としては、電気伝導性が良いものを用いることが好ましい。また、回路パターンとして用いられることから、金属接合層5よりもイオン化傾向が小さく、腐食しにくい部材を用いることが好ましい。具体的には、配線導体7としては、Cu,TiとCuの合金部材を用いることができる。配線導体7の厚みは、金属接合層5の厚みよりも大きいことが好ましく、具体的には1〜10μmであることが好ましい。配線導体7は、金属接合層5と同様に、別途形成されたものを絶縁性基板3の主面3a上に配設してもよく、スパッタリングにより絶縁性基板3の主面3a上に配設してもよい。   The wiring board 1 according to the present embodiment includes a wiring conductor 7 disposed on the metal bonding layer 5. The wiring conductor 7 in this embodiment functions as a wiring conductor whose main component is a component having higher electrical conductivity than the main components constituting the metal bonding layer 5 and the vacuum film forming layer 9. As the wiring conductor 7, it is preferable to use one having good electrical conductivity. Moreover, since it is used as a circuit pattern, it is preferable to use a member that has a smaller ionization tendency than the metal bonding layer 5 and is less likely to corrode. Specifically, as the wiring conductor 7, an alloy member of Cu, Ti and Cu can be used. The thickness of the wiring conductor 7 is preferably larger than the thickness of the metal bonding layer 5, specifically 1 to 10 μm. The wiring conductor 7 may be separately formed on the main surface 3a of the insulating substrate 3 like the metal bonding layer 5 or may be disposed on the main surface 3a of the insulating substrate 3 by sputtering. May be.

また、図4に示すように、配線導体7の長手方向に垂直な断面において、配線導体7の幅D2が金属接合層5の幅D1よりも小さいことが好ましい。これにより、真空成膜層9及びメッキ層11と絶縁性基板3との間に隙間が生じたとしても、配線導体7がエッチング液などの薬液や外気に触れる可能性を小さくすることができるので、配線導体7の通電性が低下することを抑制できる。配線導体7の安定した通電性が求められている場合には、本実施形態の形状が有効となる。   Further, as shown in FIG. 4, the width D <b> 2 of the wiring conductor 7 is preferably smaller than the width D <b> 1 of the metal bonding layer 5 in a cross section perpendicular to the longitudinal direction of the wiring conductor 7. Thereby, even if a gap is generated between the vacuum film-forming layer 9 and the plating layer 11 and the insulating substrate 3, the possibility that the wiring conductor 7 is exposed to a chemical solution such as an etching solution or the outside air can be reduced. And it can suppress that the electroconductivity of the wiring conductor 7 falls. The shape of the present embodiment is effective when stable electrical conductivity of the wiring conductor 7 is required.

本実施形態にかかる配線基板1は、金属接合層5及び配線導体7を被覆する真空成膜層9を備えている。真空成膜層9にメッキを被覆する工程などにより、金属接合層5及び配線導体7が腐食してしまう場合がある。そこで、本実施形態における真空成膜層9は、金属接合層5及び配線導体7が腐食により劣化することを抑制する被覆部材として作用している。そのため、真空成膜層9としては、金属接合層5及び配線導体7を構成する主成分よりもメッキ液に対する耐腐食性の高い成分を用いることが好ましい。具体的には、真空成膜層9として、Cu,Ni及びTiNを用いることができる。真空成膜層9は、スパッタリングや真空蒸着法により絶縁性基板3の主面3a上に配設することができる。   The wiring board 1 according to this embodiment includes a vacuum film forming layer 9 that covers the metal bonding layer 5 and the wiring conductor 7. The metal bonding layer 5 and the wiring conductor 7 may be corroded by a process of coating the vacuum film formation layer 9 with plating. Therefore, the vacuum film-forming layer 9 in this embodiment acts as a covering member that suppresses deterioration of the metal bonding layer 5 and the wiring conductor 7 due to corrosion. Therefore, it is preferable to use a component having higher corrosion resistance to the plating solution than the main component constituting the metal bonding layer 5 and the wiring conductor 7 as the vacuum film formation layer 9. Specifically, Cu, Ni, and TiN can be used as the vacuum film formation layer 9. The vacuum film-forming layer 9 can be disposed on the main surface 3a of the insulating substrate 3 by sputtering or vacuum evaporation.

また、図4に示すように、配線導体7の長手方向に垂直な断面において、絶縁性基板3と真空成膜層9との接合幅L1が、真空成膜層9の厚みL2よりも大きいことが好ましい。これにより、真空成膜層9の厚みが大きくなることを抑制しつつも、真空成膜層9と絶縁性基板3の接合性を高めることができるからである。   Further, as shown in FIG. 4, in the cross section perpendicular to the longitudinal direction of the wiring conductor 7, the bonding width L <b> 1 between the insulating substrate 3 and the vacuum film formation layer 9 is larger than the thickness L <b> 2 of the vacuum film formation layer 9. Is preferred. This is because the bondability between the vacuum film formation layer 9 and the insulating substrate 3 can be improved while suppressing an increase in the thickness of the vacuum film formation layer 9.

また、本実施形態の配線基板1は、真空成膜層9上に配設されたメッキ層11を備えている。本実施形態において、メッキ層11は、長期間の使用により金属接合層5、配線導体7及び真空成膜層9が劣化することを抑制する被覆部材として作用している。具体的には、メッキ層11としては、Ni及びAuを用いることができる。   In addition, the wiring board 1 of the present embodiment includes a plating layer 11 disposed on the vacuum film formation layer 9. In this embodiment, the plating layer 11 functions as a covering member that suppresses deterioration of the metal bonding layer 5, the wiring conductor 7, and the vacuum film-forming layer 9 due to long-term use. Specifically, Ni and Au can be used as the plating layer 11.

また、配線導体7としてCuを用いると同時に、メッキ層11としてNiメッキを用いている場合には、NiメッキはCuからなる配線導体7よりも熱膨張率が小さく、また同時に弾性率が大きい。そのため、銅の熱膨張による応力をメッキ層11において緩和させることができる。   In addition, when Cu is used as the wiring conductor 7 and Ni plating is used as the plating layer 11, the Ni plating has a smaller thermal expansion coefficient than the wiring conductor 7 made of Cu, and at the same time has a large elastic modulus. Therefore, the stress due to the thermal expansion of copper can be relaxed in the plated layer 11.

また、図4に示すように、メッキ層11は、真空成膜層9を被覆する第1のメッキ層11aと第1のメッキ層11aを被覆する第2のメッキ層11bとを備えていることが好ましい。このように、第1のメッキ層11a及び第2のメッキ層11bという複数のメッキ層11を備えていることにより、第2のメッキ層11bが剥離してしまった場合であっても、第1のメッキ層11aが真空成膜層9を被覆しているので、金属接合層5、配線導体7及び真空成膜層9が腐食する可能性を低減できる。この場合、例えば、第1のメッキ層11aとしてNiメッキを用いると同時に第2のメッキ層11bとして、Auメッキを用いることができる。   Further, as shown in FIG. 4, the plating layer 11 includes a first plating layer 11a that covers the vacuum film formation layer 9 and a second plating layer 11b that covers the first plating layer 11a. Is preferred. Thus, even if the second plating layer 11b is peeled off by providing the plurality of plating layers 11 such as the first plating layer 11a and the second plating layer 11b, the first plating layer 11a and the second plating layer 11b are provided. Since the plating layer 11a covers the vacuum film formation layer 9, the possibility of corrosion of the metal bonding layer 5, the wiring conductor 7, and the vacuum film formation layer 9 can be reduced. In this case, for example, Ni plating can be used as the first plating layer 11a, and Au plating can be used as the second plating layer 11b.

また、メッキ層11は、配線導体7よりも熱膨張率が小さいことが好ましい。配線導体7への通電により、配線導体7が発熱した場合であっても、メッキ層11の熱膨張率が配線導体7よりも熱膨張率が小さいため、メッキ層11と真空成膜層9との間、真空成膜層9と配線導体7との間及び配線導体7と金属接合層5との間で剥離が生じる可能性を低減することができるからである。なお、本実施形態において、メッキ層11の熱膨張率が配線導体7の熱膨張率よりも小さいとは、メッキ層11を構成する主成分が、配線導体7を構成する主成分よりも熱膨張率の小さい部材である、と換言しても良い。   The plated layer 11 preferably has a smaller coefficient of thermal expansion than the wiring conductor 7. Even when the wiring conductor 7 generates heat due to energization of the wiring conductor 7, the thermal expansion coefficient of the plating layer 11 is smaller than that of the wiring conductor 7. This is because the possibility of peeling between the vacuum film forming layer 9 and the wiring conductor 7 and between the wiring conductor 7 and the metal bonding layer 5 can be reduced. In the present embodiment, the thermal expansion coefficient of the plating layer 11 is smaller than the thermal expansion coefficient of the wiring conductor 7. The main component constituting the plating layer 11 has a higher thermal expansion than the main component constituting the wiring conductor 7. In other words, it is a member with a low rate.

次に、本発明の配線基板1の製造方法について説明する。   Next, the manufacturing method of the wiring board 1 of this invention is demonstrated.

本実施形態にかかる配線基板1は、絶縁性基板3を準備する工程を備えている。絶縁性基板3は、例えば、下記のようにして作製することができる。まず、ガラス粉末、セラミック粉末などの原料粉末を有機溶剤及びバインダとともに混練する。これをシート状に成形して複数のセラミックグリーンシートを作製する。次に、配線部材となる導体ペーストをセラミックグリーンシートの主面上に被着する。さらに、貫通孔が形成されたセラミックグリーンシートを導体ペースト上に積層する。そして、この貫通孔にビア導体13となる導体ペーストを充填する。これらを所定の焼成温度(例えば1000℃)で焼成する。これにより、絶縁性基板3を作製することができる。   The wiring substrate 1 according to the present embodiment includes a step of preparing the insulating substrate 3. The insulating substrate 3 can be produced as follows, for example. First, raw material powders such as glass powder and ceramic powder are kneaded together with an organic solvent and a binder. This is formed into a sheet shape to produce a plurality of ceramic green sheets. Next, a conductor paste to be a wiring member is deposited on the main surface of the ceramic green sheet. Further, a ceramic green sheet in which through holes are formed is laminated on the conductor paste. Then, the through-hole is filled with a conductor paste that becomes the via conductor 13. These are fired at a predetermined firing temperature (for example, 1000 ° C.). Thereby, the insulating substrate 3 can be produced.

また、作製された絶縁性基板3の主面3aを表面加工する工程を備えていても良い。平面研削による表面加工を行い、表裏面の平行度や基板の反りを補正するとともに、ラップ研磨やポリッシュにより、平面研削による磁器へのダメージ層を小さくすることができる。   Moreover, you may provide the process of surface-processing the main surface 3a of the produced insulating board | substrates 3. FIG. Surface processing by surface grinding is performed to correct the parallelism of the front and back surfaces and the warpage of the substrate, and the damage layer to the porcelain by surface grinding can be reduced by lapping and polishing.

また、絶縁性基板3の主面3a上に金属接合層5を配設する工程を備えている。金属接合層5は、スパッタリング法によって絶縁性基板3の主面3a上に配設することができる。また、電解メッキ法を用いたセミアディティブ法によって金属接合層5を配設してもよい。   In addition, a step of disposing the metal bonding layer 5 on the main surface 3a of the insulating substrate 3 is provided. The metal bonding layer 5 can be disposed on the main surface 3a of the insulating substrate 3 by a sputtering method. Further, the metal bonding layer 5 may be disposed by a semi-additive method using an electrolytic plating method.

また、金属接合層5上に配線導体7を配設する工程を備えている。配線導体7は、金属接合層5と同様に、スパッタリング法によって絶縁性基板3の主面3a上に形成することができる。   In addition, a step of disposing the wiring conductor 7 on the metal bonding layer 5 is provided. The wiring conductor 7 can be formed on the main surface 3a of the insulating substrate 3 by the sputtering method, similarly to the metal bonding layer 5.

また、このとき、配線導体7上にメッキレジストを配設するとともに、電解メッキ法を用いたセミアディティブ法によってメッキを形成してもよい。金属接合層5上全体に配線導体7がスパッタリングにより配設されていることから、金属接合層5のメッキ液による腐食を防ぎつつ、配線導体7などによる回路の厚みを大きくすることができるからである。   At this time, a plating resist may be disposed on the wiring conductor 7 and plating may be formed by a semi-additive method using an electrolytic plating method. Since the wiring conductor 7 is disposed on the entire metal bonding layer 5 by sputtering, the circuit thickness of the wiring conductor 7 and the like can be increased while preventing the metal bonding layer 5 from being corroded by the plating solution. is there.

スパッタリング法を用いて金属接合層5及び配線導体7を絶縁性基板3の主面3a上に配設した場合、金属接合層5及び配線導体7のうち回路配線となる部分以外をエッチングなどにより除去する。   When the metal bonding layer 5 and the wiring conductor 7 are disposed on the main surface 3a of the insulating substrate 3 by using the sputtering method, the metal bonding layer 5 and the wiring conductor 7 other than the portion that becomes the circuit wiring are removed by etching or the like. To do.

さらに、金属接合層5及び配線導体7を被覆するように真空成膜層9を配設する工程を備えている。真空成膜層9は、金属接合層5と同様に、スパッタリング法などによって絶縁性基板3の主面3a上に形成することができる。   Furthermore, a step of providing a vacuum film-forming layer 9 so as to cover the metal bonding layer 5 and the wiring conductor 7 is provided. The vacuum film formation layer 9 can be formed on the main surface 3a of the insulating substrate 3 by sputtering or the like, similarly to the metal bonding layer 5.

そして、真空成膜層9を被覆するようにメッキ層11を配設する工程を備えている。メッキ層11としては、例えば、ニッケル層及び/又は金層を用いることができる。メッキ層11は、例えば、電解メッキ法を用いたセミアディティブ法によって真空成膜層9を被覆するように配設することができる。   And the process of arrange | positioning the plating layer 11 so that the vacuum film-forming layer 9 may be coat | covered is provided. As the plating layer 11, for example, a nickel layer and / or a gold layer can be used. The plating layer 11 can be disposed so as to cover the vacuum film-forming layer 9 by, for example, a semi-additive method using an electrolytic plating method.

次に、本発明の第2の実施形態にかかる配線基板1について説明する。   Next, a wiring board 1 according to a second embodiment of the present invention will be described.

図1〜3に示すように、本実施形態にかかる配線基板1は、主面3aを有する絶縁性基板3と、絶縁性基板3の主面3a上に配設され、絶縁性基板3と接合する金属接合層5と、金属接合層5上に配設された配線導体7と、金属接合層5及び配線導体7を被覆する真空成膜層9と、真空成膜層9上に配設されたメッキ層11とを備えている。   As shown in FIGS. 1 to 3, the wiring board 1 according to the present embodiment is disposed on the insulating substrate 3 having the main surface 3 a and the main surface 3 a of the insulating substrate 3, and is bonded to the insulating substrate 3. Metal bonding layer 5, wiring conductor 7 disposed on metal bonding layer 5, vacuum film-forming layer 9 covering metal bonding layer 5 and wiring conductor 7, and vacuum film-forming layer 9. And a plated layer 11.

また、配線導体7は、金属接合層5を構成する主成分よりもイオン化傾向が小さく、金属接合層5及び真空成膜層9を構成する主成分よりも電気伝導性の高い成分を主成分としている。さらに、真空成膜層9は、金属接合層5及び配線導体7を構成する主成分よりもイオン化傾向が小さい成分を主成分としている。   In addition, the wiring conductor 7 has an ionization tendency smaller than that of the main component constituting the metal bonding layer 5, and a component having higher electrical conductivity than the main component constituting the metal bonding layer 5 and the vacuum film forming layer 9. Yes. Further, the vacuum film-forming layer 9 is mainly composed of a component having a smaller ionization tendency than the main components constituting the metal bonding layer 5 and the wiring conductor 7.

このように、本実施形態の配線基板1における真空成膜層9は、金属接合層5及び配線導体7を構成する主成分よりもイオン化傾向が小さい成分を主成分としていることから、メッキ層11を形成するときに用いられるメッキ液による金属接合層5及び配線導体7のガルバニック腐食の発生を抑制することができる。   Thus, since the vacuum film-forming layer 9 in the wiring board 1 of the present embodiment is mainly composed of a component having a smaller ionization tendency than the main components constituting the metal bonding layer 5 and the wiring conductor 7, the plating layer 11. It is possible to suppress the occurrence of galvanic corrosion of the metal bonding layer 5 and the wiring conductor 7 due to the plating solution used when forming the wire.

また、金属接合層5及び配線導体7を構成する主成分よりもイオン化傾向が小さい成分を主成分としていることから、メッキ液のみならず、配線基板1の表面を洗浄する強アルカリ性の薬液に対する金属接合層5及び配線導体7のガルバニック腐食の発生をも抑制することができる。   Further, since the main component is a component having a smaller ionization tendency than the main component constituting the metal bonding layer 5 and the wiring conductor 7, the metal is not only a plating solution but also a strongly alkaline chemical solution for cleaning the surface of the wiring substrate 1. Generation of galvanic corrosion of the bonding layer 5 and the wiring conductor 7 can also be suppressed.

次に、本発明の第3の実施形態にかかる配線基板1について説明する。   Next, a wiring board 1 according to a third embodiment of the present invention will be described.

図5に示すように、本実施形態にかかる配線基板1は、第1の実施形態にかかる配線基板1と比較して、配線導体7の長手方向に垂直な断面において、配線導体7が、金属接合層5を被覆している。   As shown in FIG. 5, the wiring board 1 according to the present embodiment has a cross section perpendicular to the longitudinal direction of the wiring conductor 7 compared to the wiring board 1 according to the first embodiment. The bonding layer 5 is covered.

本実施形態のように、配線導体7が、金属接合層5を被覆していることにより、金属接合層5が薬液により腐食する可能性を更に低減させることができる。金属接合層5と絶縁性基板3の接合性を高めることが求められている場合には、本実施形態の形状が有効となる。   Since the wiring conductor 7 covers the metal bonding layer 5 as in the present embodiment, the possibility that the metal bonding layer 5 is corroded by the chemical solution can be further reduced. When it is required to improve the bonding property between the metal bonding layer 5 and the insulating substrate 3, the shape of the present embodiment is effective.

次に、本発明の第4の実施形態にかかる配線基板1について説明する。   Next, a wiring board 1 according to a fourth embodiment of the present invention will be described.

図6に示すように、本実施形態にかかる配線基板1は、第1の実施形態にかかる配線基板1と比較して、配線導体7よりも熱膨張率が小さく、真空成膜層9を被覆する被覆部材15を更に備えている。   As shown in FIG. 6, the wiring board 1 according to the present embodiment has a smaller coefficient of thermal expansion than the wiring conductor 7 compared with the wiring board 1 according to the first embodiment, and covers the vacuum film formation layer 9. The covering member 15 is further provided.

配線導体7が発熱した場合であっても、被覆部材15の熱膨張率が配線導体7よりも熱膨張率が小さいため、被覆部材15と真空成膜層9との間及び真空成膜層9と配線導体7との間で剥離が生じる可能性を低減することができるからである。なお、本実施形態において、被覆部材15の熱膨張率が配線導体7の熱膨張率よりも小さいとは、被覆部材15を構成する主成分が、配線導体7を構成する主成分よりも熱膨張率の小さい部材である、と換言しても良い。   Even when the wiring conductor 7 generates heat, the coefficient of thermal expansion of the covering member 15 is smaller than that of the wiring conductor 7, so that the space between the covering member 15 and the vacuum film forming layer 9 and the vacuum film forming layer 9 are the same. This is because the possibility of peeling between the wiring conductor 7 and the wiring conductor 7 can be reduced. In the present embodiment, the coefficient of thermal expansion of the covering member 15 is smaller than the coefficient of thermal expansion of the wiring conductor 7. The main component constituting the covering member 15 is more thermally expanded than the main component constituting the wiring conductor 7. In other words, it is a member with a low rate.

被覆部材15としては、耐腐食性の高い窒化チタン又は窒化クロムを用いることが好ましい。   As the covering member 15, it is preferable to use titanium nitride or chromium nitride having high corrosion resistance.

次に、本発明の一実施形態にかかるプローブカードについて説明する。   Next, a probe card according to an embodiment of the present invention will be described.

図7に示すように、本実施形態のプローブカード17は、上記の実施形態に代表される配線基板1と、配線基板1の裏面上に積層された第2の絶縁性基板19と、第2の絶縁性基板19に埋設され、第1のビア導体13と電気的に接続された第2のビア導体21と、配線基板1の主面上に配設された測定端子25と、第2の絶縁性基板19の裏面上に配設された接続端子27と、を備えている。   As shown in FIG. 7, the probe card 17 of this embodiment includes a wiring board 1 typified by the above embodiment, a second insulating board 19 laminated on the back surface of the wiring board 1, and a second A second via conductor 21 embedded in the insulating substrate 19 and electrically connected to the first via conductor 13, a measurement terminal 25 disposed on the main surface of the wiring substrate 1, and a second And a connection terminal 27 disposed on the back surface of the insulating substrate 19.

本実施形態において、測定端子25は、配線基板1の主面上に配設された金属接合層5及び配線導体7を介して第1のビア導体13と電気的に接続されている。また、接続端子27は、第2の絶縁性基板19を貫通する第2のビア導体21を介して第1のビア導体13と電気的に接続されている。   In the present embodiment, the measurement terminal 25 is electrically connected to the first via conductor 13 via the metal bonding layer 5 and the wiring conductor 7 disposed on the main surface of the wiring board 1. Further, the connection terminal 27 is electrically connected to the first via conductor 13 via the second via conductor 21 that penetrates the second insulating substrate 19.

本実施形態のプローブカード17においては、被測定物である半導体素子の端子を測定端子25に電気的に接続し、半導体素子に通電する。ここで、通電するとは、単に電圧を印加する場合だけでなく、半導体素子に信号を入力することも意図している。そして、接続端子27を介して取り出した出力を測定して期待値と比較することで半導体素子の良否を判定することができる。   In the probe card 17 of this embodiment, the terminal of the semiconductor element that is the object to be measured is electrically connected to the measurement terminal 25, and the semiconductor element is energized. Here, energizing is intended not only to apply a voltage but also to input a signal to a semiconductor element. The quality of the semiconductor element can be determined by measuring the output taken out via the connection terminal 27 and comparing it with the expected value.

なお、本発明は、上記の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何ら差し支えない。   Note that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention.

本発明の第1及び第2の実施形態における配線基板を示す斜視図である。It is a perspective view which shows the wiring board in the 1st and 2nd embodiment of this invention. 図1に示す配線基板におけるA−A断面図である。It is AA sectional drawing in the wiring board shown in FIG. 図2に示す断面図における領域Aを示す拡大断面図である。It is an expanded sectional view which shows the area | region A in sectional drawing shown in FIG. 本発明の第1の実施形態における配線基板の変形例を示す拡大断面図である。It is an expanded sectional view showing a modification of a wiring board in a 1st embodiment of the present invention. 本発明の第3の実施形態における配線基板を示す拡大断面図である。It is an expanded sectional view showing a wiring board in a 3rd embodiment of the present invention. 本発明の第4の実施形態における配線基板を示す拡大断面図である。It is an expanded sectional view showing a wiring board in a 4th embodiment of the present invention. 本発明の一実施形態にかかるプローブカードを示す断面図である。It is sectional drawing which shows the probe card concerning one Embodiment of this invention.

符号の説明Explanation of symbols

1・・・配線基板
3・・・絶縁性基板
3a・・・主面
5・・・金属接合層
7・・・配線導体
9・・・真空成膜層
11・・・メッキ層
11a・・・第1のメッキ層
11b・・・第2のメッキ層
13・・・ビア導体
15・・・被覆部材
17・・・プローブカード
19・・・第2の絶縁性基板
21・・・第2のビア導体
25・・・測定端子
27・・・接続端子
DESCRIPTION OF SYMBOLS 1 ... Wiring board 3 ... Insulating board 3a ... Main surface 5 ... Metal bonding layer 7 ... Wiring conductor 9 ... Vacuum film-forming layer 11 ... Plating layer 11a ... 1st plating layer 11b ... 2nd plating layer 13 ... Via conductor 15 ... Cover member 17 ... Probe card 19 ... 2nd insulating substrate 21 ... 2nd via Conductor 25 ... Measuring terminal 27 ... Connection terminal

Claims (6)

主面を有する絶縁性基板と、該絶縁性基板の主面上に配設され前記絶縁性基板と接合する金属接合層と、該金属接合層上に配設された配線導体と、前記金属接合層及び前記配線導体を被覆する真空成膜層と、該真空成膜層上に配設されたメッキ層とを備え、
前記配線導体は、前記金属接合層を構成する主成分よりもイオン化傾向が小さく、前記金属接合層及び前記真空成膜層を構成する主成分よりも電気伝導性の高い成分を主成分として、
前記真空成膜層は、前記金属接合層及び前記配線導体を構成する主成分よりもイオン化傾向が小さい成分を主成分とすることを特徴とする配線基板。
An insulating substrate having a main surface, a metal bonding layer disposed on the main surface of the insulating substrate and bonded to the insulating substrate, a wiring conductor disposed on the metal bonding layer, and the metal bonding A vacuum film-forming layer covering the layer and the wiring conductor, and a plating layer disposed on the vacuum film-forming layer,
The wiring conductor has a smaller ionization tendency than the main component constituting the metal bonding layer, and has a component having higher electrical conductivity than the main component constituting the metal bonding layer and the vacuum film-forming layer as a main component,
The wiring board according to claim 1, wherein the vacuum film-forming layer includes a component having a smaller ionization tendency as a main component than the main component constituting the metal bonding layer and the wiring conductor.
前記配線導体の長手方向に垂直な断面において、前記配線導体の幅が前記金属接合層の幅よりも小さいことを特徴とする請求項1に記載の配線基板。 The wiring board according to claim 1, wherein a width of the wiring conductor is smaller than a width of the metal bonding layer in a cross section perpendicular to the longitudinal direction of the wiring conductor . 前記配線導体の長手方向に垂直な断面において、前記配線導体が、前記金属接合層を被覆していることを特徴とする請求項1に記載の配線基板。 The wiring board according to claim 1 , wherein the wiring conductor covers the metal bonding layer in a cross section perpendicular to the longitudinal direction of the wiring conductor . 前記配線導体の長手方向に垂直な断面において、前記絶縁性基板と前記真空成膜層との接合幅が、前記真空成膜層の厚みよりも大きいことを特徴とする請求項1に記載の配線基板。 2. The wiring according to claim 1 , wherein a bonding width between the insulating substrate and the vacuum film-forming layer is larger than a thickness of the vacuum film-forming layer in a cross section perpendicular to the longitudinal direction of the wiring conductor. substrate. 前記配線導体よりも熱膨張率が小さく、前記真空成膜層を被覆する被覆部材を更に備えたことを特徴とする請求項1に記載の配線基板。 The wiring board according to claim 1, further comprising a covering member that has a smaller coefficient of thermal expansion than the wiring conductor and covers the vacuum film-forming layer . 請求項1に記載の配線基板と、該配線基板の主面側に配設された測定端子と、前記配線基板の裏面側に配設された接続端子と、を備えたプローブカード。A probe card comprising: the wiring board according to claim 1; a measurement terminal disposed on a main surface side of the wiring board; and a connection terminal disposed on a back surface side of the wiring board.
JP2008277994A 2008-10-29 2008-10-29 Wiring board and probe card using the same Expired - Fee Related JP5430121B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008277994A JP5430121B2 (en) 2008-10-29 2008-10-29 Wiring board and probe card using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008277994A JP5430121B2 (en) 2008-10-29 2008-10-29 Wiring board and probe card using the same

Publications (2)

Publication Number Publication Date
JP2010109044A JP2010109044A (en) 2010-05-13
JP5430121B2 true JP5430121B2 (en) 2014-02-26

Family

ID=42298213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008277994A Expired - Fee Related JP5430121B2 (en) 2008-10-29 2008-10-29 Wiring board and probe card using the same

Country Status (1)

Country Link
JP (1) JP5430121B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942594B2 (en) * 2012-04-06 2016-06-29 日亜化学工業株式会社 Semiconductor device
JP6225453B2 (en) * 2012-05-24 2017-11-08 日亜化学工業株式会社 Semiconductor device
KR101535447B1 (en) * 2014-09-04 2015-07-15 정병직 Flexible printed circuit board with excellent previention effect on corrosion and method of manufacturing the same
JP2022016792A (en) * 2020-07-13 2022-01-25 日本特殊陶業株式会社 Wiring substrate for semiconductor mounting

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619016B2 (en) * 1997-06-10 2005-02-09 キヤノン株式会社 Substrate and manufacturing method thereof
JP4356215B2 (en) * 1999-11-10 2009-11-04 凸版印刷株式会社 Flexure, manufacturing method thereof, and flexure substrate used therefor
JP4706907B2 (en) * 2005-06-15 2011-06-22 株式会社村田製作所 Piezoelectric device and manufacturing method thereof
JP4810985B2 (en) * 2005-11-14 2011-11-09 東洋紡績株式会社 Metal-coated polyimide film

Also Published As

Publication number Publication date
JP2010109044A (en) 2010-05-13

Similar Documents

Publication Publication Date Title
JP2008181956A (en) Ceramic electronic component
KR20150132089A (en) Power resistor with integrated heat spreader
JP2007096032A (en) Insulating board, method of manufacturing the same and semiconductor device
JP5430121B2 (en) Wiring board and probe card using the same
KR101096114B1 (en) Manufacturing Method for Integrated Semiconductor Power Module Substrate
TW201837951A (en) Thermosensitive actuating unit
JP5004922B2 (en) Wiring board and method of manufacturing wiring board
JP7100707B2 (en) Wiring boards and electronic devices
JP2006287063A (en) Electronic part
JP6884062B2 (en) Wiring board
JP2011146665A (en) Hybrid heat dissipation substrate, and method of manufacturing the same
JP2010129730A (en) Wiring substrate and probe card using the same
JP6258677B2 (en) Multi-cavity wiring board, wiring board and electronic device
JP2005136232A (en) Wiring board
JP5351830B2 (en) Wiring circuit board and manufacturing method thereof
JP4721827B2 (en) Wiring board manufacturing method
JP5334607B2 (en) WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND PROBE CARD
JP2007220827A (en) Electronic component
US20110232950A1 (en) Substrate and method for manufacturing the same
JP7209140B2 (en) chip resistor
JP2019110169A (en) Mounting board and manufacturing method of the same
JP6371043B2 (en) Electronic circuit board, assembly and related methods
CN116544773A (en) Electronic component mounting substrate, electronic device, and electronic module
JP4664024B2 (en) Chip resistor manufacturing method, collective substrate, and chip resistor
JP3826046B2 (en) Resistor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5430121

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees