JP3826046B2 - Resistor and manufacturing method thereof - Google Patents

Resistor and manufacturing method thereof Download PDF

Info

Publication number
JP3826046B2
JP3826046B2 JP2002032747A JP2002032747A JP3826046B2 JP 3826046 B2 JP3826046 B2 JP 3826046B2 JP 2002032747 A JP2002032747 A JP 2002032747A JP 2002032747 A JP2002032747 A JP 2002032747A JP 3826046 B2 JP3826046 B2 JP 3826046B2
Authority
JP
Japan
Prior art keywords
resistor
insulating substrate
glass layer
convex portions
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002032747A
Other languages
Japanese (ja)
Other versions
JP2003234201A (en
Inventor
利文 溝上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002032747A priority Critical patent/JP3826046B2/en
Publication of JP2003234201A publication Critical patent/JP2003234201A/en
Application granted granted Critical
Publication of JP3826046B2 publication Critical patent/JP3826046B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、低抵抗値・低抵抗温度係数のチップ抵抗器等の抵抗器に係り、特にその構造およびその製造方法に関する。
【0002】
【従来の技術】
近年、携帯電話、ノートパソコンなどの小型電子機器の需要は増加の一途であり、これら電子機器に使用される電子部品に対しても高機能化、高性能化、小型化の要求が高まっている。そういう状況の中で、表面実装用のチップ抵抗器が広く使用されている。チップ抵抗器の中で、抵抗温度係数が低く、低抵抗値までカバーする製品を製造するには、多くの場合、抵抗体膜の比抵抗が比較的高いため、抵抗体膜の膜厚を厚くする必要がある。ところが、抵抗体膜の膜厚を厚くすると、絶縁性基板と抵抗体の密着性に難点があり、剥離しやすいという問題があった。
【0003】
このため、従来から絶縁性基板の表面に多数の凹凸を設け、この上に配置する抵抗体膜に対してアンカー効果を高め、密着力を高めることが試みられていた。従来の絶縁性基板に対する凹凸の形成法には、薬品による化学エッチング処理または物理的に形成する方法が知られている。しかしながら、従来の方法では、低抵抗値の抵抗体を形成したときの密着性は十分とは言えず、抵抗体の応力やひずみなどによりクラックや剥離などが発生していた。
【0004】
【発明が解決しようとする課題】
本発明は上述した事情に鑑みて為されたもので、絶縁性基板と抵抗体との密着性を高めて品質・信頼性を向上するとともに、低抵抗温度係数で且つ低い抵抗値までカバーすることができる抵抗器およびその製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
以上の課題を解決するために、本発明の抵抗器は、絶縁性基板と、該基板上に形成された多数の凸状部からなるガラス層と、該ガラス層の表面に形成された抵抗体と、抵抗体に接続する少なくとも一対の表電極と、前記抵抗体を被覆する保護膜とを備えたことを特徴とする。
【0006】
上記本発明によれば、絶縁性基板と抵抗体との密着性を向上できる。同時に、抵抗体の表面積を実質的に拡大することができ、実質的に幅広の抵抗体を形成できる。この実質的に幅広の抵抗体により、その分、抵抗体の膜厚を薄くすることができ、クラックの原因である内部応力の低下、また剥離の回避につながる。加えて、放熱効果も高まり抵抗器の許容電力をアップすることができる
【0007】
【発明の実施の形態】
以下、本発明に係る抵抗器の実施形態について図1乃至図6を参照して説明する。図1は、本発明の第1の実施形態におけるチップ抵抗器の全体構成を示す図である。図1(a)は、チップ抵抗器の平面図であり、図1(b)は、A−A線に沿った断面図である。
【0008】
符号11は、絶縁性基板であり、アルミナ、窒化アルミナ、ガラスアラミナなどのセラミック基板を使用する。絶縁性基板11上に多数の凸状部からなるガラス層12が形成されている。ガラス層12は、高さが10〜100μm、幅が10〜100μm、隣接パターンとの間隔が10〜100μm程度の多数の凸状部により構成されている。
【0009】
活性化層(図示せず)がガラス層12をカバーして絶縁性基板11上に配置され、活性化層上に金属皮膜抵抗体15が配置されている。表電極13,13が金属皮膜抵抗体15に電気的に接続するように配置されている。金属皮膜抵抗体15は、Ni−P、Ni−P−Cr、Ni−P−Cu、Ni−P−W、Ni−P−Feなどの抵抗体金属からなる。金属皮膜抵抗体15は、この実施形態においては活性化層上に無電解メッキで形成される。符号17は、保護膜であり、ガラス、エポキシ樹脂などの絶縁物で形成される。符号23は、メッキ電極であり、表電極13、裏電極19、端面電極21上に形成されている。
【0010】
図2は、本発明の第2の実施形態におけるチップ抵抗器の全体構成を示す図であり、抵抗体として厚膜抵抗体が用いられている点を除き、第1の実施形態と同様な構成を備えている。即ち、絶縁性基板11上に多数の凸状部からなるガラス層12が形成され、ガラス層12は、高さが10〜100μm、幅が10〜100μm、隣接パターンとの間隔が10〜100μm程度の多数の凸状部により構成されている。そして、この多数の凸状部からなるガラス層12に食い込むように厚膜抵抗体24が配置されている。厚膜抵抗体24は、酸化ルテニウムなどの抵抗金属材とガラスの焼結物からなり、絶縁性基板11の表面に所定パターンでスクリーン印刷して800℃から900℃の温度で焼成して形成される。符号17は、保護膜であり、ガラス、エポキシ樹脂などの絶縁物で形成される。
【0011】
図3は、多数の凸状部からなるガラス層の構成例を説明する図である。X方向は絶縁性基板の短手方向を示し、Y方向は絶縁性基板の長手方向を示している。図3(a)は、多数の凸状部からなるガラス層が、絶縁性基板の長手方向に沿って連続的に形成され、前記絶縁性基板の短手方向に沿って断続的に形成されたことを示す。以後、凸状パターンと略述する。上述したように、高さが10〜100μm、幅が10〜100μm、隣接パターンとの間隔が10〜100μm程度であり、畝状に形成されている。
【0012】
図3(b)は、多数の凸状部からなるガラス層が、絶縁性基板の長手方向に沿って断続的に形成され、且つ前記絶縁性基板の短手方向に沿っても断続的に形成されたことを示す。以後、凹凸パターンと略述する。このパターンにおいても、凸状部の高さが10〜100μm、幅が10〜100μm、隣接パターンとの間隔が10〜100μm程度であり、碁盤目状に形成されている。これらの凸状パターンまたは凹凸パターンは、例えばガラスペーストのスクリーン印刷および焼成により形成される。そして、その上部に配置される抵抗体と良好な密着性により接合される。
【0013】
図4は、本発明のチップ抵抗器と従来のものとの比較データを示す図である。図4(a)は、凸状パターンの一例について成膜時間を比較したデータを示す図である。それによると、同じ抵抗値を得るための成膜時間(メッキ時間)が短縮されていることが判る。例えば、メッキ時間10分で、従来は5Ωの抵抗値が形成されていたが、本発明のチップ抵抗器では約3Ωの抵抗値の形成が可能となった。このことは、抵抗体の下地が凸状パターンであるため、抵抗体の表面積が広がり、特に抵抗体の絶縁性基板の短手方向に沿った実効的な長さが長くなり、同じ抵抗体の膜厚に対して抵抗値が下がるものと解される。
【0014】
図4(b)は、凹凸パターンについて、クラック・剥離発生限界抵抗値を比較したデータを示す図である。それによると、クラック、剥離が発生する限界抵抗値が低下していることが判る。例えば、TCR=0PPM/℃において、従来のものは発生限界抵抗値(初抵抗値)が0.23Ωであったのが、本発明のチップ抵抗器では発生限界抵抗値(初抵抗値)が0.15Ωと改善されている。このことは、凹凸パターンにより、抵抗体に対するアンカー効果が高められていることを示している。
【0015】
次に、本発明のチップ抵抗器の製造方法について、図5を参照しながら説明する。この製造方法は抵抗体として金属皮膜抵抗体を用いたものである。まず、図5(a)に示すように、アルミナ等の絶縁性基板11を準備する。図示の例では1個のチップ領域を示すが、実際には多数のチップ抵抗器を一括して製造する多数個取りの基板が用いられる。絶縁性基板11の裏面上に1対の裏電極19,19を電極ペーストのスクリーン印刷および焼成により形成する。
【0016】
絶縁性基板11の表面上に所定のパターンにガラスペーストをスクリーン印刷して、300℃〜1200℃の空気中で焼成して、多数の凸状部を有するガラス層12を形成する。所定のパターンとして、図3に示す凸状部パターンまたは凹凸パターンを用いるが、それ以外のパターンを用いても勿論良い。
【0017】
次に、図5(b)に示すように、ガラス層12をカバーして、絶縁性基板11の表面上に、触媒ペーストをスクリーン印刷で塗布し、焼成して活性化層14を形成する。次に、図5(c)に示すように、活性化層(図示せず)の上に金属皮膜抵抗体15をメッキにより形成する。金属皮膜抵抗体15は、Ni−P、Ni−P−Cr、Ni−P−Cu、Ni−P−W、Ni−P−Feなどの抵抗金属からなり、無電解メッキで活性化層上に形成される。
【0018】
次に、図5(d)に示すように、絶縁性基板11の表面の端部に、1対の表電極13,13を金属皮膜抵抗体15に電気的に接続するように形成する。次に、図5(e)に示すように、金属皮膜抵抗体15と1対の表電極13,13の一部を覆うように保護膜17を形成する。なお、必要に応じてレーザトリミングなどで抵抗値を所望の値に調整する。
【0019】
以上の処理は多数個取りの基板の一括処理であるが、次に短冊状に分割する加工を行う。加工はダイシング、またはブレークのどちらでも良い。多数個取りの基板を短冊状に分割後に、図5(f)に示すように、露出した基板側端面に端面電極21,21を形成する。端面電極21,21は例えばスパッタリングにより被着したNi−Crの薄膜層である。そして、チップ単体に分割する加工を行う。加工はダイシング、ブレークどちらでも良い。
【0020】
次に、図5(g)に示すように、電解メッキを行い、電極13,19,21上にめっき電極23,23を形成する。電極くわれ防止およびはんだ付け性の向上のために、Niめっき層とSn−Pbめっき層(Snめっき層でもよい)とからなるめっき電極23を形成している。
【0021】
図6は、抵抗体が厚膜抵抗体であるチップ抵抗器の製造方法を示す。まず、図6(a)に示すように、アルミナ等の絶縁性基板11を準備し、裏電極19を形成する。次に、図6(b)に示すように、絶縁性基板11の表面の両端部に、1対の表電極13,13を形成する。そして、絶縁性基板11の表面上に所定のパターンに従ってガラスペーストを印刷して、300℃〜1200℃の空気中で焼成して多数の凸状部からなるガラス層12を形成する。
【0022】
次に、図6(c)に示すように、厚膜抵抗体24をガラス層12をカバーするように形成する。厚膜抵抗体24は、表電極13上にまたがり、抵抗体ペースト(例えば、酸化ルテニウム)を所定のパターンにスクリーン印刷で塗布して焼成して形成される。厚膜抵抗体24は、1対の表電極13,13に電気的に接続して、且つ絶縁性基板11の表面の多数の凸状部からなるガラス層12に食い込むように形成される。
【0023】
以降の図6(d)乃至図6(g)の工程は、図5(e)乃至図5(g)とほぼ同一であるので、重複した説明を省略する。
【0024】
本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。例えば、チップ抵抗器以外の集積回路素子等においても、本発明の趣旨を同様に適用することが可能である。
【0025】
【発明の効果】
本発明のチップ抵抗器は、絶縁性基板の上に多数の凸状部からなるガラス層を形成し、そのガラス層上に抵抗体を形成することで、高いアンカー効果により抵抗体を絶縁性基板に固定することができる。これにより、特に低抵抗・低抵抗温度係数のチップ抵抗器において、剥離やクラック等の問題が減少し、チップ抵抗器の信頼性を高めることができる。また、抵抗体の表面積を実質的に拡大することができ、低抵抗・低抵抗温度係数のチップ抵抗器を効率的に生産することが可能となる。加えて、放熱効果も高まりチップ抵抗器の許容電力をアップする効果もある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態におけるチップ抵抗器の全体構成を示す図であり、(a)は、チップ抵抗器の平面図であり、(b)は、A−A線に沿った断面図である。
【図2】本発明の第2の実施形態におけるチップ抵抗器の全体構成を示す図であり、(a)は、チップ抵抗器の平面図であり、(b)は、B−B線に沿った断面図である。
【図3】(a)は、多数の凸状部なるガラス層が、絶縁性基板の長手方向に沿って連続的に形成され、絶縁性基板の短手方向に沿って断続的に形成されたことを示す図であり、(b)は、多数の凸状部なるガラス層が、絶縁性基板の長手方向に沿って断続的に形成され、絶縁性基板の短手方向に沿っても断続的に形成されたことを示す図である。
【図4】本発明のチップ抵抗器と従来のものとの比較データを示す図であり、(a)は、成膜時間についての比較データを示す図であり、(b)は、クラック・剥離発生限界抵抗値についての比較データを示す図である。
【図5】本発明の第1の実施形態のチップ抵抗器の製造工程を示す図である。
【図6】本発明の第2の実施形態のチップ抵抗器の製造工程を示す図である。
【符号の説明】
11 絶縁性基板
12 多数の凸状部からなるガラス体
13 表電極
14 活性化層
15、24 抵抗体
16 トリミング溝
17 保護膜
19 裏電極
21 端面電極
23 めっき電極
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a resistor such as a chip resistor having a low resistance value and a low resistance temperature coefficient, and more particularly to its structure and its manufacturing method.
[0002]
[Prior art]
In recent years, demand for small electronic devices such as mobile phones and notebook computers has been increasing, and there is a growing demand for higher functionality, higher performance, and smaller size for electronic components used in these electronic devices. . Under such circumstances, chip resistors for surface mounting are widely used. In order to manufacture products that have low resistance temperature coefficients and cover low resistance values among chip resistors, in many cases, the resistivity of the resistor film is relatively high, so the thickness of the resistor film is increased. There is a need to. However, when the thickness of the resistor film is increased, there is a problem in the adhesion between the insulating substrate and the resistor, and there is a problem that the resistor film is easily peeled off.
[0003]
For this reason, it has been attempted to increase the anchoring effect and increase the adhesion with respect to the resistor film disposed on the surface of the insulating substrate by providing many irregularities. As a conventional method for forming irregularities on an insulating substrate, a chemical etching process using chemicals or a physical forming method is known. However, in the conventional method, it cannot be said that the adhesiveness when a low-resistance resistor is formed is sufficient, and cracking or peeling occurs due to stress or strain of the resistor.
[0004]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described circumstances, and enhances the adhesion between the insulating substrate and the resistor to improve quality and reliability, and also covers a low resistance temperature coefficient and a low resistance value. It is an object of the present invention to provide a resistor that can be used and a method for manufacturing the same.
[0005]
[Means for Solving the Problems]
In order to solve the above-described problems, a resistor according to the present invention includes an insulating substrate, a glass layer made of a large number of convex portions formed on the substrate, and a resistor formed on the surface of the glass layer. And at least a pair of front electrodes connected to the resistor, and a protective film covering the resistor.
[0006]
According to the present invention, the adhesion between the insulating substrate and the resistor can be improved. At the same time, the surface area of the resistor can be substantially enlarged, and a substantially wide resistor can be formed. This substantially wide resistor allows the thickness of the resistor to be reduced correspondingly, leading to a reduction in internal stress that causes cracks and avoidance of peeling. In addition, the heat dissipation effect is enhanced and the allowable power of the resistor can be increased. [0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a resistor according to the present invention will be described with reference to FIGS. 1 to 6. FIG. 1 is a diagram showing an overall configuration of a chip resistor according to the first embodiment of the present invention. FIG. 1A is a plan view of the chip resistor, and FIG. 1B is a cross-sectional view taken along the line AA.
[0008]
Reference numeral 11 denotes an insulating substrate, which uses a ceramic substrate such as alumina, alumina nitride, or glass alumina. A glass layer 12 composed of a large number of convex portions is formed on the insulating substrate 11. The glass layer 12 is composed of a large number of convex portions having a height of 10 to 100 μm, a width of 10 to 100 μm, and a distance between adjacent patterns of about 10 to 100 μm.
[0009]
An activation layer (not shown) covers the glass layer 12 and is disposed on the insulating substrate 11, and a metal film resistor 15 is disposed on the activation layer. The surface electrodes 13 and 13 are disposed so as to be electrically connected to the metal film resistor 15. The metal film resistor 15 is made of a resistor metal such as Ni—P, Ni—P—Cr, Ni—P—Cu, Ni—P—W, or Ni—P—Fe. In this embodiment, the metal film resistor 15 is formed by electroless plating on the activation layer. Reference numeral 17 denotes a protective film, which is formed of an insulator such as glass or epoxy resin. Reference numeral 23 denotes a plating electrode, which is formed on the front electrode 13, the back electrode 19, and the end face electrode 21.
[0010]
FIG. 2 is a diagram showing an overall configuration of a chip resistor according to the second embodiment of the present invention. The configuration is the same as that of the first embodiment except that a thick film resistor is used as the resistor. It has. That is, a glass layer 12 composed of a large number of convex portions is formed on the insulating substrate 11, and the glass layer 12 has a height of 10 to 100 μm, a width of 10 to 100 μm, and a distance between adjacent patterns of about 10 to 100 μm. It is comprised by many convex-shaped parts. And the thick film resistor 24 is arrange | positioned so that it may bite into the glass layer 12 which consists of this many convex-shaped part. The thick film resistor 24 is made of a sintered material of a resistance metal material such as ruthenium oxide and glass, and is formed by screen printing with a predetermined pattern on the surface of the insulating substrate 11 and firing at a temperature of 800 ° C. to 900 ° C. The Reference numeral 17 denotes a protective film, which is formed of an insulator such as glass or epoxy resin.
[0011]
FIG. 3 is a diagram illustrating a configuration example of a glass layer made up of a number of convex portions. The X direction indicates the short direction of the insulating substrate, and the Y direction indicates the longitudinal direction of the insulating substrate. In FIG. 3A, a glass layer composed of a large number of convex portions is formed continuously along the longitudinal direction of the insulating substrate, and intermittently formed along the short direction of the insulating substrate. It shows that. Hereinafter, it is abbreviated as a convex pattern. As described above, the height is 10 to 100 μm, the width is 10 to 100 μm, the distance from the adjacent pattern is about 10 to 100 μm, and it is formed in a bowl shape.
[0012]
FIG. 3B shows that a glass layer composed of a large number of convex portions is intermittently formed along the longitudinal direction of the insulating substrate and is also intermittently formed along the short direction of the insulating substrate. Indicates that Hereinafter, it is abbreviated as an uneven pattern. Also in this pattern, the height of the convex portion is 10 to 100 μm, the width is 10 to 100 μm, and the distance from the adjacent pattern is about 10 to 100 μm, and is formed in a grid pattern. These convex patterns or concave / convex patterns are formed by, for example, screen printing and baking of glass paste. And it joins with the resistor arrange | positioned at the upper part by favorable adhesiveness.
[0013]
FIG. 4 is a diagram showing comparison data between the chip resistor of the present invention and the conventional one. FIG. 4A is a diagram showing data comparing film formation times for an example of a convex pattern. It can be seen that the film formation time (plating time) for obtaining the same resistance value is shortened. For example, with a plating time of 10 minutes, a resistance value of 5Ω has conventionally been formed, but with the chip resistor of the present invention, a resistance value of about 3Ω can be formed. This is because the surface of the resistor has a convex pattern, so that the surface area of the resistor increases, and in particular, the effective length along the short direction of the insulating substrate of the resistor increases. It is understood that the resistance value decreases with respect to the film thickness.
[0014]
FIG. 4B is a diagram showing data comparing crack / separation occurrence limit resistance values for the concavo-convex pattern. According to this, it can be seen that the limit resistance value at which cracks and peeling occur is reduced. For example, at TCR = 0 PPM / ° C., the conventional limit resistance value (initial resistance value) was 0.23Ω, but the chip resistor of the present invention has a generation limit resistance value (initial resistance value) of 0. It is improved to .15Ω. This has shown that the anchor effect with respect to a resistor is heightened by the uneven | corrugated pattern.
[0015]
Next, a manufacturing method of the chip resistor of the present invention will be described with reference to FIG. This manufacturing method uses a metal film resistor as a resistor. First, as shown in FIG. 5A, an insulating substrate 11 such as alumina is prepared. In the example shown in the figure, one chip region is shown, but in reality, a multi-chip substrate for manufacturing a large number of chip resistors at once is used. A pair of back electrodes 19 and 19 are formed on the back surface of the insulating substrate 11 by screen printing and baking of electrode paste.
[0016]
A glass paste is screen-printed in a predetermined pattern on the surface of the insulating substrate 11 and baked in air at 300 ° C. to 1200 ° C. to form a glass layer 12 having a large number of convex portions. As the predetermined pattern, the convex pattern or the concave / convex pattern shown in FIG. 3 is used, but other patterns may be used.
[0017]
Next, as shown in FIG. 5B, the glass layer 12 is covered, a catalyst paste is applied on the surface of the insulating substrate 11 by screen printing, and baked to form the activated layer 14. Next, as shown in FIG. 5C, a metal film resistor 15 is formed on the activation layer (not shown) by plating. The metal film resistor 15 is made of a resistance metal such as Ni—P, Ni—P—Cr, Ni—P—Cu, Ni—P—W, or Ni—P—Fe, and is formed on the activated layer by electroless plating. It is formed.
[0018]
Next, as shown in FIG. 5 (d), a pair of surface electrodes 13, 13 are formed at the end of the surface of the insulating substrate 11 so as to be electrically connected to the metal film resistor 15. Next, as shown in FIG. 5E, a protective film 17 is formed so as to cover a part of the metal film resistor 15 and the pair of surface electrodes 13 and 13. If necessary, the resistance value is adjusted to a desired value by laser trimming or the like.
[0019]
The above processing is a batch processing of a large number of substrates, and then a process of dividing into strips is performed. Processing may be either dicing or break. After the multi-piece substrate is divided into strips, end face electrodes 21 and 21 are formed on the exposed substrate side end faces as shown in FIG. The end face electrodes 21 and 21 are Ni—Cr thin film layers deposited by sputtering, for example. Then, a process of dividing into single chips is performed. Processing may be either dicing or break.
[0020]
Next, as shown in FIG. 5G, electrolytic plating is performed to form plated electrodes 23 and 23 on the electrodes 13, 19 and 21. In order to prevent electrode cracking and improve solderability, a plating electrode 23 composed of a Ni plating layer and a Sn—Pb plating layer (or Sn plating layer may be used) is formed.
[0021]
FIG. 6 shows a method for manufacturing a chip resistor in which the resistor is a thick film resistor. First, as shown in FIG. 6A, an insulating substrate 11 such as alumina is prepared, and a back electrode 19 is formed. Next, as shown in FIG. 6B, a pair of surface electrodes 13 and 13 are formed on both ends of the surface of the insulating substrate 11. Then, a glass paste is printed on the surface of the insulating substrate 11 according to a predetermined pattern, and fired in air at 300 ° C. to 1200 ° C. to form the glass layer 12 composed of a number of convex portions.
[0022]
Next, as shown in FIG. 6C, the thick film resistor 24 is formed so as to cover the glass layer 12. The thick film resistor 24 is formed over the surface electrode 13 by applying a resistor paste (for example, ruthenium oxide) in a predetermined pattern by screen printing and baking. The thick film resistor 24 is formed so as to be electrically connected to the pair of front electrodes 13 and 13 and to bite into the glass layer 12 composed of a number of convex portions on the surface of the insulating substrate 11.
[0023]
The subsequent steps of FIG. 6D to FIG. 6G are almost the same as those of FIG. 5E to FIG.
[0024]
It goes without saying that the present invention is not limited to the above-described embodiment, and may be implemented in various forms within the scope of the technical idea. For example, the gist of the present invention can be similarly applied to an integrated circuit element other than a chip resistor.
[0025]
【The invention's effect】
The chip resistor of the present invention forms a glass layer composed of a large number of convex portions on an insulating substrate, and forms a resistor on the glass layer, whereby the resistor is insulated from the insulating substrate by a high anchor effect. Can be fixed to. Thereby, particularly in a chip resistor having a low resistance and a low resistance temperature coefficient, problems such as peeling and cracking are reduced, and the reliability of the chip resistor can be improved. Further, the surface area of the resistor can be substantially enlarged, and a chip resistor having a low resistance and a low resistance temperature coefficient can be efficiently produced. In addition, the heat dissipation effect is enhanced and the allowable power of the chip resistor is increased.
[Brief description of the drawings]
FIG. 1 is a diagram showing an overall configuration of a chip resistor according to a first embodiment of the present invention, (a) is a plan view of the chip resistor, and (b) is taken along line AA. FIG.
FIGS. 2A and 2B are diagrams illustrating an overall configuration of a chip resistor according to a second embodiment of the present invention, wherein FIG. 2A is a plan view of the chip resistor, and FIG. 2B is along a line BB. FIG.
FIG. 3 (a) shows that a large number of glass layers as convex portions are continuously formed along the longitudinal direction of the insulating substrate and intermittently formed along the short direction of the insulating substrate. (B) is a diagram showing that a large number of glass layers that are convex portions are intermittently formed along the longitudinal direction of the insulating substrate, and intermittently even along the short direction of the insulating substrate. It is a figure which shows having been formed.
FIGS. 4A and 4B are diagrams showing comparison data between the chip resistor of the present invention and a conventional one, wherein FIG. 4A is a diagram showing comparison data with respect to film formation time, and FIG. It is a figure which shows the comparison data about generation | occurrence | production limit resistance value.
FIG. 5 is a diagram showing manufacturing steps of the chip resistor according to the first embodiment of the present invention.
FIG. 6 is a diagram illustrating manufacturing steps of the chip resistor according to the second embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 11 Insulating board | substrate 12 Glass body 13 which consists of many convex-shaped parts Front electrode 14 Activation layer 15, 24 Resistor 16 Trimming groove 17 Protective film 19 Back electrode 21 End surface electrode 23 Plating electrode

Claims (6)

絶縁性基板と、該基板上に形成された多数の凸状部からなるガラス層と、該ガラス層の表面に形成された抵抗体と、該抵抗体に接続する少なくとも一対の表電極と、前記抵抗体を被覆する保護膜とを備えたことを特徴とする抵抗器。An insulating substrate, a glass layer composed of a number of convex portions formed on the substrate, a resistor formed on the surface of the glass layer, and at least a pair of front electrodes connected to the resistor; A resistor comprising a protective film covering the resistor. 前記凸状部からなるガラス層は、前記絶縁性基板の長手方向に沿って連続的に形成され、前記絶縁性基板の短手方向に沿って断続的に形成されたことを特徴とする請求項1記載の抵抗器。The glass layer composed of the convex portions is formed continuously along the longitudinal direction of the insulating substrate and intermittently formed along the short direction of the insulating substrate. The resistor according to 1. 前記凸状部からなるガラス層は、前記絶縁性基板の長手方向に沿って断続的に形成され、前記絶縁性基板の短手方向に沿って断続的に形成されたことを特徴とする請求項1記載の抵抗器。The glass layer made of the convex portion is formed intermittently along the longitudinal direction of the insulating substrate and intermittently formed along the short direction of the insulating substrate. The resistor according to 1. 前記抵抗体は、抵抗体金属をメッキにより形成したものであることを特徴とする請求項1記載の抵抗器。The resistor according to claim 1, wherein the resistor is formed by plating a resistor metal. 前記抵抗体は、厚膜抵抗体であることを特徴とする請求項1記載の抵抗器。The resistor according to claim 1, wherein the resistor is a thick film resistor. 絶縁性基板と、該絶縁性基板上に設けられた表電極と、該表電極に接続された抵抗体とを有する抵抗器の製造方法であって、
前記絶縁性基板上に多数の凸状部からなるガラス層を形成し、該ガラス層上に抵抗体を形成することを特徴とする抵抗器の製造方法。
A method of manufacturing a resistor having an insulating substrate, a surface electrode provided on the insulating substrate, and a resistor connected to the surface electrode,
A method of manufacturing a resistor, comprising: forming a glass layer including a plurality of convex portions on the insulating substrate; and forming a resistor on the glass layer.
JP2002032747A 2002-02-08 2002-02-08 Resistor and manufacturing method thereof Expired - Fee Related JP3826046B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002032747A JP3826046B2 (en) 2002-02-08 2002-02-08 Resistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002032747A JP3826046B2 (en) 2002-02-08 2002-02-08 Resistor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003234201A JP2003234201A (en) 2003-08-22
JP3826046B2 true JP3826046B2 (en) 2006-09-27

Family

ID=27775777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002032747A Expired - Fee Related JP3826046B2 (en) 2002-02-08 2002-02-08 Resistor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3826046B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3309800B1 (en) * 2016-10-11 2019-03-20 Heraeus Deutschland GmbH & Co. KG Method for producing a layer structure using a paste based on a resistance alloy
JP2020010004A (en) * 2018-07-12 2020-01-16 Koa株式会社 Resistor and circuit substrate

Also Published As

Publication number Publication date
JP2003234201A (en) 2003-08-22

Similar Documents

Publication Publication Date Title
WO2007034759A1 (en) Chip resistor
JP3958532B2 (en) Manufacturing method of chip resistor
JP5115968B2 (en) Chip resistor manufacturing method and chip resistor
JP3826046B2 (en) Resistor and manufacturing method thereof
JP2000306711A (en) Multiple chip resistor and production thereof
JP4707890B2 (en) Chip resistor and manufacturing method thereof
JP4480283B2 (en) Wiring board
JP3740374B2 (en) Multiple wiring board
JP2022012055A (en) Resistor
JP2003282305A (en) Chip resistor and its manufacturing method
JP4729398B2 (en) Chip resistor
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP4671511B2 (en) Wiring board manufacturing method
JP4754710B2 (en) Chip resistor and manufacturing method thereof
JP3940589B2 (en) Manufacturing method of ceramic wiring board
JP2003068505A (en) Chip resistor and method for manufacturing the same
JP3981273B2 (en) Chip resistor
JP3159963B2 (en) Chip resistor
JPS6356971A (en) Stacking type piezoelectric body
JP2000188204A (en) Resistor and its manufacture
JP2000340413A5 (en)
JP3435419B2 (en) Chip resistor
JP4285751B2 (en) Wiring board and manufacturing method thereof
JPH10321404A (en) Resistor and manufacture thereof
JP4550525B2 (en) Multiple wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3826046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees