KR100913309B1 - Metal electric circuit - Google Patents

Metal electric circuit Download PDF

Info

Publication number
KR100913309B1
KR100913309B1 KR1020070053047A KR20070053047A KR100913309B1 KR 100913309 B1 KR100913309 B1 KR 100913309B1 KR 1020070053047 A KR1020070053047 A KR 1020070053047A KR 20070053047 A KR20070053047 A KR 20070053047A KR 100913309 B1 KR100913309 B1 KR 100913309B1
Authority
KR
South Korea
Prior art keywords
metal
layer
insulating layer
circuit board
circuit
Prior art date
Application number
KR1020070053047A
Other languages
Korean (ko)
Other versions
KR20080105451A (en
Inventor
김광엽
김배연
Original Assignee
(주)엠에스티테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠에스티테크놀로지 filed Critical (주)엠에스티테크놀로지
Priority to KR1020070053047A priority Critical patent/KR100913309B1/en
Publication of KR20080105451A publication Critical patent/KR20080105451A/en
Application granted granted Critical
Publication of KR100913309B1 publication Critical patent/KR100913309B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal

Abstract

　본 발명은 금속회로기판에 관한 것으로서, 열전도성이 뛰어난 금속소재로 형성된 금속기판과; 상기 금속기판의 표면에 절연성 세라믹으로 형성된 절연층과; 상기 절연층 상부에 전도성의 금속소재로 형성된 회로층;을 포함하는 것을 특징으로 하는 회로기판에 있어서, 상기 절연층은 전해질 용액에 전원을 인가하여 발생된 플라즈마가 상기 금속기판과 반응하여 금속기판 표면에 형성된 절연성 금속 산화 피막으로 구성되는 것을 특징으로 한다. The present invention relates to a metal circuit board, comprising: a metal substrate formed of a metal material having excellent thermal conductivity; An insulating layer formed of an insulating ceramic on the surface of the metal substrate; And a circuit layer formed of a conductive metal material on the insulating layer, wherein the insulating layer is formed by applying plasma to an electrolyte solution and reacting with the metal substrate to form a surface of the metal substrate. It is characterized by consisting of an insulating metal oxide film formed on the.

이에 의해, 우수한 방열효과를 나타내며, 상기 금속기판과 산화 피막이 형성된 상기 절연층이 상호 분리되지 않으며, 절연층이 갈라지는 현상을 방지할 수 있다. As a result, it exhibits excellent heat dissipation effect, and the metal layer and the insulating layer on which the oxide film is formed are not separated from each other, and the phenomenon of the insulating layer can be prevented from splitting.

Description

금속회로기판{METAL ELECTRIC CIRCUIT} Metal Circuit Board {METAL ELECTRIC CIRCUIT}

도 1은 본 발명에 따른 금속회로기판의 단면을 나타낸 단면도이며, 1 is a cross-sectional view showing a cross section of a metal circuit board according to the present invention;

도 2는 도 1의 금속회로기판에서 보호코팅층이 추가로 포함된 금속회로기판을 나타낸 단면도이다. FIG. 2 is a cross-sectional view illustrating a metal circuit board further including a protective coating layer in the metal circuit board of FIG. 1.

*도면의 주요부분에 대한 부호의 설명* * Description of the symbols for the main parts of the drawings *

10 : 금속기판　　　　　　　　 15 : 절연층 10: metal substrate 15: insulating layer

20 : 회로층　　　　　　　　　　 30 : 보호코팅층 20: circuit layer # 30: protective coating layer

본 발명은 금속회로기판에 관한 것으로서, 특히 금속회로기판의 표면에 플라즈마 전해 산화법(Plasma Electrolytic Oxidation : PEO)에 의한 금속 산화 피막을 형성하여 전기절연성이 우수하며 뛰어난 방열효과를 가지는 금속회로기판에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal circuit board. In particular, a metal oxide film formed by plasma electrolytic oxidation (PEO) is formed on a surface of a metal circuit board. will be.

최근들어, 노트북 컴퓨터나 PDA와 같은 전자장비는 고집적화 기술의 발전으로 크기가 소형화되고 두께도 점차 얇아지고 있으며, 아울러 전자장비의 고응답성과 기능향상에 대한 요구가 높아지고 있는 추세이다. Recently, electronic devices such as notebook computers and PDAs are becoming smaller and thinner due to the development of high integration technology, and the demand for high responsiveness and functional improvement of electronic devices is increasing.

이러한 전자제품에 사용되는 회로기판은 전자제품의 소형화가 진행됨에 따라서 점점 집적화되어 가고 있으며, 이에 따라 회로기판에서 발생하는 열의 방출이 문제가 되고 있다. Circuit boards used in such electronic products are becoming more and more integrated as miniaturization of electronic products is progressing, and thus, the emission of heat generated from the circuit boards becomes a problem.

따라서, 회로기판에서 발생하는 열을 외부로 방출하기 위한 히트싱크나 방열판 등의 다양한 열전달장치가 개발되어 왔다. Accordingly, various heat transfer devices such as heat sinks and heat sinks for dissipating heat generated from circuit boards to the outside have been developed.

그러나, 이러한 히트싱크나 방열판 등은 전자제품의 회로기판에 부착되어 추가로 구성되는 요소로써, 전자제품의 소형화에 걸림돌이 되고 있다. However, such heat sinks, heat sinks, and the like are attached to circuit boards of electronic products and are additionally constituted as obstacles to miniaturization of electronic products.

따라서, 전자제품의 소형화를 구현할 수 있으면서 방열효과를 증대시키기 위해 열전도율이 높은 회로기판이 연구되고 있다. Therefore, circuit boards having high thermal conductivity have been studied to increase the heat dissipation effect while miniaturization of electronic products.

이러한 회로기판으로는 열전도율이 높은 것은 금속소재를 이용한 회로기판이 적합하지만, 금속은 열전도율뿐만 아니라 전기전도성도 좋아서 기본적으로 전기 절연성을 기초로 하는 전기 회로층 기판용 재료로서는 활용이 어렵다. As the circuit board having a high thermal conductivity, a circuit board using a metal material is suitable, but the metal has a good electrical conductivity as well as thermal conductivity, and thus it is difficult to be used as a material for an electric circuit layer substrate based on electrical insulation.

다른 대안의 회로기판으로 세라믹스나 고분자 계통의 물질을 소재로 한 회로기판이 있지만, 세라믹스나 고분자 계통의 절연성을 나타내는 물질은 고분자나 유리와 같이 원자 배열이 불규칙하거나, 결정성 세라믹스라고 할지라도 크기와 무게가 다른 원자들이 엇갈려 배열하고 있어 전도(conduction)에 의한 열전달이 늦어서 열방출 효율이 떨어진다. An alternative circuit board is a circuit board made of ceramics or a polymer-based material. However, ceramics or a polymer-based insulating material may have irregular atomic arrangements, such as polymers or glass, or even crystalline ceramics. Atoms of different weights are arranged in a staggered manner, resulting in late heat transfer due to conduction, resulting in poor heat dissipation efficiency.

따라서, 가장 좋은 방법으로 금속기판을 표면처리한 후 아노다이징(anodizing)이나 크로마이트(chromate) 화성처리 등의 방법을 통하여 절연성 피막을 형성하는 방법을 생각할 수 있으나, 이러한 아노다이징(anodizing) 등의 방법 을 통하여 산화 처리하거나, 크로마이트 화성처리의 경우, 절연파괴전압(berak-down voltage)이나 전기절연성이 낮아서 실용화가 용이하지 못하다. Therefore, a method of forming an insulating coating through a method such as anodizing or chromite conversion after surface treatment of a metal substrate may be considered as the best method. However, such anodizing method may be considered. In the case of oxidation treatment through chromite conversion or chromite conversion treatment, the breakdown voltage or electrical insulation is low, and thus it is not easy to be practical.

또한, 금속 표면에 절연성을 갖는 고분자 물질을 코팅하는 경우도 있으나, 이 경우에도 역시 고분자 물질 및 금속과 고분자 두 물질 사이의 접합 부분의 열전도율이 낮을 뿐만 아니라, 두 물질 사이의 열팽창계수가 달라서 장기간 사용 시 금속과 고분자 물질 사이의 분리가 일어나는 문제점이 있다. In addition, there is a case of coating an insulating polymer material on the metal surface, but also in this case, the thermal conductivity of the polymer material and the junction between the metal and the two polymer materials is not only low, but also the thermal expansion coefficient between the two materials is different for long-term use. There is a problem that separation between the metal and the polymer material occurs.

뿐만 아니라, 금속 표면에 졸-겔 법과 같은 방법으로 세라믹 박막을 입히는 경우에도 코팅 이후의 열처리 과정에서 세라믹과 금속의 열팽창계수가 달라 고온에서 입혀진 박막이 상온으로 냉각 시에 금속과 세라믹 박막의 분리가 일어나거나 세라믹 박막이 갈라지는 문제점이 있다. In addition, even when the ceramic thin film is coated on the metal surface in the same manner as the sol-gel method, the thermal expansion coefficient of the ceramic and the metal is different in the heat treatment process after coating, so that the thin film coated at a high temperature is separated from the metal and the ceramic thin film when cooled to room temperature. There is a problem that occurs or the ceramic thin film is cracked.

이를 방지하기 위하여 텅스텐이나 코바르(Kovar)와 같이 세라믹의 열팽창계수와 비슷한 금속 물질을 사용할 수도 있지만, 역시 고가인데다가 가공도 어려워 사용이 제한되고 있는 문제점이 있다. In order to prevent this, a metal material similar to the coefficient of thermal expansion of ceramics such as tungsten or Kovar may be used, but it is also expensive and difficult to be processed, thereby limiting its use.

따라서, 본 발명의 목적은 금속소재로 마련된 기판 위에 플라즈마 전해 산화법(PEO)에 의해 절연성의 금속 산화 피막을 형성하여 전기절연성이 우수하며 뛰어난 방열효과를 가지는 금속회로기판을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a metal circuit board having excellent electrical insulation and excellent heat dissipation effect by forming an insulating metal oxide film on the substrate made of a metal material by plasma electrolytic oxidation (PEO).

또한, 플라즈마 전해 산화법(PEO)에 의해 산화 피막을 형성하여 금속소재의 기판과 산화 피막이 상호 분리되지 않으며, 본 산화 피막이 갈라지는 현상을 방지할 수 있는 금속회로기판을 제공하는 데 있다. In addition, the present invention provides a metal circuit board which forms an oxide film by plasma electrolytic oxidation (PEO) so that the substrate of the metal material and the oxide film are not separated from each other, and the phenomenon in which the oxide film is cracked can be prevented.

상기 목적은 본 발명에 따라, 열전도성이 뛰어난 금속소재로 형성된 금속기판과; 상기 금속기판의 표면에 전해질 용액에서 전원을 인가하여 발생된 플라즈마가 금속기판과 반응하여 금속기판 표면에 형성된 절연성 금속 산화 피막으로 형성된 절연층과; 상기 절연층 상부에 전도성의 금속소재로 형성된 회로층과; 상기 절연층과 상기 회로층 사이에 형성되는 보호코팅층;을 포함하는 것을 특징으로 하는 금속회로기판에 의해 달성된다. According to the present invention, the object is a metal substrate formed of a metal material excellent in thermal conductivity; An insulating layer formed of an insulating metal oxide film formed on the surface of the metal substrate by reacting the plasma generated by applying power from an electrolyte solution to the surface of the metal substrate; A circuit layer formed of a conductive metal material on the insulating layer; It is achieved by a metal circuit board comprising a; protective coating layer formed between the insulating layer and the circuit layer.

여기서, 상기 금속기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 중 어느 하나를 주성분으로 하는 금속으로 마련되며, 상기 절연층은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 중 어느 하나의 산화물을 주성분으로 형성될 수 있다. Here, the metal substrate is made of a metal mainly composed of any one of aluminum (Al), magnesium (Mg), titanium (Ti), zirconium (Zr), zinc (Zn), niobium (Nb), the insulation The layer may be formed of an oxide of any one of aluminum (Al), magnesium (Mg), titanium (Ti), zirconium (Zr), zinc (Zn), and niobium (Nb).

또한, 상기 절연층은 두께가 3㎛ 내지 50㎛로 형성될 수 있다. In addition, the insulating layer may have a thickness of 3 μm to 50 μm.

이 이하의 두께를 갖는 코팅막은 절연 파괴전압(dielectric break down voltage)이 낮아서 상기 층의 상부에 회로를 구성하기가 어렵고, 50㎛ 이상의 두께를 갖는 경우에는 열전도도가 갑자기 감소하여 효과적인 방열에 좋지 못한 결과를 가져오기 때문이다. The coating film having a thickness less than this has a low dielectric breakdown voltage, making it difficult to construct a circuit on top of the layer. When the coating film has a thickness of 50 µm or more, the thermal conductivity suddenly decreases, which is not good for effective heat dissipation. Because you get the result.

이것은 소위 technical layer라 불리는 기공이 많은 층이 형성되기 때문에 일어나는 현상으로 생각되고 있으며, 실제로 코팅 층을 50㎛ 이상 형성하는 경우의 코팅 층 단면을 전자현미경으로 관찰하면 금속 기판과 산화 코팅된 세라믹 계면에서 50㎛ 이상 성장한 부분에서는 미세한 기공이 많이 존재함을 수 있다. This is considered to be a phenomenon caused by the formation of so-called technical layers with many pores, and when the cross section of the coating layer is actually observed under an electron microscope when the coating layer is formed to be 50 μm or more, the metal substrate and the oxide-coated ceramic interface are observed. Where the growth is 50㎛ or more may be a lot of fine pores.

뿐만 아니라 이런 층이 존재하는 경우에는 상기 코팅 증의 상부에 회로를 형성하여도 코팅 층이 치밀하지 못하여 particle이 생기거나 crack 등이 형성되면서 회로를 단락시킬 수 있는 불량 요인으로 작용할 수 있다.In addition, when such a layer is present, even if a circuit is formed on the upper part of the coating layer, the coating layer may not be dense, and thus may cause a defect or short circuit due to particles or cracks.

또한, 상기 전해질 용액은 Na2SiO3, NaAl2, NaF-Na2CO3 등을 용액의 질량에 대하여 0.01-15%의 농도로 포함되는 수용액으로 마련될 수 있다. In addition, the electrolyte solution may be prepared in an aqueous solution containing Na 2 SiO 3 , NaAl 2 , NaF-Na 2 CO 3 and the like at a concentration of 0.01-15% with respect to the mass of the solution.

여기서, 상기 전원은 -500V 내지 500V의 전압범위로 3초 내지 1시간 30분 동안 인가할 수 있다. Here, the power may be applied for 3 seconds to 1 hour 30 minutes in the voltage range of -500V to 500V.

바람직하게는, 상기 보호코팅층은 글라스 프릿(glass frit)을 주성분으로 마련될 수 있다. Preferably, the protective coating layer may be provided with a glass frit as a main component.

또한, 상기 회로층은 도전성 인쇄 회로를 형성시키기 위한 메탈라이징 방법으로서 무전해 도금이나, 금속 페이스트를 사용한 스크린 프린팅 또는, 패드전사, 잉크젯 인쇄 중 어느 하나의 방법을 이용하여 형성될 수 있다.In addition, the circuit layer may be formed using any one of electroless plating, screen printing using metal paste, pad transfer, and inkjet printing as a metallizing method for forming a conductive printed circuit.

여기서, 상기 회로층은 금속회로 구성 물질로서 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 금-주석(Au-Sn), 은-주석(Ag-Sn), 안티몬-주석(Sb-Sn), 아연-주석(Zn-Sn)의 합금 중 어느 하나로 마련되는 금속 페이스트(Paste)를 포함할 수 있다. The circuit layer may include nickel (Ni), copper (Cu), palladium (Pd) or gold-tin (Au-Sn), silver-tin (Ag-Sn), and antimony-tin (Sb-) as a metal circuit constituent material. Sn) and zinc-tin (Zn-Sn) may include a metal paste (Paste) provided with any one.

이하, 첨부된 도면을 참조하여, 본 발명에 대하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail with respect to the present invention.

도 1은 본 발명에 따른 금속회로기판의 단면을 나타낸 도면이며, 도 2는 도 1에서 보호코팅층(30)이 추가로 포함된 금속회로기판을 나타낸 도면이다. 1 is a view showing a cross section of a metal circuit board according to the present invention, Figure 2 is a view showing a metal circuit board further comprising a protective coating layer 30 in FIG.

도 1을 참조하면, 본 발명에 따른 금속회로기판은 열전도성이 뛰어난 금속소재로 구성된 금속기판(10)과, 상기 금속기판(10)의 표면에 절연성의 금속 산화 피막이 형성된 절연층(15)과, 상기 절연층(15) 상부에 전도성의 금속소재로 형성된 회로층(20)으로 구성된다. Referring to FIG. 1, a metal circuit board according to the present invention includes a metal substrate 10 made of a metal material having excellent thermal conductivity, an insulating layer 15 having an insulating metal oxide film formed on a surface of the metal substrate 10, and The circuit layer 20 is formed of a conductive metal material on the insulating layer 15.

또한, 도 2를 참조하면, 본 발명에 따른 금속회로기판은 상기 절연층(15)과 회로층(20) 사이에 보호코팅층(30)이 형성되도록 구성될 수 있다. In addition, referring to FIG. 2, the metal circuit board according to the present invention may be configured such that a protective coating layer 30 is formed between the insulating layer 15 and the circuit layer 20.

금속기판(10)은 회로층(20)이 형성되는 회로기판의 베이스가 되는 부분으로 종래의 기판보다 방열효과를 증대시키기 위해 열전도율이 우수한 금속소재를 이용하여 마련된다. The metal substrate 10 is a base of the circuit board on which the circuit layer 20 is formed. The metal substrate 10 is provided using a metal material having excellent thermal conductivity to increase the heat dissipation effect than the conventional substrate.

또한, 상기 금속기판(10)은 금속회로기판의 경량화를 위하여 가벼운 질량을 가지는 금속으로 마련될 수 있다. In addition, the metal substrate 10 may be made of a metal having a light mass to reduce the weight of the metal circuit board.

따라서, 상기 금속기판(10)은 다양한 소재로 마련될 수 있으나, 열전도성이 우수하며 가벼운 경금속 소재인 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 중 하나로 마련된다. Accordingly, the metal substrate 10 may be formed of various materials, but has excellent thermal conductivity and is a light light metal material of aluminum (Al), magnesium (Mg), titanium (Ti), zirconium (Zr), and zinc (Zn). And niobium (Nb).

또한, 상기 금속기판(10)은 상기 알루미늄(Al), 티타늄(Ti), 지르코늄(Zr) ), 아연(Zn), 나이오븀(Nb)을 주성분으로 하여 형성된 합금 및 이들 을 주성분으로 하는 합금으로 마련될 수도 있다. In addition, the metal substrate 10 is an alloy formed mainly of aluminum (Al), titanium (Ti), zirconium (Zr)), zinc (Zn), niobium (Nb), and alloys thereof. It may be arranged.

절연층(15)은 상기 금속기판(10)과 상기 회로층(20)층 사이에 형성되며, 상기 금속기판(10)과 회로층(20)을 절연시키는 기능을 한다. The insulating layer 15 is formed between the metal substrate 10 and the circuit layer 20 layer and functions to insulate the metal substrate 10 and the circuit layer 20.

여기서, 상기 절연층(15)은 고분자 절연물질로 구성되어 상기 금속기판(10)에 접합하거나, 상기 금속기판(10)을 표면처리하여 산화피막을 형성하는 아노다이징(Anodizing) 등의 방법으로 형성될 수 있으나, 본 발명에 따른 금속회로기판은 표면에 플라즈마 전해 산화법(Plasma Electrolytic Oxidation : PEO)에 의한 금속 산화 피막에 의해 상기 절연층(15)을 형성하도록 구성된다. Here, the insulating layer 15 may be formed of a polymer insulating material and bonded to the metal substrate 10 or may be formed by anodizing or the like to form an oxide film by surface treating the metal substrate 10. However, the metal circuit board according to the present invention is configured to form the insulating layer 15 on the surface by a metal oxide film by plasma electrolytic oxidation (PEO).

왜냐하면, 상기 고분자 절연물질에 의하거나, 상기 아노다이징 방법에 의하여 상기 금속기판(10) 표면에 상기 절연층(15)을 형성하는 경우에는, 상기 절연층(15)을 형성하는 물질과 상기 금속기판(10)을 형성하는 물질과의 열팽창계수 차이에 의해 금속회로기판의 열처리 과정에서 금속기판(10)과 절연층(15)이 상호 분리가 되거나, 절연층(15)이 갈라지는 현상이 발생하는 문제점이 있기 때문에, 본 발명에 따른 금속회로기판은 이러한 문제점을 해결할 수 있는 방법으로 플라즈마 전해 산화법(PEO)을 이용한 금속 산화 피막으로 절연층(15)을 형성하였다. When the insulating layer 15 is formed on the surface of the metal substrate 10 by the polymer insulating material or by the anodizing method, the material and the metal substrate forming the insulating layer 15 ( 10) the metal substrate 10 and the insulating layer 15 are separated from each other or the insulating layer 15 is separated from each other due to the difference in thermal expansion coefficient with the material forming the metal circuit board. Therefore, in the metal circuit board according to the present invention, the insulating layer 15 is formed of a metal oxide film using plasma electrolytic oxidation (PEO) as a method to solve this problem.

여기서, 플라즈마 전해 산화법(Plasma Electrolytic Oxidation : PEO)이란, 전해질 용액에 상기 금속기판을 담근 다음 전류를 가하여 발생된 플라즈마가 금속기판(10) 표면에 금속 산화 피막을 형성하는 방법이다. Here, plasma electrolytic oxidation (PEO) is a method in which a plasma generated by immersing the metal substrate in an electrolyte solution and applying a current to form a metal oxide film on the surface of the metal substrate 10.

즉, 본 발명에 따른 금속회로기판은 플라즈마 전해 산화법을 이용한 금속 산화 피막을 형성한 세라믹 후막 절연층(15)을 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti) 등의 금속으로 이루어진 금속기판(10)의 표면에 형성하여 회로층(20)나 열전반도체용 기판에 적용될 수 있도록 금속-세라믹 2층 구조로 구성된다. That is, the metal circuit board according to the present invention is a metal substrate made of a metal such as aluminum (Al), magnesium (Mg), titanium (Ti), the ceramic thick film insulating layer 15 on which a metal oxide film is formed using plasma electrolytic oxidation. It is formed on the surface of (10) and consists of a metal-ceramic two-layer structure so that it can be applied to the circuit layer 20 or the substrate for thermoelectric semiconductors.

또한, 상기 금속회로기판을 열전소자 냉각장치에 적용하면, 냉각장치의 히트 싱크 표면에 바로 열전소자 회로를 구성할 수 있어서 높은 방열 효과가 있을 뿐만 아니라, 전체 시스템의 공간과 부피도 줄어들 수 있으며 제조 공정 또한 단축이 되는 이점이 있다. 그리고 전체적으로 열전달 속도가 증가하고, 열효율이 높아지기 때문에. 냉각장치의 전력소모를 감소시킬 수 있으며, 종래의 히트싱크를 냉각하기 위한 팬의 소음 문제도 해결할 수 있는 장점이 있다. In addition, if the metal circuit board is applied to a thermoelectric element cooling device, the thermoelectric element circuit can be directly configured on the surface of the heat sink of the cooling unit, which not only has a high heat dissipation effect, but also reduces the space and volume of the entire system. The process also has the advantage of being shortened. And as a whole, the heat transfer rate increases, and the thermal efficiency increases. It is possible to reduce the power consumption of the cooling device, there is an advantage that can solve the noise problem of the fan for cooling the conventional heat sink.

여기서, 세라믹 후막이 형성된 절연층(15)의 두께(d)는 상기 금속회로기판에 구성되는 회로층(20)의 특성이나, 상기 금속기판(10)의 구성성분에 따라 설정될 수 있다. Here, the thickness d of the insulating layer 15 having the ceramic thick film formed thereon may be set according to the characteristics of the circuit layer 20 of the metal circuit board or the constituents of the metal substrate 10.

그러나, 상기 절연층(15)은 금속 표면에 입혀지는 금속 산화 피막이 크레이터(crater)라고 불리는 기공을 함유하고 있는 부서지기 쉬운 표면을 함유하지 않도록 형성할 수 있는 최대 두께와 금속회로기판의 상기 회로층(20)층과 금속기판(10)과의 접촉 저항이나 유전파괴(dielectric breakdown)를 일으키지 않을 수 있는 최소 두께가 형성되어야 한다. However, the insulating layer 15 has a maximum thickness and the circuit layer of the metal circuit board which can be formed so that the metal oxide film coated on the metal surface does not contain a brittle surface containing pores called craters. A minimum thickness is to be formed that will not cause contact resistance or dielectric breakdown between the (20) layer and the metal substrate (10).

또한, 상기 절연층(15)의 두께(d)는 가장 적절한 전기적 성질과 더불어 열전도율을 최대화할 수 있는 두께가 형성되는 것이 바람직하다. In addition, it is preferable that the thickness d of the insulating layer 15 is formed to have a thickness that maximizes thermal conductivity as well as most suitable electrical properties.

일반적으로 상기 절연층(15)은 플라즈마 전해 산화법으로 알루미늄(Al), 마그네슘(Mg)등의 합금 표면에 알루미나 등의 합금 금속 산화물 세라믹을 코팅하는 경우에 그 두께(d)는 최대 350㎛까지 형성될 수 있다. In general, when the insulating layer 15 is coated with an alloy metal oxide ceramic such as alumina on the surface of an alloy such as aluminum (Al) or magnesium (Mg) by plasma electrolytic oxidation, the thickness (d) is formed up to 350 μm. Can be.

하지만, 이러한 절연층(15)의 두께(d)가 커짐에 따라서 열전도율이 감소하게 되고 방열 특성이 떨어질 뿐만 아니라, 표면에 상기 크레이터가 형성되면서 외부 구조가 치밀하지 못하게 되고, 절연층(15)에 파티클(particle)이 발생하여 절연층(15) 상부에 위치하는 회로층(20)의 형성이 용이하지 못하게 되는 문제점이 있다. However, as the thickness d of the insulating layer 15 increases, the thermal conductivity decreases and the heat dissipation characteristics decrease, and as the crater is formed on the surface, the external structure is not dense, and the insulating layer 15 Particles (particles) are generated there is a problem that the formation of the circuit layer 20 located on the insulating layer 15 is not easy.

따라서, 상기와 같은 문제점이 발생하지 않기 위하여 상기 절연층(15)의 두께(d)는 50㎛이하로 형성되는 것이 바람직하다. Therefore, in order not to cause the above problems, the thickness d of the insulating layer 15 is preferably formed to be 50 μm or less.

또한, 상기 절연층(15)의 두께(d)가 얇아지면 상기 금속회로기판의 온도가 올라감에 따라 유전파괴(dielectric breakdown)을 일으키게 되는 전압이 낮아지게 되며, 상기 절연층(15)의 두께(d)가 3㎛이하로 형성되는 경우 상기 금속기판(10)과 상기 회로층(20)의 절연이 파괴되는 현상이 발생될 수 있다. In addition, when the thickness d of the insulating layer 15 becomes thin, the voltage causing the dielectric breakdown decreases as the temperature of the metal circuit board increases, and the thickness d of the insulating layer 15 increases. ) Is less than or equal to 3㎛ may cause a breakdown of the insulation of the metal substrate 10 and the circuit layer 20.

따라서, 상기와 같은 점을 감안하여 열전도성과 이로 인한 열효율을 고려할 때 상기 절연층(15)의 두께(d)는 3㎛ 내지 50㎛로 형성되는 것이 바람직하다. Therefore, in consideration of the above-described point, considering the thermal conductivity and the resulting thermal efficiency, the thickness (d) of the insulating layer 15 is preferably formed to 3㎛ 50㎛.

여기서, 플라즈마 전해 산화법에 의한 금속 산화 피막인 상기 절연층(15)의 두께(d)는 플라즈마를 형성하는 전해액의 종류와 농도, 인가되는 전원의 전압과 전류가 흐르는 시간 등에 의해 결정된다. Here, the thickness d of the insulating layer 15 which is a metal oxide film by the plasma electrolytic oxidation method is determined by the type and concentration of the electrolyte forming the plasma, the time for which the voltage and current of the applied power supply flow.

따라서, 본 발명에 따른 금속회로기판은 절연층(15)의 두께(d)를 상기와 같이 3㎛ 내지 50㎛로 형성되도록 하기 위하여, 전해액은 Na2SiO3, NaAlO2, NaF-Na2CO3 등을 용액의 질량에 대하여 0.01 ~ 15%의 농도 범위로 조절하고, 이에 맞는 적절한 전압의 범위를 300V 내지 500V사이에서 조절하며, 금속 표면의 면적에 따라서 전류량을 조절하여 대개 30초 - 30분 정도의 시간에 걸쳐 상기 플라즈마 전해 산화과정 을 진행한다. Therefore, in the metal circuit board according to the present invention, in order to form the thickness d of the insulating layer 15 as 3 μm to 50 μm as described above, the electrolyte solution is Na 2 SiO 3 , NaAlO 2 , NaF-Na 2 CO. 3, etc. in the concentration range of 0.01 to 15% with respect to the mass of the solution, the appropriate voltage range is adjusted between 300V to 500V, and the current amount is adjusted depending on the area of the metal surface, usually 30 seconds to 30 minutes. The plasma electrolytic oxidation process is performed over a period of time.

회로층(20)은 상기 금속회로기판에서 회로를 형성하여 각종 전자소자 등에 형성된 회로에 따라 전류가 흐르게 하는 부분으로 전도성의 금속소재로 도전성 인쇄 회로를 형성시키기 위한 메탈라이징 방법으로서, 스크린 인쇄, 패드 전사, 전해 또는 무전해 도금 등의 방법을 통하여 형성된다. The circuit layer 20 is a metallizing method for forming a conductive printed circuit from a conductive metal material by forming a circuit in the metal circuit board and allowing current to flow according to a circuit formed in various electronic devices. It is formed through a method such as transfer, electrolytic or electroless plating.

상기 회로층(20)은 전류가 흐르는 금속막(metallizing paste)과 상기 전자소자들이 회로층(20)에 접착되도록 하는 납땜이 형성되는 솔더막(solder paste) 또는 이 둘 중 어느 하나로 구분될 수 있다. The circuit layer 20 may be divided into a metallizing paste through which a current flows and a solder paste in which solder is formed to bond the electronic elements to the circuit layer 20, or any one of the two. .

여기서, 상기 회로층(20)은 금속막(metallizing paste)을 형성하는 다양한 금속으로 마련될 수 있으며, 바람직하게는 전도성이 우수하고, 내식성이 강한 금속인 니켈, 은, 또는 구리 또는 이를 함유한 합금과 전해도금 및 무전해 도금 등의 방법으로 마련될 수 있다. Here, the circuit layer 20 may be formed of various metals forming a metallizing paste. Preferably, the circuit layer 20 is nickel, silver, copper, or an alloy containing metal having excellent conductivity and high corrosion resistance. It may be provided by a method such as electroplating and electroless plating.

보다 바람직하게는 작업 온도가 낮은 금-주석(Au-Sn)계의 페이스트(paste)나 은-주석(Ag-Sn), 안티몬-주석(Sb-Sn), 아연-주석(Zn-Sn) 등의 합금으로 마련된 페이스트(paste)를 사용할 수 있다. More preferably, a gold-tin (Au-Sn) -based paste or silver-tin (Ag-Sn), antimony-tin (Sb-Sn), zinc-tin (Zn-Sn), or the like having a low working temperature Paste provided with an alloy of may be used.

이런 페이스트(paste) 들은 200 ~ 250℃ 부근에서 메탈라이징이 가능하여 코팅면에 별다른 손상을 주지 않는다.These pastes can be metallized in the vicinity of 200 to 250 ° C and do not cause any damage to the coating surface.

또한, 상기 솔더막(solder paste)은 전자소자가 상기 금속층에 접착되기 용이하며, 전도성이 우수한 소재로 일반적으로 사용되는 납을 함유한 합금으로 이루어진 솔더 또는 주석을 주성분으로 납을 함유하지 않은 무연솔더 등으로 마련될 수 있다. In addition, the solder paste is a lead-free solder which does not contain lead as a main component of solder or tin made of an alloy containing lead, which is generally used as an excellent material for electronic devices, and is easily adhered to the metal layer. Or the like.

한편, 본 발명에 따른 금속회로기판은, 도 2에 도시된 바와 같이, 상기 절연층(15)과 회로층(20) 사이에 절연층(15)을 보호할 수 있는 보호코팅층(30)이 형성되도록 구성될 수 있다. Meanwhile, in the metal circuit board according to the present invention, as shown in FIG. 2, a protective coating layer 30 may be formed between the insulating layer 15 and the circuit layer 20 to protect the insulating layer 15. It may be configured to.

왜냐하면, 상기 플라즈마 전해 산화법으로 상기 금속기판(10) 표면에 형성시킨 절연층(15) 위에 상기 회로층(20)에 접점을 형성하거나, 열전반도체와 같은 전자소자를 직접 부착하거나, 혹은 회로층(20)을 형성하기 위하여 200℃ 이상의 고온으로 열처리가 필요한 경우에 상기 금속기판(10)의 열팽창으로 인하여 상기 절연층(15)에 형성된 세라믹의 금속 산화 입자들의 괴리되어 절연층(15)이 갈라지는 현상이 발생하여 상기 회로층(20)에 형성된 금속막(metal paste) 또는 솔더막(solder paste) 등이 스며드는 현상이 일어날 수 있으며, 이럴 경우 상기 회로층(20)과 금속기판(10)이 서로 단락(short)이 발생하기 때문이다. This is because a contact is formed on the circuit layer 20 on the insulating layer 15 formed on the surface of the metal substrate 10 by the plasma electrolytic oxidation method, or an electronic element such as a thermoelectric semiconductor is directly attached or a circuit layer ( In the case where heat treatment is required at a high temperature of 200 ° C. or higher in order to form 20), a phenomenon in which the insulating layer 15 is cracked due to separation of metal oxide particles of ceramic formed in the insulating layer 15 due to thermal expansion of the metal substrate 10. This may cause a phenomenon in which a metal paste or solder paste formed in the circuit layer 20 penetrates. In this case, the circuit layer 20 and the metal substrate 10 may be short-circuited with each other. (short) occurs.

이런 현상을 방지하기 위하여 상기 절연층(15)과 회로층(20) 사이에 절연층(15)을 강화하여 보호하는 코팅층(30)이 형성될 수 있다. In order to prevent this phenomenon, a coating layer 30 may be formed between the insulating layer 15 and the circuit layer 20 to strengthen and protect the insulating layer 15.

여기서, 상기 보호코팅층(30)은 절연성 소재로 마련되며, 바람직하게는 상기 절연층(15)에 점착이 용이한 소재로 마련될 수 있다. Here, the protective coating layer 30 is provided with an insulating material, preferably may be provided with a material that is easy to adhere to the insulating layer (15).

따라서, 상기 보호코팅층(30)은 절연성의 다양한 소재를 이용하여 형성될 수 있으나, 본 발명에서는 절연성 점착소재로 글라스 프릿(glass frit)을 이용하여 상기 보호코팅층(30)을 형성한다. Accordingly, the protective coating layer 30 may be formed using various insulating materials, but in the present invention, the protective coating layer 30 is formed by using glass frit as an insulating adhesive material.

본 발명에 따른 금속회로기판은 글라스 프릿(glass frit)을 스크린 프린팅이 나 패드 인쇄 등의 방법을 통하여 상기 절연층(15) 위에 추가로 도포하여 열처리함으로써 상기 보호코팅층(30)을 형성한다. In the metal circuit board according to the present invention, the protective coating layer 30 is formed by additionally applying a glass frit onto the insulating layer 15 by heat treatment such as screen printing or pad printing.

또한, 상기 절연층(15)과 회로층(20) 사이에 절연층(15)을 보호하는 코팅층(30)으로 테플론을 형성할 수 있다. In addition, Teflon may be formed as a coating layer 30 protecting the insulating layer 15 between the insulating layer 15 and the circuit layer 20.

테플론은 사용 온도 범위는 200℃ 이하로 낮지만 기판에 오염물의 부착이 제한되고, 표면이 미려하게 보이는 장점이 있다.Teflon has a low operating temperature range of 200 ° C. or lower but limited adhesion of contaminants to the substrate, and the surface looks beautiful.

이하, 일반적으로 주로 사용하는 알루미늄(Al)을 소재로 열전반도체가 구성된 냉각장치에 적용될 수 있는 금속회로기판을 실시예로 하여, 플라즈마 전해 산화법(PEO)을 통한 본 발명에 따른 금속회로기판과 종래의 알루미나가 형성된 금속회로기판을 비교하면 다음과 같다. Hereinafter, the metal circuit board according to the present invention through the plasma electrolytic oxidation method (PEO) and the prior art by using a metal circuit board that can be applied to a cooling device composed of a thermoelectric semiconductor mainly made of aluminum (Al) commonly used as an embodiment Comparing the metal circuit board on which alumina is formed as follows.

종래의 알루미나 금속회로기판은 구성이 상층으로부터 열전소자 - 솔더막(solder paste) - 금속막(metallizing paste) -　 절연층(알루미나) - 열전도성 접착제(thermal glue) - 알루미늄 방열판의 5개의 계면(interface)을 갖는 구조로 구성으로 되며, 상기 절연층(15)은 0.5 ~ 1.0mm 두께의 알루미나(Al2O3)로 형성된다. Conventional alumina metal circuit board is composed of the thermoelectric element from the upper layer-solder paste-metallizing paste-insulation layer (alumina)-thermal glue-thermal interface of the aluminum heat sink (interface) ) And the insulating layer 15 is formed of alumina (Al 2 O 3 ) having a thickness of 0.5 to 1.0 mm.

이 경우, 상기 금속회로기판은 각 계면에서의 열지연 현상(thermal lag)에 의한 열확산 계수 및 열전도도의 손실이 극심하여 이를 이용하여 냉각장치를 구성할 경우, 열효율이 15% 이하로 일반적으로 냉각장치에 사용되는 응축기(compressor)의 30% 내외의 열효율에 비하여 월등히 낮아 전력소모가 많을 뿐 아 니라, 최대 냉각온도를 섭씨 5도 정도밖에 유지할 수 없다. In this case, the metal circuit board has a loss of thermal diffusion coefficient and thermal conductivity due to thermal lag at each interface, and when the cooling device is configured using this, the thermal efficiency is generally 15% or less. Compared with the thermal efficiency of about 30% of the condenser used in the equipment, it is much lower in power consumption and maintains a maximum cooling temperature of about 5 degrees Celsius.

반면에 본 발명에 따른 금속회로기판은 구성이 상층으로부터 열전소자 - 솔더막(solder paste) - 금속막(metallizing paste) - 절연층(알루미나) - 알루미늄층 - 열전도성 접착제(thermal glue) - 알루미늄 방열판의 계면 구조 또는 열전소자 - 솔더막(solder paste) - 절연층(알루미나) - 알루미늄층의 단순한 구조 구성되며, 상기 절연층(15)은 3 ~ 50㎛ 두께의 알루미나(Al2O3)로 형성된다. On the other hand, the metal circuit board according to the present invention is composed of a thermoelectric element from the upper layer-solder paste-metallizing paste-insulation layer (alumina)-aluminum layer-thermal conductive adhesive (thermal glue)-aluminum heat sink Interface structure or thermoelectric element-solder paste-insulation layer (alumina)-simple structure of aluminum layer, the insulation layer 15 is formed of alumina (Al 2 O 3 ) of 3 ~ 50㎛ thickness do.

이 경우, 상기 금속회로기판은 알루미나로 형성된 절연층(15)이 상기 알루미늄층의 산화로 형성되었기 때문에 알루미늄층과 일체화된 구조를 이루고 있어 열전도율이 극도로 향상될 뿐만 아니라, 구조 자체도 얇고, 단순하게 구성될 수 있어서, 열지연 현상(thermal lag)에 의한 열전도율 및 이로 인한 열효율이 대폭 감소하여 이를 이용하여 냉각장치를 구성할 경우, 종래의 금속회로기판을 사용한 냉각장치의 열효율에 비해 최대 40%까지의 열효율이 향상되어 소비 전력 또한 작아지고, 최대 냉각온도도 종래의 경우와 비교해서 10도 이상 낮출 수 있다. In this case, since the insulating layer 15 made of alumina is formed by oxidation of the aluminum layer, the metal circuit board has a structure integrated with the aluminum layer, and thus the thermal conductivity is extremely improved, and the structure itself is thin and simple. Since the thermal conductivity due to thermal lag (thermal lag) and the resulting thermal efficiency is significantly reduced, when the cooling device is configured using this, up to 40% compared to the thermal efficiency of the conventional cooling device using a metal circuit board Thermal efficiency is improved, power consumption is also reduced, the maximum cooling temperature can be lowered by more than 10 degrees compared with the conventional case.

따라서, 상기 비교예에서 볼 수 있듯이 본 발명에 따른 금속회로기판은 플라즈마 전해 산화(PEO)방식을 이용하여 기존의 열전냉각용 알루미나 세라믹 냉각 기판에 비하여 열전도율이 좋고, 세라믹-금속 간의 이종 재료의 접합 부위에서 발생하는 열지연 현상(thermal lag)을 방지하여 냉각능력의 향상과 더불어 이를 이용한 장치의 소형화에 따른 휴대용 냉각장치 및 저소음 또는 냉각팬이 없는 무소음 냉각장치의 제조 등에 사용될 수 있다. Therefore, as can be seen in the comparative example, the metal circuit board according to the present invention has better thermal conductivity than the conventional thermoelectric cooling alumina ceramic cooling substrate by using plasma electrolytic oxidation (PEO) method, and bonding of dissimilar materials between ceramic and metal. It can be used for the manufacture of a portable cooling device according to the miniaturization of the device and the use of a low noise or a cooling fan without a cooling fan by improving the cooling capacity by preventing thermal lag occurring at the site.

전술한 바와 같이, 본 발명에 따른 금속회로기판은, 금속소재로 마련된 금속기판 위에 플라즈마 전해 산화법(PEO)에 의해 절연성의 금속 산화 피막의 절연층을 형성하여 절연성이 우수하며 뛰어난 방열효과를 나타낼 수 있다. As described above, the metal circuit board according to the present invention forms an insulating layer of an insulating metal oxide film by plasma electrolytic oxidation (PEO) on a metal substrate made of a metal material, and has excellent insulation and excellent heat dissipation effect. have.

또한, 본 발명에 따른 금속회로기판은, 플라즈마 전해 산화법(PEO)에 의해 상기 금속기판과 상기 절연층이 상호 분리되지 않으며, 상기 절연층이 갈라지는 현상을 방지할 수 있다.In addition, in the metal circuit board according to the present invention, the metal substrate and the insulating layer are not separated from each other by plasma electrolytic oxidation (PEO), and the separation of the insulating layer can be prevented.

Claims (6)

열전도성이 뛰어난 금속소재로 형성된 금속기판과;A metal substrate formed of a metal material having excellent thermal conductivity; 상기 금속기판의 표면에 전해질 용액에서 전원을 인가하여 발생된 플라즈마가 금속기판과 반응하여 금속기판 표면에 형성된 절연성 금속 산화 피막으로 형성된 절연층과;An insulating layer formed of an insulating metal oxide film formed on the surface of the metal substrate by reacting the plasma generated by applying power from an electrolyte solution to the surface of the metal substrate; 상기 절연층 상부에 전도성의 금속소재로 형성된 회로층과;A circuit layer formed of a conductive metal material on the insulating layer; 상기 절연층과 상기 회로층 사이에 형성되는 보호코팅층;을 포함하며,And a protective coating layer formed between the insulating layer and the circuit layer. 상기 보호코팅층은 글라스 프릿(glass frit) 또는 테플론으로 마련되는 것을 특징으로 하는 금속회로기판. The protective coating layer is a metal circuit board, characterized in that provided by glass frit (glass frit) or Teflon. 제1항에 있어서, The method of claim 1, 상기 금속기판은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 중 어느 하나를 포함하는 금속으로 마련되며, 상기 절연층은 알루미늄(Al), 마그네슘(Mg), 티타늄(Ti), 지르코늄(Zr), 아연(Zn), 나이오븀(Nb) 중 어느 하나의 산화물로 형성되는 것을 특징으로 하는 금속회로기판. The metal substrate is made of a metal containing any one of aluminum (Al), magnesium (Mg), titanium (Ti), zirconium (Zr), zinc (Zn), niobium (Nb), the insulating layer is aluminum (Al), magnesium (Mg), titanium (Ti), zirconium (Zr), zinc (Zn), a metal circuit board, characterized in that formed of one of the oxides of niobium (Nb). 삭제delete 제1항에 있어서,The method of claim 1, 상기 회로층은 도전성 인쇄 회로를 형성시키기 위한 메탈라이징 방법으로서 무전해 도금이나, 금속 페이스트를 사용한 스크린 프린팅 또는, 패드전사, 잉크젯 인쇄 중 어느 하나의 방법으로 형성되는 것을 특징으로 하는 금속회로기판.The circuit layer is a metallization method for forming a conductive printed circuit, the metal circuit board, characterized in that formed by any one of electroless plating, screen printing using a metal paste, pad transfer, inkjet printing. 제4항에 있어서 ,The method of claim 4, 상기 회로층은 금속회로 구성 물질로서 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 금-주석(Au-Sn), 은-주석(Ag-Sn), 안티몬-주석(Sb-Sn), 아연-주석(Zn-Sn)의 합금 중 어느 하나로 마련되는 금속 페이스트(Paste)를 포함하는 것을 특징으로 하는 금속회로기판.The circuit layer is nickel (Ni), copper (Cu), palladium (Pd) or gold-tin (Au-Sn), silver-tin (Ag-Sn), antimony-tin (Sb-Sn) as a metal circuit constituent material. And a metal paste (Paste) formed of any one of an alloy of zinc-tin (Zn-Sn). 제1항 또는 제2항 또는 제4항 또는 제5항 중 어느 한 항에 있어서, The method according to any one of claims 1 or 2 or 4 or 5, 상기 절연층은 두께가 3㎛ 내지 50㎛로 형성되는 것을 특징으로 하는 금속회로기판. The insulating layer has a thickness of 3㎛ 50㎛ metal circuit board, characterized in that formed.
KR1020070053047A 2007-05-31 2007-05-31 Metal electric circuit KR100913309B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070053047A KR100913309B1 (en) 2007-05-31 2007-05-31 Metal electric circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070053047A KR100913309B1 (en) 2007-05-31 2007-05-31 Metal electric circuit

Publications (2)

Publication Number Publication Date
KR20080105451A KR20080105451A (en) 2008-12-04
KR100913309B1 true KR100913309B1 (en) 2009-08-26

Family

ID=40366740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070053047A KR100913309B1 (en) 2007-05-31 2007-05-31 Metal electric circuit

Country Status (1)

Country Link
KR (1) KR100913309B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288900B2 (en) 2013-04-25 2016-03-15 Samsung Display Co., Ltd. Printed circuit board, display device and method of manufacturing printed circuit board
KR20190101168A (en) 2018-02-22 2019-08-30 이배근 method and apparatus of manufacturing substrate material for thermoelectric module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101045847B1 (en) * 2009-06-12 2011-07-01 (주)솔라원 Metal Printed Circuit Board with Thermal Interface Layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288900B2 (en) 2013-04-25 2016-03-15 Samsung Display Co., Ltd. Printed circuit board, display device and method of manufacturing printed circuit board
KR20190101168A (en) 2018-02-22 2019-08-30 이배근 method and apparatus of manufacturing substrate material for thermoelectric module

Also Published As

Publication number Publication date
KR20080105451A (en) 2008-12-04

Similar Documents

Publication Publication Date Title
JP4015023B2 (en) ELECTRONIC CIRCUIT MEMBER, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT
US10354826B2 (en) Fuse in chip design
JP2007201346A (en) Ceramics circuit board and its manufacturing method
EP3061128A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
EP3460838B1 (en) Substrate for power modules
CN102291928A (en) Heat-conducting insulating aluminum nitride metal base plate and manufacturing method thereof
KR101096114B1 (en) Manufacturing Method for Integrated Semiconductor Power Module Substrate
JPH0235475B2 (en)
JP2002043482A (en) Member for electronic circuit, its manufacturing method and electronic component
KR100913309B1 (en) Metal electric circuit
WO2008125010A1 (en) A method of manufacturing the high heat conductive circuit substrate
CN207678068U (en) A kind of ultra-high conducting heat type ceramic substrate
JP4206651B2 (en) Circuit board with heat sink
JP5069485B2 (en) Metal base circuit board
JP2019041108A (en) Substrate for power module and power module
CN101287335A (en) Highly heat conductive circuit base board
JP2012074591A (en) Circuit board and electronic divice
US20160148865A1 (en) Electronic Circuit Board, Semiconductor Device Using the Same and Manufacturing Method for the Same
CN219876270U (en) Ceramic circuit board and semiconductor device integrated configuration
CN219960928U (en) Circuit board and semiconductor device combined structure
KR102606192B1 (en) Nickel alloy composition of copper adhesion layer for copper bonded nitride substrate
TWI748921B (en) Electronic device and capacitor assembly package structure
JP7274749B2 (en) Thermoelectric conversion module and thermoelectric conversion module manufacturing method
WO2023047765A1 (en) Metal-ceramic bonding substrate, and method for manufacturing same
JP5743916B2 (en) Circuit board and electronic device having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190518

Year of fee payment: 11