KR20110070174A - 액정표시장치용 어레이 기판 및 제조방법 - Google Patents
액정표시장치용 어레이 기판 및 제조방법 Download PDFInfo
- Publication number
- KR20110070174A KR20110070174A KR1020090126897A KR20090126897A KR20110070174A KR 20110070174 A KR20110070174 A KR 20110070174A KR 1020090126897 A KR1020090126897 A KR 1020090126897A KR 20090126897 A KR20090126897 A KR 20090126897A KR 20110070174 A KR20110070174 A KR 20110070174A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- electrode
- wiring
- display area
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 209
- 239000007769 metal material Substances 0.000 claims description 39
- 239000011241 protective layer Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 239000011651 chromium Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 이중 게이트 전극을 사용하는 액정표시장치용 어레이 기판 및 그의 제조방법에 관한 것으로, 액정표시장치용 어레이 기판은 표시영역과 비표시영역으로 구분되는 기판; 상기 기판 상에 형성되는 제 1 및 제 2 게이트 배선을 포함하고, 상기 제 1 및 제 2 게이트 배선이 상기 비표시영역에서 연결되는 다수의 게이트 배선; 상기 다수의 게이트 배선과 수직으로 교차하는 다수의 데이터 배선; 상기 다수의 게이트 배선과 상기 다수의 데이터 배선의 수직교차에 의해서 상기 표시영역에 매트릭스 형태로 정의되는 다수의 화소영역; 상기 다수의 화소영역 각각에 위치하고, 상기 제 1 게이트 배선과 연결되는 제 1 게이트 전극, 게이트 절연층을 개재하여 상기 제 1 게이트 전극 상에 위치하는 활성층, 상기 활성층의 양단과 연결되는 소스 및 드레인 전극, 및 보호층을 개재하여 상기 활성층 상에 위치하고 상기 제 2 게이트 배선과 연결되는 제 2 게이트 전극을 포함하는 다수의 박막 트랜지스터; 상기 다수의 드레인 전극 각각과 연결되는 다수의 화소전극;을 포함하는 것을 특징으로 한다.
액정표시장치, 어레이 기판, 게이트 배선, 이중 게이트 전극, 개구율
Description
본 발명은 이중 게이트 전극을 사용하는 액정표시장치용 어레이 기판 및 그의 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
액정표시장치는 일반적으로 다수의 게이트 배선 및 데이터 배선이 교차하여 매트릭스형태로 배치되어 있는 어레이 기판과, 컬러필터 기판을 합착한 액정패널, 액정패널에 구동신호를 공급하기 위한 구동소자, 및 액정패널에 광을 공급하는 백라이트 유닛을 포함하여 구성된다. 액정패널에서 다수의 게이트 배선 및 데이터 배선이 교차되는 영역을 화소영역으로 정의하고, 화소영역에는 스위칭 소자의 기능하는 박막 트랜지스터가 구비된다.
통상적으로, 박막 트랜지스터는 게이트 전극과 소스 및 드레인 전극이 동일 평면에 형성되는 코플래너 형(coplanar type)과 게이트 전극과 소스 및 드레인 전극이 다른 평면에 형성되는 스태거드 형(staggered type)으로 구분된다. 박막 트랜지스터에서, 활성층을 다결정 실리콘층으로 형성하는 경우 코플래너형을 사용하고, 활성층을 비정질 실리콘층으로 형성하는 경우 스태거드 형을 사용한다. 그리고, 스태거드 형의 박막 트랜지스터에서 특성을 개선하기 위하여 활성층의 상부 및 하부에 각각 탑 및 버텀 게이트 전극을 설치하는 이중 게이트 전극을 사용할 수 있다.
도면을 참조하여 종래기술에 따른 이중 게이트 전극을 사용하는 박막 트랜지스터를 포함하는 액정표시장치의 어레이 기판에 대하여 상세하게 설명하면 다음과 같다.
도 1은 종래기술에 따른 이중 게이트 전극을 채용한 액정표시장치용 어레이 기판의 평면도이다.
도 1과 같이, 종래기술에 따른 액정표시장치용 어레이 기판(10)은, 다수의 게이트 배선(12), 다수의 데이터 배선(14), 다수의 게이트 배선(12) 및 데이터 배선(14)의 교차에 의해서 정의되는 다수의 화소영역(PA), 다수의 화소영역(PA)에 위치하고 다수의 게이트 및 데이터 배선(12, 14)과 연결되고 스위칭 기능을 하는 다수의 박막 트랜지스터(16), 다수의 화소영역(PA) 각각에 위치하고 다수의 박막 트랜지스터(16) 각각과 연결되는 다수의 화소전극(18), 및 다수의 화소전극(18)과 함께 수직전계를 발생시켜 액정을 구동시키는 다수의 공통배선(20)을 포함하여 구성된다.
박막 트랜지스터(16)는, 게이트 배선(12)과 연결되는 게이트 전극(22), 게이트 전극(22) 상에 게이트 절연층(도시하지 않음)을 개재하여 형성되는 활성층(24), 및 활성층(24)의 일단 및 타단과 연결되는 소스 및 드레인 전극(26a, 26b)을 포함하여 구성된다. 소스 및 드레인 전극(26a, 26b)은 서로 이격되어 형성되고, 소스전극(26a)은 데이터 배선(14) 및 활성층(24)의 일단과 연결되고, 드레인 전극(26b)은 화소전극(18)과 연결된다.
게이트 전극(22)은 제 1 게이트 전극(22a) 및 제 2 게이트 전극(22b)을 포함한다. 제 1 게이트 전극(22a)은 게이트 배선(12)과 연결되고 활성층(24)의 하부에 위치한다. 제 2 게이트 전극(22b)은 게이트 배선(12)과 게이트 콘택홀(36)을 통하여 연결되고 활성층(24)의 상부에 위치한다.
게이트 배선(12)은 배선부(12a)와 게이트 콘택홀(36)과 대응되는 콘택부(12b)를 포함한다. 게이트 콘택홀(36)을 형성하기 위한 공정마진을 고려하여 콘택부(12b)는 배선부(12a)보다 큰 너비를 가진다. 게이트 배선(12)은 콘택부(12b)가 배선부(12a)로부터 돌출되는 형상을 가진다. 따라서, 화소영역(PA)은 콘택부(12b)와 대응되어, 상부 및 하부에 함몰부를 가지게 되고, 함몰부로 인해 개구면적이 감소하게 된다.
화소영역(PA)에 형성되는 공통배선(20)은 다수의 개구(20a)를 가지는 판형으로 형성된다. 다수의 화소전극(18) 각각과 중첩되는 다수의 공통배선(20)은 어레이 기판(10)의 주변부에서 모두 연결된다. 따라서, 다수의 공통배선(20)에는 동일한 전압이 인가된다. 어레이 기판(10)은 다수의 게이트 배선(12) 각각의 단부에 연결되고 외부로부터 주사신호를 인가받는 다수의 게이트 패드부(28) 및 다수의 데이터 배선(14) 각각의 단부에 연결되고 외부로부터 화상신호를 인가받는 다수의 데이터 패드부(30)를 더욱 포함하여 구성된다.
종래기술에 따른 이중 게이트 전극을 채용한 액정표시장치용 어레이 기판의 제조공정에 대하여 설명한다.
도 2a 내지 도 2d는 종래기술에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 공정 단면도이다.
도 2a 내지 도 2d는 도 1의 데이터 배선(14), 박막 트랜지스터(16) 및 화소 전극(18)을 I-I를 따라 절단한 단면도, 게이트 배선(12)을 II-II'를 따라 절단한 단면도, 게이트 패드부(28)을 III-III'를 따라 로 절단한 단면도, 및 데이터 패드부(30)을 VI-VI'를 따라 절단한 단면도를 포함하여 도시한다.
도 2a 내지 도 2d에서, 절연기판(40)은 데이터 배선 영역(DA), 스위칭 영역(S), 화소영역(PA), 게이트 배선 영역(GA), 게이트 패드 영역(GP), 및 데이터 패드 영역(DP)으로 정의된다.
도 2a를 참조하면, 절연기판(40) 상에 제 1 금속물질층(도시하지 않음)을 형성하고, 제 1 금속물질층을 패터닝하여 제 1 게이트 전극(22a), 공통배선(20), 및 게이트 패드(28a)를 형성한다. 게이트 전극(22)은 스위칭 영역(S)에 형성되고, 공통배선(20)은 화소영역(PA)에 형성된다. 그리고, 게이트 패드(28a)는 게이트 패드 영역(GP)에 형성된다. 공통배선(20)은 다수의 개구부(20a)를 가진다.
제 1 게이트 전극(22a), 공통배선(20), 및 게이트 패드(28a)는 다음과 같은 방법으로 형성한다.
절연기판(40) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속물을 이용하여 제 1 금속물질층(도시하지 않음)을 형성하고, 제 1 금속물질층 상에 제 1 감광층(도시하지 않음)을 도포한다. 제 1 마스크(도시하지 않음)를 사용하여 제 1 감광층을 노광 및 현상하여 제 1 감광층 패턴(도시하지 않음)을 형성한다. 제 1 감광층 패턴을 마스크로 제 1 금속물 질층을 선택적으로 식각하여 제 1 게이트 전극(22a), 게이트 배선(12), 공통배선(20), 및 게이트 패드(28a)를 형성한다.
연속해서, 게이트 배선(12), 제 1 게이트 전극(22a) 및 공통배선(20)을 포함하는 절연기판(40) 상에 게이트 절연층(42)을 형성한다. 게이트 절연층(42)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)과 같은 무기 절연물질을 사용할 수 있다.
이어서 도 2b를 참조하면, 게이트 절연층(42) 상에 비정질 실리콘층(44) 및 비정질 실리콘층(44) 상에 제 2 금속물질층(46)을 형성한다. 비정질 실리콘층(44)은 불순물이 도핑되지 않은 제 1 비정질 실리콘층과 제 1 비정질 실리콘층 상에 형성되고 N 형 불순물이 도핑된 제 2 비정질 실리콘층을 포함한다. 제 2 금속물질층(46)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 금속물질을 사용하여 단일층 또는 이중층으로 사용할 수 있다.
제 2 금속물질층(46) 상에 제 2 감광층(도시하지 않음)을 도포한다. 제 2 마스크(48)로 제 2 감광층을 노광 및 현상하여 제 2 감광층 패턴을 형성한다. 제 2 마스크(48)는 조사광을 모두 투과시키는 투과영역(TA), 조사광을 완전하게 차단하는 차단영역(BA) 및 조사광의 일부를 투과시키는 반투과 영역(HTA)을 포함한다.
제 2 마스크(48)를 사용하여 제 2 감광층을 노광 및 현상하면, 차단영역(BA)과 반투과 영역(HTA)에는 각각 제 1 마스크 패턴(50a) 및 제 2 마스크 패턴(50b)을 포함하는 제 2 감광층 패턴이 형성된다. 제 1 마스크 패턴(50a)은 제 2 마스크 패턴(50b)보다 두꺼운 두께를 가진다. 도 2b의 공정에는 포지티브 타입의 제 2 감광층을 사용한다.
계속해서 도 2c를 참조하면, 제 1 및 제 2 마스크 패턴(50a, 50b)을 사용하여, 비정질 실리콘층(44) 및 제 2 금속물질층(46)을 순차적으로 식각하여, 게이트 배선(12)과 교차하는 데이터 배선(14), 데이터 패드(30a), 소스 및 드레인 패턴(도시하지 않음) 및 비정질 실리콘층(44)으로 구성되는 활성층(24)을 형성한다.
연속해서, 제 1 및 제 2 마스크 패턴(50a, 50b)을 이방성 식각하여 제 2 마스크 패턴(50b)을 제거하면, 제 2 마스크 패턴(50b) 하부의 제 2 금속물질층(46)으로 형성된 소스 및 드레인 패턴이 노출된다. 제 2 마스크 패턴(50b)이 제거되면서 제 1 마스크 패턴(50a)이 얇아지지만, 여전히 제 1 마스크 패턴(50a)은 소스 및 드레인 패턴 상에 위치한다.
제 1 마스크 패턴(50a)을 이용하여 소스 및 드레인 패턴을 식각하여 소스 및 드레인 전극(26a, 26b)을 형성한 후, 연속적으로 제 1 마스크 패턴(50a)을 이용하여 활성층(24)의 제 2 비정질 실리콘층을 식각한다. 따라서, 서로 이격되는 소스 및 드레인 전극(26a, 26b)이 형성되고, 활성층(24)의 채널영역에서 제 2 비정질 실리콘층이 식각된다.
도 2d를 참조하면, 소스 및 드레인 전극(26a, 26b)을 포함하는 게이트 절연층 42) 상에 보호층(52)을 형성한다. 보호층(52)은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질 또는 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질을 선택하여 사용할 수 있다.
보호층(52) 상에 제 3 감광층(도시하지 않음)을 형성한다. 제 3 마스크(도시하지 않음)로 제 3 감광층을 노광 및 현상하여 제 3 감광층 패턴(도시하지 않음)을 형성한다. 제 3 감광층 패턴을 이용하여 보호층(52) 및 게이트 절연층(42)을 식각하여 드레인 전극(26b), 게이트 패드(28a) 및 데이터 패드(30a) 각각을 노출시키는 드레인 콘택홀(54), 게이트 패드 콘택홀(56), 및 데이터 패드 콘택홀(58)을 형성한다. 동시에, 보호층(52) 및 게이트 절연층(42)의 식각에 의해서, 도 1의 게이트 배선(12)의 콘택부(12b)를 노출시키는 게이트 콘택홀(36)이 형성된다.
드레인 콘택홀(54), 게이트 패드 콘택홀(56), 및 데이터 패드 콘택홀(58)을 포함하는 보호층(52) 상에 제 3 금속물질층(도시하지 않음)을 형성한다. 제 3 금속물질층은 ITO(indium tin oxide) 및 IZO(indium zinc oxide)을 포함하는 투명 도전성 물질로 형성할 수 있다.
제 3 금속물질층 상에 제 4 감광층(도시하지 않음)을 형성한다. 제 4 마스크(도시하지 않음)를 사용하여 제 4 감광층을 노광 및 현상하여 제 4 감광층 패턴(도시하지 않음)을 형성한다. 제 4 감광층 패턴을 마스크로 제 3 금속물질층을 식각하여 화소전극(18), 제 2 게이트 전극(22b), 게이트 패드 전극(28b), 및 데이터 패드 전극(30b)을 형성한다.
화소전극(18)은 드레인 콘택홀(54)을 통하여 드레인 전극(26a)과 연결된다. 공통전극(20)은 다수의 개구부(20a)을 가진다. 수직으로 배열되는 화소전극(18)과 공통배선(20) 사이에서 형성되는 프린지 필드가 다수의 개구부(20a)를 통하여 액정을 구동한다.
제 2 게이트 전극(22b)은 게이트 콘택홀(36)을 통하여 게이트 배선(12)의 콘택부(12b)와 연결되고 제 1 게이트 전극(22a)과 대응되는 보호층(52) 상에 위치한다. 게이트 패드 전극(28b)은 게이트 패드 콘택홀(56)을 통하여 게이트 패드(28a)와 연결되고, 데이터 패드 전극(30b)은 데이터 패드 콘택홀(58)을 통하여 데이터 패드(30a)와 연결된다. 게이트 패드부(28)는 게이트 패드(28a)와 게이트 패드 전극(28b)을 포함하고, 데이터 패드부(30)는 데이터 패드(28a)와 데이터 패드 전극(30a)을 포함한다.
전술한 종래기술에 따른 액정표시장치는, 박막 트랜지스터의 특성을 개선하기 위하여 활성층의 상부 및 하부에 각각 제 1 및 제 2 게이트 전극을 설치하는 이중 게이트 전극을 사용한다. 이중 게이트 전극을 사용함으로써, 박막 트랜지스터는 온 전류(on-current)가 증가하고, 오프 전류(off-current)가 감소하는 특성을 가진다.
그런데, 제 2 게이트 전극과 연결되고, 화소영역(PA)에 인접하여 형성되는 게이트 배선의 콘택부는 공정마진을 고려하여 게이트 배선의 배선부보다 넒은 면적으로 형성되어야 한다. 따라서, 화소영역(PA)은 콘택부(12b)와 대응되어, 상부 및 하부에 함몰부를 가지고, 함몰부로 인해 개구면적이 감소하게 된다.
상기와 같은 문제를 해결하기 위해, 본 발명은 이중 게이트 전극을 사용하는 박막 트랜지스터에 있어서, 두 개의 게이트 전극을 어레이 기판의 주변부에서 연결하여 개구율이 개선된 액정표시장치용 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시장치용 어레이 기판 은, 표시영역과 비표시영역으로 구분되는 기판; 상기 기판 상에 형성되는 제 1 및 제 2 게이트 배선을 포함하고, 상기 제 1 및 제 2 게이트 배선이 상기 비표시영역에서 연결되는 다수의 게이트 배선; 상기 다수의 게이트 배선과 수직으로 교차하는 다수의 데이터 배선; 상기 다수의 게이트 배선과 상기 다수의 데이터 배선의 수직교차에 의해서 상기 표시영역에 매트릭스 형태로 정의되는 다수의 화소영역; 상기 다수의 화소영역 각각에 위치하고, 상기 제 1 게이트 배선과 연결되는 제 1 게이트 전극, 게이트 절연층을 개재하여 상기 제 1 게이트 전극 상에 위치하는 활성층, 상기 활성층의 양단과 연결되는 소스 및 드레인 전극, 및 보호층을 개재하여 상기 활성층 상에 위치하고 상기 제 2 게이트 배선과 연결되는 제 2 게이트 전극을 포함하는 다수의 박막 트랜지스터; 상기 다수의 드레인 전극 각각과 연결되는 다수의 화소전극;을 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판에 있어서, 상기 표시영역에서, 상기 제 2 게이트 배선은 상기 게이트 절연층을 개재하여 상기 제 1 게이트 배선 상에 적층되는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판에 있어서, 상기 제 1 및 제 2 게이트 배선 각각은 배선부와 콘택부를 포함하고, 상기 콘택부는 상기 비표시영역에 형성되는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판에 있어서, 상기 콘택부는 상기 배 선부보다 넓은 너비를 가지는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판에 있어서, 상기 다수의 화소전극 각각은 다수의 상기 제 2 게이트 배선과 이격되고, 다수의 상기 제 2 게이트 배선 사이에 위치하는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판에 있어서, 상기 다수의 화소영역 각각에 다수의 공통배선과, 상기 다수의 공통배선을 서로 연결하는 다수의 공통 연결부를 포함하는 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 액정표시장치용 어레이 기판의 제조방법은, 표시영역과 비표시영역으로 구분되는 기판을 준비하는 단계; 기판 상에 제 1 게이트 배선 및 상기 제 1 게이트 배선과 연결되는 제 1 게이트 전극을 형성하는 단계; 상기 제 1 게이트 배선 및 상기 제 1 게이트 전극을 포함한 상기 기판 상에 게이트 절연층을 형성하는 단계; 상기 제 1 게이트 전극과 대응되는 상기 게이트 절연층 상에 활성층을 형성하는 단계; 상기 활성층의 양단과 연결되는 소스 및 드레인 전극과, 상기 소스전극과 연결되고 상기 제 1 게이트 배선과 수직으로 교차하여 상기 표시영역에서 화소영역을 정의하는 데이터 배선을 형성하는 단계; 상기 드레인 전극과 연결되는 화소전극, 상기 비표시영역에서 상기 제 1 게이트 배선과 연결되는 제 2 게이트 배선, 및 상기 제 2 게이트 배선과 연결되고 상기 활성층 상에 위치하는 제 2 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 표시영역에서, 상기 제 2 게이트 배선은 상기 게이트 절연층을 개재하여 상기 제 1 게이트 배선 상에 적층되는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 화소전극, 상기 제 2 게이트 배선, 및 상기 제 2 게이트 전극을 형성하는 단계는, 상기 데이트 배선, 상기 소스 및 드레인 전극 및 상기 활성층을 포함하는 상기 게이트 절연층 상에 보호층을 형성하는 단계; 상기 보호층을 식각하여, 상기 드레인 전극을 노출시키는 드레인 콘택홀, 및 상기 비표시영역에서 상기 제 1 게이트 배선을 노출시키는 게이트 콘택홀을 형성하는 단계; 상기 드레인 콘택홀 및 게이트 콘택홀을 포함하는 상기 보호층 상에 금속물질층을 형성하는 단계; 상기 금속물질층을 선택적으로 식각하여 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 연결되는 화소전극, 상기 게이트 콘택홀을 통하여 상기 제 1 게이트 배선과 연결되고 상기 제 2 게이트 배선, 및 상기 제 2 게이트 배선과 연결되고 상기 활성층과 대응되는 상기 보호층 상에 위치하는 상기 제 2 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기와 같은 액정표시장치용 어레이 기판의 제조방법에 있어서, 상기 제 1 게이트 배선 및 상기 제 1 게이트 전극과 동시에 상기 기판 상에 공통배선을 형성 하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조방법은 다음과 같은 효과가 있다.
이중 게이트 전극을 사용하는 박막 트랜지스터에서 있어서, 활성층의 하부에 형성되는 제 1 게이트 전극은 게이트 배선과 직접 연결되어 형성되고, 활성층의 상부에 형성되는 제 2 게이트 전극은 어레이 기판의 주변부에서 게이트 배선과 연결된다. 따라서, 화소영역과 인접한 영역에서 제 2 게이트 전극을 게이트 배선과 연결시키기 위한 게이트 콘택홀을 형성하지 않기 때문에, 개구율을 최대화시킬 수 있다.
이하에서는 도면을 참조하여 본 발명의 바람직하고 다양한 실시예를 상세히 설명하기로 한다.
제 1
실시예
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 평면도이다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치용 어레이 기 판(110)은, 다수의 게이트 배선(112), 다수의 데이터 배선(114), 다수의 게이트 배선(112) 및 데이터 배선(114)의 교차에 의해서 정의되는 다수의 화소영역(PA), 다수의 화소영역(PA)에 위치하고 다수의 게이트 및 데이터 배선(112, 114)과 연결되고 스위칭 기능을 하는 다수의 박막 트랜지스터(116), 다수의 화소영역(PA) 각각에 위치하고 다수의 박막 트랜지스터(116) 각각과 연결되는 다수의 화소전극(118), 및 다수의 화소전극(118)과 함께 수직전계를 발생시켜 액정을 구동시키는 다수의 공통배선(120)을 포함하여 구성된다.
어레이 기판(110)은 다수의 게이트 배선(112) 각각의 단부에 연결되고 외부로부터 주사신호를 인가받는 다수의 게이트 패드부(128) 및 다수의 데이터 배선(114) 각각의 단부에 연결되고 외부로부터 화상신호를 인가받는 다수의 데이터 패드부(130)를 더욱 포함하여 구성된다.
어레이 기판(110)은 다수의 화소영역(PA)이 위치하는 표시영역과 다수의 게이트 및 데이터 패드부(128, 130)가 위치하는 비표시영역으로 구분할 수 있다.
박막 트랜지스터(116)는 게이트 배선(112)과 연결되는 게이트 전극(122), 게이트 전극(122) 상에 게이트 절연층(도시하지 않음)을 개재하여 형성되는 활성층(124), 및 활성층(124)의 일단 및 타단과 연결되는 소스 및 드레인 전극(126a, 126b)을 포함하여 구성된다. 소스 및 드레인 전극(126a, 126b)은 서로 이격되어 형 성되고, 소스전극(126a)은 데이터 배선(114) 및 활성층(124)의 일단과 연결되고, 드레인 전극(126b)은 드레인 콘택홀(154)을 통하여 화소전극(118)과 연결된다.
게이트 배선(112)은 제 1 게이트 배선(112a)과 제 2 게이트 배선(112b)을 포함한다. 제 1 및 제 2 게이트 배선(112a, 112b)은 어레이 기판(110)의 비표시영역에서 게이트 콘택홀(136)을 통하여 전기적으로 연결된다. 도 3에서는 어레이 기판(110)의 일측에서 제 1 및 제 2 게이트 배선(112a, 112b)이 연결되는 것을 도시하고 있지만, 어레이 기판(110)의 양측 주변부에서 제 1 및 제 2 게이트 배선(112a, 112b)을 연결할 수 있다.
제 1 및 제 2 게이트 배선(112a, 112b) 각각은 배선부와 게이트 콘택홀(136)과 대응되는 콘택부를 포함하고, 콘택부는 게이트 콘택홀(136)을 형성하기 위한 공정마진을 고려하여 배선부보다 넓은 면적을 가진다. 따라서, 콘택부는 배선부에서 돌출되는 형상을 가진다. 부연하면, 배선부의 너비(W1)은 콘택부의 너비(W2)보다 작다. 그러나, 본 발명의 액정표시장치용 어레이 기판(110)에서, 제 1 및 제 2 게이트 배선(112a, 112b)의 콘택부가 어레이 기판(110)의 비표시영역에 위치함으로써, 게이트 콘택홀(136)이 표시영역에 위치한 화소영역(PA)의 개구율에 영향을 주지 않는다.
게이트 전극(122)은 제 1 게이트 전극(122a)과 제 2 게이트 전극(122b)을 포 함한다. 제 1 게이트 전극(122a)은 제 1 게이트 배선(112a)과 연결되고 활성층(124)의 하부에 위치한다. 제 2 게이트 전극(122b)은 제 2 게이트 배선(112b)과 연결되고 활성층(124)의 상부에 위치한다.
화소영역(PA)에 형성되는 화소전극(118)은 판형으로 형성된다. 화소전극(118)은 제 2 게이트 배선(112b)과 동시에 형성되고, 2 개의 제 2 게이트 배선(112b) 사이에 위치한다. 공통배선(120)은 다수의 개구부(120a)를 가지는 판형으로 형성된다. 다수의 화소전극(118)과 중첩되는 다수의 공통배선(120)는 어레이 기판(110)의 비표시영역에서 모두 연결된다. 따라서, 다수의 공통배선(120)에는 동일한 전압이 인가된다. 다수의 개구부(120a)와 대응되고 수직으로 배열되는 화소전극(118)과 공통배선(120) 사이에 유기되는 프린지 필드(fringe field)에 의해 액정을 구동시킬 수 있다.
공통배선(120)에 다수의 개구부(120a)을 형성하지 않고, 대신에 공통배선(120)과 대응되는 화소전극(118)에 다수의 개구부(도시하지 않음)를 형성할 수 있다. 부연하면, 다수의 개구부(120a)는 공통배선(120) 또는 화소전극(118) 중 어느 하나에 형성되면, 프린지 필드에 의해서 액정을 구동시킬 수 있다.
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 단면도이다.
도 4의 어레이 기판(110)은 도 3의 데이터 배선(114), 박막 트랜지스터(116) 및 화소전극(118)을 V-V를 따라 절단한 단면도, 게이트 패드부(128)을 VI-VI을 따라 절단한 단면도, 및 데이터 패드부(130)을 VII-VII을 따라 절단한 단면도를 포함하여 도시한다.
도 4에서, 절연기판(140)은 데이터 배선 영역(DA), 화소영역(PA), 게이트 패드 영역(GP), 및 데이터 패드 영역(DP)으로 정의된다.
어레이 기판(110)의 스위칭 영역(S)에는 박막 트랜지스터(116)가 형성된다. 박막 트랜지스터(116)는, 제 1 게이트 배선(112a)과 연결되는 제 1 게이트 전극(122a), 제 1 게이트 전극(122a)과 대응되는 게이트 절연층(142) 상의 활성층(124), 활성층(124)의 일단 및 타단과 연결되는 소스 및 드레인 전극(126a, 126b), 및 제 2 게이트 배선(112b)과 연결되고 활성층(124)과 대응되는 보호층(152) 상에 위치한 제 2 게이트 전극(122b)을 포함하여 형성된다.
데이터 영역(DA)에는 소스전극(126a)과 연결되는 데이터 배선(114)이 형성된다. 화소영역(PA)에는 다수의 개구부(120a)를 가지는 공통배선(120)이 형성된다, 공통배선(120) 상에는 게이트 절연층(142) 및 보호층(152)을 개재하여 드레인 콘택홀(154)을 통하여 드레인 전극(126b)과 연결되는 화소전극(118)이 형성된다. 수직으로 배열되는 화소전극(118)과 공통배선(120) 사이에서 형성되는 프린지 필드가 다수의 개구부(120a)를 통하여 액정을 구동시킨다.
게이트 패드 영역(GP)에는 게이트 패드부(128)가 형성된다. 게이트 패드부(128)는 게이트 패드(128a)와 게이트 패드 전극(128b)을 포함한다. 게이트 패드(128a)는 게이트 절연층(142) 및 보호층(152)을 식각한 게이트 패드 콘택홀(158)을 통하여 게이트 패드 전극(128b)과 연결된다. 데이터 패드 영역(DP)에는 데이터 패드부(130)가 형성된다. 데이터 패드부(130)는 데이터 패드(130a)와 데이터 패드 전극(130b)을 포함한다. 데이터 패드(130a)는 보호층(152)을 식각한 데이터 패드 콘택홀(156)을 통하여 데이터 패드전극(130b)과 연결된다.
제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120) 및 게이트 패드(128a) 각각은, 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속물을 사용하는 제 1 금속물질층으로 구성된다.
게이트 절연층(142)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)과 같은 무기 절연물질물을 사용할 수 있다. 활성층(124)은 불순물이 도핑되지 않은 제 1 비정질 실리콘층과 제 1 비정질 실리콘층 상에 형성되고 N 형 불순물이 도핑된 제 2 비정질 실리콘층을 포함한다.
데이터 배선(114), 소스 및 드레인 전극(126a, 126b), 및 데이트 패드(130a) 는 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 제 2 금속물질층을 사용하여 단일층 또는 이중층으로 형성한다.
보호층(152)은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질 또는 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질을 선택하여 사용할 수 있다.
화소전극(118), 제 2 게이트 배선(112b), 제 2 게이트 전극(122b), 게이트 패드 전극(128b), 및 데이터 패드 전극(130b)은 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와 같은 투명 도전성 물질로 형성한다.
이어서, 본 발명에 따른 이중 게이트 전극을 채용한 액정표시장치용 어레이 기판의 제조공정을 설명한다.
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 공정 단면도이다.
도 5a 내지 도 5d는 도 4에서 설명한 바와 같이, 도 3의 데이터 배선(114), 박막 트랜지스터(116) 및 화소전극(118)을 V-V'를 따라 절단한 단면도, 게이트 배선(112)을 VI-VI'를 따라 절단한 단면도, 게이트 패드부(128)을 VII-VII'를 따라 절단한 단면도, 및 데이터 패드부(130)를 따라 VIII-VIII'으로 절단한 단면도를 포 함하여 도시한다.
도 5a 내지 도 5d에서, 절연기판(140)은 데이터 배선 영역(DA), 스위칭 영역(S), 화소영역(PA), 게이트 배선 영역(GA), 게이트 패드 영역(GP), 및 데이터 패드 영역(DP)으로 정의된다.
도 5a를 참조하면, 절연기판(140) 상에 제 1 금속물질층(도시하지 않음)을 형성하고 패터닝하여 제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120), 및 게이트 패드(128a)를 형성한다. 게이트 배선 영역(GA)에는 제 1 게이트 배선(112a)이 형성된다. 화소영역(PA)에는 제 1 게이트 전극(122a), 및 공통배선(120)이 형성되고, 게이트 패드 영역(GP)에는 게이트 패드(128a)가 형성된다. 공통배선(120)은 다수의 개구부(120a)를 포함한다.
제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120), 및 게이트 패드(128a)는 다음과 같은 방법으로 형성한다.
절연기판(140) 상에 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 도전성 금속으로 제 1 금속물질층(도시하지 않음)을 형성하고, 제 1 금속물질층 상에 제 1 감광층(도시하지 않음)을 도포한다. 그리고, 제 1 마스크(도시하지 않음)로 제 1 감광층을 노광 및 현상하여 제 1 감광층 패턴(도시하지 않음)을 형성한다. 제 1 감광층 패턴을 마스크로 제 1 금속물질층을 선 택적으로 식각하여 제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120), 및 게이트 패드(128a)를 형성한다.
그리고, 제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120), 및 게이트 패드(128a)가 형성된 절연기판(140) 상에 게이트 절연층(142)을 형성한다. 게이트 절연층(142)은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiNx)과 같은 무기 절연물질을 사용할 수 있다.
도 5b와 같이, 게이트 절연층(142) 상에 비정질 실리콘층(도시하지 않음)을 형성한다. 비정질 실리콘층은 불순물이 도핑되지 않은 제 1 비정질 실리콘층과 제 1 비정질 실리콘층 상에 형성되고 N 형 불순물이 도핑된 제 2 비정질 실리콘층을 포함할 수 있다.
비정질 실리콘층 상에 제 2 감광층(도시하지 않음)을 형성하고, 제 2 감광층을 제 2 마스크(도시하지 않음)로 노광 및 현상하여 제 2 감광층 패턴(도시하지 않음)을 형성한다. 제 2 감광층 패턴을 마스크로 비정질 실리콘층을 선택적으로 식각하여 제 1 게이트 전극(122a)과 대응되는 게이트 절연층(142) 상에 활성층(124)을 형성한다.
이어서, 도 5c를 참조하면, 활성층(124)을 포함하는 게이트 절연층(142) 상 에 제 2 금속물질층(도시하지 않음)을 형성하고, 제 2 금속물질층 상에 제 3 감광층(도시하지 않음)을 형성한다. 제 3 감광층을 제 3 마스크(도시하지 않음)로 노광 및 현상하여 제 3 감광층 패턴(도시하지 않음)을 형성한다. 제 3 감광층 패턴을 마스크로 제 2 금속물질층을 패터닝하여, 데이터 배선(114), 소스 및 드레인 전극(126a, 126b), 그리고 데이터 패드(130a)를 형성한다.
데이터 배선(114), 소스 및 드레인 전극(126a, 126b), 그리고 데이터 패드(130a) 각각은 데이터 배선 영역(DA), 스위칭 영역(S), 및 데이터 패드 영역(DP)에 위치한다. 소스 및 드레인 전극(126a, 126b)은 활성층(124)의 양단과 연결된다. 소스전극(126a)은 데이터 배선(114)과 연결된다.
연속해서, 소스 및 드레인 전극(126a, 126b) 사이와 대응되고 채널영역으로 정의되는 활성층(124)의 제 2 비정질 실리콘층을 식각할 수 있다. 제 2 금속물질층(146)은 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 금속물질을 사용하여 단일층 또는 이중층으로 사용할 수 있다.
계속해서, 도 5d를 참조하면, 데이터 배선(114), 소스 및 드레인 전극(126a, 126b), 그리고 데이터 패드(130a)를 포함하는 게이트 절연층(142) 상에 보호층(152)을 형성한다. 보호층(152) 상에 제 4 감광층(도시하지 않음)을 형성하고, 제 4 마스크(도시하지 않음)로 노광 및 현상하여 제 4 감광층 패턴(도시하지 않음) 을 형성한다.
제 4 감광층 패턴을 마스크로 게이트 절연층(142) 및 보호층(152)을 선택적으로 식각하여 드레인 콘택홀(154), 게이트 콘택홀(136), 게이트 패드 콘택홀(156), 및 데이터 패드 콘택홀(158)을 형성한다. 절연기판(140)은 표시영역과 비표시영역으로 구분된다. 표시영역은 화소영역(PA)을 포함하고, 비표시영역은 게이트 콘택 영역(GCA), 게이트 패드 영역(GP), 및 데이터 패드 영역(DP)을 포함한다.
드레인 콘택홀(154) 및 데이터 패드 콘택홀(158) 각각은 보호층(152)의 식각에 의해 드레인 전극(126b) 및 데이터 패드부(130)가 노출되고, 게이트 콘택홀(136) 및 게이트 패드 콘택홀(156) 각각은 게이트 절연층(142) 및 보호층(152)의 식각에 의해 제 1 게이트 배선(112a)과 게이트 패드부(128)가 노출된다.
보호층(152)은 실리콘 산화물(SiO2) 및 실리콘 질화물(SiNx)을 포함하는 무기 절연물질 또는 포토 아크릴과 벤조싸이클로부텐을 포함하는 유기절연물질을 선택하여 사용할 수 있다.
드레인 콘택홀(154), 게이트 콘택홀(136), 게이트 패드 콘택홀(156), 및 데이터 패드 콘택홀(158)을 포함하는 보호층(152) 상에 제 3 금속물질층(도시하지 않 음)을 형성하고, 제 3 금속물질층 상에 제 5 감광층(도시하지 않음)을 형성한다. 제 5 마스크(도시하지 않음)로 제 5 감광층을 노광 및 현상하여 제 5 감광층 패턴(도시하지 않음)을 형성한다. 제 5 감광층 패턴을 마스크로 제 3 금속물질층을 선택적으로 식각하여 화소전극(118), 제 2 게이트 배선(112b) 및 제 2 게이트 배선(112b)과 연결되는 제 2 게이트 전극(122b)을 형성한다.
화소전극(118)은 드레인 콘택홀(154)을 통하여 드레인 전극(126b)과 연결된다. 제 2 게이트 배선(112b)은 어레이 기판(110)의 주변부에서 게이트 콘택홀(136)을 통하여 제 1 게이트 배선(112a)과 연결된다. 제 2 게이트 배선(112b)과 연결되는 제 2 게이트 전극(122b)은 활성층(124)과 대응되는 보호층(152) 상에 위치한다.
제 2 실시예
전술한 제 1 실시예의 액정표시장치용 어레이 기판(110)에서, 활성층(124) 및 소스 및 드레인 전극(126a, 126b) 각각은 제 2 및 제 3 마스크를 사용하여 형성한다. 그러나, 제조과정을 단순화시키기 위하여, 활성층(124)과 소스 및 드레인 전극(126a, 126b)을 하나의 마스크를 사용하여 형성할 수 있다.
본 발명의 제 2 실시예에서는, 제 1 실시예에서 기술한 게이트 절연층(142)을 형성한 공정(도 5a 참조)부터 소스 및 드레인(126a, 126b)을 형성한 공정(도 5c 참조)까지의 변주된 공정 방법을 제안한다.
도 6a 내지 도 6b는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 단면도이다. 제 2 실시예에서는 제 1 실시예와 동일한 구성요소에 대해서는 동일부호를 사용한다.
도 6a 및 도 6b의 어레이 기판(110)은 도 4에서 설명한 것과 같이, 도 3의 데이터 배선(114), 박막 트랜지스터(116) 및 화소전극(118)을 V-V를 따라 절단한 단면도, 게이트 패드부(128)을 VI-VI를 따라 절단한 단면도, 및 데이터 패드부(130)를 VII-VII을 따라 절단한 단면도를 포함하여 도시한다.
도 6a 및 도 6b와 같이, 절연기판(140)은 데이터 배선 영역(DA), 화소영역(PA), 게이트 패드 영역(GP), 및 데이터 패드 영역(DP)으로 정의된다.
도 6a를 참조하면, 절연기판(240) 상에 제 1 금속물질층(도시하지 않음)을 형성하고 패터닝하여 제 1 게이트 배선(112a), 제 1 게이트 전극(122a), 공통배선(120), 및 게이트 패드(128a)를 형성한다.
게이트 절연층(142) 상에 비정질 실리콘층(144) 및 비정질 실리콘층(144) 상에 제 2 금속물질층(146)을 형성한다. 비정질 실리콘층(144)은 불순물이 도핑되지 않은 제 1 비정질 실리콘층과 제 1 비정질 실리콘층 상에 형성되고 N 형 불순물이 도핑된 제 2 비정질 실리콘층을 포함한다. 제 2 금속물질층(146)은 구리(Cu), 몰리 브덴(Mo), 알루미늄(Al), 알루미늄 합금(AlNd) 및 크롬(Cr)과 같은 금속물질을 사용하여 단일층 또는 이중층으로 사용할 수 있다.
제 2 금속물질층(146) 상에 제 2 감광층(도시하지 않음)을 도포한다. 제 2 마스크(148)로 감광층을 노광 및 현상하여 제 2 감광층 패턴을 형성한다. 제 2 마스크(148)는 조사광을 모두 투과시키는 투과영역(TA), 조사광을 완전하게 차단하는 차단영역(BA) 및 조사광의 일부를 투과시키는 반투과 영역(HTA)을 포함한다.
제 2 마스크(148)를 사용하여 제 2 감광층을 노광 및 현상하면, 차단영역(BA)과 반투과 영역(HTA)에는 각각 제 1 마스크 패턴(150a) 및 제 2 마스크 패턴(150b)을 포함하는 제 2 감광막 패턴이 형성된다. 제 1 마스크 패턴(50a)은 제 2 마스크 패턴(50b)보다 두꺼운 두께를 가진다. 도 6a의 공정에서, 포지티브 타입의 제 2 감광층을 사용한다.
이어서, 도 6b를 참조하면, 제 1 및 제 2 마스크 패턴(150a, 150b)을 사용하여, 비정질 실리콘층(144) 및 제 2 금속물질층(146)을 순차적으로 식각하여, 제 1 게이트 배선(112a)과 교차하는 데이터 배선(114), 데이트 패드(130a), 소스 및 드레인 패턴(도시하지 않음) 및 비정질 실리콘층(144)으로 구성되는 활성층(124)을 형성한다.
연속해서, 제 1 및 제 2 마스크 패턴(150a, 150b)을 이방성 식각하여 제 2 마스크 패턴(150b)을 제거하면, 제 2 마스크 패턴(150b) 하부의 제 2 금속물질층(146)으로 형성된 소스 및 드레인 패턴이 노출된다. 제 2 마스크 패턴(150b)이 제거되면서 제 1 마스크 패턴(150a)이 얇아지지만, 여전히 제 1 마스크 패턴(150a)은 소스 및 드레인 패턴 상에 위치한다.
제 1 마스크 패턴(150a)을 이용하여 소스 및 드레인 패턴을 식각함으로써 소스 및 드레인 전극(126a, 126b)을 형성하고, 연속적으로 제 1 마스크 패턴(150a)을 이용하여 활성층(124)의 제 2 비정질 실리콘층을 식각한다. 따라서, 서로 이격되는 소스 및 드레인 전극(126a, 126b)이 형성되고, 활성층(124)의 채널영역(CH)에서 제 2 비정질 실리콘층이 식각된다. 이후의 공정은 도 5d와 동일하다.
본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
도 1은 종래기술에 따른 액정표시장치용 어레이 기판의 평면도
도 2a 내지 도 2d는 종래기술에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 공정 단면도
도 3은 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 평면도
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 단면도
도 5a 내지 도 5d는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 공정 단면도
도 6a 내지 도 6b는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조방법을 단계적으로 도시한 단면도
Claims (10)
- 표시영역과 비표시영역으로 구분되는 기판;상기 기판 상에 형성되는 제 1 및 제 2 게이트 배선을 포함하고, 상기 제 1 및 제 2 게이트 배선이 상기 비표시영역에서 연결되는 다수의 게이트 배선;상기 다수의 게이트 배선과 수직으로 교차하는 다수의 데이터 배선;상기 다수의 게이트 배선과 상기 다수의 데이터 배선의 수직교차에 의해서 상기 표시영역에 매트릭스 형태로 정의되는 다수의 화소영역;상기 다수의 화소영역 각각에 위치하고, 상기 제 1 게이트 배선과 연결되는 제 1 게이트 전극, 게이트 절연층을 개재하여 상기 제 1 게이트 전극 상에 위치하는 활성층, 상기 활성층의 양단과 연결되는 소스 및 드레인 전극, 및 보호층을 개재하여 상기 활성층 상에 위치하고 상기 제 2 게이트 배선과 연결되는 제 2 게이트 전극을 포함하는 다수의 박막 트랜지스터;상기 다수의 드레인 전극 각각과 연결되는 다수의 화소전극;을 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 표시영역에서, 상기 제 2 게이트 배선은 상기 게이트 절연층을 개재하여 상기 제 1 게이트 배선 상에 적층되는 것을 특징으로 하는 액정표시장치용 어레 이 기판.
- 제 1 항에 있어서,상기 제 1 및 제 2 게이트 배선 각각은 배선부와 콘택부를 포함하고, 상기 콘택부는 상기 비표시영역에 형성되는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 3 항에 있어서,상기 콘택부는 상기 배선부보다 넓은 너비를 가지는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 다수의 화소전극 각각은 다수의 상기 제 2 게이트 배선과 이격되고, 다수의 상기 제 2 게이트 배선 사이에 위치하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 제 1 항에 있어서,상기 다수의 화소영역 각각에 다수의 공통배선과, 상기 다수의 공통배선을 서로 연결하는 다수의 공통 연결부를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판.
- 표시영역과 비표시영역으로 구분되는 기판을 준비하는 단계;기판 상에 제 1 게이트 배선 및 상기 제 1 게이트 배선과 연결되는 제 1 게이트 전극을 형성하는 단계;상기 제 1 게이트 배선 및 상기 제 1 게이트 전극을 포함한 상기 기판 상에 게이트 절연층을 형성하는 단계;상기 제 1 게이트 전극과 대응되는 상기 게이트 절연층 상에 활성층을 형성하는 단계;상기 활성층의 양단과 연결되는 소스 및 드레인 전극과, 상기 소스전극과 연결되고 상기 제 1 게이트 배선과 수직으로 교차하여 상기 표시영역에서 화소영역을 정의하는 데이터 배선을 형성하는 단계;상기 드레인 전극과 연결되는 화소전극, 상기 비표시영역에서 상기 제 1 게이트 배선과 연결되는 제 2 게이트 배선, 및 상기 제 2 게이트 배선과 연결되고 상기 활성층 상에 위치하는 제 2 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 표시영역에서, 상기 제 2 게이트 배선은 상기 게이트 절연층을 개재하여 상기 제 1 게이트 배선 상에 적층되는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 화소전극, 상기 제 2 게이트 배선, 및 상기 제 2 게이트 전극을 형성하는 단계는,상기 데이트 배선, 상기 소스 및 드레인 전극 및 상기 활성층을 포함하는 상기 게이트 절연층 상에 보호층을 형성하는 단계;상기 보호층을 식각하여, 상기 드레인 전극을 노출시키는 드레인 콘택홀, 및 상기 비표시영역에서 상기 제 1 게이트 배선을 노출시키는 게이트 콘택홀을 형성하는 단계;상기 드레인 콘택홀 및 게이트 콘택홀을 포함하는 상기 보호층 상에 금속물질층을 형성하는 단계;상기 금속물질층을 선택적으로 식각하여 상기 드레인 콘택홀을 통하여 상기 드레인 전극과 연결되는 화소전극, 상기 게이트 콘택홀을 통하여 상기 제 1 게이트 배선과 연결되고 상기 제 2 게이트 배선, 및 상기 제 2 게이트 배선과 연결되고 상기 활성층과 대응되는 상기 보호층 상에 위치하는 상기 제 2 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
- 제 7 항에 있어서,상기 제 1 게이트 배선 및 상기 제 1 게이트 전극과 동시에 상기 기판 상에 공통배선을 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090126897A KR101647130B1 (ko) | 2009-12-18 | 2009-12-18 | 액정표시장치용 어레이 기판 및 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090126897A KR101647130B1 (ko) | 2009-12-18 | 2009-12-18 | 액정표시장치용 어레이 기판 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110070174A true KR20110070174A (ko) | 2011-06-24 |
| KR101647130B1 KR101647130B1 (ko) | 2016-08-09 |
Family
ID=44401735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090126897A KR101647130B1 (ko) | 2009-12-18 | 2009-12-18 | 액정표시장치용 어레이 기판 및 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101647130B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010103892A (ko) * | 2000-05-10 | 2001-11-24 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| KR20050121812A (ko) * | 2004-06-23 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP3868735B2 (ja) * | 2000-11-30 | 2007-01-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP3951088B2 (ja) * | 2000-04-24 | 2007-08-01 | カシオ計算機株式会社 | フォトセンサアレイおよび２次元画像の読取装置 |
-
2009
- 2009-12-18 KR KR1020090126897A patent/KR101647130B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3951088B2 (ja) * | 2000-04-24 | 2007-08-01 | カシオ計算機株式会社 | フォトセンサアレイおよび２次元画像の読取装置 |
| KR20010103892A (ko) * | 2000-05-10 | 2001-11-24 | 구본준, 론 위라하디락사 | 횡전계방식 액정표시장치용 어레이기판 제조방법 |
| JP3868735B2 (ja) * | 2000-11-30 | 2007-01-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR20050121812A (ko) * | 2004-06-23 | 2005-12-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101647130B1 (ko) | 2016-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101250319B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| US8497507B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| CN101093329B (zh) | 用于共平面开关模式液晶显示器的阵列基板及其制造方法 | |
| US9123598B2 (en) | Method of fabricating array substrate of liquid crystal display device | |
| US9768275B2 (en) | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same | |
| US8274616B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR100586241B1 (ko) | 액정표시장치용 어레이기판 및 제조방법 | |
| CN101644864A (zh) | 用于面内切换模式液晶显示设备的阵列基板及其制造方法 | |
| CN101750828B (zh) | 用于平面切换模式液晶显示设备的阵列基板 | |
| KR101695725B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| JP5279434B2 (ja) | 液晶表示装置 | |
| JP5893604B2 (ja) | Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 | |
| KR20150036940A (ko) | 액정표시장치의 제조방법 | |
| KR101695022B1 (ko) | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101148557B1 (ko) | 디스플레이 장치용 기판의 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101799032B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR20050113850A (ko) | 씨오티 구조 액정표시장치 및 제조방법 | |
| KR20110031597A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101699486B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101703284B1 (ko) | 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR101011150B1 (ko) | 횡전계 방식 액정표시장치 및 그 제조방법 | |
| KR101647130B1 (ko) | 액정표시장치용 어레이 기판 및 제조방법 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101490774B1 (ko) | 에프에프에스 모드 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190723 Year of fee payment: 4 |